KR100651514B1 - 회로 및 ｕｓｂ 트랜시버 - Google Patents

회로 및 ｕｓｂ 트랜시버 Download PDF

Info

Publication number
KR100651514B1
KR100651514B1 KR1020040069427A KR20040069427A KR100651514B1 KR 100651514 B1 KR100651514 B1 KR 100651514B1 KR 1020040069427 A KR1020040069427 A KR 1020040069427A KR 20040069427 A KR20040069427 A KR 20040069427A KR 100651514 B1 KR100651514 B1 KR 100651514B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
input terminal
input
voltage
Prior art date
Application number
KR1020040069427A
Other languages
English (en)
Other versions
KR20050024213A (ko
Inventor
맥칼몬트조나단에스
Original Assignee
마이크렐 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크렐 인코포레이티드 filed Critical 마이크렐 인코포레이티드
Publication of KR20050024213A publication Critical patent/KR20050024213A/ko
Application granted granted Critical
Publication of KR100651514B1 publication Critical patent/KR100651514B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

회로는 제 1 단자 상에서 제 1 공급 전압을 수신하되 이 제 1 공급 전압은 회로 내의 회로 소자에 전력을 공급하는데 사용된다. 이 회로는 제 1 신호를 수신하는 입력 단자와 이 입력 단자에 결합된 입력 회로를 포함한다. 제 1 신호는 제 2 전압에서 논리 하이 값을 제 3 전압에서는 논리 로우 값을 갖는다. 제 2 전압은 회로의 입력 및 출력 신호의 적어도 일부분에 대한 스위칭 임계값을 설정하는데 사용된다. 입력 회로는 회로 소자의 리셋을 야기하는 리셋 신호를 회로 내의 회로 소자에 제공한다. 이 리셋 신호는, 입력 단자 상의 제 1 신호가 논리 로우값을 갖고 제 3 전압은 입력 회로의 사전결정된 트리거 임계값 아래의 전압을 포함하는 경우 어서트된다.

Description

회로 및 ＵＳＢ 트랜시버{INPUT TERMINAL WITH COMBINED LOGIC THRESHOLD AND RESET FUNCTION}
도 1은 미국 특허 번호 6,356,582 호의 도 3을 복제한 것으로 이중 공급 전압 동작을 할 수 있는 범용 직렬 버스(USB)를 도시하는 도면,
도 2는 본 발명의 일 실시예에 따라 다기능 입력 단자를 포함하는 USB 트랜시버의 개략도.
도면의 주요 부분에 대한 부호의 설명
24 : USB 트랜시버 105 : 정전 방전 보호 회로
116 : 레벨 시프터 123 : 파워 온 리셋 회로
본 발명은 디지털 입력을 수신하는 회로에 관한 것으로, 특히 논리적 임계값을 제공하고 리셋 기능을 구현하는 다기능 입력 단자를 포함하는 회로에 관한 것이 다.
이중 공급 전압 동작을 할 수 있는 범용 직렬 버스 트랜시버는 2002년 3월 12일에 공고된 미국 특허 번호 제 6,356,582 호(이하 "Mazer 특허")에 개시되어 있으며, 이는 본 명세서 전체에 걸쳐 참조 문헌으로서 인용된다. 도 1은 Mazer 특허의 도 3을 복제한 도면으로써, USB 제어기(도시되어 있지 않음)와 USB 버스(18) 사이를 인터페이싱하는 범용 직렬 버스(USB) 트랜시버(24)를 도시한다. USB 트랜시버(24)는 라인(30)사의 USB 제어기의 공급 전압을 기준 전압(VIF)으로서 수신한다. USB 트랜시버(24)는 트랜시버의 내부 회로 소자에 전력을 제공하는 라인(18c)상의 USB 버스의 버스 전압(VBUS)을 수신한다. USB 트랜시버(24)는 기준 전압(VIF)을 사용하는데, 이 기준 전압은 트랜시버의 일부 입력 및 출력 신호들의 스위칭 임계값을 설정하는 제어기의 공급 전압이다. 이 방식에서는, USB 트랜시버(24)는 USB 버스의 버스 전압(VBUS)과는 다른 공급 전압에서 동작하는 USB 제어기에 따라 동작할 수 있다. 그러므로, Mazer 특허의 USB 트랜시버는 상이한 내부 신호 레벨을 사용하는 다양한 USB 제어기와 함께 사용될 수 있다.
디지털 회로에서는, 일반적으로 원하는 경우 코어 디지털 회로의 로직 상태가 알려져 있는 상태로 재설정될 수 있도록 리셋 기능을 구현할 필요가 있다. 종래의 디지털 집적 회로는 전형적으로 리셋 기능을 구현한 전용 리셋 핀을 사용한다. 그러나, 장치의 크기가 감소되면, 집적 회로 상에서 이용가능한 핀의 수는 점점 부족해진다. 집적 회로 상의 이용가능한 입/출력 핀의 수는 흔히 단일 집적 회로에 구현될 수 있는 기능들의 전체 수를 제한한다.
본 발명의 일 실시예에 따르면, 회로는 제 1 단자 상의 제 1 공급 전압을 수신하되 이 제 1 공급 전압은 그 회로 내의 회로 소자에 전력을 공급하는데 사용된다. 이 회로는 제 1 신호를 수신하는 입력 단자와 이 입력 단자에 결합된 입력 회로를 포함한다. 제 1 신호는 제 2 전압에서는 논리 하이값을 가지며, 제 3 전압에서는 논리 로우값을 갖는다. 제 2 전압은 회로의 적어도 몇개의 입력 및 출력 신호들의 스위칭 임계값을 설정하는데 사용된다. 입력 회로는 회로 소자의 리셋을 야기하는 리셋 신호를 회로 내의 회로 소자에 제공한다. 이 리셋 신호는, 입력 단자 상의 제 1 신호가 논리 로우값을 갖고 제 3 전압이 입력 회로의 사전결정된 트리거 임계값 아래의 전압을 포함하는 경우 어서트된다.
본 발명은 이하의 상세한 설명 및 첨부한 도면을 통해 보다 잘 이해될 것이다.
본 발명의 원리에 따르면, 회로는 다수의 공급 전압을 수신하되, 제 1 공급전압은 코어 회로에 전력을 공급하는데 사용되고 제 2 공급 전압은 회로의 일부 입력 및 출력 신호들의 스위칭 임계값을 설정하는데 사용된다. 회로는 입력 임계값 기능 및 리셋 기능을 구현하는 신호를 수신하도록 결합된 다기능 입력 단자를 포함한다. 구체적으로, 이 신호는 제 2 공급 전압에서 논리 하이값을 가지며 리셋 동작을 나타내는 논리 로우값을 갖는다. 다기능 입력 단자를 구현함으로써, 본 발명의 회로는 부가적인 입/출력 핀 없이 추가된 기능성을 구비할 수 있다.
본 발명의 일 실시예에 따르면, 다기능 입력 단자를 포함하는 회로는 전술한 Mazer 특허에 따라 구성된 USB 트랜시버이다. 도 2는 본 발명의 일 실시예에 따른 다기능 입력 단자를 포함하는 USB 트랜시버를 개략적으로 도시한다. 도 2는 USB 트랜시버(100)의 간략화된 개략도로써, 주로 USB 트랜시버의 입/출력 회로 소자를 예시한다. USB 트랜시버의 코어 회로 소자는 도 2에는 도시되어 있지 않다. 일 실시예에서, 코어 회로 소자는 Mazer 특허에 따라 구현될 수 있다. USB 트랜시버용 코어 회로 소자는 전체적으로 Mazer 특허에 설명되어 있으며, 따라서 본 명세서에서는 설명을 반복하지 않을 것이다.
USB 트랜시버(100)는 입력 단자(102) 상의 제 1 공급 전압을 수신한다. 본 실시예에서, 제 1 공급 전압은 USB 트랜시버(100)가 결합되는 USB 버스의 버스 전압(VBUS)이다. 버스 전압(VBUS)은 전형적으로 USB 버스 상의 또 다른 장치, 예를 들어 호스트 컴퓨터에 의해 제공된다. 제 1 공급 전압(VBUS)은 USB 트랜시버(100)의 코어 회로 소자에 대한 전력 공급 전압으로서 작용하는 것으로 트랜시버의 공급 전압(Vdd)으로도 지칭된다.
USB 트랜시버(100)는 기준 전압(VIF)으로서의 제 2 공급 전압에서 논리 하이값을 갖는 신호를 입력 단자(110) 상에서 수신한다. 기준 전압(VIF)은 USB 트랜시버(100)가 결합되는 USB 제어기의 전력 공급 전압이다. 제 2 공급 전압은 트랜시버와 USB 제어기 사이에 결합된 입력 및 출력 신호의 논리적 스위칭 임계값을 설정하는데 사용된다. 이러한 방식에서는, USB 제어기가 버스 전압(VBUS)과 다른 전력 공급 전압상에서 동작될 수 있다.
입력 단자(110)에서 수신된 기준 전압(VIF)은 정전 방전(ESD) 보호 회로(112)에 결합되어 입력 단자에서 발생되는 정전 방전으로 인한 고압 환경으로 부터 트랜시버(100)의 내부 회로 소자를 보호한다. 기준 전압(VIF)은 기준 전압(VIF)을 사용하는 트랜시버(100) 내의 회로 소자에 결합될 노드(114)상에서 이용가능하다. 본 실시예에서, ESD 보호 회로(112)는 입력 단자(110)와 노드(114) 사이에 직렬 연결되는 것으로 도시되어 있다. 이 구성은 단지 예시적인 뿐이다. 다른 실시예에서는, ESD 보호 회로가 입력 단자와 접지 전위, 또는 입력 단자와 트랜시버의 Vdd 전위에 연결될 수 있다. 본 발명의 다기능 입력 단자를 구현하는데 있어서 ESD 보호 회로의 정확한 구성이 중요한 것은 아니다.
USB 트랜시버(100)는 입력 단자(104) 상에서 입력 로직 신호를 수신한다. 입력 로직 신호는 USB 버스의 데이터 신호(D+ 또는 D-)에 대응하는 USB 제어기로부터의 데이터 신호와 같은 데이터 신호일 수 있다. 입력 로직 신호는 USB 제어기로부터 트랜시버에 제공된 SPEED 신호 또는 출력 인에이블(OE) 신호일 수 있다. 입력 로직 신호는 상술한 바와 같이 기준 전압(VIF)으로서 트랜시버(100)에 결합된 동일한 공급 전압인 USB 제어기의 공급 전압에 의해 설정된 로직 임계값에 기초하여 동작한다.
입력 단자(104)는 ESD 보호 회로에 연결되어 버퍼(106 및 107)에 연결된다. 버퍼(106 및 107)는 기준 전압(VIF)에 의해 전력을 공급받고 입력 로직 신호의 전압과 호환성이 있는 스위칭 임계값을 갖는다. 버퍼링 이후, 입력 로직 신호는 레벨 시프터(108)에 제공되며, 레벨 시프터(108)는 USB 트랜시버의 코어 회로 소자의 공급 전압, 즉 Vdd 전압에 기초한 스위칭 임계값으로 입력 로직 신호의 스위칭 임계값을 시프팅한다. 레벨 시프터(108)의 출력 노드(109) 상의 입력 로직 신호는 추가적인 프로세싱을 위해 트랜시버(100)의 코어 회로에 결합될 수 있다.
입력 단자(104) 및 그에 연관된 회로 소자는 USB 트랜시버(100) 내에 포함될 수 있는 하나의 입력 단자 및 그에 연관된 회로 소자를 나타낸다. USB 트랜시버(100)는 외부 장치, 예를 들어 USB 제어기로부터 하나 이상의 입력 로직 신호를 수신하는 하나 이상의 입력 단자(104)를 포함할 수 있다.
본 발명에 따르면, 입력 단자(110) 상에서 수신된 신호는 트랜시버(100)에 대한 입력 임계값 기능 및 리셋 기능을 구현하는데 사용된다. 그러므로, 입력 임계값 기능은 기존의 입력 단자를 사용하여 구현되며, 리셋 기능은 USB 트랜시버(100)의 핀 수의 증가없이 구현될 수 있다. USB 트랜시버(100)가 제 1 공급 전압(전압(VBUS))에 의해 전력을 공급받고 입력 단자(110) 상의 기준 전압(VIF)이 소정의 로직 상태의 로직 스위칭 임계값을 설정하는 기준 전압으로서만 사용되기 때문에, 기준 전압(VIF)이 코어 회로 소자에 대한 공급 전압으로서 필요하지는 않는다. 그러므로, 동일한 입력 단자가 사용되어 리셋 기능 및 입력 임계값 기능을 수행할 수 있다.
따라서, 본 발명에 따르면, 입력 단자(110) 상의 신호가 하이의 로직 값으로 구동되는 경우, 입력 단자는 USB 트랜시버(100)의 지정된 로직 회로에 전력을 공급하기 위해, 노드(114) 상의 이용가능한 기준 전압(VIF)을 수신한다. 그러나, 리셋 동작이 필요한 경우, 입력 단자(110)는 로우 값이 되어 입력 단자의 신호가 로우의 로직 값으로 천이되도록 한다.
리셋 동작을 개시하기 위해, 입력 단자(110)는 로우 값이 된다. 그 결과, 기준 전압(VIF)이 제공되는 로직 회로는 더 이상 기능을 하지 않을 것이다. 그러나, 입력 단자(110) 상의 로우 신호는 트랜시버의 코어 회로 소자에 대한 리셋 신호를 생성하는 리셋 입력 회로(115)로 라우팅된다. 도 2를 참조하면, 리셋 입력 회로(115)는 인버터(118)에 결합된 레벨 시프터(116)를 포함한다. 레벨 시프터(116)는 기준 전압(VIF)에 기초한 스위칭 임계값을 갖는 입력 단자(110) 상의 신호를 Vdd 전압에 기초한 스위칭 임계값을 갖는 신호로 전환하기 위해 선택적으로 포함될 수 있다. 그러나, 입력 단자(110)상에 제공되는 기준 전압(VIF)의 전압 레벨이 인버터(118)를 트리거하기에 충분하다면 레벨 시프터(116)는 필요하지 않다.
인버터(118)는 주로 버퍼링 기능을 제공하는데 사용된다. 본 실시예에서, 리셋 신호는 능동 하이 신호이고 따라서 반전 버퍼링 스테이지가 사용되어 입력 단자(110) 상의 능동 로우 신호를 능동 하이 신호로 전환시킨다. 다른 실시예에서, 리셋 신호가 능동 로우 신호인 경우, 비반전 버퍼가 인버터(118) 대신에 사용될 수 있다. 본 실시예에서, 입력 단자(110)가 로우로 되는 경우, 인버터(118)의 입력 단자에서 하이에서 로우로의 천이는 인버터(118)의 출력 단자(노드(119))에서 로우에서 하이로의 천이를 야기한다. 본 명세서에서 "입력 리셋 신호"로 지칭되는 노드(119) 상의 신호가 어서트되고 USB 트랜시버(100)의 코어 회로에 대한 리셋 신호로서 사용될 수 있다.
본 발명에서, 입력 리셋 신호는 파워 온 리셋 신호(power-on reset signal)와 결합되어 트랜시버에 대한 리셋 신호를 생성한다. 파워 온 리셋 신호는 보통 회로(124), 즉 USB 트랜시버(100)의 코어 회로 소자의 일부분인 회로에 의해 생성된다. 파워 온 리셋(POR) 신호는 노드(123) 상의 리셋 입력 회로(115)에 제공된다. 리셋 입력 회로(115)는 노드(119) 상의 입력 리셋 신호와 노드(123) 상의 POR 신호의 로직 "OR" 기능을 수행하도록 결합된 OR 게이트(120)를 포함한다. 노드(122) 상의 결과적인 리셋 신호는 USB 트랜시버(100)의 코어 회로 소자에 결합되어 코어 회로 소자에게 리셋을 지시한다. 그러므로, 입력 리셋 신호 또는 POR 신호 중 하나가 어서트되면, 노드(122) 상의 리셋 신호는 어서트될 것이다.
위에서 언급한 바와 같이, USB 트랜시버(100)의 리셋 기능은, 트랜시버가 제 1 공급 전압에 의해 전력이 공급받는 동안, 동작할 수 있다. 그러므로, 리셋 동작은 트랜시버의 전력 다운없이 개시될 수 있다. USB 트랜시버(100)가 전력 다운된 후, 전력 업되는 경우, POR 리셋 신호는 코어 회로 소자를 리셋할 것이다.
바람직한 실시예에서, 입력 리셋 신호와 POR 신호를 결합하는 리셋 신호를 제공하기 위해 리셋 입력 회로(115)에 OR 게이트(120)가 포함된다. 다른 실시예에서, POR 신호가 구현되지 않은 경우, OR 게이트(120)는 생략될 수 있고 노드(119) 상의 입력 리셋 신호가 최종 리셋 신호로서 사용될 수 있다. 입력 리셋 회로(115)의 구성만이 도시된다.
위의 설명에서, 본 발명은 USB 트랜시버에 적용된 것으로 설명되어 있다. 이것은 단지 예시적일 뿐이고 본 발명의 다기능 입력 단자는 회로에 리셋 기능을 구현하기 위한 두 개 이상의 전력 공급 전압을 수신하는 임의의 회로에 적용될 수 있다. 구체적으로, 공급 전압들 중 하나에 대한 입력 단자는 입력 단자가 로우로되는 경우 리셋 기능을 제공하는 다기능 입력 단자로서 구성될 수 있다.
더 나아가, 위의 설명에서, 리셋 기능은 입력 단자(110) 상의 전압을 로우로 함으로써 구현된다. 입력 단자 상의 전압이 인버터(118)의 트리거 임계값 아래로 내려가지 않는 한 입력 단자가 풀다운(pull down)되는 정확한 전압 레벨은 중요하지 않다. 인버터(118)의 트리거 임계값은 출력 신호가 로직 상태를 변경시키는 인버터의 전압 레벨을 나타낸다. 입력 단자(110) 상의 전압이 인버터(118)의 트리거 임계값 아래로 내려가는 경우, 노드(119) 상의 입력 리셋 신호는 어서트된다. 리셋 동작을 해제하기 위해서는, 입력 단자(110)가 인버터(118)의 트리거 임계값보다 높은 전압 레벨까지 풀업(pull up)될 필요가 있다. 그러나, 실제 구현에 있어서, 입력 단자(110)가 또한 기준 전압(VIF)을 수신하는데 사용되기 때문에, 입력 단자(110) 상의 전압은 리셋 동작이 해제될 때 기준 전압(VIF)까지 풀업된다.
위의 상세한 설명은 본 발명의 특정 실시예를 예시하기 위해 제공된 것으로 그에 제한되는 것은 아니다. 본 발명의 범주 내에서 다양한 수정 및 변형이 가능하다. 예를 들어, 도 2에 도시된 개략도에서, 반전 버퍼 또는 인버터는 버퍼링 단계용으로 사용된다. 다른 실시예에서, 비반전 버퍼가 사용될 수 있다. 본 발명은 첨부한 청구항에 정의된다.
본 발명에 따르면, 장치 크기가 감소됨에 따라, 집적 회로 상에서 이용가능한 핀의 수는 점점 부족해지고 집적 회로 상의 이용가능한 입/출력 핀의 수는 흔히 단일 집적 회로에 구현될 수 있는 기능의 수를 제한하게 되는데, 본 발명에 따라 다기능 입력 단자를 구현함으로써, 부가적인 입/출력 핀 없이 증가된 수의 기능을 제공할 수 있다.

Claims (12)

  1. 제 1 단자 상의 제 1 공급 전압을 수신하는 회로에 있어서,
    상기 제 1 공급 전압은 상기 회로 내의 회로 소자에 전력을 공급하는데 사용되고, 상기 회로는,
    제 1 신호를 수신하는 입력 단자로서, 상기 제 1 신호는 제 2 전압에서 논리 하이값을 가지고, 제 3 전압에서 논리 로우값을 가지며, 상기 제 2 전압은 상기 회로의 적어도 몇개의 입력 및 출력 신호에 대한 스위칭 임계값을 설정하는데 사용되는, 상기 입력 단자와,
    상기 입력 단자에 결합되어, 상기 회로 소자를 리셋시키는 리셋 신호를 상기 회로내의 회로 소자에 제공하는 입력 회로
    를 포함하되,
    상기 리셋 신호는, 상기 입력 단자 상의 상기 제 1 신호가 논리 로우값을 가지고 상기 제 3 전압이 상기 입력 회로의 사전결정된 트리거 임계값 아래의 전압을 포함하는 경우, 어서트되는
    회로.
  2. 제 1 항에 있어서,
    상기 입력 회로는 상기 제 1 신호를 수신하도록 결합된 입력 단자와 상기 리셋 신호를 제공하는 출력 단자를 포함하는 버퍼를 포함하고, 상기 사전결정된 트리거 임계값은 상기 버퍼의 트리거 임계값을 포함하는 회로.
  3. 제 2 항에 있어서,
    상기 버퍼는 반전 버퍼를 포함하는 회로.
  4. 제 1 항에 있어서,
    상기 입력 회로는,
    상기 제 1 신호를 수신하도록 결합되고 상기 제 1 신호의 논리 상태를 나타내는 출력 신호를 제공하며 상기 제 1 공급 전압에 기초한 스위칭 임계값을 갖는 레벨 시프터와,
    상기 레벨 시프터의 상기 출력 신호를 수신하도록 결합된 입력 단자와 상기 리셋 신호를 제공하는 출력 단자를 포함하는 버퍼
    를 포함하되,
    상기 사전결정된 트리거 임계값은 상기 버퍼의 상기 트리거 임계값을 포함하는 회로.
  5. 제 4 항에 있어서,
    상기 버퍼는 반전 버퍼를 포함하는 회로.
  6. 제 2 항에 있어서,
    상기 입력 회로는, 상기 버퍼의 상기 출력 신호를 수신하도록 결합된 제 1 입력 단자와 파워 온 리셋 신호를 수신하도록 결합된 제 2 입력 단자를 구비한 논리 OR 게이트를 더 포함하되, 상기 논리 OR 게이트는 상기 리셋 신호를 제공하는 출력 단자를 구비한 회로.
  7. USB 트랜시버에 있어서,
    상기 트랜시버 내의 회로 소자에 전력을 공급하는데 사용되는 제 1 공급 전압을 수신하는 제 1 입력 단자와,
    제 1 신호를 수신하는 제 2 입력 단자로서, 상기 제 1 신호는 제 2 전압에서 논리 하이값을 가지고, 제 3 전압에서는 논리 로우값을 가지며, 상기 제 2 전압은 상기 트랜시버의 적어도 몇개의 입력 및 출력 신호들에 대한 스위칭 임계값을 설정하는데 사용되는 상기 제 2 입력 단자와,
    상기 제 2 입력 단자에 결합되고, 상기 트랜시버 내의 회로 소자에 상기 회로 소자를 리셋하는 리셋 신호를 제공하는 입력 회로
    를 포함하되,
    상기 리셋 신호는, 상기 제 2 입력 단자 상의 상기 제 1 신호가 논리 로우값을 갖고, 상기 제 3 전압이 상기 입력 회로의 사전결정된 트리거 임계값 아래의 전압을 포함하는 경우, 어서트되는
    USB 트랜시버.
  8. 제 7 항에 있어서,
    상기 입력 회로는, 상기 제 1 신호를 수신하도록 결합된 입력 단자와, 상기 리셋 신호를 제공하는 출력 단자를 포함하는 버퍼를 포함하고, 상기 사전결정된 트리거 임계값은 상기 버퍼의 상기 트리거 임계값을 포함하는 USB 트랜시버.
  9. 제 8 항에 있어서,
    상기 버퍼는 반전 버퍼를 포함하는 USB 트랜시버.
  10. 제 7 항에 있어서,
    상기 입력 회로는,
    상기 제 1 신호를 수신하도록 결합되고, 상기 제 1 신호의 논리 상태를 나타내는 출력 신호를 제공하며, 상기 제 1 공급 전압에 기초한 스위칭 임계값을 갖는 레벨 시프터와,
    상기 레벨 시프터의 상기 출력 신호를 수신하도록 결합된 입력 단자와 상기 리셋 신호를 제공하는 출력 단자를 포함하는 버퍼
    를 포함하되,
    상기 사전결정된 트리거 임계값은 상기 버퍼의 상기 트리거 임계값을 포함하는 USB 트랜시버.
  11. 제 10 항에 있어서,
    상기 버퍼는 반전 버퍼를 포함하는 USB 트랜시버.
  12. 제 8 항에 있어서,
    상기 입력 회로는, 상기 버퍼의 상기 출력 신호를 수신하도록 결합된 제 1 입력 단자와, 파워 온 리셋 신호를 수신하도록 결합된 제 2 입력 단자를 구비한 논리 OR 게이트를 더 포함하되, 상기 논리 OR 게이트는 상기 리셋 신호를 제공하는 출력 단자를 구비한 USB 트랜시버.
KR1020040069427A 2003-09-02 2004-09-01 회로 및 ｕｓｂ 트랜시버 KR100651514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/654,337 US6903569B2 (en) 2003-09-02 2003-09-02 Input terminal with combined logic threshold and reset function
US10/654,337 2003-09-02

Publications (2)

Publication Number Publication Date
KR20050024213A KR20050024213A (ko) 2005-03-10
KR100651514B1 true KR100651514B1 (ko) 2006-11-29

Family

ID=34218067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069427A KR100651514B1 (ko) 2003-09-02 2004-09-01 회로 및 ｕｓｂ 트랜시버

Country Status (3)

Country Link
US (1) US6903569B2 (ko)
KR (1) KR100651514B1 (ko)
TW (1) TWI242936B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034593B1 (en) * 2003-11-13 2006-04-25 Cirrus Logic, Inc. Reset mode indication for an integrated circuit using a non-dedicated pin
US8254069B2 (en) * 2005-10-28 2012-08-28 Fairchild Semiconductor Corporation ESD protection for outputs
US8545412B2 (en) * 2009-05-29 2013-10-01 Boston Scientific Scimed, Inc. Systems and methods for making and using image-guided intravascular and endocardial therapy systems
US10588710B2 (en) 2016-11-15 2020-03-17 Medtronic, Inc. Medical device anchoring

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751166A (en) * 1996-06-04 1998-05-12 Motorola, Inc. Input buffer circuit and method
US6356582B1 (en) 1998-11-20 2002-03-12 Micrel, Incorporated Universal serial bus transceiver
US6882200B2 (en) * 2001-07-23 2005-04-19 Intel Corporation Controlling signal states and leakage current during a sleep mode

Also Published As

Publication number Publication date
TW200516878A (en) 2005-05-16
KR20050024213A (ko) 2005-03-10
TWI242936B (en) 2005-11-01
US20050046443A1 (en) 2005-03-03
US6903569B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
EP0664612B1 (en) Noise filter
KR101230794B1 (ko) 입출력 회로 및 반도체 입출력 장치
US6911860B1 (en) On/off reference voltage switch for multiple I/O standards
JPH07170168A (ja) 出力回路および動作方法
US7233178B2 (en) Power-on solution to avoid crowbar current for multiple power supplies' inputs/outputs
JP2000077996A (ja) インタ―フェ―ス回路
US20040217798A1 (en) Level shifter circuit
US5598110A (en) Detector circuit for use with tri-state logic devices
US6920595B2 (en) Skewed latch flip-flop with embedded scan function
US6201428B1 (en) 5-volt tolerant 3-volt drive push-pull buffer/driver
KR100651514B1 (ko) 회로 및 ｕｓｂ 트랜시버
US8018268B1 (en) Over-voltage tolerant input circuit
TW202119759A (zh) 全數位靜態真單相時鐘（tspc）觸發器
US6559675B2 (en) Data output buffer circuit usable with both PCI and PCI-X buses
US7332899B2 (en) Circuit arrangement for monitoring a voltage supply, and for reliable locking of signal levels when the voltage supply is below normal
JP3206651B2 (ja) 出力回路
JP2005093496A (ja) 半導体集積回路装置
US6731137B1 (en) Programmable, staged, bus hold and weak pull-up for bi-directional I/O
US7215149B1 (en) Interface circuitry for electrical systems
US7589562B2 (en) I/O cell capable of finely controlling drive strength
JP2008283274A (ja) 入力インタフェース回路、集積回路装置および電子機器
US6111450A (en) Operating voltage adapting buffer
US6621299B1 (en) Control circuit for power
JPH08106345A (ja) 異電圧素子間インタフェース装置
JP4104634B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121106

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 13