JP4350854B2 - 制御対象の状態維持回路装置及び状態維持方法 - Google Patents
制御対象の状態維持回路装置及び状態維持方法 Download PDFInfo
- Publication number
- JP4350854B2 JP4350854B2 JP33915999A JP33915999A JP4350854B2 JP 4350854 B2 JP4350854 B2 JP 4350854B2 JP 33915999 A JP33915999 A JP 33915999A JP 33915999 A JP33915999 A JP 33915999A JP 4350854 B2 JP4350854 B2 JP 4350854B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- state
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/24—Storing the actual state when the supply voltage fails
Landscapes
- Electronic Switches (AREA)
- Feedback Control In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，制御対象の状態維持回路装置及び状態維持方法に関し，更に詳細には，制御対象がリセット時の状態を維持するための回路装置及びその方法に関する。
【０００２】
【従来の技術】
ドイツ特許公報第ＤＥ１９７２０１９１Ｃ１号には，マイクロコンピュータ出力用のバッファ回路が開示されている。このバッファ回路は，マイクロコンピュータの入出力とアクチュエータとの間に接続される。また，このバッファ回路は比較回路を有し，比較回路の入力が，マイクロコンピュータの出力と接続されている。
【０００３】
この比較回路の入力の電圧レベルが，予め設定された電圧レベルに達した場合には，ハイレベル及びローレベル間で切り換えを実行し，このレベルがアクチュエータに印加される。この比較回路は，好ましくはシュミットトリガ回路として形成される。
【０００４】
さらに，このバッファ回路は，比較回路の入力を緩衝するための電荷蓄積装置を有する。この電荷蓄積装置は，好ましくは比較回路の入力に対して並列に接続されるコンデンサとして実現される。
【０００５】
このコンデンサの時定数は，始動プロセスにおける通常の供給電圧の急落の間，あるいは車両電気系統の供給電圧の急落の間に，電圧レベルが比較回路のしきい値に到達しないように設計されている。従って，マイクロコンピュータが制御するアクチュエータの現在の状態は，電圧急落あるいは電圧急落に伴なうリセット作動時にも維持される。
【０００６】
また，別の回路装置が，ドイツ公開公報第ＤＥ４０２３７００Ａ１号に開示されている。ここで開示される回路装置は，マイクロコンピュータから出力される信号波の周波数を監視するための周波数監視回路を有する。この周波数監視回路内にある周波数発生器は，マイクロコンピュータが出力する信号波の周波数が予め設定される偏差を超えた場合に，エラー信号あるいはリセット信号をマイクロコンピュータに対して周期的に出力する。
【０００７】
また，上記回路装置は，許容できない駆動電圧が発生した際に，周波数発生器がマイクロコンピュータに対して出力するリセット信号あるいはエラー信号を阻止するための電圧監視回路を有する。さらに，上記回路装置は，静的エラー信号を発生するエラーメモリが設けられている。このエラー信号は，周波数発生器のスイッチオン信号として，あるいはマイクロコンピュータに接続される出力段のロックキング信号として用いられる。
【０００８】
【発明が解決しようとする課題】
しかしながら，従来の上記回路装置においては，回路装置が，供給電圧の急落，あるいは供給電圧の短時間の過大な上昇により作動するので，過電圧あるいは低電圧によるリセットのみが考慮され，例えばコンピュータの過負荷あるいはアクセスエラーなど，他の要因によるリセットは考慮されていない。
【０００９】
また，上記のドイツ特許公報第ＤＥ１９７２０１９１Ｃ１号における回路装置では，コンデンサなどの電荷貯蔵装置を使用して緩衝しているので，所定時間の間（即ち，コンデンサの放電時間の間）でしか実行されないため，出力段の状態を時間条件と無関係に維持することができない。
【００１０】
一方，上記のドイツ公開公報第ＤＥ４０２３７００Ａ１号における回路装置では，リセットの発生により，マイクロコンピュータに接続される出力段でロッキング信号が切り替えられるので，出力段には予め定められた状態しか設定されない。したがって，出力段でのリセット時の状態が変更されるので，必要とする状態を維持することができない。
【００１１】
このように，従来の上記回路装置では，充電時定数ないし放電時定数あるいは時限要素でのみリセット時の状態を維持するか，あるいは，後続の出力段でのリセット時の状態を維持せずに予め定められている状態に設定されるかのいずれかに限られる。
【００１２】
この問題を解決する方法として，マイクロコンピュータに，２つのＩ／Ｏポートを設け，フリップフロップを後続の出力段に接続することによりリセット時の状態を維持する方法が知られている。この方法によれば，マイクロコンピュータによるリセットが発生した場合であっても，リセット時の維持すべき状態は，例えば不揮発性メモリに記憶される。なお，この状態は，第３のＩ／Ｏポートによっても復元することができる。
【００１３】
しかしながら，フリップフロップを後続の出力段に接続する方法では，新たに回路を設ける必要があるため，コストが増大するという問題がある。また，マイクロコンピュータの複数のＩ／Ｏポートが，新たに設けられる回路に占有されるという問題もある。
【００１４】
従って，本発明の課題は，最小限のＩ／Ｏポートを使用して，いかなる原因のリセットによっても時間条件と無関係に，制御対象のリセット時の状態を維持することが可能な新規かつ改良された回路装置及びその方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために，請求項１に記載の発明は，少なくとも１つの入力及び少なくとも１つの出力を有し，開ループ制御あるいは閉ループ制御のうち少なくとも一方を実行する制御装置の出力と制御対象の入力との間に接続される，前記制御対象のリセット時の状態変化を阻止するための回路要素を含み，前記回路要素の前記出力は，前記制御装置の前記出力あるいは前記回路要素の前記入力にフィードバックされるが提供されることを特徴とする状態維持回路装置。
【００１６】
本項記載の発明では，回路要素の出力を制御装置の出力にフィードバックするので，制御装置の出力をセットあるいはリセットが可能な一種のフリップフロップを形成することができる。このように，制御装置のリセットによる初期化モードが開始された場合であっても，時間条件に関係なく，あらゆる制御対象のリセット時の状態を維持することができる。即ち，制御装置がリセットされても，制御対象である周辺装置（特に出力段）がスイッチオンされている場合にはスイッチオフされることはなく，また，スイッチオフされている場合にはスイッチオンされることはない。ここでリセットとは，開ループ制御あるいは閉ループ制御のうち少なくとも一方を有する制御装置，特には，マイクロコンピュータのリセットをいう。このリセットは，初期化モードを伴うが，リセット及びリセットに伴う初期化モードにより周辺装置の状態変化を阻止することができる。
【００１７】
さらに，本項記載の回路装置は，時間条件なしに，例えば，マイクロコンピュータあるいはマイクロコントローラなどの制御装置がリセットから復帰して，制御対象である周辺装置の制御を実行するまで，この状態を維持することができる。従って，周辺装置のリセット時の状態を同一のＩ／Ｏポートを介して制御装置により回復することができる。さらにまた，従来技術に示す比較回路の構成と比較して，簡易な構成の回路装置を実現することができる。
【００１８】
また，請求項２に記載の発明は，前記回路要素は，前記制御装置の前記出力に印加される信号を増幅するドライバモジュールである如く構成したので，微小信号を増幅して制御装置の出力に印加することができる。このドライバモジュールは，例えばオペアンプ，ＭＯＳ回路あるいはＣＭＯＳ回路などにより，簡易に実現することができる。したがって，簡易な回路要素を使用することにより，簡易な回路装置を実現することができる。
【００１９】
また，請求項３に記載の発明は，前記回路要素は，少なくとも前記制御装置の前記出力に印加される第１の信号及び第２の信号を組み合わせる論理モジュールである如く構成したので，低電圧リセットあるいは過電圧リセット以外の，例えばコンピュータ過負荷またはアクセス違反などにより作動するリセットなどのいかなる原因のリセットにおいてもリセット時の状態を維持することができる。また，充電時定数，放電時定数あるいは時限要素と無関係に，静的レベルで作動するので，リセット時の状態を簡易に復元することができる。この論理モジュールは，例えば論理ゲートで実現することができる。
【００２０】
また，請求項４項に記載の発明においては，前記論理モジュールは，オア機能を有する回路を含み，前記第２の信号は，短時間パルスとして形成される如く構成したので，例えばスイッチオンパルスにより，例えばオアゲートなどのオア機能を有する回路を作動させることができる。即ち，短いスイッチオンパルスの出力直後に，オアゲートの第２のポートがロー電位になることにより，出力段は，直接制御装置の出力により駆動することができる。このスイッチオンパルスにより，出力段のスイッチオン（即ち，供給電圧のランアップ）を確保することができる。
【００２１】
また，請求項５に記載の発明においては，前記フィードバックはフィードバック素子を介して実行される如く構成したので，このフィードバック素子に，例えば高抵抗の抵抗を使用すれば，微小の電圧降下でフィードバックパスの予め設定された調整が実行されるので，制御装置の出力の弱ハイ信号による後続の制御対象である周辺装置の出力段の切り替えを阻止することができる。この結果，周辺装置のリセット時の状態がアクティブハイ状態である場合には，いわゆる弱ハイ信号でも十分に，信号レベルをアクティブハイレベルに維持することができ，回路装置のリセット時の状態を維持することができる。
【００２２】
また，請求項６に記載の発明は，前記フィードバック素子は，抵抗性素子あるいは容量性素子のうち少なくともいずれか一方の素子により形成される如く構成したので，少数の素子によりフィードバック素子を形成することにより簡易な構成の回路装置を実現することができる。この結果，例えばコスト削減あるいは故障の確率を低減することができる。また，フィードバック素子として抵抗を使用することにより，最も簡易な構成のフィードバック素子を実現することができる。また，請求項７に記載の発明のように，フィードバック素子を，抵抗−コンデンサ素子（ＲＣ素子）として形成することができる。
【００２３】
また，請求項８に記載の発明は，前記フィードバック素子は，フィルタとして形成される如く構成したので，ノイズ信号を確実に抑制することができる。
【００２４】
また，請求項９に記載の発明は，前記回路要素の前記入力の前段に，抵抗性素子あるいは容量性素子のうち少なくともいずれか一方をからなる，少なくとも１つの前段接続回路が接続される如く構成したので，スイッチオンの後は，既定の電圧レベルを確保することができる。また，この前段接続回路のコンデンサは，充電されると即座に抵抗を介してアースに放電しスイッチオンパルスを発生することができるので，論理モジュール（オアゲート）を操作することができる。
【００２５】
また，請求項１０に記載の発明は，前記前段接続回路は，フィルタとして形成される如く構成したので，回路装置の必要に応じて低域フィルタあるいは高域フィルタとしてノイズ信号を確実に抑制することができる。
【００２６】
また，請求項１１に記載の発明は，前記制御装置と前記回路装置は，同一の供給電源により電源供給される如く構成したので，最小の供給電源により回路装置を駆動でき，回路装置のコストの低減をはかることができる。
【００２７】
また，請求項１２に記載の発明は，前記制御装置と前記回路装置は，異なる供給電源により電源供給される如く構成したので，例えば一方の供給電源からの電源供給が停止した場合であっても安全に回路装置を作動することができる。
【００２８】
また，請求項１３に記載の発明は，少なくとも１つの入力及び少なくとも１つの出力を有し，開ループ制御あるいは閉ループ制御のうち少なくとも一方を実行する制御装置の出力と制御対象の入力との間に接続される，前記制御対象のリセット時の状態変化を阻止するための回路要素を有する回路装置において，第１の信号に応じて前記回路要素が第２の信号を形成し，前記第２の信号が制御対象を制御する，制御対象の状態維持方法であって，前記第２の信号を前記制御装置の出力にフィードバックすることにより第３の信号を形成し，少なくとも前記フィードバックされる第３の信号は，前記第１の信号と共に前記回路要素に直接供給されることを特徴とする状態維持方法が提供される。
【００２９】
本項記載の発明では，制御装置のリセットにより初期化モードが開始された場合であっても，時間条件に関係なく，あらゆる制御対象のリセット時の状態を維持することができる。この結果，制御対象の状態を，常時，同一のＩ／Ｏポートを介して制御装置により回復することができる。また，このような方法によれば，外部に回路を設けずに制御装置内において制御対象のリセット時の状態を維持することができる。
【００３０】
また，請求項１４に記載の発明は，少なくとも１つの入力及び少なくとも１つの出力を有し，開ループ制御あるいは閉ループ制御のうち少なくとも一方を実行する制御装置の出力と制御対象の入力との間に接続される，前記制御対象のリセット時の状態変化を阻止するための回路要素を有する回路装置において，第１の信号に応じて前記回路要素が第２の信号を形成し，前記第２の信号が制御対象を制御する，制御対象の状態維持方法であって，前記回路要素の入力の前段に，少なくとも１つの前段接続回路が接続され，前記第２の信号を前記制御装置の出力ににフィードバックすることにより第３の信号を形成し，少なくとも前記第３の信号は，前記第１の信号と共に前記前段接続回路に入力されて第４の信号を発生し，前記第４の信号が前記回路要素に供給される如く構成したので，請求項１１と同様の効果を有すると共に，スイッチオンの後は，既定の電圧レベルを確保することができる。また，この前段接続回路は，スイッチオンパルスを発生することができるので，論理モジュール（オアゲート）を操作することができる。
【００３１】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明および添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００３２】
（第１の実施の形態）
まず，図１〜図２を参照しながら，第１の実施の形態について説明する。図１は，本実施形態にかかる，制御対象である周辺装置のリセット時の状態を維持するための回路装置を示す。なお，本実施形態においては，制御装置としてマイクロコンピュータを採用した構成を例に説明する
【００３３】
図１において，マイクロコンピュータ１００には，供給電圧Ｕｖ１が供給される。このマイクロコンピュータ１００の後段には，抵抗１０６と，キャパシタあるいはコンデンサ１０７とを有するＲＣ素子が接続される。このＲＣ素子には，簡易なドライバモジュール１０１と接続され，ドライバモジュール１０１には，供給電圧Ｕｖ２が供給される。
【００３４】
上記供給電圧Ｕｖ２は，供給電圧Ｕｖ１の電源と同一電源から供給しても良く，供給電圧Ｕｖ１から導いて供給する（特に，Ｕｖ１と同一にする）こともできる。また，例えば供給電圧の供給が停止した場合等の安全上の理由を考慮して，第２の専用電源を使用して供給することもできる。
【００３５】
また，上記ドライバモジュール１０１は，例えばオペアンプ，ＭＯＳ回路あるいはＣＭＯＳ回路により，簡易なドライバモジュールを実現することができる。このドライバモジュール１０１の出力ＴＡは，制御対象である周辺装置１０２（例えばオープンコレクタを有する反転出力段）と接続され，この反転出力段の出力は制御装置ピン１０３に至る。このような出力段及び出力段の出力ＴＡは，単に選択して設けられるものであり，タップ１０４を介して，ドライバモジュール１０１の出力ＴＡを先にある回路に直接利用することができる。
【００３６】
上記構成において，例えば抵抗１０５を介してドライバモジュール１０１の出力ＴＡをフィードバックすることにより，μＣポートＰをセットあるいはリセット可能な一種のフリップフロップが形成される。このフィードバックには，高抵抗の抵抗１０５を使用するので，マイクロコンピュータ１００のμＣポートＰをアクティブローあるいはアクティブハイとしてレベル変化させることができる。この結果，各レベル（アクティブロー，アクティブハイ）を介して，例えば出力段１０２で意図するアクティブ状態が変更される。
【００３７】
従って，例えば２ｋΩのフィードバック抵抗を接続し，例えば５Ｖの電圧を供給電圧するシステムにおいては，結果として例えば１．５と３．５Ｖのしきい値となる。このとき，μＣポートＰは，出力段の状態を変更するために，例えば±２ｍＡの微少電流しか必要としない。
【００３８】
マイクロコンピュータ１００あるいは他の集積回路をリセットする場合には，マイクロコンピュータ出力ＴＡあるいはμＣポートＰは，例えば最大で１００μＡのウィークプルアップ電流が与えられる。このため，ドライバモジュール１０１がロー状態の場合（即ち，ローレベルが印加された場合）には，例えば２ｋΩのフィードバック抵抗が接続される上記例においては，例えば２００ｍＶしか電圧降下しない。このような小さい電圧降下では，ドライバモジュール１０１をロー状態からハイ状態へ切り換えられない。一方，ドライバモジュール１０１がハイ状態である場合（即ち，ハイレベルに調整されている場合）には，依然としてハイ状態に留まる。なお，このプロセスの詳細は後述する。
【００３９】
このように，マイクロコンピュータ１００とドライバモジュール１０１との間にＲＣ素子（１０６，１０７）が接続されているので，スイッチオンの後は既定の電圧レベルを確保することができる。さらに，ＲＣ素子（１０６，１０７）は，低域フィルタ機能を有しているので，高周波のノイズ信号を確実に抑制することができる。
【００４０】
図１に示す回路において，ＲＣ素子のコンデンサ１０７はアースと接続されるので，既定の電圧レベルは，ローレベルとして実行される。このコンデンサ１０７は，供給電源（例えばＵｖ１，Ｕｖ２）に接続することもでき，この場合には，スイッチオン状態がハイレベルに対応する。
【００４１】
ＲＣ素子（１０６，１０７）は，その時定数が，ランアップの時間よりも長くなるように設計するのが好ましい。例えば，ランアップ時間が１ｍｓｅｃである場合には，例えば２０ｋΩの抵抗１０６及び例えば１００ｎＦのコンデンサ１０７を採用することにより実現することができる。
【００４２】
次に，本実施形態にかかる回路がリセット時の状態を維持するプロセスを，図２に基づいて説明する。図２は，本実施形態にかかるの回路の主要な信号の信号波形を示す。なお，この信号波形は，各回路素子に対応している。
【００４３】
図２においては，信号波形２００は，供給電圧Ｕｖ（例えばＵｖ１および／またはＵｖ２など）を時間軸上で示す。信号波形２０１は，リセット信号ＲＳを示す。信号波形２０２は，本実施形態にかかる回路装置を有しないマイクロコンピュータ出力あるいはμＣポートＰの信号μＣＳを示す。信号波形２０３は，擬似フリップフロップ（ここでは特に簡易なドライバモジュール）１０１の出力ＴＡでの信号ＴｒＳを示す。信号波形２０４は，本実施形態にかかる回路装置を有するマイクロコンピュータ出力あるいはμＣポートＰの信号μＣＴｒＳを示す。信号波形２０５は，出力段信号ＥｓＳ（特に，出力段トランジスタ）でのドレイン電位を示す。
【００４４】
まず，供給電圧Ｕｖの信号波形２００は，時点ｔ０から時点ｔ２まで連続して上昇する。例えば５ボルトの供給電圧であるシステムの場合には，初期値は０ボルトであり，時点ｔ２で到達する値は例えば５ボルトになる。供給電圧Ｕｖは，時点ｔ２で通常の電圧レベルに到達するが，供給電圧の急落あるいは許容できない上昇が生じない限り，この状態が維持される。
【００４５】
なお，許容できない駆動電圧の上昇によるリセットは，稀にしか発生しない。本実施形態においては，このような場合でも，以下に示す供給電圧の急落によるリセットと同様の方法で制御することができる。
【００４６】
まず，時点ｔ０でランアップした後，時点ｔ１（時点ｔ２の直前の時点）で，電圧値は，マイクロコンピュータ１００の切り換えしきい値に到達する。このことにより，時点ｔ１から時点ｔ３までの間（いわゆるパワーオン時間）は，リセット信号波形２０１（リセット信号ＲＳ）のいわゆるパワーオンリセットとして進行する。
【００４７】
この時点ｔ３で，マイクロコンピュータ１００の初期化モードが開始され，時点ｔ４に至るまで続行される。従って，時点ｔ３でパワーオンリセットが終了した後，時点ｔ４で初期化モードが終了すると，ドライバ出力信号ＴｒＳの信号波形２０３，及びマイクロコンピュータの全信号μＣＴｒＳの信号波形２０４は，ハイレベルとなる。
【００４８】
オープンコレクタを有する反転出力段を例に具体的に説明すると，時点ｔ４以降，付設するトランジスタのドレイン電位ＥｓＳは，時点ｔ４まで有効であったハイレベルが，抵抗を介してローレベルとなる。
【００４９】
一方，本実施形態にかかる回路装置を有しない場合には，マイクロコンピュータ信号出力乃至マイクロコンピュータ信号出力に出力されるμＣポートＰの信号μＣＳ（信号波形２０２）は，時点ｔ０から時点ｔ２までのランアップを考慮して，時点ｔ２からハイレベルとなる。当然ながら，このハイレベルは，時点ｔ４で初期化モードが終了するまで，弱ハイレベルに相当する。このことは，本実施形態にかかる回路装置を有しないμＣポートＰは，出力段を有する場合であっても，時点ｔ４までは，出力段の切り換えができないことを意味する。
【００５０】
時点ｔ４で，弱ハイレベルモードが終了した後，信号波形２０３，２０４，２０５に示すように，出力段１０２が切り換えられる。時点ｔ４以降，マイクロコンピュータ１００の出力は，例えばソフトウェアにより制御される。
【００５１】
この時，例えば時点ｔ５で，ノイズ，アクセス違反，許容できない駆動電圧またはコンピュータ過負荷など，他の任意の原因によりリセットが発生した場合（リセット信号ＲＳの信号波形２０１に示す）であっても，本実施形態にかかる回路装置により，出力段１０２の切り換えが阻止される。
【００５２】
時点ｔ５で発生するリセット信号は，時点ｔ５から時点ｔ６までの間弱ハイレベルを維持し，この間，初期化モードが再度作動する。従って，この場合，本実施形態にかかる回路装置を有しない回路のμＣポートＰの信号μＣＳ（信号波形２０２）も，時点ｔ５から時点ｔ６までは再び弱ハイレベルにある。
【００５３】
このように，例えば抵抗１０５を介して，フィードバックパスの予め設定された調整が実行されるので，マイクロコンピュータ出力乃至μＣポートＰの弱ハイ信号による後続の出力段１０２の切り替え（スイッチオフ）が阻止される。
【００５４】
本実施形態においては，リセットによる初期化が開始される前に印加される信号を，抵抗１０５を介してフィードバックするので，マイクロコンピュータ出力とフィードバックパスの共通信号μＣＴｒＳは，アクティブハイを維持することができる。
【００５５】
従って，マイクロコンピュータ乃至フィードバックパスの信号μＣＴｒＳが，リセット時の状態がアクティブハイ状態である場合には，いわゆる弱ハイ信号でも十分に，信号レベルをアクティブハイレベルに維持することができる。しかしながら，例えば時点ｔ０乃至時点ｔ２から時点ｔ４の間での弱ハイ信号は，信号μＣＴｒＳがローレベルにある場合には，信号μＣＴｒＳ（信号波形２０４）をハイレベルに切り換えるには十分でない。
【００５６】
初期化モード経過後の時点ｔ６からは，周辺装置（例えば，出力段１０２）を切り換える信号は，例えば再びソフトウェアにより制御される。従って，時点ｔ７では，電圧は，所望のようにアクティブローに立ち下がるので，出力段１０２の切り替え（スイッチオフ）を実行することができる。このように，周辺装置（特に出力段１０２）は，任意にスイッチのオンオフの切り換えを実行できる。
【００５７】
（第２の実施の形態）
第１の実施の形態においては，抵抗を介してフィードバックする簡易な回路装置で，時間条件に関係なくリセット時の状態を維持しているが，低電圧リセットあるいは過電圧リセット以外の，例えばコンピュータ過負荷またはアクセス違反などにより作動するリセットなど，他の任意の原因でリセットされる場合には，切り換え状態，あるいは上記回路装置の出力信号ＴｒＳを変化させるには十分でない。
【００５８】
第２の実施の形態においては，上記他の任意の原因によるリセットされた場合であっても，回路装置の出力信号ＴｒＳを変化できる回路装置を提供するものである。以下，第２の実施の形態について，図３に基づいて説明する。図３は，本実施形態にかかる回路装置を示す。
【００５９】
まず，図３に示すように，本実施形態においては，第１の実施の形態で使用したドライバモジュール１０１に代えて，例えば論理ゲートを使用する。さらに，第１の実施の形態と異なり，低域フィルタ機能でなく高域フィルタ機能を有する第２のＲＣ素子（３０１，３００）が論理ゲートの前段に接続される。
【００６０】
第１の実施の形態と同様に，マイクロコンピュータ１００の後段には，選択的に，出力段１０２，特にオープンコレクタ及びその先に至る制御装置ピン１０３を有する反転出力段，あるいは，必要に応じて他の周辺装置と接続するための出力導線１０４が接続される。
【００６１】
本実施形態においては，ドライバモジュールの代わりにオアゲート３０２が回路装置に内蔵される。さらに，第１の実施の形態と異なり，低域フィルタ機能でなく高域フィルタ特性を有する第２のＲＣ素子（３０１，３００）がその前段に接続される。
【００６２】
一般に，オアゲート３０２は，スイッチオンパルスを有する第２の信号によって操作され，スイッチオンパルスが印加されるオアゲート３０２の入力は，続いてローレベルになる。これは，コンデンサ３０１が充電されると即座に（即ち，短いスイッチオンパルスの出力直後に），抵抗３００を介してアースに放電することによるものである。
【００６３】
本実施形態においては，スイッチオンパルスは，供給電圧Ｕｖ３に接続するコンデンサ３０１が充電されることにより発生する。なお，供給電圧Ｕｖ３は，第１の実施の形態と同様に，供給電圧Ｕｖ１あるいは供給電圧Ｕｖ２と共用電源あるいは別途の電源により供給することができる。
【００６４】
供給電圧Ｕｖ３によるコンデンサ３０１の充電が終了すると，コンデンサ３０１は，後段の抵抗３００を介してアースに再び放電する。このことにより，オアゲートの第２の入力が再び電位ゼロとなる前に，オアゲートに対し短いスイッチオンパルスを発生させる。したがって，開始時のスイッチオンパルスにより，出力段１０２のスイッチオン（即ち，供給電圧のランアップ）が確保される。
【００６５】
スイッチオンパルス発生後，オアゲート３０２の第２のポートはローレベルになるので，μＣポートＰにより直接，出力段１０２を制御することができる。この場合には，第１の実施の形態と同様に，オアゲートの出力ＧＡのフィードバックが，フィードバック素子１０５ａを介して有効に発生する。このフィードバックは，第１の実施の形態と同様に，抵抗を使用することにより最も簡易に実行することができる。
【００６６】
上記２つの実施形態において，特にドライバモジュール１０１を有する場合には，従来技術の場合と同様に，リセットする際には，マイクロコンピュータの出力を３つの状態をとることができる。このことは，μＣポートＰが，ハイレベル状態（弱ハイ，アクティブハイ），ローレベル状態（弱ロー，アクティブロー）および高抵抗状態（出力遮断）をとることができることを意味する。当然ながら，上記実施形態にかかる回路装置においては，単にμＣポートＰの弱ハイ出力処理あるいは弱ロー出力処理のみを可能としてもよい。
【００６７】
従来技術に示す回路における比較回路の出力は，多くの場合，異なる切り換えレベルを有し，切り換えしきい値は低速で伝わるので，フリップフロップあるいは比較器の状態を戻すことはできない。本実施形態にかかる回路においては，ドライバモジュール出力あるいはゲート出力の状態は，静的レベルで作動するので，簡易に復元することができる。
【００６８】
（第３の実施の形態）
上記実施形態においては，一般的な制御対象であるアクチュエータや他の周辺装置を駆動するためにマイクロコンピュータを使用する例を説明したが，マイクロコンピュータによる制御以外にも，他の開ループ制御装置，閉ループ制御装置，例えばメモリプログラム可能な制御（ＳＰＳ）あるいは，固定的に配線された論理回路，同様に，マルチプロセッサシステムなどの制御装置でも実施することもできる。このような場合には，原理的に，マイクロコンピュータあるいはコンピュータ自体の中で実現することもできる。
【００６９】
即ち，アクチュエータなどの制御対象を，例えば接続部ないしはμＣポートＰからの信号（例えばμＣＳ）により制御する開ループ制御装置あるいは閉ループ制御装置（例えばマイクロコンピュータ１００）をリセットの際に，アクチュエータなどの制御対象（例えば出力段１０２）の調節された状態の変化を阻止することができる。以下，第３の実施の形態について説明する。
【００７０】
第１の信号（μＣポートＰの信号μＣＳ）に応じて，回路要素（例えばドライバモジュール１０１）が，第２の信号（例えばＴＡに出力される信号ＴｒＳ）を発生する。第１の信号の代わり，回路要素により発生した第２の信号がアクチュエータあるいは制御対象を制御する。
【００７１】
さらに，第２の信号に応じて，例えばフィードバック素子１０５により第３の信号を発生させ，このフィードバックされた第３の信号（例えば信号μＣＴｒＳ）を，第１の信号と共に，回路要素に供給する。あるいは，回路要素の前段に例えばＲＣ素子（１０６，１０７）などの前段接続回路を設け，第１の信号とこのフィードバックにより発生した第３の信号を共に前段接続回路に供給することにより，第４の信号を発生させ，第４の信号を回路要素に供給することもできる。
【００７２】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００７３】
例えば，上記実施形態においては，制御装置としてマイクロコンピュータを採用した例を挙げて説明したが，制御対象を信号により制御する制御装置であれば，他のいかなる制御装置でも実施することができる。
【００７４】
また，上記実施形態においては，制御対象としてアクチュエータを採用した例を挙げて説明したが，制御装置が発生する信号により制御される制御対象であれば，他のいかなる制御対象でも実施することができる。
【００７５】
また，第２の実施の形態においては，第２の信号を発生するために，高域フィルタ機能を有するＲＣ素子を採用した例を挙げて説明したが，他の好適な信号を第２の信号として論理モジュール（オアゲート）に供給して操作することもできる。
【００７６】
さらに，上記実施の形態においては，フィードバック素子として，抵抗を採用した構成を例に挙げて説明したが，抵抗以外にも，記憶機能を有する回路など他の回路要素をフィードバック素子して使用することもできる。
【００７７】
また，上記第２の実施の形態においては，オアゲートを回路要素として採用した構成を例に挙げて説明したが，オアゲートの代わりにアンドゲートを採用することもできる。
【００７８】
【発明の効果】
例えば抵抗などのフィードバック素子を介して回路要素の出力を制御装置の出力にフィードバックするので，制御装置の出力をセットあるいはリセットが可能な一種のフリップフロップを形成することができる。このように，制御装置のリセットによる初期化モードが開始された場合であっても，時間条件に関係なく，あらゆる制御対象のリセット時の状態を維持することができる。即ち，制御装置がリセットされても，制御対象である周辺装置（特に出力段）がスイッチオンされている場合にはスイッチオフされることはなく，また，スイッチオフされている場合にはスイッチオンされることはない。ここでリセットとは，開ループ制御あるいは閉ループ制御のうち少なくとも一方を有する制御装置，特には，マイクロコンピュータのリセットをいう。このリセットは，初期化モードを伴うが，リセット及びリセットに伴う初期化モードにより周辺装置の状態変化を阻止することができる。
【００７９】
さらに，時間条件なしに，例えば，マイクロコンピュータあるいはマイクロコントローラなどの制御装置がリセットから復帰して，制御対象である周辺装置の制御を実行するまで，この状態を維持することができる。従って，周辺装置のリセット時の状態を同一のＩ／Ｏポートを介して制御装置により回復することができる。さらにまた，従来技術に示す比較回路の構成と比較して，簡易な構成の回路装置を実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる回路装置が制御装置に接続された状態を示す説明図である。
【図２】第１の実施の形態にかかる回路装置での主要信号の信号波形を示す。
【図３】第２の実施の形態の回路装置が制御装置に接続された状態を示す説明図である。
【符号の説明】
１００ 制御装置
１０１ ドライバモジュール
１０２ 出力段
１０３ 制御装置ピン
１０４ タップ１０４
１０５，１０５ａ フィードバック素子（抵抗）
１０６，３００ 抵抗
１０７，３０１ コンデンサ
２００ 供給電圧Ｕｖの信号波形
２０１ リセット信号ＲＳの信号波形
２０２ 本発明かかる回路装置を有しないμＣポートＰの信号μＣＳの信号波形
２０３ ドライバモジュール出力ＴＡでの信号ＴｒＳの信号波形
２０４ 本発明かかる回路装置を有するマイクロコンピュータ出力あるいはμＣポートＰの信号μＣＴｒＳの信号波形
２０５ 出力段信号ＥｓＳ（特に，出力段トランジスタ）でのドレイン電位
３０２ オアゲート
ＵＶ１，ＵＶ２，ＵＶ２ 供給電圧
【発明の属する技術分野】
本発明は，制御対象の状態維持回路装置及び状態維持方法に関し，更に詳細には，制御対象がリセット時の状態を維持するための回路装置及びその方法に関する。
【０００２】
【従来の技術】
ドイツ特許公報第ＤＥ１９７２０１９１Ｃ１号には，マイクロコンピュータ出力用のバッファ回路が開示されている。このバッファ回路は，マイクロコンピュータの入出力とアクチュエータとの間に接続される。また，このバッファ回路は比較回路を有し，比較回路の入力が，マイクロコンピュータの出力と接続されている。
【０００３】
この比較回路の入力の電圧レベルが，予め設定された電圧レベルに達した場合には，ハイレベル及びローレベル間で切り換えを実行し，このレベルがアクチュエータに印加される。この比較回路は，好ましくはシュミットトリガ回路として形成される。
【０００４】
さらに，このバッファ回路は，比較回路の入力を緩衝するための電荷蓄積装置を有する。この電荷蓄積装置は，好ましくは比較回路の入力に対して並列に接続されるコンデンサとして実現される。
【０００５】
このコンデンサの時定数は，始動プロセスにおける通常の供給電圧の急落の間，あるいは車両電気系統の供給電圧の急落の間に，電圧レベルが比較回路のしきい値に到達しないように設計されている。従って，マイクロコンピュータが制御するアクチュエータの現在の状態は，電圧急落あるいは電圧急落に伴なうリセット作動時にも維持される。
【０００６】
また，別の回路装置が，ドイツ公開公報第ＤＥ４０２３７００Ａ１号に開示されている。ここで開示される回路装置は，マイクロコンピュータから出力される信号波の周波数を監視するための周波数監視回路を有する。この周波数監視回路内にある周波数発生器は，マイクロコンピュータが出力する信号波の周波数が予め設定される偏差を超えた場合に，エラー信号あるいはリセット信号をマイクロコンピュータに対して周期的に出力する。
【０００７】
また，上記回路装置は，許容できない駆動電圧が発生した際に，周波数発生器がマイクロコンピュータに対して出力するリセット信号あるいはエラー信号を阻止するための電圧監視回路を有する。さらに，上記回路装置は，静的エラー信号を発生するエラーメモリが設けられている。このエラー信号は，周波数発生器のスイッチオン信号として，あるいはマイクロコンピュータに接続される出力段のロックキング信号として用いられる。
【０００８】
【発明が解決しようとする課題】
しかしながら，従来の上記回路装置においては，回路装置が，供給電圧の急落，あるいは供給電圧の短時間の過大な上昇により作動するので，過電圧あるいは低電圧によるリセットのみが考慮され，例えばコンピュータの過負荷あるいはアクセスエラーなど，他の要因によるリセットは考慮されていない。
【０００９】
また，上記のドイツ特許公報第ＤＥ１９７２０１９１Ｃ１号における回路装置では，コンデンサなどの電荷貯蔵装置を使用して緩衝しているので，所定時間の間（即ち，コンデンサの放電時間の間）でしか実行されないため，出力段の状態を時間条件と無関係に維持することができない。
【００１０】
一方，上記のドイツ公開公報第ＤＥ４０２３７００Ａ１号における回路装置では，リセットの発生により，マイクロコンピュータに接続される出力段でロッキング信号が切り替えられるので，出力段には予め定められた状態しか設定されない。したがって，出力段でのリセット時の状態が変更されるので，必要とする状態を維持することができない。
【００１１】
このように，従来の上記回路装置では，充電時定数ないし放電時定数あるいは時限要素でのみリセット時の状態を維持するか，あるいは，後続の出力段でのリセット時の状態を維持せずに予め定められている状態に設定されるかのいずれかに限られる。
【００１２】
この問題を解決する方法として，マイクロコンピュータに，２つのＩ／Ｏポートを設け，フリップフロップを後続の出力段に接続することによりリセット時の状態を維持する方法が知られている。この方法によれば，マイクロコンピュータによるリセットが発生した場合であっても，リセット時の維持すべき状態は，例えば不揮発性メモリに記憶される。なお，この状態は，第３のＩ／Ｏポートによっても復元することができる。
【００１３】
しかしながら，フリップフロップを後続の出力段に接続する方法では，新たに回路を設ける必要があるため，コストが増大するという問題がある。また，マイクロコンピュータの複数のＩ／Ｏポートが，新たに設けられる回路に占有されるという問題もある。
【００１４】
従って，本発明の課題は，最小限のＩ／Ｏポートを使用して，いかなる原因のリセットによっても時間条件と無関係に，制御対象のリセット時の状態を維持することが可能な新規かつ改良された回路装置及びその方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために，請求項１に記載の発明は，少なくとも１つの入力及び少なくとも１つの出力を有し，開ループ制御あるいは閉ループ制御のうち少なくとも一方を実行する制御装置の出力と制御対象の入力との間に接続される，前記制御対象のリセット時の状態変化を阻止するための回路要素を含み，前記回路要素の前記出力は，前記制御装置の前記出力あるいは前記回路要素の前記入力にフィードバックされるが提供されることを特徴とする状態維持回路装置。
【００１６】
本項記載の発明では，回路要素の出力を制御装置の出力にフィードバックするので，制御装置の出力をセットあるいはリセットが可能な一種のフリップフロップを形成することができる。このように，制御装置のリセットによる初期化モードが開始された場合であっても，時間条件に関係なく，あらゆる制御対象のリセット時の状態を維持することができる。即ち，制御装置がリセットされても，制御対象である周辺装置（特に出力段）がスイッチオンされている場合にはスイッチオフされることはなく，また，スイッチオフされている場合にはスイッチオンされることはない。ここでリセットとは，開ループ制御あるいは閉ループ制御のうち少なくとも一方を有する制御装置，特には，マイクロコンピュータのリセットをいう。このリセットは，初期化モードを伴うが，リセット及びリセットに伴う初期化モードにより周辺装置の状態変化を阻止することができる。
【００１７】
さらに，本項記載の回路装置は，時間条件なしに，例えば，マイクロコンピュータあるいはマイクロコントローラなどの制御装置がリセットから復帰して，制御対象である周辺装置の制御を実行するまで，この状態を維持することができる。従って，周辺装置のリセット時の状態を同一のＩ／Ｏポートを介して制御装置により回復することができる。さらにまた，従来技術に示す比較回路の構成と比較して，簡易な構成の回路装置を実現することができる。
【００１８】
また，請求項２に記載の発明は，前記回路要素は，前記制御装置の前記出力に印加される信号を増幅するドライバモジュールである如く構成したので，微小信号を増幅して制御装置の出力に印加することができる。このドライバモジュールは，例えばオペアンプ，ＭＯＳ回路あるいはＣＭＯＳ回路などにより，簡易に実現することができる。したがって，簡易な回路要素を使用することにより，簡易な回路装置を実現することができる。
【００１９】
また，請求項３に記載の発明は，前記回路要素は，少なくとも前記制御装置の前記出力に印加される第１の信号及び第２の信号を組み合わせる論理モジュールである如く構成したので，低電圧リセットあるいは過電圧リセット以外の，例えばコンピュータ過負荷またはアクセス違反などにより作動するリセットなどのいかなる原因のリセットにおいてもリセット時の状態を維持することができる。また，充電時定数，放電時定数あるいは時限要素と無関係に，静的レベルで作動するので，リセット時の状態を簡易に復元することができる。この論理モジュールは，例えば論理ゲートで実現することができる。
【００２０】
また，請求項４項に記載の発明においては，前記論理モジュールは，オア機能を有する回路を含み，前記第２の信号は，短時間パルスとして形成される如く構成したので，例えばスイッチオンパルスにより，例えばオアゲートなどのオア機能を有する回路を作動させることができる。即ち，短いスイッチオンパルスの出力直後に，オアゲートの第２のポートがロー電位になることにより，出力段は，直接制御装置の出力により駆動することができる。このスイッチオンパルスにより，出力段のスイッチオン（即ち，供給電圧のランアップ）を確保することができる。
【００２１】
また，請求項５に記載の発明においては，前記フィードバックはフィードバック素子を介して実行される如く構成したので，このフィードバック素子に，例えば高抵抗の抵抗を使用すれば，微小の電圧降下でフィードバックパスの予め設定された調整が実行されるので，制御装置の出力の弱ハイ信号による後続の制御対象である周辺装置の出力段の切り替えを阻止することができる。この結果，周辺装置のリセット時の状態がアクティブハイ状態である場合には，いわゆる弱ハイ信号でも十分に，信号レベルをアクティブハイレベルに維持することができ，回路装置のリセット時の状態を維持することができる。
【００２２】
また，請求項６に記載の発明は，前記フィードバック素子は，抵抗性素子あるいは容量性素子のうち少なくともいずれか一方の素子により形成される如く構成したので，少数の素子によりフィードバック素子を形成することにより簡易な構成の回路装置を実現することができる。この結果，例えばコスト削減あるいは故障の確率を低減することができる。また，フィードバック素子として抵抗を使用することにより，最も簡易な構成のフィードバック素子を実現することができる。また，請求項７に記載の発明のように，フィードバック素子を，抵抗−コンデンサ素子（ＲＣ素子）として形成することができる。
【００２３】
また，請求項８に記載の発明は，前記フィードバック素子は，フィルタとして形成される如く構成したので，ノイズ信号を確実に抑制することができる。
【００２４】
また，請求項９に記載の発明は，前記回路要素の前記入力の前段に，抵抗性素子あるいは容量性素子のうち少なくともいずれか一方をからなる，少なくとも１つの前段接続回路が接続される如く構成したので，スイッチオンの後は，既定の電圧レベルを確保することができる。また，この前段接続回路のコンデンサは，充電されると即座に抵抗を介してアースに放電しスイッチオンパルスを発生することができるので，論理モジュール（オアゲート）を操作することができる。
【００２５】
また，請求項１０に記載の発明は，前記前段接続回路は，フィルタとして形成される如く構成したので，回路装置の必要に応じて低域フィルタあるいは高域フィルタとしてノイズ信号を確実に抑制することができる。
【００２６】
また，請求項１１に記載の発明は，前記制御装置と前記回路装置は，同一の供給電源により電源供給される如く構成したので，最小の供給電源により回路装置を駆動でき，回路装置のコストの低減をはかることができる。
【００２７】
また，請求項１２に記載の発明は，前記制御装置と前記回路装置は，異なる供給電源により電源供給される如く構成したので，例えば一方の供給電源からの電源供給が停止した場合であっても安全に回路装置を作動することができる。
【００２８】
また，請求項１３に記載の発明は，少なくとも１つの入力及び少なくとも１つの出力を有し，開ループ制御あるいは閉ループ制御のうち少なくとも一方を実行する制御装置の出力と制御対象の入力との間に接続される，前記制御対象のリセット時の状態変化を阻止するための回路要素を有する回路装置において，第１の信号に応じて前記回路要素が第２の信号を形成し，前記第２の信号が制御対象を制御する，制御対象の状態維持方法であって，前記第２の信号を前記制御装置の出力にフィードバックすることにより第３の信号を形成し，少なくとも前記フィードバックされる第３の信号は，前記第１の信号と共に前記回路要素に直接供給されることを特徴とする状態維持方法が提供される。
【００２９】
本項記載の発明では，制御装置のリセットにより初期化モードが開始された場合であっても，時間条件に関係なく，あらゆる制御対象のリセット時の状態を維持することができる。この結果，制御対象の状態を，常時，同一のＩ／Ｏポートを介して制御装置により回復することができる。また，このような方法によれば，外部に回路を設けずに制御装置内において制御対象のリセット時の状態を維持することができる。
【００３０】
また，請求項１４に記載の発明は，少なくとも１つの入力及び少なくとも１つの出力を有し，開ループ制御あるいは閉ループ制御のうち少なくとも一方を実行する制御装置の出力と制御対象の入力との間に接続される，前記制御対象のリセット時の状態変化を阻止するための回路要素を有する回路装置において，第１の信号に応じて前記回路要素が第２の信号を形成し，前記第２の信号が制御対象を制御する，制御対象の状態維持方法であって，前記回路要素の入力の前段に，少なくとも１つの前段接続回路が接続され，前記第２の信号を前記制御装置の出力ににフィードバックすることにより第３の信号を形成し，少なくとも前記第３の信号は，前記第１の信号と共に前記前段接続回路に入力されて第４の信号を発生し，前記第４の信号が前記回路要素に供給される如く構成したので，請求項１１と同様の効果を有すると共に，スイッチオンの後は，既定の電圧レベルを確保することができる。また，この前段接続回路は，スイッチオンパルスを発生することができるので，論理モジュール（オアゲート）を操作することができる。
【００３１】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明および添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００３２】
（第１の実施の形態）
まず，図１〜図２を参照しながら，第１の実施の形態について説明する。図１は，本実施形態にかかる，制御対象である周辺装置のリセット時の状態を維持するための回路装置を示す。なお，本実施形態においては，制御装置としてマイクロコンピュータを採用した構成を例に説明する
【００３３】
図１において，マイクロコンピュータ１００には，供給電圧Ｕｖ１が供給される。このマイクロコンピュータ１００の後段には，抵抗１０６と，キャパシタあるいはコンデンサ１０７とを有するＲＣ素子が接続される。このＲＣ素子には，簡易なドライバモジュール１０１と接続され，ドライバモジュール１０１には，供給電圧Ｕｖ２が供給される。
【００３４】
上記供給電圧Ｕｖ２は，供給電圧Ｕｖ１の電源と同一電源から供給しても良く，供給電圧Ｕｖ１から導いて供給する（特に，Ｕｖ１と同一にする）こともできる。また，例えば供給電圧の供給が停止した場合等の安全上の理由を考慮して，第２の専用電源を使用して供給することもできる。
【００３５】
また，上記ドライバモジュール１０１は，例えばオペアンプ，ＭＯＳ回路あるいはＣＭＯＳ回路により，簡易なドライバモジュールを実現することができる。このドライバモジュール１０１の出力ＴＡは，制御対象である周辺装置１０２（例えばオープンコレクタを有する反転出力段）と接続され，この反転出力段の出力は制御装置ピン１０３に至る。このような出力段及び出力段の出力ＴＡは，単に選択して設けられるものであり，タップ１０４を介して，ドライバモジュール１０１の出力ＴＡを先にある回路に直接利用することができる。
【００３６】
上記構成において，例えば抵抗１０５を介してドライバモジュール１０１の出力ＴＡをフィードバックすることにより，μＣポートＰをセットあるいはリセット可能な一種のフリップフロップが形成される。このフィードバックには，高抵抗の抵抗１０５を使用するので，マイクロコンピュータ１００のμＣポートＰをアクティブローあるいはアクティブハイとしてレベル変化させることができる。この結果，各レベル（アクティブロー，アクティブハイ）を介して，例えば出力段１０２で意図するアクティブ状態が変更される。
【００３７】
従って，例えば２ｋΩのフィードバック抵抗を接続し，例えば５Ｖの電圧を供給電圧するシステムにおいては，結果として例えば１．５と３．５Ｖのしきい値となる。このとき，μＣポートＰは，出力段の状態を変更するために，例えば±２ｍＡの微少電流しか必要としない。
【００３８】
マイクロコンピュータ１００あるいは他の集積回路をリセットする場合には，マイクロコンピュータ出力ＴＡあるいはμＣポートＰは，例えば最大で１００μＡのウィークプルアップ電流が与えられる。このため，ドライバモジュール１０１がロー状態の場合（即ち，ローレベルが印加された場合）には，例えば２ｋΩのフィードバック抵抗が接続される上記例においては，例えば２００ｍＶしか電圧降下しない。このような小さい電圧降下では，ドライバモジュール１０１をロー状態からハイ状態へ切り換えられない。一方，ドライバモジュール１０１がハイ状態である場合（即ち，ハイレベルに調整されている場合）には，依然としてハイ状態に留まる。なお，このプロセスの詳細は後述する。
【００３９】
このように，マイクロコンピュータ１００とドライバモジュール１０１との間にＲＣ素子（１０６，１０７）が接続されているので，スイッチオンの後は既定の電圧レベルを確保することができる。さらに，ＲＣ素子（１０６，１０７）は，低域フィルタ機能を有しているので，高周波のノイズ信号を確実に抑制することができる。
【００４０】
図１に示す回路において，ＲＣ素子のコンデンサ１０７はアースと接続されるので，既定の電圧レベルは，ローレベルとして実行される。このコンデンサ１０７は，供給電源（例えばＵｖ１，Ｕｖ２）に接続することもでき，この場合には，スイッチオン状態がハイレベルに対応する。
【００４１】
ＲＣ素子（１０６，１０７）は，その時定数が，ランアップの時間よりも長くなるように設計するのが好ましい。例えば，ランアップ時間が１ｍｓｅｃである場合には，例えば２０ｋΩの抵抗１０６及び例えば１００ｎＦのコンデンサ１０７を採用することにより実現することができる。
【００４２】
次に，本実施形態にかかる回路がリセット時の状態を維持するプロセスを，図２に基づいて説明する。図２は，本実施形態にかかるの回路の主要な信号の信号波形を示す。なお，この信号波形は，各回路素子に対応している。
【００４３】
図２においては，信号波形２００は，供給電圧Ｕｖ（例えばＵｖ１および／またはＵｖ２など）を時間軸上で示す。信号波形２０１は，リセット信号ＲＳを示す。信号波形２０２は，本実施形態にかかる回路装置を有しないマイクロコンピュータ出力あるいはμＣポートＰの信号μＣＳを示す。信号波形２０３は，擬似フリップフロップ（ここでは特に簡易なドライバモジュール）１０１の出力ＴＡでの信号ＴｒＳを示す。信号波形２０４は，本実施形態にかかる回路装置を有するマイクロコンピュータ出力あるいはμＣポートＰの信号μＣＴｒＳを示す。信号波形２０５は，出力段信号ＥｓＳ（特に，出力段トランジスタ）でのドレイン電位を示す。
【００４４】
まず，供給電圧Ｕｖの信号波形２００は，時点ｔ０から時点ｔ２まで連続して上昇する。例えば５ボルトの供給電圧であるシステムの場合には，初期値は０ボルトであり，時点ｔ２で到達する値は例えば５ボルトになる。供給電圧Ｕｖは，時点ｔ２で通常の電圧レベルに到達するが，供給電圧の急落あるいは許容できない上昇が生じない限り，この状態が維持される。
【００４５】
なお，許容できない駆動電圧の上昇によるリセットは，稀にしか発生しない。本実施形態においては，このような場合でも，以下に示す供給電圧の急落によるリセットと同様の方法で制御することができる。
【００４６】
まず，時点ｔ０でランアップした後，時点ｔ１（時点ｔ２の直前の時点）で，電圧値は，マイクロコンピュータ１００の切り換えしきい値に到達する。このことにより，時点ｔ１から時点ｔ３までの間（いわゆるパワーオン時間）は，リセット信号波形２０１（リセット信号ＲＳ）のいわゆるパワーオンリセットとして進行する。
【００４７】
この時点ｔ３で，マイクロコンピュータ１００の初期化モードが開始され，時点ｔ４に至るまで続行される。従って，時点ｔ３でパワーオンリセットが終了した後，時点ｔ４で初期化モードが終了すると，ドライバ出力信号ＴｒＳの信号波形２０３，及びマイクロコンピュータの全信号μＣＴｒＳの信号波形２０４は，ハイレベルとなる。
【００４８】
オープンコレクタを有する反転出力段を例に具体的に説明すると，時点ｔ４以降，付設するトランジスタのドレイン電位ＥｓＳは，時点ｔ４まで有効であったハイレベルが，抵抗を介してローレベルとなる。
【００４９】
一方，本実施形態にかかる回路装置を有しない場合には，マイクロコンピュータ信号出力乃至マイクロコンピュータ信号出力に出力されるμＣポートＰの信号μＣＳ（信号波形２０２）は，時点ｔ０から時点ｔ２までのランアップを考慮して，時点ｔ２からハイレベルとなる。当然ながら，このハイレベルは，時点ｔ４で初期化モードが終了するまで，弱ハイレベルに相当する。このことは，本実施形態にかかる回路装置を有しないμＣポートＰは，出力段を有する場合であっても，時点ｔ４までは，出力段の切り換えができないことを意味する。
【００５０】
時点ｔ４で，弱ハイレベルモードが終了した後，信号波形２０３，２０４，２０５に示すように，出力段１０２が切り換えられる。時点ｔ４以降，マイクロコンピュータ１００の出力は，例えばソフトウェアにより制御される。
【００５１】
この時，例えば時点ｔ５で，ノイズ，アクセス違反，許容できない駆動電圧またはコンピュータ過負荷など，他の任意の原因によりリセットが発生した場合（リセット信号ＲＳの信号波形２０１に示す）であっても，本実施形態にかかる回路装置により，出力段１０２の切り換えが阻止される。
【００５２】
時点ｔ５で発生するリセット信号は，時点ｔ５から時点ｔ６までの間弱ハイレベルを維持し，この間，初期化モードが再度作動する。従って，この場合，本実施形態にかかる回路装置を有しない回路のμＣポートＰの信号μＣＳ（信号波形２０２）も，時点ｔ５から時点ｔ６までは再び弱ハイレベルにある。
【００５３】
このように，例えば抵抗１０５を介して，フィードバックパスの予め設定された調整が実行されるので，マイクロコンピュータ出力乃至μＣポートＰの弱ハイ信号による後続の出力段１０２の切り替え（スイッチオフ）が阻止される。
【００５４】
本実施形態においては，リセットによる初期化が開始される前に印加される信号を，抵抗１０５を介してフィードバックするので，マイクロコンピュータ出力とフィードバックパスの共通信号μＣＴｒＳは，アクティブハイを維持することができる。
【００５５】
従って，マイクロコンピュータ乃至フィードバックパスの信号μＣＴｒＳが，リセット時の状態がアクティブハイ状態である場合には，いわゆる弱ハイ信号でも十分に，信号レベルをアクティブハイレベルに維持することができる。しかしながら，例えば時点ｔ０乃至時点ｔ２から時点ｔ４の間での弱ハイ信号は，信号μＣＴｒＳがローレベルにある場合には，信号μＣＴｒＳ（信号波形２０４）をハイレベルに切り換えるには十分でない。
【００５６】
初期化モード経過後の時点ｔ６からは，周辺装置（例えば，出力段１０２）を切り換える信号は，例えば再びソフトウェアにより制御される。従って，時点ｔ７では，電圧は，所望のようにアクティブローに立ち下がるので，出力段１０２の切り替え（スイッチオフ）を実行することができる。このように，周辺装置（特に出力段１０２）は，任意にスイッチのオンオフの切り換えを実行できる。
【００５７】
（第２の実施の形態）
第１の実施の形態においては，抵抗を介してフィードバックする簡易な回路装置で，時間条件に関係なくリセット時の状態を維持しているが，低電圧リセットあるいは過電圧リセット以外の，例えばコンピュータ過負荷またはアクセス違反などにより作動するリセットなど，他の任意の原因でリセットされる場合には，切り換え状態，あるいは上記回路装置の出力信号ＴｒＳを変化させるには十分でない。
【００５８】
第２の実施の形態においては，上記他の任意の原因によるリセットされた場合であっても，回路装置の出力信号ＴｒＳを変化できる回路装置を提供するものである。以下，第２の実施の形態について，図３に基づいて説明する。図３は，本実施形態にかかる回路装置を示す。
【００５９】
まず，図３に示すように，本実施形態においては，第１の実施の形態で使用したドライバモジュール１０１に代えて，例えば論理ゲートを使用する。さらに，第１の実施の形態と異なり，低域フィルタ機能でなく高域フィルタ機能を有する第２のＲＣ素子（３０１，３００）が論理ゲートの前段に接続される。
【００６０】
第１の実施の形態と同様に，マイクロコンピュータ１００の後段には，選択的に，出力段１０２，特にオープンコレクタ及びその先に至る制御装置ピン１０３を有する反転出力段，あるいは，必要に応じて他の周辺装置と接続するための出力導線１０４が接続される。
【００６１】
本実施形態においては，ドライバモジュールの代わりにオアゲート３０２が回路装置に内蔵される。さらに，第１の実施の形態と異なり，低域フィルタ機能でなく高域フィルタ特性を有する第２のＲＣ素子（３０１，３００）がその前段に接続される。
【００６２】
一般に，オアゲート３０２は，スイッチオンパルスを有する第２の信号によって操作され，スイッチオンパルスが印加されるオアゲート３０２の入力は，続いてローレベルになる。これは，コンデンサ３０１が充電されると即座に（即ち，短いスイッチオンパルスの出力直後に），抵抗３００を介してアースに放電することによるものである。
【００６３】
本実施形態においては，スイッチオンパルスは，供給電圧Ｕｖ３に接続するコンデンサ３０１が充電されることにより発生する。なお，供給電圧Ｕｖ３は，第１の実施の形態と同様に，供給電圧Ｕｖ１あるいは供給電圧Ｕｖ２と共用電源あるいは別途の電源により供給することができる。
【００６４】
供給電圧Ｕｖ３によるコンデンサ３０１の充電が終了すると，コンデンサ３０１は，後段の抵抗３００を介してアースに再び放電する。このことにより，オアゲートの第２の入力が再び電位ゼロとなる前に，オアゲートに対し短いスイッチオンパルスを発生させる。したがって，開始時のスイッチオンパルスにより，出力段１０２のスイッチオン（即ち，供給電圧のランアップ）が確保される。
【００６５】
スイッチオンパルス発生後，オアゲート３０２の第２のポートはローレベルになるので，μＣポートＰにより直接，出力段１０２を制御することができる。この場合には，第１の実施の形態と同様に，オアゲートの出力ＧＡのフィードバックが，フィードバック素子１０５ａを介して有効に発生する。このフィードバックは，第１の実施の形態と同様に，抵抗を使用することにより最も簡易に実行することができる。
【００６６】
上記２つの実施形態において，特にドライバモジュール１０１を有する場合には，従来技術の場合と同様に，リセットする際には，マイクロコンピュータの出力を３つの状態をとることができる。このことは，μＣポートＰが，ハイレベル状態（弱ハイ，アクティブハイ），ローレベル状態（弱ロー，アクティブロー）および高抵抗状態（出力遮断）をとることができることを意味する。当然ながら，上記実施形態にかかる回路装置においては，単にμＣポートＰの弱ハイ出力処理あるいは弱ロー出力処理のみを可能としてもよい。
【００６７】
従来技術に示す回路における比較回路の出力は，多くの場合，異なる切り換えレベルを有し，切り換えしきい値は低速で伝わるので，フリップフロップあるいは比較器の状態を戻すことはできない。本実施形態にかかる回路においては，ドライバモジュール出力あるいはゲート出力の状態は，静的レベルで作動するので，簡易に復元することができる。
【００６８】
（第３の実施の形態）
上記実施形態においては，一般的な制御対象であるアクチュエータや他の周辺装置を駆動するためにマイクロコンピュータを使用する例を説明したが，マイクロコンピュータによる制御以外にも，他の開ループ制御装置，閉ループ制御装置，例えばメモリプログラム可能な制御（ＳＰＳ）あるいは，固定的に配線された論理回路，同様に，マルチプロセッサシステムなどの制御装置でも実施することもできる。このような場合には，原理的に，マイクロコンピュータあるいはコンピュータ自体の中で実現することもできる。
【００６９】
即ち，アクチュエータなどの制御対象を，例えば接続部ないしはμＣポートＰからの信号（例えばμＣＳ）により制御する開ループ制御装置あるいは閉ループ制御装置（例えばマイクロコンピュータ１００）をリセットの際に，アクチュエータなどの制御対象（例えば出力段１０２）の調節された状態の変化を阻止することができる。以下，第３の実施の形態について説明する。
【００７０】
第１の信号（μＣポートＰの信号μＣＳ）に応じて，回路要素（例えばドライバモジュール１０１）が，第２の信号（例えばＴＡに出力される信号ＴｒＳ）を発生する。第１の信号の代わり，回路要素により発生した第２の信号がアクチュエータあるいは制御対象を制御する。
【００７１】
さらに，第２の信号に応じて，例えばフィードバック素子１０５により第３の信号を発生させ，このフィードバックされた第３の信号（例えば信号μＣＴｒＳ）を，第１の信号と共に，回路要素に供給する。あるいは，回路要素の前段に例えばＲＣ素子（１０６，１０７）などの前段接続回路を設け，第１の信号とこのフィードバックにより発生した第３の信号を共に前段接続回路に供給することにより，第４の信号を発生させ，第４の信号を回路要素に供給することもできる。
【００７２】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００７３】
例えば，上記実施形態においては，制御装置としてマイクロコンピュータを採用した例を挙げて説明したが，制御対象を信号により制御する制御装置であれば，他のいかなる制御装置でも実施することができる。
【００７４】
また，上記実施形態においては，制御対象としてアクチュエータを採用した例を挙げて説明したが，制御装置が発生する信号により制御される制御対象であれば，他のいかなる制御対象でも実施することができる。
【００７５】
また，第２の実施の形態においては，第２の信号を発生するために，高域フィルタ機能を有するＲＣ素子を採用した例を挙げて説明したが，他の好適な信号を第２の信号として論理モジュール（オアゲート）に供給して操作することもできる。
【００７６】
さらに，上記実施の形態においては，フィードバック素子として，抵抗を採用した構成を例に挙げて説明したが，抵抗以外にも，記憶機能を有する回路など他の回路要素をフィードバック素子して使用することもできる。
【００７７】
また，上記第２の実施の形態においては，オアゲートを回路要素として採用した構成を例に挙げて説明したが，オアゲートの代わりにアンドゲートを採用することもできる。
【００７８】
【発明の効果】
例えば抵抗などのフィードバック素子を介して回路要素の出力を制御装置の出力にフィードバックするので，制御装置の出力をセットあるいはリセットが可能な一種のフリップフロップを形成することができる。このように，制御装置のリセットによる初期化モードが開始された場合であっても，時間条件に関係なく，あらゆる制御対象のリセット時の状態を維持することができる。即ち，制御装置がリセットされても，制御対象である周辺装置（特に出力段）がスイッチオンされている場合にはスイッチオフされることはなく，また，スイッチオフされている場合にはスイッチオンされることはない。ここでリセットとは，開ループ制御あるいは閉ループ制御のうち少なくとも一方を有する制御装置，特には，マイクロコンピュータのリセットをいう。このリセットは，初期化モードを伴うが，リセット及びリセットに伴う初期化モードにより周辺装置の状態変化を阻止することができる。
【００７９】
さらに，時間条件なしに，例えば，マイクロコンピュータあるいはマイクロコントローラなどの制御装置がリセットから復帰して，制御対象である周辺装置の制御を実行するまで，この状態を維持することができる。従って，周辺装置のリセット時の状態を同一のＩ／Ｏポートを介して制御装置により回復することができる。さらにまた，従来技術に示す比較回路の構成と比較して，簡易な構成の回路装置を実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる回路装置が制御装置に接続された状態を示す説明図である。
【図２】第１の実施の形態にかかる回路装置での主要信号の信号波形を示す。
【図３】第２の実施の形態の回路装置が制御装置に接続された状態を示す説明図である。
【符号の説明】
１００ 制御装置
１０１ ドライバモジュール
１０２ 出力段
１０３ 制御装置ピン
１０４ タップ１０４
１０５，１０５ａ フィードバック素子（抵抗）
１０６，３００ 抵抗
１０７，３０１ コンデンサ
２００ 供給電圧Ｕｖの信号波形
２０１ リセット信号ＲＳの信号波形
２０２ 本発明かかる回路装置を有しないμＣポートＰの信号μＣＳの信号波形
２０３ ドライバモジュール出力ＴＡでの信号ＴｒＳの信号波形
２０４ 本発明かかる回路装置を有するマイクロコンピュータ出力あるいはμＣポートＰの信号μＣＴｒＳの信号波形
２０５ 出力段信号ＥｓＳ（特に，出力段トランジスタ）でのドレイン電位
３０２ オアゲート
ＵＶ１，ＵＶ２，ＵＶ２ 供給電圧
Claims (8)
- 開ループ制御あるいは閉ループ制御のうち少なくとも一方を実行する制御装置のリセット時の、制御対象の状態の変化を阻止するための回路要素を含む状態維持回路装置であって、前記回路要素は、少なくとも１つの入力及び少なくとも１つの出力を有し、かつ、前記制御装置の少なくとも１つの出力と、前記制御対象の少なくとも１つの入力との間で接続されており、
前記制御対象の状態は、前記制御装置の出力信号である第１の信号に応答し、
リセットにより前記制御装置の初期化が開始され、前記初期化中に、前記制御装置の出力信号である前記第１の信号によって、前記制御対象の状態が変化しうり、
その際、前記回路要素の前記少なくとも１つの出力が、前記制御装置の前記少なくとも１つの出力に、または、前記回路要素の前記少なくとも１つの入力にフィードバックされており、従って、前記第１の信号と、フィードバックされた信号との間の相互作用によって、前記制御装置のリセットおよび初期化の際に、前記制御対象の状態の変化が阻止される、状態維持回路装置。 - 前記回路要素は，前記制御装置の出力信号である前記第１信号を増幅するドライバモジュールであることを特徴とする請求項１に記載の状態維持回路装置。
- 前記回路要素は，少なくとも前記制御装置の出力信号である前記第１の信号及び第２の信号を組み合わせる論理モジュールであることを特徴とする請求項１に記載の状態維持回路装置。
- 前記論理モジュールは，オア機能を有する回路を含み，前記第２の信号は，短時間パルスとして形成されることを特徴とする請求項３に記載の状態維持回路装置。
- 前記フィードバックはフィードバック素子を介して実行されることを特徴とする請求項１，２，３あるいは４項に記載の状態維持回路装置。
- 前記フィードバック素子は，抵抗性素子あるいは容量性素子のうち少なくともいずれか一方の素子により形成されることを特徴とする請求項５に記載の状態維持回路装置。
- 前記フィードバック素子は、フィルタとして形成されることを特徴とする請求項５又は請求項６に記載の状態維持回路装置。
- 前記回路要素の前記入力の前段には，抵抗性素子あるいは容量性素子のうち少なくともいずれか一方からなる，少なくとも１つの前段接続回路が接続されることを特徴とする，請求項１，２，３，４，５，６あるいは７項のうちいずれか１項に記載の状態維持回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19855143.6 | 1998-11-30 | ||
| DE19855143A DE19855143C1 (de) | 1998-11-30 | 1998-11-30 | Schaltung und Verfahren zur Aufrechterhaltung der Ansteuerung von Peripherieelementen durch Mikroprozessoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000172382A JP2000172382A (ja) | 2000-06-23 |
| JP4350854B2 true JP4350854B2 (ja) | 2009-10-21 |
Family
ID=7889467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33915999A Expired - Fee Related JP4350854B2 (ja) | 1998-11-30 | 1999-11-30 | 制御対象の状態維持回路装置及び状態維持方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6388497B1 (ja) |
| JP (1) | JP4350854B2 (ja) |
| DE (1) | DE19855143C1 (ja) |
| GB (1) | GB2344234B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110350898B (zh) * | 2019-07-16 | 2023-06-16 | 常州欣盛半导体技术股份有限公司 | 一种载带芯片用开机关机重置电路及其工作方法 |
| JP2022083102A (ja) * | 2020-11-24 | 2022-06-03 | 株式会社堀場エステック | 流体制御装置、流体制御方法、及び、流体制御装置用プログラム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3805178A (en) * | 1972-08-25 | 1974-04-16 | Post Office | Rc active filter circuit |
| US4017056A (en) * | 1976-02-23 | 1977-04-12 | Westinghouse Electric Corporation | Servo control system for electro-hydraulic inlet valves |
| DE3339106C1 (de) * | 1983-10-28 | 1985-04-04 | Metronic Electronic GmbH, 7210 Rottweil | Elektromotorisch angetriebenes Geblaese fuer ein Luftsprudelmassagegeraet |
| DE3342848A1 (de) | 1983-11-26 | 1985-06-05 | Robert Bosch Gmbh, 7000 Stuttgart | Sicherheitseinrichtung fuer eine elektronisch gesteuerte oder geregelte brennkraftmaschine mit mikrocomputer |
| JPS6317145A (ja) | 1986-06-04 | 1988-01-25 | Koyo Seiko Co Ltd | マイクロコンピユ−タによる自動車用制御装置 |
| US4890004A (en) * | 1988-11-21 | 1989-12-26 | Beckerman Howard L | Emergency light control and battery charging system |
| DE4023700C2 (de) * | 1990-07-26 | 1998-11-12 | Bosch Gmbh Robert | Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners |
| US5635871A (en) * | 1992-12-15 | 1997-06-03 | Doble Engineering Company | Low phase error amplifying |
| US5357751A (en) * | 1993-04-08 | 1994-10-25 | Ford Motor Company | Air/fuel control system providing catalytic monitoring |
| DE69529401D1 (de) * | 1995-05-22 | 2003-02-20 | St Microelectronics Srl | Hochpassfilter, insbesondere für die Offsetunterdrückung in einer Verstärkerkette |
| US5850156A (en) * | 1996-02-07 | 1998-12-15 | Lucent Technologies Inc. | Processor supervisory circuit and method having increased range of power-on reset signal stability |
| TW357944U (en) * | 1997-03-24 | 1999-05-01 | Advance Reality Technology Inc | Wave width controller |
| DE19720191C1 (de) * | 1997-05-14 | 1998-04-23 | Siemens Ag | Pufferschaltung für den Ausgang eines Mikroprozessors |
-
1998
- 1998-11-30 DE DE19855143A patent/DE19855143C1/de not_active Expired - Fee Related
-
1999
- 1999-11-12 US US09/438,654 patent/US6388497B1/en not_active Expired - Lifetime
- 1999-11-25 GB GB9927930A patent/GB2344234B/en not_active Expired - Fee Related
- 1999-11-30 JP JP33915999A patent/JP4350854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2344234A (en) | 2000-05-31 |
| GB2344234B (en) | 2001-02-21 |
| JP2000172382A (ja) | 2000-06-23 |
| DE19855143C1 (de) | 2000-09-07 |
| US20020033728A1 (en) | 2002-03-21 |
| US6388497B1 (en) | 2002-05-14 |
| GB9927930D0 (en) | 2000-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070001721A1 (en) | Power-on reset circuit | |
| US7453295B2 (en) | Low-voltage detection reset circuit | |
| US8018704B2 (en) | Parallel analog and digital timers in power controller circuit breaker | |
| KR100306323B1 (ko) | 파워-다운리셋회로 | |
| JP2541585B2 (ja) | リセット信号発生回路 | |
| JPH08181591A (ja) | パワーオンリセット回路 | |
| JP6762419B2 (ja) | 負荷駆動装置 | |
| JP4233205B2 (ja) | リセット装置、半導体集積回路装置および半導体記憶装置 | |
| US11726542B2 (en) | Power management circuit and method | |
| US8184488B2 (en) | Systems and methods for controlling integrated circuit operation with below ground pin voltage | |
| US5157270A (en) | Reset signal generating circuit | |
| KR100271951B1 (ko) | 파워 온 리셋 회로 | |
| JP4350854B2 (ja) | 制御対象の状態維持回路装置及び状態維持方法 | |
| US6198318B1 (en) | Power-on-reset circuit | |
| JPH0470869B2 (ja) | ||
| JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
| JP2013038464A (ja) | リセット回路 | |
| JP5130898B2 (ja) | 保護検出回路 | |
| JPH03205728A (ja) | ラツチリレー駆動回路 | |
| KR100373100B1 (ko) | Ｃｐｕ의 전원공급시스템 및 그 전원공급방법 | |
| JP2002100973A (ja) | パワーオンリセット回路 | |
| JP6720725B2 (ja) | 出力装置及び切替えシステム | |
| KR19990080087A (ko) | 마이크로컴퓨터의 리셋회로 | |
| JP2023036380A (ja) | 電子機器 | |
| JP2005198369A (ja) | 短絡保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080722 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |