JPH0470869B2 - - Google Patents
Info
- Publication number
- JPH0470869B2 JPH0470869B2 JP60283035A JP28303585A JPH0470869B2 JP H0470869 B2 JPH0470869 B2 JP H0470869B2 JP 60283035 A JP60283035 A JP 60283035A JP 28303585 A JP28303585 A JP 28303585A JP H0470869 B2 JPH0470869 B2 JP H0470869B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- output voltage
- capacitor
- error amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、スイツチング電源の保護回路に関す
るものである。
るものである。
［従来の技術］
スイツチング電源と負荷短絡に対する保護回路
として、誤差増幅器の出力電圧をモニタする回路
構成が知られている。すなわち、負荷短絡が生ず
ると、電源出力電圧は零となるので、誤差増幅器
の出力は正常動作時に比べ、大きく変化する。そ
こで、誤差増幅器の出力をモニタし、その出力に
対してある検出レベルを設け、誤差増幅器の出力
がその値を越えたときに、スイツチング電源の主
トランジスタをしや断するように構成すれば、短
絡保護が可能となる。この場合、電源起動時に
は、出力が零なので、保護回路が動作してしま
い、電源がスタートしないことになるので、誤差
増幅器の出力レベルが設定値を越えてから、保護
回路が動作するまでに遅れ時間を設けることが行
われる。これにより、短時間の負荷短絡やノイズ
等で保護回路が誤動作してしまうこともなくな
る。
として、誤差増幅器の出力電圧をモニタする回路
構成が知られている。すなわち、負荷短絡が生ず
ると、電源出力電圧は零となるので、誤差増幅器
の出力は正常動作時に比べ、大きく変化する。そ
こで、誤差増幅器の出力をモニタし、その出力に
対してある検出レベルを設け、誤差増幅器の出力
がその値を越えたときに、スイツチング電源の主
トランジスタをしや断するように構成すれば、短
絡保護が可能となる。この場合、電源起動時に
は、出力が零なので、保護回路が動作してしま
い、電源がスタートしないことになるので、誤差
増幅器の出力レベルが設定値を越えてから、保護
回路が動作するまでに遅れ時間を設けることが行
われる。これにより、短時間の負荷短絡やノイズ
等で保護回路が誤動作してしまうこともなくな
る。
しかし、遅れ時間設定用に、従来は、専用のコ
ンデンサを使用していたため、部品点数の増大や
IC化する場合にピン数が増えるといつた問題点
があつた。
ンデンサを使用していたため、部品点数の増大や
IC化する場合にピン数が増えるといつた問題点
があつた。
［発明が解決しようとする問題点］
そこで、本発明は目的は上述した遅れ時間設定
のためのコンデンサを、スイツチング電源では一
般的に使用されているソフトスタート時間設定用
のコンデンサと共通に用いるように適切に構成す
ることにより、上述の問題点の解決を図つたスイ
ツチング電源保護回路を提供することにある。
のためのコンデンサを、スイツチング電源では一
般的に使用されているソフトスタート時間設定用
のコンデンサと共通に用いるように適切に構成す
ることにより、上述の問題点の解決を図つたスイ
ツチング電源保護回路を提供することにある。
［問題点を解決するための手段］
このような目的を達成するために、本発明は、
所定の発振出力を発生する発振器と、スイツチン
グ電源の出力電圧と該出力電圧が安定する電圧を
決定する第１の基準電圧との誤差を出力する誤差
増幅器と、前記発振器の発振出力電圧の最大値よ
り高く、且つ前記誤差増幅器の最大出力圧力より
低い値の第２の基準電圧を、前記誤差増幅器の出
力電圧が越えたときに電圧を出力する第１比較手
段と、前記スイツチング電源の起動に応答して所
定電圧が印加されて充電開始するコンデンサと、
前記第１比較手段の出力電圧に基づいて前記コン
デンサに充電電圧を印加する電圧印加手段と、前
記誤差増幅器の出力電圧および前記コンデンサの
出力電圧のうち、いずれか低い方の電圧が前記発
振器の発振出力電圧を越えたときに電圧を出力す
る第２比較手段と、該第２比較手段の出力電圧に
よつて前記スイツチング電源の主トランジスタに
駆動信号を与える駆動手段と、前記コンデンサの
出力電圧が該コンデンサに印加される前記所定電
圧よりも高い値の第３の基準電圧を越えたときに
電圧を出力する第３比較手段と、該第３比較手段
の出力電圧に基づいて前記駆動手段を動作停止す
る手段とを具えたことを特徴とする。
所定の発振出力を発生する発振器と、スイツチン
グ電源の出力電圧と該出力電圧が安定する電圧を
決定する第１の基準電圧との誤差を出力する誤差
増幅器と、前記発振器の発振出力電圧の最大値よ
り高く、且つ前記誤差増幅器の最大出力圧力より
低い値の第２の基準電圧を、前記誤差増幅器の出
力電圧が越えたときに電圧を出力する第１比較手
段と、前記スイツチング電源の起動に応答して所
定電圧が印加されて充電開始するコンデンサと、
前記第１比較手段の出力電圧に基づいて前記コン
デンサに充電電圧を印加する電圧印加手段と、前
記誤差増幅器の出力電圧および前記コンデンサの
出力電圧のうち、いずれか低い方の電圧が前記発
振器の発振出力電圧を越えたときに電圧を出力す
る第２比較手段と、該第２比較手段の出力電圧に
よつて前記スイツチング電源の主トランジスタに
駆動信号を与える駆動手段と、前記コンデンサの
出力電圧が該コンデンサに印加される前記所定電
圧よりも高い値の第３の基準電圧を越えたときに
電圧を出力する第３比較手段と、該第３比較手段
の出力電圧に基づいて前記駆動手段を動作停止す
る手段とを具えたことを特徴とする。
［作用］
スイツチング電源においては、起動時に出力電
圧を徐々に立上げるソフトスタート回路は必須な
ものであり、ほとんどの回路で用いられている。
このソフトスタート時間設定にはコンデンサが必
要であり、その値も10μF程度であり、IC化はで
きない容量である。従つて、制御回路をIC化す
る場合にも、このコンデンサは外付けとなる。
圧を徐々に立上げるソフトスタート回路は必須な
ものであり、ほとんどの回路で用いられている。
このソフトスタート時間設定にはコンデンサが必
要であり、その値も10μF程度であり、IC化はで
きない容量である。従つて、制御回路をIC化す
る場合にも、このコンデンサは外付けとなる。
本発明では、この、コンデンサを上述の短絡保
護回路の遅れ時間設定用としても使用することに
より、部品点数の増加やICのピン数の増加を抑
える。
護回路の遅れ時間設定用としても使用することに
より、部品点数の増加やICのピン数の増加を抑
える。
［実施例］
以下に、図面を参照して本発明を詳細に説明す
る。
る。
第１図は本発明の１実施例を示し、図中の点線
枠内はIC化する場合の構成部分の例である。第
１図において、１は発振器、２はPWM用コンパ
レータであり、発振器１の出力Ａ、誤差増幅器３
の出力Ｂおよびコンパレータ２の出力Ｄの最大パ
ルス幅を規定する電圧Ｃが入力される。４は誤差
増幅器３に対する基準電圧である。５はコンパレ
ータ２の出力Ｄを供給される出力トランジスタで
ある。６は誤差増幅器３の出力Ｂを基準電圧７と
比較するコンパレータであり、その比較出力をト
ランジスタ８および抵抗９を介して、コンデンサ
３２の充電制御用トランジスタ１０および１１に
供給する。
枠内はIC化する場合の構成部分の例である。第
１図において、１は発振器、２はPWM用コンパ
レータであり、発振器１の出力Ａ、誤差増幅器３
の出力Ｂおよびコンパレータ２の出力Ｄの最大パ
ルス幅を規定する電圧Ｃが入力される。４は誤差
増幅器３に対する基準電圧である。５はコンパレ
ータ２の出力Ｄを供給される出力トランジスタで
ある。６は誤差増幅器３の出力Ｂを基準電圧７と
比較するコンパレータであり、その比較出力をト
ランジスタ８および抵抗９を介して、コンデンサ
３２の充電制御用トランジスタ１０および１１に
供給する。
トランジスタ１１からの電圧Ｃを上述したよう
にコンパレータ２に印加すると共に、コンパレー
タ１２にも印加し、ここで基準電圧１３と比較す
る。コンパレータ１２の出力をラツチ回路１４に
供給し、ここにラツチする。
にコンパレータ２に印加すると共に、コンパレー
タ１２にも印加し、ここで基準電圧１３と比較す
る。コンパレータ１２の出力をラツチ回路１４に
供給し、ここにラツチする。
ラツチ回路１４の出力をトランジスタ１５に供
給し、コンパレータ２の出力Ｄを出力トランジス
タ５に供給するか否かを制御する。
給し、コンパレータ２の出力Ｄを出力トランジス
タ５に供給するか否かを制御する。
以上により点線枠内のIC回路部分を構成する
が、その外部回路とは、図示の端子４１〜４４を
介して接続される。端子４１には基準電圧Vref1
を抵抗２１とコンデンサ２２の直列接続による時
定数回路に印加して得た時定数出力を供給し、こ
の時定数出力を発振器１に供給する。
が、その外部回路とは、図示の端子４１〜４４を
介して接続される。端子４１には基準電圧Vref1
を抵抗２１とコンデンサ２２の直列接続による時
定数回路に印加して得た時定数出力を供給し、こ
の時定数出力を発振器１に供給する。
端子４２には、出力トランジスタ５の出力を抵
抗２３を介して取り出す。さらにその出力をトラ
ンジスタ２４と主トランジスタ２６および抵抗２
５により増幅し、さらに変圧器２７を介して取り
出す。その変圧器出力をダイオード２８で整流
し、さらにコンデンサ２９で平滑化して、出力端
子よりスイツチング電源の出力電圧３５を得る。
抗２３を介して取り出す。さらにその出力をトラ
ンジスタ２４と主トランジスタ２６および抵抗２
５により増幅し、さらに変圧器２７を介して取り
出す。その変圧器出力をダイオード２８で整流
し、さらにコンデンサ２９で平滑化して、出力端
子よりスイツチング電源の出力電圧３５を得る。
このスイツチング電源電圧を抵抗３０，３１と
で分圧した電圧を端子４３を介して誤差増幅器３
に入力する。
で分圧した電圧を端子４３を介して誤差増幅器３
に入力する。
トランジスタ１１の出力端子４４を介してコン
デンサ３２に供給する。さらに、端子４４には基
準電圧Vref2を抵抗３３と３４とで分圧した電圧
をも印加する。
デンサ３２に供給する。さらに、端子４４には基
準電圧Vref2を抵抗３３と３４とで分圧した電圧
をも印加する。
ここで、誤差増幅器３、コンパレータ２の動作
について説明する。
について説明する。
(1) 誤差層増幅器３の動作
誤差層増幅器３においては、電源出力電圧３
５を抵抗３０，３１で分圧した電圧（Vo′）と
基準電圧４（V4）とを比較する。V4は1V程度
であり、出力電圧３５が安定する電圧を決定す
る。誤差増幅器出力Ｂ（VE）は、 (a) Vo′＞V4のときVEはほぼ0V (b) Vo′V4のときVEはほぼV1〜V2の間でバ
ランスする。
５を抵抗３０，３１で分圧した電圧（Vo′）と
基準電圧４（V4）とを比較する。V4は1V程度
であり、出力電圧３５が安定する電圧を決定す
る。誤差増幅器出力Ｂ（VE）は、 (a) Vo′＞V4のときVEはほぼ0V (b) Vo′V4のときVEはほぼV1〜V2の間でバ
ランスする。
(c) Vo′＜V4のときVEは＋方向に振り切れ、
ほぼVB（第１図に示すように内部動作電源電
圧） ここで、V2、V1は第１図に示すように発振
器１の出力電圧の最小、最大値を示す。
ほぼVB（第１図に示すように内部動作電源電
圧） ここで、V2、V1は第１図に示すように発振
器１の出力電圧の最小、最大値を示す。
(c)の状態が本発明の出力短絡状態に対応す
る。すなわち、出力短絡により、Vo′はほぼ0V
となるからである。
る。すなわち、出力短絡により、Vo′はほぼ0V
となるからである。
(2) コンパレータ６の動作
コンパレータ６は、前記誤差増幅器３の出力
Ｂが(c)Vo′＜V4の状態であることを検出する。
基準電圧７（V7）は、従つてV1とVBの中間に
選定される。前記(c)の状態で、本コンパレータ
６の出力はハイレベルが出力され、トランジス
タ８を駆動する。前記(a)、(b)の状態では、コン
パレータ６の出力はローレベルとなり、トラン
ジスタ８は非導通である。
Ｂが(c)Vo′＜V4の状態であることを検出する。
基準電圧７（V7）は、従つてV1とVBの中間に
選定される。前記(c)の状態で、本コンパレータ
６の出力はハイレベルが出力され、トランジス
タ８を駆動する。前記(a)、(b)の状態では、コン
パレータ６の出力はローレベルとなり、トラン
ジスタ８は非導通である。
(3) ３入力のコンパレータ２の動作
このコンパレータ２はＡの電圧と、Ｂまたは
Ｃの電圧とを比較する。ここでＢとＣは、電圧
の低い方が優先してＡと比較され、２入力コン
パレータの同等な動作をする。
Ｃの電圧とを比較する。ここでＢとＣは、電圧
の低い方が優先してＡと比較され、２入力コン
パレータの同等な動作をする。
すなわち、
Ｂ＜Ｃの時はＡとＢ
Ｂ＝Ｃの時はＡとＢ
Ｂ＞Ｃの時はＡとＣ
が各々比較される。
通常動作時において、出力電圧３５が上昇し
ようとすると、その変化は抵抗３０と３１を介
して誤差増幅器３に供給され、その出力Ｂは低
下する。この状態では、出力Ｂは出力Ｃより低
い値であり、コンパレータ２ではＡとＢが比較
され、その結果コンパレータ２の出力Ｄのパル
ス幅が狭まり、出力電圧３５は上昇せず、従つ
て、基準電圧４（V4）で決定される値に出力
電圧３５は安定化される。入力Ｃは最大パルス
幅を規定し、第２図に示すように誤差増幅器３
の出力電圧Ｂが、Ｃよりも高い電圧になつたと
きに、コンパレータ２はＡとＣを比較するの
で、その出力Ｄの最大パルス幅は入力Ｃにより
決まるようになる。
ようとすると、その変化は抵抗３０と３１を介
して誤差増幅器３に供給され、その出力Ｂは低
下する。この状態では、出力Ｂは出力Ｃより低
い値であり、コンパレータ２ではＡとＢが比較
され、その結果コンパレータ２の出力Ｄのパル
ス幅が狭まり、出力電圧３５は上昇せず、従つ
て、基準電圧４（V4）で決定される値に出力
電圧３５は安定化される。入力Ｃは最大パルス
幅を規定し、第２図に示すように誤差増幅器３
の出力電圧Ｂが、Ｃよりも高い電圧になつたと
きに、コンパレータ２はＡとＣを比較するの
で、その出力Ｄの最大パルス幅は入力Ｃにより
決まるようになる。
通常動作時には、誤差増幅器３の出力電圧範
囲は、発振器１の出力波形のピーク値（V1）
を越えることはないが、起動時には、この限り
でない。すなわち、起動時には、出力端子にお
ける出力電圧３５は零であるので、誤差増幅器
３の出力Ｂは正側に最大限振り切れている。従
つて、この時、コンパレータ２はＡとＣとを比
較することになり、起動後は、コンデンサ３２
の電位（すなわちＣ）は零から徐々に充電され
立上つてくるので、コンパレータ２の出力Ｄの
パルス幅も徐々に広がつてくることになり、ソ
フトスタート動作がなされる。この間は誤差増
幅器３の出力Ｂは基準電圧７を越えているの
で、コンパレータ６の出力はハイレベルとな
り、トランジスタ８は導通し、従つて、トラン
ジスタ１１からは定電流が出力されてコンデン
サ３２を充電して行く。ここで、コンデンサ３
２の電位が基準電圧１３を越える前に、出力端
子における出力電圧３５は所定の電圧に達し、
誤差増幅器３は前記(b)の状態となる。したがつ
て、誤差増幅器３の出力Ｂは基準電圧７以下と
なり、トランジスタ８はしや断される。そし
て、コンデンサ３２の充電状態は、抵抗３３と
３４により決まる電圧で安定する。この状態が
第２図の波形Ｃに示されている。この状態で
は、コンデンサ３２の電位は基準電圧１３以下
であり、従つてコンパレータ１２の出力はロー
レベルである。このためラツチ回路１４の出力
Ｑはローレベルのままであり、トランジスタ５
はしや断されず、回路動作に影響を与えない。
囲は、発振器１の出力波形のピーク値（V1）
を越えることはないが、起動時には、この限り
でない。すなわち、起動時には、出力端子にお
ける出力電圧３５は零であるので、誤差増幅器
３の出力Ｂは正側に最大限振り切れている。従
つて、この時、コンパレータ２はＡとＣとを比
較することになり、起動後は、コンデンサ３２
の電位（すなわちＣ）は零から徐々に充電され
立上つてくるので、コンパレータ２の出力Ｄの
パルス幅も徐々に広がつてくることになり、ソ
フトスタート動作がなされる。この間は誤差増
幅器３の出力Ｂは基準電圧７を越えているの
で、コンパレータ６の出力はハイレベルとな
り、トランジスタ８は導通し、従つて、トラン
ジスタ１１からは定電流が出力されてコンデン
サ３２を充電して行く。ここで、コンデンサ３
２の電位が基準電圧１３を越える前に、出力端
子における出力電圧３５は所定の電圧に達し、
誤差増幅器３は前記(b)の状態となる。したがつ
て、誤差増幅器３の出力Ｂは基準電圧７以下と
なり、トランジスタ８はしや断される。そし
て、コンデンサ３２の充電状態は、抵抗３３と
３４により決まる電圧で安定する。この状態が
第２図の波形Ｃに示されている。この状態で
は、コンデンサ３２の電位は基準電圧１３以下
であり、従つてコンパレータ１２の出力はロー
レベルである。このためラツチ回路１４の出力
Ｑはローレベルのままであり、トランジスタ５
はしや断されず、回路動作に影響を与えない。
この状態で、出力端子を短絡すると、その出
力電圧３５は零に降下する。従つて、誤差増幅
器３の出力Ｂは正側に振れ、基準電圧７を越え
る。その結果、トランジスタ８が導通して、ト
ランジスタ１１により、コンデンサ３２は更に
充電され始める。そして、その充電電圧が基準
電圧１３を越えると、コンパレータ１２の出力
がハイレベルとなり、そのハイレベルがラツチ
回路１４（Ｑがハイレベル）にラツチされる。
これによつて、トランジスタ１５が導通し、出
力トランジスタ５をしや断させ続ける。このた
め、トランジスタ２４が導通し、主トランジス
タ２６がしや断されて、主トランジスタ２６が
短絡から保護される。基準電圧１３は０〜VB
の間（通常1V程度）に設定される。
力電圧３５は零に降下する。従つて、誤差増幅
器３の出力Ｂは正側に振れ、基準電圧７を越え
る。その結果、トランジスタ８が導通して、ト
ランジスタ１１により、コンデンサ３２は更に
充電され始める。そして、その充電電圧が基準
電圧１３を越えると、コンパレータ１２の出力
がハイレベルとなり、そのハイレベルがラツチ
回路１４（Ｑがハイレベル）にラツチされる。
これによつて、トランジスタ１５が導通し、出
力トランジスタ５をしや断させ続ける。このた
め、トランジスタ２４が導通し、主トランジス
タ２６がしや断されて、主トランジスタ２６が
短絡から保護される。基準電圧１３は０〜VB
の間（通常1V程度）に設定される。
この様に、本発明では、短絡状態が、ある時間
継続し、コンデンサ３２の電位が基準電圧１３を
越えると、出力トランジスタ５，２６がしや断さ
れるが、その前に短絡が解除されれば、回路は、
上述したような正常動作を続けるため、実用上好
都合である。
継続し、コンデンサ３２の電位が基準電圧１３を
越えると、出力トランジスタ５，２６がしや断さ
れるが、その前に短絡が解除されれば、回路は、
上述したような正常動作を続けるため、実用上好
都合である。
［発明の効果］
本発明によれば、１つのコンデンサで、ソフト
スタートと短絡保護の両回路を構成できるので、
部品点数およびIC化した場合のピン数の増加を
抑えることができる。特に、IC化においては、
１ピンの増加は、１ランク上のピン数のパツケー
ジを必要とすることにつながる場合があり、その
ような場合に本発明の効果は極めて大きい。
スタートと短絡保護の両回路を構成できるので、
部品点数およびIC化した場合のピン数の増加を
抑えることができる。特に、IC化においては、
１ピンの増加は、１ランク上のピン数のパツケー
ジを必要とすることにつながる場合があり、その
ような場合に本発明の効果は極めて大きい。
第１図は本発明の１実施例を示す回路図、第２
図は第１図示のコンパレータ２の入出力の関係を
示す信号波形図である。 １……発振器、２……コンパレータ、３……誤
差増幅器、４……基準電圧、５……出力トランジ
スタ、６……コンパレータ、７……基準電圧、８
……トランジスタ、９……抵抗、１０……トラン
ジスタ、１１……トランジスタ、１２……コンパ
レータ、１３……基準電圧、１４……ラツチ回
路、１５……トランジスタ、２１，２３，２５，
３０，３１……抵抗、２２，２９……コンデン
サ、２４……トランジスタ、２６……主トランジ
スタ、２７……変圧器、２８……ダイオード、３
２……コンデンサ、３３，３４……抵抗、３５…
…出力電圧、４１〜４４……IC端子。
図は第１図示のコンパレータ２の入出力の関係を
示す信号波形図である。 １……発振器、２……コンパレータ、３……誤
差増幅器、４……基準電圧、５……出力トランジ
スタ、６……コンパレータ、７……基準電圧、８
……トランジスタ、９……抵抗、１０……トラン
ジスタ、１１……トランジスタ、１２……コンパ
レータ、１３……基準電圧、１４……ラツチ回
路、１５……トランジスタ、２１，２３，２５，
３０，３１……抵抗、２２，２９……コンデン
サ、２４……トランジスタ、２６……主トランジ
スタ、２７……変圧器、２８……ダイオード、３
２……コンデンサ、３３，３４……抵抗、３５…
…出力電圧、４１〜４４……IC端子。
Claims (1)
- 【特許請求の範囲】 １ 所定の発振出力を発生する発振器と、 スイツチング電源の出力電圧と該出力電圧が安
定する電圧を決定する第１の基準電圧との誤差を
出力する誤差増幅器と、 前記発振器の発振出力電圧の最大値より高く、
且つ前記誤差増幅器の最大出力電圧より低い値の
第２の基準電圧を、前記誤差増幅器の出力電圧が
越えたときに電圧を出力する第１比較手段と、 前記スイツチング電源の起動に応答して所定電
圧が印加されて充電開始するコンデンサと、 前記第１比較手段の出力電圧に基づいて前記コ
ンデンサに充電電圧を印加する電圧印加手段と、 前記誤差増幅器の出力電圧および前記コンデン
サの出力電圧のうち、いずれか低い方の電圧が前
記発振器の発振出力電圧を越えたときに電圧を出
力する第２比較手段と、 該第２比較手段の出力電圧によつて前記スイツ
チング電源の主トランジスタに駆動信号を与える
駆動手段と、 前記コンデンサの出力電圧が該コンデンサに印
加される前記所定電圧よりも高い値の第３の基準
電圧を越えたときに電圧を出力する第３比較手段
と、 該第３比較手段の出力電圧に基づいて前記駆動
手段を動作停止する手段とを具えたことを特徴と
するスイツチング電源保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283035A JPS62144567A (ja) | 1985-12-18 | 1985-12-18 | スイッチング電源保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283035A JPS62144567A (ja) | 1985-12-18 | 1985-12-18 | スイッチング電源保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144567A JPS62144567A (ja) | 1987-06-27 |
| JPH0470869B2 true JPH0470869B2 (ja) | 1992-11-12 |
Family
ID=17660373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283035A Granted JPS62144567A (ja) | 1985-12-18 | 1985-12-18 | スイッチング電源保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144567A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304766A (ja) * | 1992-04-09 | 1993-11-16 | Nec Corp | 電源回路 |
| JP3178972B2 (ja) * | 1994-08-09 | 2001-06-25 | 船井電機株式会社 | 自励式フライバックコンバータ |
| DE10031188B4 (de) * | 2000-06-27 | 2005-09-01 | Infineon Technologies Ag | Schaltnetzteil mit einer Funktionalität zur Erkennung einer unterbrochenen Rückkopplungsschleife |
| KR100470599B1 (ko) * | 2002-10-16 | 2005-03-10 | 삼성전자주식회사 | 전자기기의 회로를 보호할 수 있는 전원공급장치 |
| KR100535082B1 (ko) * | 2003-12-02 | 2005-12-07 | 현대자동차주식회사 | 두 개의 배터리를 입출력으로 하는 직류 컨버터의돌입전류 방지회로 |
| JP4661221B2 (ja) * | 2005-01-05 | 2011-03-30 | 富士電機システムズ株式会社 | Ｄｃ−ｄｃコンバータ |
| CN112952927B (zh) * | 2019-12-11 | 2024-02-13 | 台达电子工业股份有限公司 | 占空比限制电路、具有其的电源供应器及其操作方法 |
-
1985
- 1985-12-18 JP JP60283035A patent/JPS62144567A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62144567A (ja) | 1987-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621313A (en) | Soft-start capacitor discharge circuit | |
| US8054605B2 (en) | Power supply controller | |
| JP3639189B2 (ja) | 負荷駆動回路 | |
| WO2005088816A1 (ja) | 電源装置 | |
| KR20060132941A (ko) | 반도체 집적 회로 장치 및 그것을 이용한 스위칭 전원 장치 | |
| TW201448427A (zh) | 用於保護及調整電源變換系統的系統控制器和方法 | |
| US7141958B2 (en) | Power supply apparatus and power supply control device | |
| JPH10323026A (ja) | 放電制御回路及びシリーズレギュレータ | |
| US5157270A (en) | Reset signal generating circuit | |
| JPH0470869B2 (ja) | ||
| US20040217785A1 (en) | Reset circuits | |
| US5307256A (en) | Trickle charge circuit for an off-line switching power supply | |
| JPH09149631A (ja) | 電源装置 | |
| JPH0514581Y2 (ja) | ||
| JPH0779562A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2681394B2 (ja) | Ｐｗｍ制御装置 | |
| JPH0662564A (ja) | チョッパ方式スイッチングレギュレータ | |
| JP2600103Y2 (ja) | 電源回路 | |
| JP2601724Y2 (ja) | 起動回路 | |
| JP2902653B2 (ja) | 直流電源装置 | |
| JP2002034237A (ja) | 車載用電源装置 | |
| JP3032935B2 (ja) | ドライブ回路 | |
| JP2023110947A (ja) | 半導体スイッチング素子駆動回路 | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPH072010B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |