JPH0514581Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、トランジスタなど制御極付半導体素
子の出力制御回路、詳しくは、制御極付半導体素
子と直列に接続された電気負荷の短絡時に制御極
付半導体素子の劣化を防止するものに関する。

［従来の技術］ 一般に、自動車など車両に搭載される電気負荷
の駆動電流を制御する回路は、電気負荷に制御極
付半導体素子例えばスイツチングトランジスタを
直列に接続するとともに、このスイツチングトラ
ンジスタのベースに対して、ハイレベル時間とロ
ーレベル時間との時間比が可変なパルス電圧を印
加し、前記時間比つまりデユーテイ比に比例した
大きさの駆動電流を得るよう構成される。

従来、前記電気負荷の短絡時にスイツチングト
ランジスタを過電流から保護するとともに電気負
荷が短絡から正常復帰したかどうかを診断するた
めに、電気負荷の短絡を検出すると、スイツチン
グトランジスタを一定時間オフ状態に保持した
後、前記パルス電圧を短時間印加し、電気負荷の
正常復帰を診断する回路が知られている。

［考案が解決しようとする問題点］ しかしながら、この回路においては、電気負荷
の正常復帰を診断する間、電気負荷正常時のパル
ス電圧をそのままスイツチングトランジスタのベ
ースに印加するようにしており、スイツチングト
ランジスタが劣化し易くなる。

本考案は、このような問題点を解決することを
目的とし、電気負荷短絡によるスイツチングトラ
ンジスタなど制御極付半導体素子の劣化を防止し
ようとするものである。

［問題点を解決するための手段］ この目的を達成するために、本考案による制御
極付半導体素子の出力制御回路は、第１図に示す
ように、 所定周波数で発振して一定振幅の信号を発生す
る発振器Ｍ１と、 該発振器Ｍ１からの出力信号レベルと外部から
入力された制御信号レベルとを大小比較し、該比
較結果に応じて、電気負荷Ｒへの電源供給経路に
直列接続された制御極付半導体素子Ｔをオン・オ
フさせる比較器Ｍ２と、 を備えた制御極付半導体素子の出力制御回路にお
いて、 上記電気負荷Ｒの短絡を検出する短絡検出回路
Ｍ３と、 該短絡検出回路Ｍ３により上記電気負荷Ｒの短
絡が検出されると、上記発振器Ｍ１の発振周波数
を通常時より高い値に変更する周波数切替回路Ｍ
４と、 を設けたことを特徴とする。

［作用］ このように構成された本考案の制御極付半導体
素子の出力制御回路においては、比較器Ｍ２が、
発振器Ｍ１からの出力信号レベルと外部から入力
される制御信号レベルとを大小比較し、この比較
結果に応じて、電気負荷Ｒへの電源供給経路に直
列接続された制御極付半導体素子Ｔをオン・オフ
させる。この結果、制御極付半導体素子Ｔは、制
御信号レベルに対応したデユーテイ比によりオ
ン・オフし、電気負荷Ｒへの供給電流が制御信号
レベルに対応して制御されることとなる。

また本考案では、短絡検出回路Ｍ３が電気負荷
Ｒの短絡を検出し、この短絡検出回路Ｍ３により
電気負荷Ｒの短絡が検出されると、周波数切替回
路Ｍ４が、発振器Ｍ１の発振周波数を通常時より
高い値に変更する。このため例えば比較器Ｍ２に
入力される制御信号レベルが同じであるとする
と、電気負荷Ｒが短絡したときの制御極付半導体
素子Ｔの連続通電時間は、電気負荷が短絡してい
ない通常時より短くなる。

つまり、トランジスタ等の制御極付半導体素子
Ｔは、一回当たりの連続通電時間が短い程、通電
電流を大きくとることができるため、本願考案で
は、制御極付半導体素子Ｔへの通電電流が大きく
なる電気負荷の短絡時に、発振器Ｍ１の発振周波
数を通常時より高い値に変更することにより、制
御極付半導体素子Ｔの一回当たりの連続通電時間
を短くして、制御極付半導体素子Ｔが劣化するの
を防止しているのである。

［実施例］ 以下、図面を参照しつつ本考案を説明する。

第２図は本考案の第１の実施例の構成を示して
いる。

第２図において、自動車など車両の電気負荷１
はスイツチングトランジスタ２および電流制限用
抵抗５とともに直列回路を形成しており、この直
列回路の電源は図示しない車載バツテリとされ
る。スイツチングトランジスタ２のベースは制御
極状態制御回路４と接続されるとともに、短絡検
出回路となるフリツプフロツプ回路３のセツト入
力側と接続される。このフリツプフロツプ回路３
は電気負荷１の電源側の電圧をリセツト入力とす
るとともに、論理信号を制御極状態制御回路４へ
入力する。

この制御極状態制御回路４は、入力電圧設定回
路６、すなわち電気負荷１へ流すべき駆動電流の
大きさに対応するレベルをもつ電圧を発生するも
のを有する。また、フリツプフロツプ回路３の出
力論理レベルに対応して発振周波数が２段階に切
換わる発振回路７を有する。また、前記入力電圧
設定回路６による電圧と前記発振回路７による一
定振幅かつ選択された周波数の電圧とを比較する
比較器８を有する。また、この比較器８の出力電
圧パルスを反転してスイツチングトランジスタ２
のベース２ａに印加し、あるいは遮断するゲート
回路９を有する。また、このゲート回路９のゲー
トをオンオフ動作つまり開閉動作させる発振器１
０であつて、フリツプフロツプ回路３の出力状態
に応じて前記ゲート回路９のゲート電圧レベルを
設定するものを有する。

前記フリツプフロツプ回路３は、電気負荷正常
時、つまりスイツチングトランジスタ２のベース
電圧が立下ることによりスイツチングトランジス
タ２がターンオンしかつこのトランジスタターン
オンにより電気負荷１の電源側電圧（図示点αの
電圧）が立上る動作が繰り返されるときにあつて
は、常時出力がローレベルに保たれ、一方、スイ
ツチングトランジスタ２のベース電圧が立下つて
も電気負荷１の電源側電圧が立上らなくなると、
いいかえると、電気負荷１に短絡事故が発生する
と、出力がハイレベルに反転し、その後、電気負
荷１が正常復帰すると、出力がローレベルに戻る
よう構成される。

前記制御極状態制御回路４においては、フリツ
プフロツプ回路３の出力がローレベルであると
き、すなわち、電気負荷１が正常状態であるとき
には、次のように動作する。すなわち、この制御
回路４の発振回路７においては、発振周波数を決
定するCR回路７ａにおける抵抗値選択用トラン
ジスタ７１がオフ状態を保持し、大きい方の抵抗
値が選択されていることから、低い方の周波数を
もつ電圧（例えば三角波電圧）が発振器７ｂから
常時出力される。従つて、比較器８では、入力電
圧設定回路６の出力電圧と発振器７ｂからの前記
低周波電圧とを比較し、後述するように電気負荷
短絡検出直後における出力に比べて、オン時間が
長いパルスが出力される。なお本実施例において
は、上記CR回路７ａが周波数切替回路Ｍ４に相
当する。また、ゲート回路９のゲートを開閉制御
する発振器１０は、ローレベル入力に対しローレ
ベル出力を保持するよう構成するとともに、ゲー
ト回路９は発振器１０出力がローレベルであると
きにはオンつまり開状態に保たれ、一方、ハイレ
ベルであるときにはオフつまり閉状態に保たれる
よう構成するため、前記のようにフリツプフロツ
プ回路３の出力がローレベルであるときには、ゲ
ート回路９はオン状態に保たれ、比較器８の出力
が反転してスイツチングトランジスタ２のベース
電圧とされる。

そして、フリツプフロツプ回路３の出力がハイ
レベルに反転する、いいかえると、電気負荷１に
短絡事故が発生した旨検出されるようになると、
制御回路４は次のように動作する。すなわち、発
振回路７のCR回路７ａにおけるトランジスタ７
１がターンオンすることから小さい方の抵抗値が
選択され、発振器７ｂから高周波電圧が出力され
るようになる。従つて、比較器８では、入力電圧
設定回路６の出力電圧と高周波電圧とを比較し、
前述した電気負荷正常時の比較器検出パルスに比
べて、オン時間が短いパルスが出力されるように
なる。また、発振器１０は入力論理がハイレベル
に反転すると、一定周期の２値信号を出力開始す
る。従つて、ゲート回路９のゲートは、それまで
の連続したオン状態から、オン、オフの繰返し状
態に移る。このためスイツチングトランジスタ２
のベース２ａに対し、ゲート回路９のゲートオン
時には、電気負荷正常時に比べてローレベル時間
が短いパルス電圧が印加され、オフ時には、ハイ
レベルの電圧に保たれる。従つて、このローレベ
ル時間の短いパルス電圧印加時にスイツチングト
ランジスタ２がオン状態に保たれている時間、つ
まり１パルス当たりの連続通電時間は、電気負荷
正常時に比べて小さくなる。

次に第３図に示すタイミングチヤートを参照し
つつ動作の一例を説明する。

電気負荷１に短絡事故が発生する以前にあつて
は、第３図の左方に示すように、図示Ａで示す発
振回路７の低周波出力と図示Ｂで示す入力電圧設
定回路６の出力が比較器８に入力され、比較器８
の出力は図示Ｃで示すようにオン時間が比較的長
いパルスとなる。この電気負荷正常時にあつては
ゲート回路９のゲートは図示Ｄで示すようにオン
状態であることから、図示Ｃの比較器８出力は反
転して図示Ｅで示すスイツチングトランジスタ２
のベース電圧となり、第２図図示点αの電圧は図
示Ｆのようになる。

その後、電気負荷１に短絡事故が発生し、第２
図図示点αの電圧が立上らなくなると、フリツプ
フロツプ回路３の出力つまり発振回路７の入力が
ハイレベルに反転することにより、発振回路７の
出力は高周波に変化し、以後、入力がローレベル
に反転するまでの間高周波出力を保持する。同時
に、発振器１０出力がハイレベルに反転すること
によりゲート回路９のゲートはオフ状態に反転さ
れ、スイツチングトランジスタ２のベース電圧は
ハイレベルに反転しスイツチングトランジスタ２
はオフ状態にスイツチングする。前記発振器１０
の出力は入力がハイレベルに反転すると、第３図
に示すように一定時間T₀だけハイレベルを維持
し、この時間T₀が経過すると、ローレベルに反
転する。発振器１０出力がハイレベルを維持して
いる間は、ゲート回路９のゲートはオフ状態に維
持され、スイツチングトランジスタ２はオフ状態
を維持することから、電気負荷１には駆動電流が
流れない。その後、発振器１０出力がローレベル
に反転すると、ゲート回路９のゲートがオン状態
に反転され、発振器１０出力がローレベルにある
間、ゲート回路９のゲートはオン状態に保持さ
れ、スイツチングトランジスタ２のベース電圧は
比較器８出力、つまり、ローレベル時間が比較的
短いパルス電圧となり、このためスイツチングト
ランジスタ２は比較的短い時間オン状態となるス
イツチ動作を行なう。なお、前記ローレベル時間
は一定時間T₁とされる。

前記のような所定のハイレベル時間、ローレベ
ル時間をもつ２値信号が一定周期で発振器１０か
ら出力されているときに、電気負荷１が正常復帰
すると、発振器１０出力のローレベル時において
図示点αの電圧が立上ることから、この立上り電
圧によりフリツプフロツプ回路３の出力がローレ
ベルに復帰し、発振回路７出力および発振器１０
出力はそれぞれ短絡発生以前と同様な低周波およ
びローレベルに復帰し、スイツチングトランジス
タ２のベース電圧が比較的長いローレベル時間の
パルスとなり、スイツチングトランジスタ２に短
絡発生前と同様な単位通電時間の長い電流が流れ
る。

以上説明したように、短絡発生を検出すると、
正常復帰診断のためにスイツチングトランジスタ
がオン状態に保たれる時間、つまり１パルス当た
りの連続通電時間が短くなることから、この復帰
診断時にスイツチングトランジスタが劣化する度
合いが低くなる。従つて、正常復帰後において
も、スイツチングトランジスタは安定した特性を
確保しうるようになる。

また本実施例では、発振器７ｂの発振周波数を
高くして、スイツチングトランジスタ２の１パル
ス当りの連続通電時間を短くすることにより、ス
イツチングトランジスタ２の劣化を防止している
ため、比較器８からの出力信号の単位時間当たり
のパルス幅（即ちデユーテイ比）が電気負荷１の
正常時と短絡時とで変化することはない。従つ
て、比較器８からの出力信号により、他の電気負
荷に接続されたデユーテイ制御用のスイツチング
トランジスタを同時に制御することもできる。

つまり、スイツチングトランジスタ２の１パル
ス当りの連続通電時間を短くするには、本実施例
のように発振器７ｂの発振周波数を高くする以外
に、入力電圧設定回路６からの出力電圧を高くす
ることも考えられる。しかし、このように入力電
圧設定回路６の出力電圧を高くした場合には、比
較器８からの出力信号のデユーテイ比が変化する
ため、比較器８からの出力信号を用いて、他の電
気負荷に接続されたスイツチングトランジスタを
同時に制御するようなことはできない。これに対
して、本実施例では、スイツチングトランジスタ
２の１パルス当りの連続通電時間を短くしても、
比較器８からの出力信号のデユーテイ比は変化し
ないことから、この比較器８からの出力信号を用
いて、他の電気負荷に接続されたスイツチングト
ランジスタをオン・オフさせて、他の電気負荷を
正常に駆動することができるようになるのであ
る。

次に本考案の第２の実施例を説明する。

第４図はこの実施例の構成を示しており、同図
において、CR回路１１ａを第１実施例と異なる
構成とした他は、第１実施例と同一の構成をと
る。

本実施例におけるCR回路１１ａは、フリツプ
フロツプ回路の出力レベルに応じて容量が２段階
に切換わる可変容量コンデンサ１１１を備える。
そして第１実施例と同様、フリツプフロツプ回路
の出力がローレベルであるときは低周波、ハイレ
ベルであるときは高周波と発振回路出力がなるよ
う、CR回路１１ａが構成される。

前述した実施例は、車載バツテリ側から電流制
限用抵抗、PNPトランジスタ、電気負荷を順に
介してアースに至る回路の電流を制御するタイプ
を示したが、本考案による電流制御はこの構成を
とる回路のみに対象を限定するものではない。

［考案の効果］ 以上詳述したように本考案によれば、電気負荷
の短絡時に、制御極付半導体素子の１パルス当り
の連続通電時間を短くしているので、制御極付半
導体素子のオン時に流れる電流を従来より抑制し
て、抑制制御極付半導体素子の劣化を抑制するこ
とが可能となる。

また本考案では、発振器の発振周波数を高くす
ることにより、電気負荷短絡時の制御極付半導体
素子の１パルス当りの連続通電時間を短くして、
制御極付半導体素子の劣化を防止しているため、
簡単な回路構成にて制御極付半導体素子の劣化を
防止することができる。つまり電気負荷短絡時の
制御極付半導体素子の劣化を防止するには、比較
器からの出力信号とは別に、制御極付半導体素子
を強制的にオフする制御回路を設けることも考え
られるが、この場合には制御極付半導体素子の駆
動系の回路構成が複雑になつてしまう。これに対
して本考案では、発振器の発振周波数を変更する
だけでよいため、こうした特別な制御回路を必要
とせず、従つて、簡単な回路構成で制御極付半導
体素子の劣化を防止することができるようになる
のである。

また更に、本考案では、発振器の発振周波数を
高くして、制御極付半導体素子の１パルス当りの
連続通電時間を短くすることにより、制御極付半
導体素子の劣化を防止しているため、比較器から
の出力信号のデユーテイ比が電気負荷の正常時と
短絡時とで変化することはない。従つて、比較器
からの出力信号により、他の電気負荷に接続され
た制御極付半導体素子を同時に制御することもで
きる。

つまり、制御極付半導体素子の１パルス当りの
連続通電時間を短くするには、本考案のように発
振器の発振周波数を高くする以外に、制御信号レ
ベルを高くすることも考えられるが、このように
制御信号レベルを高くした場合には、比較器から
の出力信号のデユーテイ比が変化するため、比較
器からの出力信号を用いて他の電気負荷に接続さ
れた制御極付半導体素子を同時に制御するような
ことはできない。これに対して、本考案では、制
御極付半導体素子の１パルス当りの連続通電時間
を短くしても、比較器からの出力信号のデユーテ
イ比は変化しないことから、この比較器からの出
力信号を用いて、他の電気負荷に接続された制御
極付半導体素子をオン・オフさせて、他の電気負
荷を正常に駆動することができるようになるので
ある。

【図面の簡単な説明】

第１図は本考案の構成を表すブロツク図、第２
図は本考案の一実施例の構成図、第３図はその動
作の一例を説明するためのタイミングチヤート、
第４図は他の実施例の構成図である。 Ｍ１，７ｂ……発振器、Ｍ２，８……比較器、
Ｍ３……短絡検出回路（３……フリツプフロツプ
回路）、Ｍ４……周波数切替回路（７ａ，１１ａ
……CR回路）、Ｒ，１……電気負荷、Ｔ……制御
極付半導体素子（２……スイツチングトランジス
タ）。

Claims (1)

1. 【実用新案登録請求の範囲】 所定周波数で発振して一定振幅の信号を発生す
   る発振器と、 該発振器からの出力信号レベルと外部から入力
   された制御信号レベルとを大小比較し、該比較結
   果に応じて、電気負荷への電源供給経路に直列接
   続された制御極付半導体素子をオン・オフさせる
   比較器と、 を備えた制御極付半導体素子の出力制御回路にお
   いて、 上記電気負荷の短絡を検出する短絡検出回路
   と、 該短絡検出回路により上記電気負荷の短絡が検
   出されると、上記発振器の発振周波数を通常時よ
   り高い値に変更する周波数切替回路と、 を設けたことを特徴とする制御極付半導体素子の
   出力制御回路。