JPS6369415A - 異常電圧保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源およびこの電源により駆動される電子装
置を備えた回路において、電源の出力電圧が異常電圧と
なったとき電子装置を保護する異常電圧保護回路に関す
る。

〔従来の技術〕

近年、マイクロコンピュータをはじめとする種々の電子
装置が広汎な分野において用いられている。これら電子
装置の多（は、その駆動電圧が定められており、電源電
圧が定められた駆動電圧の許容範囲を外れた電圧となる
と当該電子装置が作動不能となり、甚だしい場合は破損
に至る。例えば１作業機械の分野において、油圧ショベ
ルはエンジンを塔載し、このエンジンにより油圧ボンダ
を駆動して所要の作業を実行するが、同時に、当該エン
ジンにより発電機を駆動し、レギュレータで発電機の発
ａｍ圧を制御して所定の電圧とし。

この電圧によって油圧ショベルに塔載されている電気的
諸装ｆ！！、（前記のような電子装置を含む）を作動さ
せている。ところが１発電機を制御しているレギュレー
タが故障すると発電機の出力電圧が異常に高くなり、電
子装置が破損するという事故が生じていた。このような
事故を防止するため。

従来提案されていた異常電圧保護回路を図により説明す
る。

第３図は従来の異常電圧保護回路のブロック図である。

図で、ｌは電源端子、２は電源端子１に接続される電源
の出力電圧により駆動する電子装置、３は電源端子１と
電子装置２との間に介在する電磁開閉器である６４は両
電源端子１間に接続されて電源電圧の異常を検出する異
常電圧検出回路、５は異常電圧検出回路４の検出信号に
より電磁開閉器３を駆動する駆動回路である。

異常電圧検出回路４により電ｒｉ、電圧の異常が検出さ
れると、その検出信号は駆動回路５に出力され、これ九
より駆動回路５が作動して電磁開閉器３を遮断する。し
たがって９電子装置２は電源の異常な出力電圧から保護
されることになる。しかしながら、電源の出力電圧は１
例えば当該電源に接続されている他の負荷の開閉とより
、−１べてか正常であっても瞬間的に高電圧となること
がある。

このため、河谷異常が存在しないにもかかわらず電磁開
閉器３が作動してしまうという不都合な事態を生じる。

この事態を避けるため１次のような異常電圧保護回路が
提案されている。

第４図は従来の他の異常電圧保護回路のブロック図であ
る７図で、第３図に示す部分と同一部分には同一符号が
付されている。この異常電圧保護回路においては、異常
電圧検出回路４と駆動回路５との間に遅延回路６が挿入
されている。この遅延回路６により、異常電圧検出回路
４で異常電圧が検出され電磁開閉器３を作動すべく検出
信号が出力されたとき、この検出信号が駆動回路５に入
力する時間を遅延する。この結果、電磁開閉器３は遅延
回路に設定された時間だけ遅延されて作（し、したがっ
て、瞬間的な異常電圧が発生した場合には電磁開閉器３
は作動せず、上記第３図に示す回路の不都合が除去され
る。

〔発明が解決しようとする問題点〕

しかしながら、第４図に示す異常電圧保護回路では、継
続的な異常電圧が発生した場合、遅延回路６忙設定され
た遅延時間だけ電子装置２に異常電圧が印加されるのを
避けることができず、その異常電圧が極めて高い電圧で
ある場合、このような高電圧に対して脆弱な電子装置２
が破損するという問題がある。

本発明の目的は、上記従来技術の問題点を解決し、瞬間
的な異常電圧発生時に電子装置を電源から遮断せず、か
つ、どのような場合〈も電子装置に異常高圧が印加さね
るのを防止することができる異常電圧保護回路を提供す
るにある。

〔問題点を解決するだめの手段〕

上記の目的を達成するため１本発明は、電子装置と、こ
れを駆動する電源との間にトランジスタ回路を介在せし
め、一方、異常電圧検出回路な設げて前記電源の出力電
圧の異常を検出し、この検出信号を遅延回路により遅延
させて前記トランジスタ回路を制御する制御回路に入力
してトランジスタ回路を遮断状態とし、又、トランジス
タ回路が導通状態にあって異常電圧が発生した場合でも
。

トランジスタ回路が遮断されるまで前記制御回路により
電子装置に印加される電圧を当該電子装置により定めら
れる所定電圧に維持するようにしたことを特徴とする。

〔作用〕

電源の出力電圧に異常が生じると、ある遅延時間経過後
トランジスタ回路が遮断状態となり、電子装置への異常
電圧の印加を防止する。一方、遅延時間内であっても、
制御回路により、電子装置にはその電子装置により定め
らね、る所定電圧が印加される。

〔実施例〕

以下１本発明を図示の実施例に基づいて説明する。

第１図は本発明の実施例に係る異常電圧保護回路のブロ
ック図である。図で、第４図に示す部分と同一部分には
同一符号を付して説明を省略する。

７は電源端子ｌと電子装置２との間に挿入されたトラン
ジスタ、８は制御回路である。制御回路８は遅延回路６
からの信号によりトランジスタ７を遮断するとともに、
トランジスタ７が導通状態にあって異常電圧が発生した
場合、その出力電圧（電子装置２の入力電圧）をある所
定電圧に維持する機能を有する。異常電圧検出回路４．
遅延回路６、トランジスタ７、および制御回路８により
異常電圧保護回路９が構成される。

ｙ８２図は第１図に示す異常電圧保護回路の具体例を示
す回路図である。異常電圧検出回路４は。

両電源端子１間に直列接続された抵抗４１．ツェナダイ
オード４２．一端が抵抗４１とツェナダイオード４２の
接続点に接続された抵抗４３．およびトランジスタ４４
より構成される。トランジスタ４４のエミッタは電源端
子１に、ペースは抵抗４３の他端にそれぞれ接続されて
いる。

遅延回路６は、抵抗６１，６２．コンデンサ６３より成
る時定数回路、トランジスタ６４．トランジスタ６４の
コレクタに接続された抵抗６５．およびトランジスタ６
４のエミッタに接続されたツェナダイオード６６と抵抗
６７の直列回路で構成されている。トランジスタ６４の
ベースは時定数回路に接続されている。

制御回路８は抵抗８１．トランジスタ８２．ツェナダイ
オード８３より構成される。トランジスタ８２のペース
は遅延回路６のツェナダイオード６６と抵抗６７（ｒ）
接続点に接続され、トランジスタ８２のコレクタは抵抗
８１およびトランジスタ７０ベースに接続され、又、ツ
ェナダイオード８３はトランジスタ８２のコレクタとエ
ミッタ間に接続されている。

次に１本実施例の動作を第２図に示す具体例の回路によ
り説明する。まず、を源の出力電圧が正常な場合につい
て考える。ここで、異常電圧検出回路４のツェナダイオ
ード４２および制御回路８のツェナダイオード８３の各
ツェナ電圧は、正常時の電源の出力電圧より若干高い値
に選定されている。

したがって、正常時忙おいて、異常電圧検出回路４の抵
抗４１０両端電圧はＯであり、トランジスタ４４は遮断
状態にある。このため、異常電圧検出回路４から遅延回
路６への出力はなく、遅延回路６のトランジスタ６４も
遮断状態となり、これにより制御回路８のトランジスタ
８２も又遮断状態にある。

又、正常時、ツェナダイオード８３は導通状態忙ないの
で、トランジスタ７のベースには抵抗８１を介して電流
が供給され、トランジスタ７は導通状態となり、ｉｔ電
子装置には正常な電圧が印加されることになる。

次に、ｌｒ、源の出力電圧が異常電圧忙なった場合につ
いて説明する。この場合、制御回路８のツェナダイオー
ド８３に印加される電圧はツェナ電圧よりも大きくなり
、ツェナダイオード８３は導通する。

このツェナダイオード８３によりトランジスタ７のベー
ス電圧はツェナ電圧に保持されるので、トランジスタ７
の電圧はほぼ正常な電圧となり、を子装置２に異常電圧
が印加さねることはない。

一方、上記異常電圧により異常電圧検出回路４のツェナ
ダイオード４２が導通し、抵抗４１の両端に電位差が生
じてトランジスタ４４が導通状態となり。

そのコレクタ電圧はほぼ異常電圧と等しくなる。

このコレクタ電圧は遅延回路６に印加され、遅延回路６
のコンデンサ６３はこれにより徐々に充電されてユく、
コンデンサ６３の充電につれてトランジスタ６４のペー
ス電圧も徐々に高くなり、このペース電圧がツェナダイ
オード６６のツェナ電圧より高くなるとトランジスタ６
４が導通状態となる。

ここで、異常電圧検出回路４のトランジスタ４４が導通
状態になってから遅延回路６のトラ／ジスタロ４が導通
状態になるまでの遅延時間は、抵抗６１゜６２）コンデ
ンサ６３．およびツェナダイオード６６のツェナ電圧に
より自由に選定することができる。

そして、この遅延時間は、トランジスタ４４のコレクタ
に現れる電圧が一定であれば選定された一定時間となる
が、当該電圧が高ければ充電が早急になされるので短か
くなり、・当該電圧が低ければ長くなる。即ち、異常電
圧が高ければ遅延回路６による遅延時間は短く、異常電
圧がそれ程高くなければ当該遅延時間は長（なる。

トランジスタ６４が導通状態になると、制御回路８のト
ランジスタ８２のベースに電圧が印加されることになり
、当該トランジスタ８２は導通状態となる。これにより
、トランジスタ７０ベース電圧はほぼ０となり、トラン
ジスタ７は遮断状態となって電子装置２と電源との接続
は遮断される。

ところで、上記動作において、１！源の出力電圧が異常
電圧となったときの当該異常電圧をＶＨ，トランジスタ
７の出力電圧をＶＯ，出力電流を工０とすると、トラン
ジスタ７に生じる損失ＰｃはＰＣ＝　（ＶＰＩ−Ｖ□　
）　Ｘ　Ｉ。

となる。この場合、出力電圧ＶＯはツェナダイオード８
３によりほぼ一定値に規制されるので、異常電圧■Ｈが
高ければ高いほど損失ｐｃは大きくなり、トランジスタ
７の発熱も大きくなってトランジスタ７が破損する事態
を生じる。

しかしながら、上記動作の説明において述べたように、
遅延回路６の遅延時間は異常電圧が高いほど短い。した
がって、異常電圧が高ければ高いほどトランジスタ７を
遮断する遮断時間が短（なり、トランジスタ７が破損す
る事故は回避される。

１例として、Ｎ子装置を適正に駆動するための電圧を２
８Ｖとすると、異常電圧が３５Ｖのとき遅延時間は１秒
、異常電圧が６０Ｖのとき遅延時間は０．５秒、異常電
圧が１００Ｖのとき遅延時間は０．２秒のように選定さ
れる。

このように１本実施例では、電源と電子装置との間にト
ランジスタを介在せしめ、Ｎ、源の出力重圧が異常電圧
となっても制御回路におけるツェナダイオードによりト
ランジスタの出力電圧をほぼ所定電圧忙抑制するので、
電子装置が破損することはない。又、異常電圧が継続す
る場合、遅延回路および制御回路により、その異常電圧
が高ければ高いほど早急にトランジスタを遮断状態とす
るので、当該トランジスタの発熱による破損を防止する
ことができる。

なお、−上記実施例の説明では、電源と電子装置との間
に挿入するトランジスタが１個である場合さ例示して説
明したが、消費電流が大きい場合は複数のトランジスタ
又はダーリントン接続のトランジスタを用（゛ることか
できる。又、電子装置は１個でなく複数であってもよい
。さらに制御回路により、ｉ！源遮断時にこれを警報又
は表示してもよい。又、異常電圧検出回路は比較器に代
えることもできるし、Ｎ子装置が作動不能となる低電圧
をも検出するようにすることもできる。

〔発明の効果〕

以上述べたように１本発明では、を源と電子装置との間
にトランジスタ回路を挿入し、異常電圧が発生したとき
制御回路により当該トランジスタ回路の出力電圧を所定
値に維持するとともに、遅延回路の出力信号を入力した
前記制御回路により遅延時間後トランジスタ回路を遮断
状態とするようにしたので、瞬間的な異常電圧に対して
は電子装置を電源から遮断せず、しかも、どのような場
合でも電子装置に異常電圧が印加されないようにするこ
とができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る異常電圧保護回路のブロ
ック図、第２図は第１図釦示す異常電圧保護回路の具体
例を示す回路図、第３図および第４図は従来の異常電圧
保護回路のブロック図である。 １・・・・・・電源端子、２・・・・・・電子装置、４
・・・・・・異常電圧検出回路、６・・・・・・遅延回
路、７・・・・・・トランジスタ、８・・・・・・制御
回路、９・・・・・・異常電圧検出回路。 ４２）８３・・・・・・ツェナダイオード。 第１図 第３図 第４図

Claims (3)

【特許請求の範囲】
1. （１）電源と、この電源に接続された電子装置と、前記
   電源の出力電圧の異常を検出する異常電圧検出回路とを
   備えた電気回路において、前記電源と前記電子装置とを
   接続する回路に介在せしめられたトランジスタ回路と、
   前記異常電圧検出回路の出力を遅延させる遅延回路と、
   前記電源の出力電圧が前記電子装置により定められる所
   定電圧を超えたとき前記トランジスタ回路の出力をほぼ
   前記所定電圧に継持するとともに前記遅延回路の出力信
   号により前記トランジスタ回路を遮断状態とする制御回
   路とを設けたことを特徴とする異常電圧保護回路。
2. （２）特許請求の範囲第（１）項において、前記制御回
   路は、前記トランジスタ回路に接続されたツェナダイオ
   ードを備えていることを特徴とする異常電圧保護回路。
3. （３）特許請求の範囲第（１）項において、前記遅延回
   路は、前記電源の出力電圧の異常の程度が大きい程遅延
   時間を短縮する時定数回路を備えていることを特徴とす
   る異常電圧保護回路。