JP2696897B2 - 電源装置の突入電流防止回路 - Google Patents
電源装置の突入電流防止回路Info
- Publication number
- JP2696897B2 JP2696897B2 JP63077196A JP7719688A JP2696897B2 JP 2696897 B2 JP2696897 B2 JP 2696897B2 JP 63077196 A JP63077196 A JP 63077196A JP 7719688 A JP7719688 A JP 7719688A JP 2696897 B2 JP2696897 B2 JP 2696897B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- input
- current prevention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源装置に関し、特にDC-DCコンバータ部
の突入電流防止回路に関する。
の突入電流防止回路に関する。
従来、この種のDC-DCコンバータでは、最も簡単な突
入電流を防止する手段として、第２図（ａ）に示す様に
抵抗201を挿入して対策する方法があった。しかし、こ
の方法では電流容量が大きくなった場合、抵抗で消費す
る損失が問題となる為、第２図（ｂ）に示す様にリレー
の遅延時間を利用して電源投入時のみ抵抗に電流を流
し、定常状態では、リレーで抵抗を短絡する方法が取ら
れた。但し、この方法でも、定常電流が大きな場合はリ
レーが大きくならざるを得ない為、第２図（ｃ）に示す
様に、入力コンデンサへの突入電流だけ制限する方法が
取られる場合もある。
入電流を防止する手段として、第２図（ａ）に示す様に
抵抗201を挿入して対策する方法があった。しかし、こ
の方法では電流容量が大きくなった場合、抵抗で消費す
る損失が問題となる為、第２図（ｂ）に示す様にリレー
の遅延時間を利用して電源投入時のみ抵抗に電流を流
し、定常状態では、リレーで抵抗を短絡する方法が取ら
れた。但し、この方法でも、定常電流が大きな場合はリ
レーが大きくならざるを得ない為、第２図（ｃ）に示す
様に、入力コンデンサへの突入電流だけ制限する方法が
取られる場合もある。
上述した従来の突入電流防止回路では、抵抗だけの場
合、効率が悪化するという欠点があった。
合、効率が悪化するという欠点があった。
一方、効率を向上させる目的でリレーを併用すると、
リレー及びそれを動作させる為の制御回路が必要となる
為、小形化，軽量化，低コスト化等を実現する上で大き
な障害となっていた。
リレー及びそれを動作させる為の制御回路が必要となる
為、小形化，軽量化，低コスト化等を実現する上で大き
な障害となっていた。
発明の電源装置の突入電流防止回路は、電源装置の入
力回路に設けられた突入電流防止回路において、電圧制
御抵抗素子を前記入力回路の入力ラインに直列に挿入
し、かつ、その入力ラインに並列に配置した抵抗とコン
デンサからなる遅延回路によって得られた電圧により、
前記電圧制御素子を駆動する構成であって、前記電源装
置の入力電圧が瞬断した場合に前記遅延回路をリセット
する手段を備え、かつ前記電源装置から突入電流防止回
路に供給されている電圧が所定電圧以下となった場合
に、前記電圧制御素子を無バイアス状態にする手段を備
えたことを特徴とする。
力回路に設けられた突入電流防止回路において、電圧制
御抵抗素子を前記入力回路の入力ラインに直列に挿入
し、かつ、その入力ラインに並列に配置した抵抗とコン
デンサからなる遅延回路によって得られた電圧により、
前記電圧制御素子を駆動する構成であって、前記電源装
置の入力電圧が瞬断した場合に前記遅延回路をリセット
する手段を備え、かつ前記電源装置から突入電流防止回
路に供給されている電圧が所定電圧以下となった場合
に、前記電圧制御素子を無バイアス状態にする手段を備
えたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の回路図である。こ
の図で、101は電圧制御抵抗素子であり、この場合FETを
用い電源投入時からある定時間は突入電流を抑える抵抗
素子として動く。
の図で、101は電圧制御抵抗素子であり、この場合FETを
用い電源投入時からある定時間は突入電流を抑える抵抗
素子として動く。
102及び103は電圧制御抵抗素子101を制御する為のＲ
−Ｃ電圧遅延回路の抵抗及びコンデンサであり、この定
数を変えることにより電圧制御抵抗素子101のゲートバ
イアス電圧の立上りを任意に変化させることができる。
よって任意に突入電流値及び突入電流阻止時間を設定出
来る。104は電子制御抵抗素子101のゲートバイアス電圧
が最大値を越えない様にバイアス電圧に制限を加えるツ
ェナーダイオード、105は入力が瞬断した場合、遅延回
路をリセットする為の放電用ダイオードである。
−Ｃ電圧遅延回路の抵抗及びコンデンサであり、この定
数を変えることにより電圧制御抵抗素子101のゲートバ
イアス電圧の立上りを任意に変化させることができる。
よって任意に突入電流値及び突入電流阻止時間を設定出
来る。104は電子制御抵抗素子101のゲートバイアス電圧
が最大値を越えない様にバイアス電圧に制限を加えるツ
ェナーダイオード、105は入力が瞬断した場合、遅延回
路をリセットする為の放電用ダイオードである。
第１図（ｂ）は第１図（ａ）に107のツェナーダイオ
ードと108の抵抗を追加した実施例である。
ードと108の抵抗を追加した実施例である。
ツェナーダイオード107、108を追加することにより、
入力電圧がツェナーダイオード107のツェナー電圧以下
の場合は電圧制御抵抗素子101は無バイアス状態とな
り、高抵抗素子として働くので、電源を完全に停止状態
にすることができる。
入力電圧がツェナーダイオード107のツェナー電圧以下
の場合は電圧制御抵抗素子101は無バイアス状態とな
り、高抵抗素子として働くので、電源を完全に停止状態
にすることができる。
抵抗108は入力電圧が規定値以上に落ち込んだ場合、
コンデンサ103の蓄積電荷を放電させる為の抵抗であ
る。
コンデンサ103の蓄積電荷を放電させる為の抵抗であ
る。
DC-DCコンバータの特殊な使用条件として、パーケー
ジに実装された小容量のDC-DCコンバータを修理等の理
由により活線挿抜するケースがある。
ジに実装された小容量のDC-DCコンバータを修理等の理
由により活線挿抜するケースがある。
この場合、挿抜時の突入電流がシステムの瞬断等の悪
影響を及ぼす事が予想されるが、本発明の方式を使え
ば、比較的容易に対策することが可能である。
影響を及ぼす事が予想されるが、本発明の方式を使え
ば、比較的容易に対策することが可能である。
以上説明したように本発明は、次の様な効果がある。
（１） 対抗を挿入するだけの方法に比べ効率が向上す
る。
る。
（２） 抵抗とリレーを併用する方法に比べ小形化，軽
量化，低価格化，信頼性向上等が図れる。
量化，低価格化，信頼性向上等が図れる。
（３） 電源投入の瞬間電流を極端に小さく抑えること
が可能である。
が可能である。
（４） 抵抗とリレーを併用する方法に比べ入力変動に
対し応答性が改善される。
対し応答性が改善される。
第１図（ａ），（ｂ）は本発明の一実施例の回路図、第
２図（ａ）は電源ラインに対し直列に抵抗だけを挿入し
た場合の従来方法、第２図（ｂ）は（ａ）の方法にリレ
ーを追加した場合の従来方法、第２図（ｃ）は入力コン
デンサに対し直列に抵抗とリレーを併用した場合の従来
方法を示す回路図である。 101……電圧制御抵抗素子、102……遅延抵抗、103……
遅延コンデンサ、104……FETゲート保護用ツェナーダイ
オード、105……放電用ダイオード、106……入力コンデ
ンサ、107……入力電圧監視用ツェナーダイオード、108
……放電抵抗、201……突入電流制限用固定抵抗、202…
…短絡用リレー。
２図（ａ）は電源ラインに対し直列に抵抗だけを挿入し
た場合の従来方法、第２図（ｂ）は（ａ）の方法にリレ
ーを追加した場合の従来方法、第２図（ｃ）は入力コン
デンサに対し直列に抵抗とリレーを併用した場合の従来
方法を示す回路図である。 101……電圧制御抵抗素子、102……遅延抵抗、103……
遅延コンデンサ、104……FETゲート保護用ツェナーダイ
オード、105……放電用ダイオード、106……入力コンデ
ンサ、107……入力電圧監視用ツェナーダイオード、108
……放電抵抗、201……突入電流制限用固定抵抗、202…
…短絡用リレー。
Claims (1)
- 【請求項１】電源装置の入力回路に設けられた突入電流
防止回路において、電圧制御抵抗素子を前記入力回路の
入力ラインに直列に挿入し、かつ、その入力ラインに並
列に配置した抵抗とコンデンサからなる遅延回路によっ
て得られた電圧により、前記電圧制御素子を駆動する構
成であって、前記電源装置の入力電圧が瞬断した場合に
前記遅延回路をリセットする手段を備え、かつ、前記電
源装置からの突入電流防止回路に供給されている電圧が
所定電圧以下となった場合に、前記電圧制御素子を無バ
イアス状態にする手段を備えたことを特徴とする電源装
置の突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077196A JP2696897B2 (ja) | 1988-03-29 | 1988-03-29 | 電源装置の突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077196A JP2696897B2 (ja) | 1988-03-29 | 1988-03-29 | 電源装置の突入電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01248958A JPH01248958A (ja) | 1989-10-04 |
| JP2696897B2 true JP2696897B2 (ja) | 1998-01-14 |
Family
ID=13627066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63077196A Expired - Lifetime JP2696897B2 (ja) | 1988-03-29 | 1988-03-29 | 電源装置の突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2696897B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5361242B2 (ja) * | 2008-04-24 | 2013-12-04 | キヤノン株式会社 | 突入電流低減回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115523A (ja) * | 1984-07-02 | 1986-01-23 | 日本電気株式会社 | 突入電流抑制回路 |
| JPS6320511A (ja) * | 1986-07-14 | 1988-01-28 | Nec Corp | 電源投入時の突入電流防止回路 |
-
1988
- 1988-03-29 JP JP63077196A patent/JP2696897B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01248958A (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581433A (en) | Electronic circuit breaker | |
| US4494064A (en) | Direct current inrush limiting circuit | |
| JP4227124B2 (ja) | ファンモジュールのホットスワップ回路システム | |
| US6509721B1 (en) | Buck regulator with ability to handle rapid reduction of load current | |
| JP3572292B2 (ja) | スイッチング電源回路 | |
| US20080304195A1 (en) | Power abnormal protection circuit | |
| JP3190597B2 (ja) | 充放電制御回路と充電式電源装置 | |
| EP0756380A1 (en) | Pulse width modulation & protection circuit | |
| JPH02246740A (ja) | 電源バックアップ回路 | |
| JPH01198235A (ja) | 電流供給回路配置 | |
| JP2696897B2 (ja) | 電源装置の突入電流防止回路 | |
| US4146829A (en) | Battery dissipation limiter circuit | |
| US5920469A (en) | DC power supply operable from variable A.C. supply mains and utilizing minimally sized energy storage capacitor | |
| JP2000333451A (ja) | スイッチ用保護回路及びスイッチングモード電源装置 | |
| JP3038800B2 (ja) | スイッチング電源回路 | |
| JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| KR100536577B1 (ko) | 휴대용 전자 장치의 서지/돌입 전류 제한 회로 | |
| JP3397031B2 (ja) | 過放電防止装置 | |
| JPH0139118Y2 (ja) | ||
| JPH0865879A (ja) | 過電流保護機能を有する電源装置。 | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JP2001238434A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS6338694Y2 (ja) | ||
| JP2802810B2 (ja) | 電源装置の過電流保護方法及び過電流保護回路 |