JP3038800B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP3038800B2 JP3038800B2 JP2144892A JP14489290A JP3038800B2 JP 3038800 B2 JP3038800 B2 JP 3038800B2 JP 2144892 A JP2144892 A JP 2144892A JP 14489290 A JP14489290 A JP 14489290A JP 3038800 B2 JP3038800 B2 JP 3038800B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えば、PWM（pulse−width modulation）
方式のスイッチングレギュレータ制御用ICに適用して好
適なスイッチング電源回路に関する。
方式のスイッチングレギュレータ制御用ICに適用して好
適なスイッチング電源回路に関する。
［発明の概要］ 本発明は、例えば、PWM（pulse−width modulation）
方式のスイッチングレギュレータ制御用ICに適用して好
適なスイッチング電源回路において、非安定電圧が供給
され、スイッチング電源回路の内部回路部品に電源電圧
を出力するとともに、この電源電圧をオン／オフし、こ
の電源電圧をオフにしたとき、前記非安定電圧が所定電
圧以下の電圧値になるまでのこの電源電圧のオフ状態を
保持する電源・オン／オフ手段と、主スイッチング素子
に流れる電流の大きさを表す信号が供給されるととも
に、この信号の値が基準電圧以上の値になった場合に出
力が反転する比較手段と、この比較手段の出力状態に応
じて充放電制御されるコンデンサとを有し、この信号の
値が所定時間内に少なくとも２回連続してこの比較手段
の基準電圧以上の値になった際に、このコンデンサの充
放電時間に関連してこの電源・オン／オフ手段にこの電
源電圧をオフにさせるようにすることにより、当該スイ
ッチング電源回路の保護およびこのスイッチング電源回
路に関連して駆動される負荷回路の保護がなされるよう
にしたものである。
方式のスイッチングレギュレータ制御用ICに適用して好
適なスイッチング電源回路において、非安定電圧が供給
され、スイッチング電源回路の内部回路部品に電源電圧
を出力するとともに、この電源電圧をオン／オフし、こ
の電源電圧をオフにしたとき、前記非安定電圧が所定電
圧以下の電圧値になるまでのこの電源電圧のオフ状態を
保持する電源・オン／オフ手段と、主スイッチング素子
に流れる電流の大きさを表す信号が供給されるととも
に、この信号の値が基準電圧以上の値になった場合に出
力が反転する比較手段と、この比較手段の出力状態に応
じて充放電制御されるコンデンサとを有し、この信号の
値が所定時間内に少なくとも２回連続してこの比較手段
の基準電圧以上の値になった際に、このコンデンサの充
放電時間に関連してこの電源・オン／オフ手段にこの電
源電圧をオフにさせるようにすることにより、当該スイ
ッチング電源回路の保護およびこのスイッチング電源回
路に関連して駆動される負荷回路の保護がなされるよう
にしたものである。
［従来の技術］ 近時、電子機器等の小型・軽量化の要請から比較的高
効率のスイッチング電源回路が多用されている。この場
合、スイッチング電源回路には安全性等の観点から過電
流保護回路が備えられ、その回路形式としては、例え
ば、主電流波形の一波形毎にピーク電流を制限するカレ
ントリミッタ方式が採用されている。
効率のスイッチング電源回路が多用されている。この場
合、スイッチング電源回路には安全性等の観点から過電
流保護回路が備えられ、その回路形式としては、例え
ば、主電流波形の一波形毎にピーク電流を制限するカレ
ントリミッタ方式が採用されている。
このカレントリミッタ方式が採用された過電流保護回
路を備える従来のスイッチング電源回路の構成を第４図
に、その動作にかかる波形を第５図に示す。第４図にお
いて、（１）はIC電源・ON/OFF回路で、端子（２）から
非安定電圧VCCを供給して端子（３）および内部回路部
品に基準となる電圧VREFを出力するとともに、必要に応
じて、その電圧VREFをON/OFFするための回路が備えられ
ている。（４）はエラーアンプで、端子（５）、（６）
から電圧信号Ｖ−と電圧信号Ｖ＋を供給してエラー電圧
をフィードバック用端子（７）とPWM制御用のコンパレ
ータ（８）の一方の入力端子に出力する。このコンパレ
ータ（８）の他方の入力端子には発振回路（９）から三
角波信号OSC3が供給されて、そのコンパレータ（８）の
出力信号CMP1はアンド回路（10）の第１の入力端子に供
給されている。
路を備える従来のスイッチング電源回路の構成を第４図
に、その動作にかかる波形を第５図に示す。第４図にお
いて、（１）はIC電源・ON/OFF回路で、端子（２）から
非安定電圧VCCを供給して端子（３）および内部回路部
品に基準となる電圧VREFを出力するとともに、必要に応
じて、その電圧VREFをON/OFFするための回路が備えられ
ている。（４）はエラーアンプで、端子（５）、（６）
から電圧信号Ｖ−と電圧信号Ｖ＋を供給してエラー電圧
をフィードバック用端子（７）とPWM制御用のコンパレ
ータ（８）の一方の入力端子に出力する。このコンパレ
ータ（８）の他方の入力端子には発振回路（９）から三
角波信号OSC3が供給されて、そのコンパレータ（８）の
出力信号CMP1はアンド回路（10）の第１の入力端子に供
給されている。
発振回路（９）には三角波信号OSC3の発振周波数を決
定するための時定数設定用の外付けコンデンサ（13）、
外付け抵抗器（14）、（15）が端子（16）、（17）、
（18）を介して接続されている。そして、この発振回路
（９）の出力信号である方形波信号OSC1とリセット信号
OSC2はそれぞれアンド回路（10）の第２の入力端子とフ
リップフロップ回路（19）のリセット端子に供給され
ている。このフリップフロップ回路（19）のセット端子
には過電流保護用のコンパレータ（20）からインバー
タ（21）を介してセット信号FFが供給され、その出力
信号FFQは前記アンド回路（10）の第３の入力端子に供
給されている。このアンド回路（10）の出力信号OUT、
すなわち、PWM信号は端子（11）を介して、そのドレイ
ンがスイッチング電源用トランス（22）の一端部に接続
されて主電流I1の断続制御を行うパワー MOS FET（以
下、トランジスタという）（25）のゲートに供給されて
いる。
定するための時定数設定用の外付けコンデンサ（13）、
外付け抵抗器（14）、（15）が端子（16）、（17）、
（18）を介して接続されている。そして、この発振回路
（９）の出力信号である方形波信号OSC1とリセット信号
OSC2はそれぞれアンド回路（10）の第２の入力端子とフ
リップフロップ回路（19）のリセット端子に供給され
ている。このフリップフロップ回路（19）のセット端子
には過電流保護用のコンパレータ（20）からインバー
タ（21）を介してセット信号FFが供給され、その出力
信号FFQは前記アンド回路（10）の第３の入力端子に供
給されている。このアンド回路（10）の出力信号OUT、
すなわち、PWM信号は端子（11）を介して、そのドレイ
ンがスイッチング電源用トランス（22）の一端部に接続
されて主電流I1の断続制御を行うパワー MOS FET（以
下、トランジスタという）（25）のゲートに供給されて
いる。
コンパレータ（20）の基準入力端子には電圧源（51）
から基準電圧VSが供給され、比較入力端子には主電流I1
の大きさに比例する電圧信号V1Sが端子（23）を介して
供給されている。この場合、電圧信号V1Sは一端が接地
された抵抗器（24）の他端側に現れ、この抵抗器（24）
には前記トランジスタ（25）のソースが接続されて前記
主電流I1が供給されている。
から基準電圧VSが供給され、比較入力端子には主電流I1
の大きさに比例する電圧信号V1Sが端子（23）を介して
供給されている。この場合、電圧信号V1Sは一端が接地
された抵抗器（24）の他端側に現れ、この抵抗器（24）
には前記トランジスタ（25）のソースが接続されて前記
主電流I1が供給されている。
上記トランス（22）の１次側端子（26）側には、例え
ば、AC電源（図示せず）が整流された直流電圧が供給さ
れ、このトランス（22）の２次側にはダイオード（27）
とコンデンサ（28）とからなる整流回路が接続されこの
整流回路の出力端子、言い換えれば、コンデンサ（28）
に接続された端子（29）、（30）には負荷抵抗器（31）
が接続されている。
ば、AC電源（図示せず）が整流された直流電圧が供給さ
れ、このトランス（22）の２次側にはダイオード（27）
とコンデンサ（28）とからなる整流回路が接続されこの
整流回路の出力端子、言い換えれば、コンデンサ（28）
に接続された端子（29）、（30）には負荷抵抗器（31）
が接続されている。
次に、上記従来のスイッチング電源回路の動作につい
て説明する。第５図から理解されるように、時刻t0〜t1
間においては、負荷抵抗器（31）の値が一定値に保持さ
れているので、エラー電圧信号CMP1、出力信号OUTのパ
ルス幅は一定値に保持され、主電流I1の波形の振幅も一
定値に保持されている。
て説明する。第５図から理解されるように、時刻t0〜t1
間においては、負荷抵抗器（31）の値が一定値に保持さ
れているので、エラー電圧信号CMP1、出力信号OUTのパ
ルス幅は一定値に保持され、主電流I1の波形の振幅も一
定値に保持されている。
次いで、時刻t1〜t2間においては、負荷抵抗器（31）
の値が徐徐に減少しているので、エラー電圧信号CMP1、
出力信号OUTのパルス幅が徐徐に増加し、主電流I1の波
形の振幅も徐徐に大きくなる。この場合、時刻t2点以前
においては、主電流I1の波形の振幅に対応する電圧信号
V1Sの振幅がコンパレータ（20）の基準電圧VSよりも小
さいのでコンパレータ（20）は反転することなく、した
がって、セット信号FFには何の変化も生じない。
の値が徐徐に減少しているので、エラー電圧信号CMP1、
出力信号OUTのパルス幅が徐徐に増加し、主電流I1の波
形の振幅も徐徐に大きくなる。この場合、時刻t2点以前
においては、主電流I1の波形の振幅に対応する電圧信号
V1Sの振幅がコンパレータ（20）の基準電圧VSよりも小
さいのでコンパレータ（20）は反転することなく、した
がって、セット信号FFには何の変化も生じない。
このようにして、時刻t3点において、負荷抵抗器（3
1）の抵抗値の減少を原因としてトランジスタ（25）に
流れる主電流I1の値にかかる電圧信号V1Sの値が基準電
圧VSを超えると、セット信号FFがローレベルになるの
で、フリップフロップ回路（19）はセットされ、このフ
リップフロップ回路（19）の出力信号FFQがローレベル
になることで、トランジスタ（25）はオフ状態になる。
1）の抵抗値の減少を原因としてトランジスタ（25）に
流れる主電流I1の値にかかる電圧信号V1Sの値が基準電
圧VSを超えると、セット信号FFがローレベルになるの
で、フリップフロップ回路（19）はセットされ、このフ
リップフロップ回路（19）の出力信号FFQがローレベル
になることで、トランジスタ（25）はオフ状態になる。
したがって、電圧信号V1Sの値は再び基準電圧電圧VS
よりも小さい値になり、セット信号FFはハイレベルに
なり、時刻t4でリセット信号OSC2によってフリップフロ
ップ回路（19）はリセットされ、出力信号FFQのレベル
がハイレベルにされることでトランジスタ（25）に再び
主電流I1が流れることになる。この場合、第４図に示す
回路において、負荷抵抗器（31）に流れる出力電流IL0
と負荷抵抗器（31）の端子間に現れる出力電圧VL0との
関係は、第６図に示すように、基準電圧VSにかかる電流
値IRから垂下する特性になるので、出力電力を所定値以
下に抑制することができる。
よりも小さい値になり、セット信号FFはハイレベルに
なり、時刻t4でリセット信号OSC2によってフリップフロ
ップ回路（19）はリセットされ、出力信号FFQのレベル
がハイレベルにされることでトランジスタ（25）に再び
主電流I1が流れることになる。この場合、第４図に示す
回路において、負荷抵抗器（31）に流れる出力電流IL0
と負荷抵抗器（31）の端子間に現れる出力電圧VL0との
関係は、第６図に示すように、基準電圧VSにかかる電流
値IRから垂下する特性になるので、出力電力を所定値以
下に抑制することができる。
このように、上記従来のスイッチング電源回路でも、
時刻t3点以降において、主電流I1の波形の一波形毎にそ
のピーク電流を基準電圧VSに関連して制限するようにし
ているので、スイッチングトランス（22）、トランジス
タ（25）等の発熱に起因する電源用回路部品の信頼性の
低下を比較的防止でき、過電流保護回路作用を達成する
ことができる。
時刻t3点以降において、主電流I1の波形の一波形毎にそ
のピーク電流を基準電圧VSに関連して制限するようにし
ているので、スイッチングトランス（22）、トランジス
タ（25）等の発熱に起因する電源用回路部品の信頼性の
低下を比較的防止でき、過電流保護回路作用を達成する
ことができる。
［発明が解決しようとする課題］ しかしながら、上記従来のスイッチング電源回路で
は、実際の使用状態において、基準電圧VSにかかる電流
値IRを比較的大きく設定することも希ではなく、そのた
め、間欠的ながらも連続通電の状態にあるトランジスタ
（25）等回路部品のデレイティング（derating）に余裕
がなくなり、しかも、スイッチング電源自体に蓄熱効果
が起こることから、電源回路部品の劣化、電源ケース等
モールド部品の変形等が発生するおそれがあるのでそれ
を防止するために温度ヒューズ等を採用しなければなら
ないという問題があった。
は、実際の使用状態において、基準電圧VSにかかる電流
値IRを比較的大きく設定することも希ではなく、そのた
め、間欠的ながらも連続通電の状態にあるトランジスタ
（25）等回路部品のデレイティング（derating）に余裕
がなくなり、しかも、スイッチング電源自体に蓄熱効果
が起こることから、電源回路部品の劣化、電源ケース等
モールド部品の変形等が発生するおそれがあるのでそれ
を防止するために温度ヒューズ等を採用しなければなら
ないという問題があった。
本発明はかかる点に鑑みてなされたものであり、当該
スイッチング電源回路の保護およびこのスイッチング電
源回路に関連して駆動される負荷回路を保護することの
できる優れたスイッチング電源回路を提供することを目
的とする。
スイッチング電源回路の保護およびこのスイッチング電
源回路に関連して駆動される負荷回路を保護することの
できる優れたスイッチング電源回路を提供することを目
的とする。
［課題を解決するための手段］ 本発明スイッチング電源回路は、例えば、第１図に示
すように、非安定電圧VCCが供給され、スイッチング電
源回路の内部回路部品に電源電圧VREFを出力するととも
に、この電源電圧VREFをオン／オフし、電源電圧VREFを
オフにしたとき、非安定電圧VCCが所定電圧以下の電圧
値になるまで電源電圧VREFのオフ状態を保持する電源・
オン／オフ手段（33）と、主スイッチング素子（25）に
流れる電流I1の大きさを表す信号V1Sが供給されるとと
もに、この信号V1Sの値が基準電圧VS以上の値になった
場合に出力が反転する比較手段（20）と、この比較手段
（20）の出力状態に応じて充放電制御されるコンデンサ
（37）とを有し、この信号V1Sの値が所定時間内に少な
くとも２回連続して比較手段（20）の基準電圧VS以上の
値になった際に、コンデンサ（37）の充放電時間に関連
して電源・オン／オフ手段（33）に電源電圧VREFをオフ
にさせるようにしたものである。
すように、非安定電圧VCCが供給され、スイッチング電
源回路の内部回路部品に電源電圧VREFを出力するととも
に、この電源電圧VREFをオン／オフし、電源電圧VREFを
オフにしたとき、非安定電圧VCCが所定電圧以下の電圧
値になるまで電源電圧VREFのオフ状態を保持する電源・
オン／オフ手段（33）と、主スイッチング素子（25）に
流れる電流I1の大きさを表す信号V1Sが供給されるとと
もに、この信号V1Sの値が基準電圧VS以上の値になった
場合に出力が反転する比較手段（20）と、この比較手段
（20）の出力状態に応じて充放電制御されるコンデンサ
（37）とを有し、この信号V1Sの値が所定時間内に少な
くとも２回連続して比較手段（20）の基準電圧VS以上の
値になった際に、コンデンサ（37）の充放電時間に関連
して電源・オン／オフ手段（33）に電源電圧VREFをオフ
にさせるようにしたものである。
［作用］ したがって本発明によれば、上記信号V1Sの値が所定
時間内に少なくとも２回連続して上記比較手段（20）の
基準電圧VS以上の値になった際に、上記コンデンサ（3
7）の充放電時間に関連して電源・オン／オフ手段（3
3）が電源電圧VREFをオフにすることにより、スイッチ
ング電源回路の動作が停止する。そして、電源・オン／
オフ手段（33）に供給される非安定電圧VCCが所定電圧
以下の電圧値にならないかぎり、電源・オン／オフ手段
（33）が電源電圧VREFのオフ状態を保持することによ
り、スイッチング電源回路の動作が停止した状態が保持
される。
時間内に少なくとも２回連続して上記比較手段（20）の
基準電圧VS以上の値になった際に、上記コンデンサ（3
7）の充放電時間に関連して電源・オン／オフ手段（3
3）が電源電圧VREFをオフにすることにより、スイッチ
ング電源回路の動作が停止する。そして、電源・オン／
オフ手段（33）に供給される非安定電圧VCCが所定電圧
以下の電圧値にならないかぎり、電源・オン／オフ手段
（33）が電源電圧VREFのオフ状態を保持することによ
り、スイッチング電源回路の動作が停止した状態が保持
される。
［実施例］ 以下第１図を参照しながら本発明スイッチング電源回
路の一実施例について説明する。
路の一実施例について説明する。
この第１図において第４図に対応する部分には同一符
号を付して示す。第１図において、（33）はIC電源・ON
/OFF回路で、端子（２）から非安定電圧VCCを供給して
端子（３）および内部回路部品に基準となる電圧VREFを
出力するとともに、その電圧VREFをON/OFFするための回
路が備えられている。この場合、上記ON/OFFするための
回路には、ラッチ回路が採用され、このラッチ回路は後
述するように、出力信号CMP3によって、このON/OFF回路
がオフ状態にされたときに、その状態を保持するように
構成されるものであり、非安定電圧VCCが所定電圧以下
の電圧値になったときに、ラッチ状態が解除されるよう
に設定されている。なお、ラッチ回路は必要に応じて、
省略してもよい。
号を付して示す。第１図において、（33）はIC電源・ON
/OFF回路で、端子（２）から非安定電圧VCCを供給して
端子（３）および内部回路部品に基準となる電圧VREFを
出力するとともに、その電圧VREFをON/OFFするための回
路が備えられている。この場合、上記ON/OFFするための
回路には、ラッチ回路が採用され、このラッチ回路は後
述するように、出力信号CMP3によって、このON/OFF回路
がオフ状態にされたときに、その状態を保持するように
構成されるものであり、非安定電圧VCCが所定電圧以下
の電圧値になったときに、ラッチ状態が解除されるよう
に設定されている。なお、ラッチ回路は必要に応じて、
省略してもよい。
（４）はエラーアンプで、端子（５）、（６）から電
圧信号Ｖ−と電圧信号Ｖ＋を供給してエラー電圧をフィ
ードバック用端子（７）とPWM制御用のコンパレータ
（８）の一方の入力端子に出力する。このコンパレータ
（８）の他方の入力端子には発振回路（９）から三角波
信号OSC3が供給されてその出力端子はアンド回路（10）
の第１の入力端子に接続されている。
圧信号Ｖ−と電圧信号Ｖ＋を供給してエラー電圧をフィ
ードバック用端子（７）とPWM制御用のコンパレータ
（８）の一方の入力端子に出力する。このコンパレータ
（８）の他方の入力端子には発振回路（９）から三角波
信号OSC3が供給されてその出力端子はアンド回路（10）
の第１の入力端子に接続されている。
発振回路（９）には前記三角波信号OSC3の発振周波数
を決定するための時定数設定用の外付けコンデンサ（1
3）、外付け抵抗器（14）、（15）が端子（16）、（1
7）、（18）を介して接続されている。そして、この発
振回路（９）の出力信号である方形波信号OSC1とリセッ
ト信号OSC2はそれぞれ前記アンド回路（10）の第２の入
力端子とフリップフロップ回路（19）のリセット端子
に供給されている。このフリップフロップ回路（19）の
セット端子には主電流I1の一波形毎にピーク電流を監
視して過電流の保護を行うコンパレータ（20）（比較手
段）からインバータ（21）を介してセット信号FFが供
給され、その出力信号FFQは前記アンド回路（10）の第
３の入力端子に供給されている。さらに、このフリップ
フロップ回路（19）の反転出力信号FFはスイッチ（3
4）の開閉用信号として、このスイッチ（34）の開閉制
御端子に供給されている。このスイッチ（34）の一方の
端子は電圧VREFに関連して充電用電流I0を供給する定電
流源（35）に接続され、他方の端子は基準電圧VLにかか
る電圧源（52）が反転入力端子に接続された新たなコン
パレータ（36）の非反転入力端子に接続されるととも
に、充放電時間外部設定用の外付けコンデンサ（37）、
外付け抵抗器（38）に端子（39）を介して接続されてい
る。
を決定するための時定数設定用の外付けコンデンサ（1
3）、外付け抵抗器（14）、（15）が端子（16）、（1
7）、（18）を介して接続されている。そして、この発
振回路（９）の出力信号である方形波信号OSC1とリセッ
ト信号OSC2はそれぞれ前記アンド回路（10）の第２の入
力端子とフリップフロップ回路（19）のリセット端子
に供給されている。このフリップフロップ回路（19）の
セット端子には主電流I1の一波形毎にピーク電流を監
視して過電流の保護を行うコンパレータ（20）（比較手
段）からインバータ（21）を介してセット信号FFが供
給され、その出力信号FFQは前記アンド回路（10）の第
３の入力端子に供給されている。さらに、このフリップ
フロップ回路（19）の反転出力信号FFはスイッチ（3
4）の開閉用信号として、このスイッチ（34）の開閉制
御端子に供給されている。このスイッチ（34）の一方の
端子は電圧VREFに関連して充電用電流I0を供給する定電
流源（35）に接続され、他方の端子は基準電圧VLにかか
る電圧源（52）が反転入力端子に接続された新たなコン
パレータ（36）の非反転入力端子に接続されるととも
に、充放電時間外部設定用の外付けコンデンサ（37）、
外付け抵抗器（38）に端子（39）を介して接続されてい
る。
この場合、上記外付けコンデンサ（37）等にかかる充
放電時間は、本実施例においては、上記主電流I1の一波
形毎にピーク電流を監視して過電流の保護を行うコンパ
レータ（20）が連続して５回反転した場合にコンデンサ
（37）の端子電圧VCが上記新たなコンパレータ（36）の
基準電圧VLを超えるように設定されている。なお、５回
に限らず、４回、10回、100回等、少なくても所定時間
（第２図時刻t13〜t18時間）内に２回連続してコンパレ
ータ（20）が反転したときに、言い換えれば、上記主電
流I1の大きさを表す電圧信号V1Sの値が所定時間内に少
なくとも２回連続して基準電圧VSを超えた際に、新たな
コンパレータ（36）の基準電圧VLを超えるように設定し
ておけばよい。そしてこの新たなコンパレータ（36）の
出力信号CMP3がIC電源・ON/OFF回路（33）を構成するラ
ッチ回路に供給されるように構成されている。
放電時間は、本実施例においては、上記主電流I1の一波
形毎にピーク電流を監視して過電流の保護を行うコンパ
レータ（20）が連続して５回反転した場合にコンデンサ
（37）の端子電圧VCが上記新たなコンパレータ（36）の
基準電圧VLを超えるように設定されている。なお、５回
に限らず、４回、10回、100回等、少なくても所定時間
（第２図時刻t13〜t18時間）内に２回連続してコンパレ
ータ（20）が反転したときに、言い換えれば、上記主電
流I1の大きさを表す電圧信号V1Sの値が所定時間内に少
なくとも２回連続して基準電圧VSを超えた際に、新たな
コンパレータ（36）の基準電圧VLを超えるように設定し
ておけばよい。そしてこの新たなコンパレータ（36）の
出力信号CMP3がIC電源・ON/OFF回路（33）を構成するラ
ッチ回路に供給されるように構成されている。
さらに、アンド回路（10）の出力信号OUT、すなわ
ち、PWM信号はそのドレインがトランス（22）の一端部
に接続されて主電流I1の断続制御を行う主スイッチング
素子としてのパワー MOS FET（以下、トランジスタと
いう）（25）のゲートに端子（11）を介して供給されて
いる。
ち、PWM信号はそのドレインがトランス（22）の一端部
に接続されて主電流I1の断続制御を行う主スイッチング
素子としてのパワー MOS FET（以下、トランジスタと
いう）（25）のゲートに端子（11）を介して供給されて
いる。
上記コンパレータ（20）の入力端子Ｖ−には電圧源
（51）から基準電圧VSが供給され、入力端子Ｖ＋には前
記主電流I1の大きさに比例する電圧信号V1Sが端子（2
3）を介して供給されている。この場合、電圧信号V1Sは
一端が接地された抵抗器（24）の他端側に現れ、この抵
抗器（24）には前記トランジスタ（25）のソースが接続
されて前記主電流I1が供給されている。
（51）から基準電圧VSが供給され、入力端子Ｖ＋には前
記主電流I1の大きさに比例する電圧信号V1Sが端子（2
3）を介して供給されている。この場合、電圧信号V1Sは
一端が接地された抵抗器（24）の他端側に現れ、この抵
抗器（24）には前記トランジスタ（25）のソースが接続
されて前記主電流I1が供給されている。
上記スイッチングトランス（22）の１次側端子（26）
側には、例えば、AC電源（図示せず）が整流された直流
電圧が供給され、このスイッチングトランス（22）の２
次側にはダイオード（27）とコンデンサ（28）とからな
る整流回路が接続されこの整流回路の出力端子（29）、
（30）には負荷抵抗器（31）が接続されている。
側には、例えば、AC電源（図示せず）が整流された直流
電圧が供給され、このスイッチングトランス（22）の２
次側にはダイオード（27）とコンデンサ（28）とからな
る整流回路が接続されこの整流回路の出力端子（29）、
（30）には負荷抵抗器（31）が接続されている。
次に、上記本発明スイッチング電源回路の一実施例の
動作について第２図の波形を参照して説明する。第２図
において、時刻t10〜t12間においては、第４図に示した
回路の時刻t0〜t2間における動作と同様の動作する。す
なわち、負荷抵抗器（31）の値が一定値に保持されてい
るときには、エラー電圧信号CMP1、出力信号OUTのパル
ス幅は一定値に保持され、主電流I1の波形の振幅も一定
値に保持されており、また、負荷抵抗器（31）の値が徐
徐に減少するときには、エラー電圧信号CMP1、出力信号
OUTのパルス幅が徐徐に増加し、主電流I1の波形の振幅
も徐徐に大きくなるように動作する。この場合、時刻t
12点以前においては、主電流I1の波形の振幅に対応する
電圧信号V1Sの振幅がコンパレータ（20）の基準電圧VS
よりも小さいのでコンパレータ（20）は反転することな
く、したがって、セット信号FFSには何の変化も生じな
い。この状態においては、当該スイッチング電源回路は
安定に連続動作を行うことができる。
動作について第２図の波形を参照して説明する。第２図
において、時刻t10〜t12間においては、第４図に示した
回路の時刻t0〜t2間における動作と同様の動作する。す
なわち、負荷抵抗器（31）の値が一定値に保持されてい
るときには、エラー電圧信号CMP1、出力信号OUTのパル
ス幅は一定値に保持され、主電流I1の波形の振幅も一定
値に保持されており、また、負荷抵抗器（31）の値が徐
徐に減少するときには、エラー電圧信号CMP1、出力信号
OUTのパルス幅が徐徐に増加し、主電流I1の波形の振幅
も徐徐に大きくなるように動作する。この場合、時刻t
12点以前においては、主電流I1の波形の振幅に対応する
電圧信号V1Sの振幅がコンパレータ（20）の基準電圧VS
よりも小さいのでコンパレータ（20）は反転することな
く、したがって、セット信号FFSには何の変化も生じな
い。この状態においては、当該スイッチング電源回路は
安定に連続動作を行うことができる。
次に、時刻t13点において、負荷抵抗器（31）の抵抗
値の減少を原因としてトランジスタ（25）に流れる主電
流I1の値にかかる電圧信号V1Sの値が基準電圧VSを超え
ると、セット信号FFがローレベルになるので、フリッ
プフロップ回路（19）はセットされ、このフリップフロ
ップ回路（19）の出力信号FFQがローレベルになるの
で、トランジスタ（25）はオフ状態になる。したがっ
て、電圧信号V1Sの値は再び基準電圧VSよりも小さい値
になり、セット信号FFはハイレベルになり、時刻t14
でリセット信号OSC2によってフリップフロップ回路（1
9）はリセットされ、出力信号FFQのレベルがハイレベル
にされることでトランジスタ（25）に再び主電流I1が流
れることになる。
値の減少を原因としてトランジスタ（25）に流れる主電
流I1の値にかかる電圧信号V1Sの値が基準電圧VSを超え
ると、セット信号FFがローレベルになるので、フリッ
プフロップ回路（19）はセットされ、このフリップフロ
ップ回路（19）の出力信号FFQがローレベルになるの
で、トランジスタ（25）はオフ状態になる。したがっ
て、電圧信号V1Sの値は再び基準電圧VSよりも小さい値
になり、セット信号FFはハイレベルになり、時刻t14
でリセット信号OSC2によってフリップフロップ回路（1
9）はリセットされ、出力信号FFQのレベルがハイレベル
にされることでトランジスタ（25）に再び主電流I1が流
れることになる。
一方、前記時刻t13点においては、上記フリップフロ
ップ回路（19）の出力信号FFがハイレベルになること
で、スイッチ（34）が閉じられ、定電流源（35）からの
充電電流I0がコンデンサ（37）に供給される。この場
合、第２図時刻t13〜時刻t14の間ではフリップフロップ
回路（19）の出力信号FFがハイレベルになっているの
で、コンデンサ（37）に連続して充電電流I0が供給され
その端子電圧VCは除除に増加することになる。そして、
次の時刻t14〜t15間においテはフリップフロップ回路
（19）の出力信号FFがローレベルの状態になっている
ので、上記スイッチ（34）が開いた状態になり、コンデ
ンサ（37）に蓄えられている電荷が抵抗器（38）を通じ
て放電され、これによって、コンデンサ（37）の端子電
圧VCは除除に減少する。この場合、コンデンサ（37）と
抵抗器（38）から決定される放電時定数は時刻t14〜t15
の時間では、放電作用が終了しないように設定してお
く。なお、第２図でハッチングで示す部分はコンデンサ
（37）の充電期間を示している。
ップ回路（19）の出力信号FFがハイレベルになること
で、スイッチ（34）が閉じられ、定電流源（35）からの
充電電流I0がコンデンサ（37）に供給される。この場
合、第２図時刻t13〜時刻t14の間ではフリップフロップ
回路（19）の出力信号FFがハイレベルになっているの
で、コンデンサ（37）に連続して充電電流I0が供給され
その端子電圧VCは除除に増加することになる。そして、
次の時刻t14〜t15間においテはフリップフロップ回路
（19）の出力信号FFがローレベルの状態になっている
ので、上記スイッチ（34）が開いた状態になり、コンデ
ンサ（37）に蓄えられている電荷が抵抗器（38）を通じ
て放電され、これによって、コンデンサ（37）の端子電
圧VCは除除に減少する。この場合、コンデンサ（37）と
抵抗器（38）から決定される放電時定数は時刻t14〜t15
の時間では、放電作用が終了しないように設定してお
く。なお、第２図でハッチングで示す部分はコンデンサ
（37）の充電期間を示している。
このようにして、時刻t13〜t17間におけるコンデンサ
（37）の端子電圧VCの波形（第２図参照）に示すよう
に、主電流I1の値にかかる電圧信号V1Sの値が基準電圧V
Sを連続して５回超えたとき、その時刻t17からコンデン
サ（37）が定電流源（35）から流れでる充電電流I0によ
ってさらに充電されて、その端子電圧VCが新たなコンパ
レータ（36）の基準電圧VLを超えたときに、コンパレー
タ（36）が反転し、その出力信号CMP3がハイレベルにさ
れることによって、上記IC電源・ON/OFF回路（33）がオ
フ状態にされ、電圧VREFの値が下がり、スイッチング電
源回路はその動作を停止し、トランジスタ（25）がオフ
状態にされる。すなわち、時刻t13〜t18間の時間内にコ
ンパレータ20が５回反転したときにスイッチング電源回
路はその状態を停止する。なお、この状態は上記したよ
うに、IC電源・ON/OFF回路（33）に備えられたラッチ回
路の作用下に、非安定電圧VCCが所定電圧以下の電圧値
にならないかぎり、例えば、一次側の電源がオフ状態に
ならないかぎり、保持されている。
（37）の端子電圧VCの波形（第２図参照）に示すよう
に、主電流I1の値にかかる電圧信号V1Sの値が基準電圧V
Sを連続して５回超えたとき、その時刻t17からコンデン
サ（37）が定電流源（35）から流れでる充電電流I0によ
ってさらに充電されて、その端子電圧VCが新たなコンパ
レータ（36）の基準電圧VLを超えたときに、コンパレー
タ（36）が反転し、その出力信号CMP3がハイレベルにさ
れることによって、上記IC電源・ON/OFF回路（33）がオ
フ状態にされ、電圧VREFの値が下がり、スイッチング電
源回路はその動作を停止し、トランジスタ（25）がオフ
状態にされる。すなわち、時刻t13〜t18間の時間内にコ
ンパレータ20が５回反転したときにスイッチング電源回
路はその状態を停止する。なお、この状態は上記したよ
うに、IC電源・ON/OFF回路（33）に備えられたラッチ回
路の作用下に、非安定電圧VCCが所定電圧以下の電圧値
にならないかぎり、例えば、一次側の電源がオフ状態に
ならないかぎり、保持されている。
このように上記実施例によれば、主スイッチング素子
であるトランジスタ（25）に流れる主電流I1のピーク電
流信号にかかる電圧信号V1Sの値が所定時間内に連続し
て５回コンパレータ（20）の基準電圧VS以上の値になっ
た際に、当該スイッチング電源回路の動作を停止するよ
うにされているので、電流制限動作状態での連続動作を
一定時間（時刻t13〜t18間の時間）で終了させることが
でき、間欠的ながらも連続通電の状態にあるトランジス
タ（25）等回路部品のディレーテングに余裕がもたせら
れ、しかも、スイッチング電源自体の蓄熱効果による電
源回路部品の劣化、電源ケース等モールド部品の変形等
が発生することがなくなるという効果を奏する。また温
度ヒューズ等も不必要になる。したがって、当該スイッ
チング電源回路の保護およびこのスイッチング電源回路
に関連して駆動される負荷回路を保護することのできる
という利点も得られる。
であるトランジスタ（25）に流れる主電流I1のピーク電
流信号にかかる電圧信号V1Sの値が所定時間内に連続し
て５回コンパレータ（20）の基準電圧VS以上の値になっ
た際に、当該スイッチング電源回路の動作を停止するよ
うにされているので、電流制限動作状態での連続動作を
一定時間（時刻t13〜t18間の時間）で終了させることが
でき、間欠的ながらも連続通電の状態にあるトランジス
タ（25）等回路部品のディレーテングに余裕がもたせら
れ、しかも、スイッチング電源自体の蓄熱効果による電
源回路部品の劣化、電源ケース等モールド部品の変形等
が発生することがなくなるという効果を奏する。また温
度ヒューズ等も不必要になる。したがって、当該スイッ
チング電源回路の保護およびこのスイッチング電源回路
に関連して駆動される負荷回路を保護することのできる
という利点も得られる。
結局、トランス（22）、トランジスタ（25）等の発熱
に起因する電源用回路部品の信頼性の低下を比較的防止
でき、過電流保護回路作用を達成することができる優れ
たスイッチング電源回路が得られることになる。
に起因する電源用回路部品の信頼性の低下を比較的防止
でき、過電流保護回路作用を達成することができる優れ
たスイッチング電源回路が得られることになる。
第３図は本発明スイッチング電源回路の他の実施例の
構成を示すものである。この回路においては、さらに新
たなコンパレータ（40）をコンデンサ（37）の端子電圧
VCを入力するように設け、その基準電圧VLSを供給する
電圧源（53）の電圧を、例えば、第２図時刻t15点にお
けるコンデンサVCの端子電圧VC1と０ボルト間の電圧に
選択し、かつ上記IC電源・ON/OFF回路（33）に備えられ
たラッチ回路がこの出力信号CMP4でそのラッチ状態を解
除するように構成することにより（そのIC電源・ON/OFF
回路の符号は（54）とする）、時刻t18点以降でコンデ
ンサ（37）の端子電圧VCが上記基準電圧VLSより下がっ
たときに再び当該スイッチング電源回路を動作するよう
にすることもできる。
構成を示すものである。この回路においては、さらに新
たなコンパレータ（40）をコンデンサ（37）の端子電圧
VCを入力するように設け、その基準電圧VLSを供給する
電圧源（53）の電圧を、例えば、第２図時刻t15点にお
けるコンデンサVCの端子電圧VC1と０ボルト間の電圧に
選択し、かつ上記IC電源・ON/OFF回路（33）に備えられ
たラッチ回路がこの出力信号CMP4でそのラッチ状態を解
除するように構成することにより（そのIC電源・ON/OFF
回路の符号は（54）とする）、時刻t18点以降でコンデ
ンサ（37）の端子電圧VCが上記基準電圧VLSより下がっ
たときに再び当該スイッチング電源回路を動作するよう
にすることもできる。
なお、上記した第１図および第３図に示した例はいず
れも主電流波形の一波形毎にピーク電流を制限するカレ
ントリミッタ方式を採用したものであるが、それらの回
路からカレントリミッタ方式に関連する部分は省略し
て、コンデンサ（37）の充放電に関連する時限保護機能
のみによって当該スイッチング電源回路を構成してもよ
い。
れも主電流波形の一波形毎にピーク電流を制限するカレ
ントリミッタ方式を採用したものであるが、それらの回
路からカレントリミッタ方式に関連する部分は省略し
て、コンデンサ（37）の充放電に関連する時限保護機能
のみによって当該スイッチング電源回路を構成してもよ
い。
なお、本発明は上記の実施例に限らず本発明の要旨を
逸脱することなく種々の構成をとり得ることはもちろん
である。
逸脱することなく種々の構成をとり得ることはもちろん
である。
［発明の効果］ 以上のように、本発明によれば、主スイッチング素子
に流れる電流の大きさを表す電流信号の値が所定時間内
に少なくとも２回連続して所定の基準電圧以上の値にな
った際に、当該スイッチング電源回路の動作を停止し、
非安定電圧が所定電圧以下の電圧値にならないかぎりこ
の状態を保持するようにしているので、当該スイッチン
グ電源回路の保護およびこのスイッチング電源回路に関
連して駆動される負荷回路等を保護することができると
いう効果を奏する。
に流れる電流の大きさを表す電流信号の値が所定時間内
に少なくとも２回連続して所定の基準電圧以上の値にな
った際に、当該スイッチング電源回路の動作を停止し、
非安定電圧が所定電圧以下の電圧値にならないかぎりこ
の状態を保持するようにしているので、当該スイッチン
グ電源回路の保護およびこのスイッチング電源回路に関
連して駆動される負荷回路等を保護することができると
いう効果を奏する。
第１図は本発明によるスイッチング電源回路の一実施例
の構成を示す回路図、第２図はその動作を説明する波形
図、第３図は本発明によるスイッチング電源回路の他の
実施例の構成を示す回路図、第４図は従来のスイッチン
グ電源回路の回路図、第５図はその動作を説明する波形
図、第６図は第４図に示す回路の電流電圧特性図であ
る。 （20）はコンパレータ、（37）はコンデンサ、（40）は
コンパレータである。
の構成を示す回路図、第２図はその動作を説明する波形
図、第３図は本発明によるスイッチング電源回路の他の
実施例の構成を示す回路図、第４図は従来のスイッチン
グ電源回路の回路図、第５図はその動作を説明する波形
図、第６図は第４図に示す回路の電流電圧特性図であ
る。 （20）はコンパレータ、（37）はコンデンサ、（40）は
コンパレータである。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 7/48
Claims (1)
- 【請求項１】非安定電圧が供給され、スイッチング電源
回路の内部回路部品に電源電圧を出力するとともに、該
電源電圧をオン／オフし、該電源電圧をオフにしたと
き、前記非安定電圧が所定電圧以下の電圧値になるまで
該電源電圧のオフ状態を保持する電源・オン／オフ手段
と、 主スイッチング素子に流れる電流の大きさを表す信号が
供給されるとともに、該信号の値が基準電圧以上の値に
なった場合に出力が反転する比較手段と、 上記比較手段の出力状態に応じて充放電制御されるコン
デンサとを有し、 上記信号の値が所定時間内に少なくとも２回連続して上
記比較手段の基準電圧以上の値になった際に、上記コン
デンサの充放電時間に関連して上記電源・オン／オフ手
段に上記電源電圧をオフにさせるようにしたことを特徴
とするスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144892A JP3038800B2 (ja) | 1990-06-01 | 1990-06-01 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2144892A JP3038800B2 (ja) | 1990-06-01 | 1990-06-01 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438170A JPH0438170A (ja) | 1992-02-07 |
| JP3038800B2 true JP3038800B2 (ja) | 2000-05-08 |
Family
ID=15372775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2144892A Expired - Fee Related JP3038800B2 (ja) | 1990-06-01 | 1990-06-01 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038800B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4601444B2 (ja) * | 2005-02-09 | 2010-12-22 | 阪神エレクトリック株式会社 | スイッチング電源回路保護装置およびスイッチング電源回路保護方法 |
| JP4702529B2 (ja) * | 2005-05-31 | 2011-06-15 | ミツミ電機株式会社 | Ｄｃ／ｄｃコンバータ |
| JP5360992B2 (ja) * | 2009-10-05 | 2013-12-04 | 新電元工業株式会社 | スイッチング電源の制御回路 |
| JP2015104305A (ja) | 2013-11-28 | 2015-06-04 | 株式会社デンソー | スイッチング電源装置および電子制御装置 |
-
1990
- 1990-06-01 JP JP2144892A patent/JP3038800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438170A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1278339C (en) | Inductor current control circuit | |
| JP3694726B2 (ja) | 安定化電源コンバータの一次側コントローラ | |
| US4494064A (en) | Direct current inrush limiting circuit | |
| US7071667B2 (en) | DC—DC converter | |
| US6493245B1 (en) | Inrush current control for AC to DC converters | |
| JPH0313827B2 (ja) | ||
| JPH11234892A (ja) | スイッチング電源装置の過電流保護回路 | |
| JP2000253650A (ja) | スイッチング電源装置 | |
| AU696737B2 (en) | High efficiency voltage converter and regulator circuit | |
| JP3038800B2 (ja) | スイッチング電源回路 | |
| JPS6126302B2 (ja) | ||
| RU2180464C2 (ru) | Источник питания с защитой от перегрузок | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPS6387173A (ja) | 電源装置 | |
| JPH0226235Y2 (ja) | ||
| JP3257093B2 (ja) | パルス幅制御インバータ回路 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JP2513741Y2 (ja) | スイッチング電源の過電流検出回路 | |
| JP2825874B2 (ja) | 電源装置のバッテリー充放電回路 | |
| JP2878029B2 (ja) | スイッチング電源装置 | |
| JPH03273864A (ja) | 電源回路 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JP2802810B2 (ja) | 電源装置の過電流保護方法及び過電流保護回路 | |
| CA2061228C (en) | Ringing choke converter | |
| JP3177979B2 (ja) | ３端子レギュレータの直列運転立上回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |