JPH03273864A

JPH03273864A - 電源回路

Info

Publication number: JPH03273864A
Application number: JP6958990A
Authority: JP
Inventors: Hisahiro Kamata; 久浩鎌田
Original assignee: Tohoku Ricoh Co Ltd
Current assignee: Tohoku Ricoh Co Ltd
Priority date: 1990-03-22
Filing date: 1990-03-22
Publication date: 1991-12-05
Anticipated expiration: 2010-01-11
Also published as: JPH072010B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、ＯＡ機器などに用いて好適な電源回路に係り
、特に、複数の電源電圧を発生するようにしたスイッチ
ングレギュレータ方式による電源回路に関する。

［従来の技術］電源電圧の安定化を図るためには、電源回路としてスイ
ッチングレギュレータ方式によるものが知られている。

これは、トランスの一次巻線の電流をスイッチ手段によ
ってオン、オフし、二次巻線にこのスイッチ手段を駆動
するスイッチングパルスのパルス幅に応じた大きさの電
圧を誘起させ、この誘起電圧を整流・平滑して直流電源
電圧を得るようにしたものである。

ところで、かかる電源回路においては、使用機器の大型
化、大規模化によって電源電圧の供給を必要とする装置
の増加などにより、多出力化、高出力化、高精度化が図
られてきているが、出力負荷変動などに対する仕様が厳
しい機器に用いられるこの種の電源回路に対しては、各
出力毎に制御系を設ける必要がある。出力を安定化する
ための制御方法としては、従来、三端子レギュレータや
チョッパーを用いる方法などが知られているが、負荷が
大きいときには、電力損失が大きくなるという問題があ
った。

これに対し、−各出力を別々のスイツチンクグレギュレ
ータを用いて発生させるマスタースレーブ方式といわれ
る電源回路が知られており、各トランスの一次巻線に流
れる電流をオン、オフするスイッチング周波数を同期さ
せている。

第４図はかかる従来の電源回路の一例を示す構成図であ
る。

同図において、入力端子１，２間（但し、入力端子２側
は接地線に接続されている）に直流電圧ｖ０が印加され
ると、抵抗３，４による入力直流電圧Ｖ。の分圧電圧に
よってコンデンサ５で充電が開始される。このコンデン
サ５の充電電圧は電源電圧ＶＣＣとしてＩＣ（集積回路
）化されたスイッチングレギュレータ制御回路６ａ、６
ｂに印加される。コンデンサ５の充電が進み、電源電圧
ｖｏｃが所定の値以上となると、スイッチングレギュレ
ータ制御回路６ａ、６ｂは作動開始してスイッチングパ
ルスを出力する。スイッチングレギュレータ制御回路６
ａからのスイッチングパルスはＦＥＴ９ａのゲートに供
給される。また、このＦＥＴ９ａのドレインにはトラン
ス１２ａの一次巻線１３ａを介して入力端子１，２から
入力直流電圧■。が印加されており、ＦＥＴ９　ａのソ
ースは、スイッチングレギュレータ制御回路６ａの接地
端子ＧＮＤとともに、入力端子２に接続されている。ス
イッチングレギュレータ制御回路６ｂからのスイッチン
グパルスはＦＥＴ９ｂのゲートに供給される。

このＦＥＴ９　ｂのドレインにはトランス１２ｂの一次
巻線１３ｂを介して入力端子１から入力直流電圧■。が
印加され、ＦＥＴ９ｂのソースは、スイッチングレギュ
レータ制御回路６ｂの接地端子ＧＮＤとともに、入力端
子２に接続されている。

ＦＥＴ９　ａはスイッチングレギュレータ制御回路６ａ
からのスイッチングパルスによってオン。

オフする。トランス１２ａの一次巻線１３ａには、Ｆ　
Ｅ　Ｔ　９　ａがオンのとき、電流が流れ、ＦＥＴ９ａ
がオフのとき、電流が流れない。この一次巻線１３ａに
電流が流れると、トランス１２ａでエネルギーが蓄積さ
れ、ＦＥＴ９　ａによって一次巻線１３ａで電流が遮断
されると、蓄積されたエネルギーによって一次巻線１３
ａからリセット回路１５ａに電流が流れ、これによって
トランス１２ａのリセットがなされる。次に、ＦＥＴ９
　ａがオンして一次巻線１３ａに電流が流れると、トラ
ンス１２ａにエネルギーが蓄積される。二次巻線１４ａ
の誘起電圧は整流・平滑回路１９ａで整流・平滑され、
コンデンサ２０ａでリップル電圧が抑圧されて出力端子
２２ａ、２３ａから電圧■□として出力される。

トランス１２ｂにおいても同様であり、ＦＥＴ９ｂがオ
ン、オフすることにより、二次巻線１４ｂに蓄積された
エネルギー量に応じた振幅の電圧が誘起され、整流・平
滑回路１９ｂで整流・平滑された後、コンデンサ２０ｂ
でリップル電圧が抑圧されて出力端子２２ｂ、２３ｂか
ら電圧Ｖ２として出力される。

トランス１２ａに蓄積されるエネルギー量はスイッチン
グレギュレータ制御回路６ａから出力されるスイッチン
グパルスのパルス幅に応じたものであり、したがって、
出力端子２２ａ、２３ａ間に得られる出力電圧Ｖ工の値
はこのスイッチングパルスのパルス幅に応じたものであ
る。同様にして、出力端子２２ｂ、２３ｂ間に得られる
出力電圧ｖ２の値もスイッチングレギュレータ制御回路
６ｂから出力されるスイッチングパルスのパルス幅に応
じたものである。

なお、スイッチングレギュレータ制御回路６ａ。

６ｂの端子Ｆには同一の制御電圧が設定されており、こ
れにより、これから出力されるスイッチングパルスの周
波数は同期している。

トランス１２ａの補助巻線１６にも、上記と同様にして
、電圧が誘起される。この電圧は整流・平滑回路１７で
整流・平滑され、コンデンサ５でさらに充電させる。こ
れにより、スイッチングパルス発生回路６ａ、６ｂは、
その電源電圧がさらに高まることにより、安定な作動状
態となる。

なお、リセット回路１５ａ、１５ｂは、夫々トランス１
２ａ、１２ｂが飽和しないようにリセットするものであ
るが、また、ＦＥＴ９　ａ、９ｂがオンするときに生ず
るスパイクノイズを吸収する。

［発明が解決しようとする課題］ところで、上記従来技術において、次のような問題があ
る。

まず、第１に、２つのスイッチングレギュレータ制御回
路６ａ、６ｂは、同じコンデンサ５の充電電圧が電源電
圧ＶＣＣとして印加されるため、入力直流電圧ｖ０が印
加される起動時においては、これらスイッチングレギュ
レータ制御回路６ａ。

６ｂを起動するための抵抗３，４やコンデンサ５からな
る起動回路に大きな負担がかかり、大きな電流ｉを流さ
なければならない。

第２に、起動時においては、出力端子２２ａ。

２３ａ接続された負荷と出力端子２２ｂ、２３ｂに接続
された負荷とに同時に電源電圧が印加されるから、入力
突入電流が過大となり、装置に及ぼす影響が大となる上
、メインのトランジスタや他の半導体素子などの負担も
大きくなるし、また、これら素子の寿命も短かくなる。

第３に、第４図に図示していないが、スイッチングレギ
ュレータ制御回路６ａ、６ｂには過電流保護回路が設け
られており、トランス１２ａの一次巻線１３ａやトラン
ス１２ａの一次巻線１３ｂに過大電流が流れると、これ
らスイッチングレギュレータ制御回路６ａ、６ｂが作動
停止する。これら過電流保護回路は、スイッチングレギ
ュレータ制御回路６ａ、６ｂの電源電圧ＶＣＣが低下す
ると、保護機能が解除しくすなわち、復帰し）、スイッ
チングレギュレータ制御回路６ａ、６ｂは作動可能状態
となる。

そこで、いま、スイッチングレギュレータ制御回路６ａ
が、その過電流保護回路の作動により、作動停止してス
イッチングパルスを出力しなくなると、補助巻線１６か
ら電圧が誘起されなくなる。

このために、コンデンサ５はスイッチングレギュレータ
６ｂの方に放電し、コンデンサ５の充電電圧が低下して
スイッチングレギュレータ６ｂもオフしてしまう。一方
、コンデンサ５の充電電圧が低下すると、スイッチング
レギュレータ６ａの過電流保護回路が復帰し、電流ｉに
よるコンデンサ５の再充電とともにスイッチングレギュ
レータ６ａ。

６ｂが作動開始する。しかし、再びスイッチングレギュ
レータ制御回路６ａの過電流保護回路が作動し、同じ動
作を繰り返す。

これにより、スイッチングレギュレータ制御回路６ａ、
６ｂは作動、作動停止を繰り返すことになり、出力端子
２２ａ、２３ａに接続された負荷や出力端子２２ｂ、２
３ｂに接続された負荷は、電源のオン、オフが繰り返さ
れて、誤動作を行なってしまうし、電源のオン毎に過大
な入力突入電源があってトランジスタなどの素子を破損
してしまうおそれもある。

本発明の目的は、かかる問題点を解消し、起動時の起動
回路の負担や入力突入電流を低減し、かつ過電流保護回
路の作動時での誤動作を防止することができるようにし
た電源回路を提供することにある。

［課題を解決するための手段］上記目的を達成するために、本発明は、第１のスイッチ
ングレギュレータ制御回路の電源電圧に起動回路をなす
コンデンサの充電電圧を用い、また、第２のスイッチン
グレギュレータ制御回路の電源電圧に補助巻線で誘起さ
れて整流・平滑回路で整流・平滑された電圧を用い、さ
らに、アノードを該整流・平滑回路側として該整流・平
滑回路と該コンデンサとの間にダイオードを設ける。

［作用］入力直流電圧が印加されてコンデンサが充電を開始し、
この充電電圧が所定値以上となると、まず、第１のスイ
ッチングレギュレータ制御回路が作動開始する。これに
より、補助巻線で電圧が誘起され始めるが、この誘起電
圧によって上記整流・平滑回路が電圧を出力し始めると
、第２のスイッチングレギュレータ制御回路が作動開始
する。この整流・平滑回路の出力電圧は、また、ダイオ
ードを介してコンデンサを充電し、その充電電圧を高め
る。これにより、第１．第２のスイッチングレギュレー
タ制御回路は、それらの電源電圧が充分高くなって、安
定して作動する。

ダイオードは、起動時、コンデンサの充電電圧が第２の
スイッチングレギュレータ制御回路の電源端子にかから
ないようにしている。したがって、第１、第２のスイッ
チングレギュレータ制御回路の作動開始タイミングが上
記のようにずらされ、起動回路が必要とする起動電源や
入力突入電流を低減できる。

また、第１のスイッチングレギュレータ制御回路の過電
流保護回路が作動すると、第２のスイッチングレギュレ
ータ制御回路も作動停止するが、ダイオードによってコ
ンデンサの放電が阻止され、第１のスイッチングレギュ
レータ制御回路は、電源電圧が保持されているから、過
電流保護回路が復帰せず、作動停止状態が続く。

第２のスイッチングレギュレータ制御回路の過電流保護
回路が作動した場合には、整流・平滑回路の出力電圧に
は影響がないから、第２のスイッチングレギュレータ制
御回路が作動停止状態を続ける。

［実施例］以下、本発明の実施例を図面によって説明する。

第１図は本発明による電源回路の一実施例を示す構成図
であって、１，２は入力端子、３，４は抵抗、５はコン
デンサ、６ａ、６ｂはスイッチングレギュレータ制御回
路、７ａ、７ｂは遅延回路、８ａ、８ｂはゲート制限回
路、９ａ、９ｂはＦＥＴ（電界効果トランジスタ）、１
０ａ、１０ｂは緩衝回路、ｌｌａ、ｌｌｂは過電流検出
回路、１２ａ。

１２ｂはトランス、１３ａ、１３ｂは一次巻線、１４ａ
、１４ｂは二次巻線、１５ａ、１５ｂはリセット回路、
１６は補助巻線、１７は整流・平滑回路、１８はダイオ
ード、１９ａ、１９ｂは整流・平滑回路、２０ａ、２０
ｂはコンデンサ、２１ａ。

２１ｂは定電圧回路、２２ａ、２２ｂ、２３ａ。

２３ｂは出力端子である。

同図において、入力端子１，２間（但し、入力端子２側
は接地線に接続されている。）に直流電圧Ｖ。が印加さ
れると、抵抗３，４による入力直流電圧ｖ０の分圧電圧
によってコンデンサ５で充電が開始される。このコンデ
ンサ５の充電電圧は遅延回路７ａでその立上りが遅延さ
れ、電源電圧Ｖ（、ＣとしてＩＣ（集積回路）化された
スイッチングレギュレータ制御回路６ａに印加される。

コンデンサ５の充電が進み、電源電圧■。。が所定の値
以上になると、スイッチングレギュレータ制御回路６ａ
は作動開始し、出力端子○ＵＴからスイッチングパルス
を出力する。このスイッチングパルスはゲート制限回路
８ａを介してＦＥＴ９　ａのゲートに供給される。また
、このＦＥＴ９ａのドレインにはトランス１２ａの一次
巻線１３ａを介して入力端子１，２から入力直流電圧ｖ
０が印加されており、ＦＥＴ９　ａのソースはスイッチ
ングレギュレータ制御回路６ａの接地端子ＧＮＤに接続
されている。

ＦＥＴ９　ａはスイッチングレギュレータ制御回路６ａ
からのスイッチングパルスによってオン、オフする。こ
れにより、トランジスタ１２の一次巻線１３ａでは電流
がオン、オフし、第４図に示した従来技術と同様に、出
力端子２２ａ、２３ａ間に直流電圧Ｖ□が得られる。

トランス１２ａの補助巻線１６にも、上記と同様にして
、電圧が誘起される。この電圧は整流・平滑回路１７で
整流・平滑され、ダイオード］８を介してコンデンサ５
でさらに充電させる。これにより、スイッチングパルス
発生回路６ａは、その電源電圧がさらに高まることによ
り、安定な作動状態となる。また、整流・平滑回路１７
の出力電圧は、遅延回路７ｂで遅延された後、電源電圧
ＶＣＣとしてＩＣ化されたスイッチングレギュレータ制
御回路６ｂに印加される。

スイッチングレギュレータ制御回路６ｂは、電源電圧ｖ
０゜が立ち上がって所定の値以上になると、作動を開始
してスイッチングパルスを出力端子ＯＵＴから出力し、
ゲート制限回路８ｂを介してＦＥＴ９　ｂのゲートに供
給する。このＦＥＴ９ｂのドレインにはトランス１２ｂ
の一次巻線１３ｂを介して入力端子１から入力直流電圧
Ｖ。が印加され、ＦＥＴ９　ｂのソースはスイッチング
レギュレータ制御回路６ｂの接地端子ＧＮＤに接続され
ている。これにより、ＦＥＴ９ｂはスイッチングレギュ
レータ制御回路６ｂからのスイッチングパルスに応じて
オン、オフする。そこで、第４図に示した従来技術と同
様に、出力端子２２ｂ、２３ｂから電圧ｖ２が出力され
る。

トランス１２ａに蓄積されるエネルギー量はスイッチン
グレギュレータ制御回路６ａから出力されるスイッチン
グパルスのパルス幅に応じたものであり、したがって、
出力端子２２ａ、２３ａ間に得られる出力電圧Ｖ、の値
はこのスイッチングパルスのパルス幅に応じたものであ
る。同様にして、出力端子２２ｂ、２３ｂ間に得られる
出力電圧ｖ２の値もスイッチングレギュレータ制御回路
６ｂから出力されるスイッチングパルスのパルス幅に応
じたものである。

定電圧回路２１ａは整流・平滑回路１９ａの出力電圧と
予め設定された基準電圧とを振幅比較し、これらの差電
圧を生成する。この差電圧はスイッチングレギュレータ
制御回路６ａの端子ＦＢに供給される。このスイッチン
グレギュレータ制御回路６ａはこの差電圧に応じてスイ
ッチングパルスのパルス幅を変化させる。これにより、
高力端子２２ａ、２３ａ間に得られる出力電圧■、は所
定の一定値に保持される。同様にして、スイッチングレ
ギュレータ制御回路６ｂは定電圧回路２１ｂから差電圧
が端子ＦＢに供給され、この差電圧に応じてスイッチン
グパルスのパルス幅を変化させる。これにより、出力端
子２２ｂ、２３ｂ間に得られる出力電圧■２は所定の一
定値に保持される。

過電流検出回路１１ａはＦＥＴ９ａに流れる電流の大き
さを検出している。いま、出力端子２２ａ。

２３ａ間に接触される図示しない負荷が異常となってト
ランス１２ａの一次巻線１３ａ、ＦＥＴ９ａに過電流が
流れると、過電流検出回路１１ａは過電流検出信号を出
力してスイッチングレギュレータ制御回路６ａの端子○
ＣＰに供給する。スイッチングレギュレータ制御回路６
ａは過電流保護回路を有しており、過電流検出信号が供
給されると、スイッチングパルスのパルス幅を充分狭く
し、あるいはスイッチングパルスの発生を停止する。こ
れにより、出力端子２２ａ、２３ａ間に得られる出力電
圧Ｖ□はほとんど零もしくは零に等しくなる。また、整
流・平滑回路１７の出力電圧もほとんど零もしくは零と
なるので、スイッチングレギュレータ制御回路６ｂは作
動を停止する。したがって、出力端子２２ｂ、２３ｂ間
に得られる出力電圧■２は零となる。

これにより、出力端子２２ａ、２３ａ間に接続された負
荷と出力端子２２ｂ、２３ｂ間に接続された負荷への電
源電圧の供給を同時に禁止することができる。

また、過電流検出回路１１ｂはＦＥＴ９ｂに流れる電流
を検出している。出力端子２２ｂ、２３ｂ間に接続され
ている負荷が異常となってトランス１２ｂの一次巻線１
３ｂ、ＦＥＴ９ｂに流れる電流が過電流となると、過電
流検出回路１１ｂはこれを検出して過電流検出信号をス
イッチングレギュレータ制御回路６ｂの端子○ＣＰに送
る。スイッチングレギュレータ制御回路６ｂは過電流保
護回路を有しており、過電流検出電流が供給されること
により、スイッチングパルスのパルス幅を充分狭くし、
あるいはスイッチパルスの発生を停止する。したがって
、出力端子２２ｂ、２３ｂから負荷へ電圧Ｖ２が供給さ
れなくなる。但し、この場合には、スイッチングレギュ
レータ制御回路６ａは正常に作動しており、出力端子２
２ａ、２３ａ間に接続されている負荷に所定値の電圧ｖ
１が電源電圧として供給されている。

以上のように、入力端子１，２に入力直流電圧■ｏが入
力される起動時には、スイッチングレギュレータ制御回
路６ａが作動開始した後、スイッチングレギュレータ制
御回路６ｂが作動開始する。

これにより、出力端子２２ａ、２３ａに接続されている
負荷に電源電圧ｖ１が印加された後、出力端子２２ｂ、
２３ｂに接続されている負荷に電源電圧ｖ２が印加され
ることになり、これら負荷に同時に電源電圧が印加され
ることはない。このために、起動時の入力突入電流が過
大になることがない。

このようにスイッチングレギュレータ制御回路６ａ、６
ｂの作動開始タイミングをずらすことができるようにす
るために、ダイオード１８が機能を発揮している。すな
わち、入力端子１，２からの入力直流電圧ｖ０の入力と
ともにコンデンサ５が充電されるのであるが、その充電
電圧によってダイオード１８が逆バイアスされ、スイッ
チングレギュレータ制御回路６ｂには電源電圧Ｖ。Ｃが
印加されない。スイッチングレギュレータ制御回路６ａ
が作動し、整流・平滑回路１７の出方電圧が充分立ち上
がってからでないと、スイッチングレギュレータ制御回
路６ｂは作動しない。

また、抵抗３に流れる電流１が充分大きくなくてコンデ
ンサ５の充電電圧の変化が遅く、かかる充電のままでは
、スイッチングレギュレータ制御回路６ａが作動開始し
ても、その電源電圧ＶＣＣの上昇速度が遅くて不安定状
態が続くような場合でも、−旦スイツチングレギュレー
タ制御回路６ａが作動開始すると、整流・平滑回路１７
から電圧が出力されてダイオード１８がオンし、整流・
平滑回路１７からダイオード１８を介して供給される電
流によってコンデンサ５が急激に充分大きな電圧まで充
電される。したがって、抵抗３での電力消費を低減でき
て、しかも、起動後直ちにスイッチングレギュレータ制
御回路６ａの作動の安定化を図ることができる。

さらに、スイッチングレギュレータ制御回路６ａが、過
電流保護回路の作動により、作動を停止すると、整流・
平滑回路１７から電圧が出力されなくなり、コンデンサ
５の充電電圧によってダイオード１８が逆バイアスされ
、スイッチングレギュレータ制御回路６ｂも作動停止す
る。したがって、このダイオード１８の作用により、コ
ンデンサ５はスイッチングレギュレータ制御回路６ｂの
放電が禁止される。このため、スイッチングレギュレー
タ制御回路６ａには高電源電圧ＶＣＣが印加され続け、
スイッチングレギュレータ制御回路６ａの過電流保護回
路は作動し続ける。これが作動している限り、スイッチ
ングレギュレータ制御回路６ｂは作動停止し続ける。ス
イッチングレギュレータ制御回路６ａ、６ｂの過電流保
護回路は電源電圧■６゜が低下すると復帰し、このため
に、スイッチングレギュレータ制御回路６ａ、６ｂを作
動可能状態に復帰させるためには、−旦入力直流電圧■
ｏの供給を停止させればよい。

ところで、ダイオード１８がなければ、スイッチングレ
ギュレータ制御回路６ａの過電流保護回路が作動したと
き、次のような誤動作が生ずる。

すなわち、この過電流保護回路が作動すると、整流・平
滑回路１７から電圧が出力されなくなるがら、この瞬間
スイッチングレギュレータ制御回路６ｂは作動停止する
が、コンデンサ５の充電電圧によって電源電圧ｖ０゜が
上昇し、再び作動開始する。しかし、スイッチングレギ
ュレータ制御回路６ｂは、作動開始により、コンデンサ
５に蓄積されている電力を消費するために、コンデンサ
５の充電電圧が低下する。これにより、スイッチングレ
ギュレータ制御回路６ａでは、電源電圧ｖｃｃが低下す
ることにより、過電流保護回路が復帰する。

しかし、コンデンサ５はその後充電され、充電電圧が充
分高くなると、スイッチングレギュレータ制御回路６ａ
が作動開始して整流・平滑回路１７から電圧が出力され
る。これとともに、過電流検出回路１１ａが一次巻線１
３ａ、ＦＥＴ９ａの過電流を検出し、スイッチングレギ
ュレータ制御回路６ａは、その過電流保護回路が作動し
て、作動停止する。このようにして、スイッチングレギ
ュレータ制御回路６ａ、６ｂは作動、作動停止を繰り返
すことになる。ダイオード１８は、コンデンサ５の充電
電圧がスイッチングレギュレータ制御回路６ｂに印加さ
れないようにして、かかる誤動作を防止しているのであ
る。

遅延回路７ａ、７ｂは出力端子２２ａ、２３ａでの出力
電圧ｖ１と出力端子２２ｂ、２３ｂでの出力電圧ｖ２と
の発生タイミングやこれら発生タイミングの時間差をも
たらせるために用いられる。

第２図はこれら出力電圧ｖｉ、ｖ２の発生タイミングを
示すものであって、１．は入力直流電圧■。の投入時点
、ｔ□は出力電圧Ｖ□の発生開始時点、ｔ２は出力電圧
ｖ２の発生開始時点を夫々示している。

そして、１．−１１間はコンデンサ５の充電時間と遅延
回路７ａの遅延時間とで決まり、ｔ、〜ｔ２間の時間差
Δｔは遅延回路７ｂの遅延時間で決まる。

第３図は第１図における遅延回路７ａ、７ｂの具体的な
一例を示す回路図であって、２４は電源端子、２５〜２
８は抵抗、２９はコンデンサ、３０はツェナーダイオー
ド、３１はトランジスタ、３２は接地端子、３３は出力
端子である。

同図において、電源端子２４には第１図のコンデンサ５
の充電電圧（遅延回路７ａの場合）もしくは整流・平滑
回路１７の出力電圧が印加され、接地端子３２は第１図
におけるスイッチングレギュレータ制御回路６ａまたは
６ｂの端子ＧＮＤに接続され、出力端子３３は同じくス
イッチングレギュレータ制御回路６ａまたは６ｂの電源
端子νＣＣに接続される。

電源端子２４に電圧Ｖ、が印加されると、この印加電圧
Ｖ、の抵抗２５，２７による分圧電圧によってコンデン
サ２９が充電される。このコンデンサ２９の充電電圧が
ツェナーダイオード３０のツェナー電圧ｖ２に達するま
ではツェナーダイオード３０はオフしており、トランジ
スタ３１もオフしている。このために、出力端子３３の
電位は接地端子３２の電位に等しい。

コンデンサ２９の充電電圧がツェナー電圧７２以上とな
ると、ツェナーダイオード３０がオンし、コンデンサ２
９の充電電圧がトランジスタ３１のベースに印加され、
トランジスタ３１がオンする。

これにより、電源端子２４の印加電圧Ｖｓが抵抗２６．
２８によって分圧されて出力端子３３から出力される。

以上のように、出力端子３３からは、電源端子２４への
電圧ｖ８の印加時点よりも、コンデンサ２９でのツェナ
ー電圧ｖ２までの充電時間だけ遅れて電圧が出力される
。この遅延時間は抵抗２５゜２７の抵抗値およびコンデ
ンサ２９の容量値に応じて任意に設定できる。

この実施例をプリンタに用いた場合、出力電圧Ｖ工をデ
ィジタル回路など制御系の電源電圧とし、出力電圧ｖ２
をモータやサーマルヘッドなどの電源電圧とすることが
できる。これによると、制御系が異常であるときには、
制御系とともにモータやサーマルヘッドなどの電源が同
時に切られ、また、モータやサーマルヘッドなどが異常
であるときには、これらの電源が切られ、プリンタの不
慮な事故を防止できる。また、制御系の電源電圧が安定
化した後、モータやサーマルヘッドなどに電源電圧が印
加されるので、電源投入時でも制御系が正しく作用して
、モータやサーマルヘッドなどが誤動作することはない
。

なお、第１図において、ＦＥＴ９　ａ、９ｂに夫々並列
に接続される緩衝回路１０ａ、１０ｂは、ＦＥＴ９ａ、
９ｂのオンからオフへの切換え時に発生するスパイクノ
イズを吸収する。また、ゲート制御回路８ａ、８ｂは、
夫々ＦＥＴ９ａ、９ｂに流れる電流を制限することによ
り、ＦＥＴ９ａ。

９ｂのオンの立上りの緩急を簡単にし、また、スイッチ
ングレギュレータ制御回路６ａ、６ｂの電源電圧ＶＣＣ
による出力電流を規制する。

また、遅延回路７ａ、７ｂのいずれか一方を設けるよう
にしてもよいし、これらを除いてもよい。

［発明の効果］以上説明したように、本発明によれば、起動時において
、異なる負荷への電源電圧の印加タイミングをずらすこ
とができるので、入力突入電流を減少させることができ
、大電流による電気部品の破損、特性劣化などを防止す
ることができるし、起動回路の鄭動電流も小さくできて
、消費電力の低減、低い耐久性の素子の使用などを可能
とする。

また、夫々の負荷への電源電圧の印加タイミングに時間
差をもたせることができ、起動時における各負荷の誤動
作を防止することもできる。

さらに、過電流の保護回路も段階的に動作させることが
でき、それらの誤動作を防止することができる。

【図面の簡単な説明】

第１図は本発明による電源回路の一実施例を示す構成図
、第２図は第１図における遅延回路の作５・・・・・・
コンデンサ、６ａ、６ｂ・・・・・・スイッチングレギ
ュレータ制御回路、７ａ、７ｂ・・・・・・遅延回路、
９　ａ、９　ｂ・・・電界効果トランジスタ、１１ａ。１１ｂ・・・・・・過電流検呂回路、１２ａ、１２ｂ・
・・トランス、１３ａ、１３ｂ・・・・・・一次巻線、
１４ａ。１４ｂ・・・・・・二次巻線、１６・・・・・・補助巻
線、１７・・・・・・整流・平滑回路、１８・・・・・
・ダイオード。第１又第２図第　３　図

Claims

【特許請求の範囲】

（１）入力直流電圧が印加される一次巻線、二次巻線お
よび補助巻線を有する第１のトランスと、該入力直流電
圧の分圧電圧によつて充電するコンデンサと、該コンデ
ンサの充電電圧を電源電圧とする第１のスイッチングレ
ギュレータ制御回路と、該第１のスイッチングレギュレ
ータ制御回路から出力されるスイッチングパルスに応じ
て該一次巻線に流れる電流をオン，オフする第１のトラ
ンジスタと、該一次巻線に流れる電流のオン，オフによ
つて該補助巻線に誘起される電圧を整流・平滑する整流
・平滑回路と、該整流・平滑回路側をアノードとして該
整流・平滑回路と該コンデンサとの間に接続されたダイ
オードと、該整流・平滑回路の出力電圧を電源電圧とす
る第２のスイッチングレギュレータ制御回路と、該入力
直流電圧が印加される一次巻線および二次巻線を有する
第２のトランスと、該第２のスイッチングレギュレータ
制御回路から出力されるスイッチングパルスに応じて該
第２のトランスの該一次巻線に流れる電流をオン，オフ
する第２のトランジスタとを備え、該第１，第２のトラ
ンスの二次巻線に誘起される電圧を夫々整流・平滑して
異なる電源電圧を得ることができるように構成したこと
を特徴とする電源回路。
（２）請求項１において、前記コンデンサと前記第１の
スイッチングレギュレータ制御回路の電源端子との間、
前記整流・平滑回路の電圧出力端子と前記第２のスイッ
チングレギュレータ制御回路の電源端子との間の少なく
ともいずれか一方に遅延回路を設けたことを特徴とする
電源回路。
（３）請求項１または２において、前記第１，第２のト
ランスの一次巻線に流れる過電流を夫々検出する第１，
第２の過電流検出回路を設け、該第１の過電流検出回路
の過電流検出とともに前記第１，第２のスイッチングレ
ギュレータ制御回路を作動停止させ、該第２の過電流検
出回路の過電流検出とともに前記第２のスイッチングレ
ギュレータ制御回路を作動停止させることを特徴とする
電源回路。