JPH0981252A - 自己バイアス型電子回路用のスタータ回路装置 - Google Patents
自己バイアス型電子回路用のスタータ回路装置Info
- Publication number
- JPH0981252A JPH0981252A JP7241163A JP24116395A JPH0981252A JP H0981252 A JPH0981252 A JP H0981252A JP 7241163 A JP7241163 A JP 7241163A JP 24116395 A JP24116395 A JP 24116395A JP H0981252 A JPH0981252 A JP H0981252A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- self
- capacitor
- semiconductor switching
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】低消費電流化が可能であり、スタート信号の供
給先の回路装置に悪影響を与えることが無く、また、切
換信号に対応することができるスタータ回路装置を提供
する。 【解決手段】スタータ回路装置１は、従来例に対して、
ＣＲ積分回路部１１とｐチャネルエンハンスメント形の
ＭＯＳＦＥＴ（ｐＥＭＯＳ）１４を追加して備えるよう
にした回路装置である。ＣＲ積分回路部１１は、スター
タ回路装置１の接地電位点である端子Ｎと端子Ｐとの間
に接続されており、互いに直列接続された抵抗素子１２
とコンデンサ１３とで構成され、抵抗素子１２で端子Ｐ
に、コンデンサ１３で端子Ｎに接続されている。ｐＥＭ
ＯＳ１４は、抵抗素子７１と直列に接続されたうえで，
端子Ｐと端子ＴS との間に接続されている。そうして、
ｐＥＭＯＳ１４のドレインは端子ＴS に、ゲートは抵抗
素子１２とコンデンサ１３とを接続している電路に接続
されている。
給先の回路装置に悪影響を与えることが無く、また、切
換信号に対応することができるスタータ回路装置を提供
する。 【解決手段】スタータ回路装置１は、従来例に対して、
ＣＲ積分回路部１１とｐチャネルエンハンスメント形の
ＭＯＳＦＥＴ（ｐＥＭＯＳ）１４を追加して備えるよう
にした回路装置である。ＣＲ積分回路部１１は、スター
タ回路装置１の接地電位点である端子Ｎと端子Ｐとの間
に接続されており、互いに直列接続された抵抗素子１２
とコンデンサ１３とで構成され、抵抗素子１２で端子Ｐ
に、コンデンサ１３で端子Ｎに接続されている。ｐＥＭ
ＯＳ１４は、抵抗素子７１と直列に接続されたうえで，
端子Ｐと端子ＴS との間に接続されている。そうして、
ｐＥＭＯＳ１４のドレインは端子ＴS に、ゲートは抵抗
素子１２とコンデンサ１３とを接続している電路に接続
されている。
Description
【０００１】
【発明の属する技術分野】この発明は、自己バイアス型
電子回路装置用のスタータ回路装置に係わり、低消費電
力化、自己バイアス型電子回路装置用の切換信号への対
応などを図った改良されたその回路構成に関する。
電子回路装置用のスタータ回路装置に係わり、低消費電
力化、自己バイアス型電子回路装置用の切換信号への対
応などを図った改良されたその回路構成に関する。
【０００２】
【従来の技術】自己バイアス型電子回路装置の内には、
２つの動作点を持ち、いったん動作状態に入ると、例え
ば、電源電圧値が変動したとしてもその動作状態が変化
せず安定に動作を続けられるようにした回路装置が知ら
れており、集積回路または個別電子部品を用いた各種の
電子装置に広く使用されている。この種の自己バイアス
型電子回路では、多くの場合に２つの動作点の内の一方
の動作点は零に設定されている。この、一方の動作点を
零に設定された２つの動作点を持つ自己バイアス型電子
回路装置は、動作点が零のままでは電源電圧が印加され
たとしても動作を行わず、その動作点を、零の動作点か
ら他方の動作点に強制的に移行させることで、その動作
を行うようになる性質を有している。動作点を零から他
方の動作点に移行させるためには、自己バイアス型電子
回路装置の外部から電圧や電流であるスタート信号を与
える必要が有り、このスタート信号を生成する回路装置
がスタータ回路装置である。
２つの動作点を持ち、いったん動作状態に入ると、例え
ば、電源電圧値が変動したとしてもその動作状態が変化
せず安定に動作を続けられるようにした回路装置が知ら
れており、集積回路または個別電子部品を用いた各種の
電子装置に広く使用されている。この種の自己バイアス
型電子回路では、多くの場合に２つの動作点の内の一方
の動作点は零に設定されている。この、一方の動作点を
零に設定された２つの動作点を持つ自己バイアス型電子
回路装置は、動作点が零のままでは電源電圧が印加され
たとしても動作を行わず、その動作点を、零の動作点か
ら他方の動作点に強制的に移行させることで、その動作
を行うようになる性質を有している。動作点を零から他
方の動作点に移行させるためには、自己バイアス型電子
回路装置の外部から電圧や電流であるスタート信号を与
える必要が有り、このスタート信号を生成する回路装置
がスタータ回路装置である。
【０００３】従来技術によるスタータ回路装置の説明に
入る前に、２つの動作点を持つ自己バイアス型の電子回
路装置を、定電流回路装置を例にとってまず説明するこ
ととする。図３は、一般例の一例としての自己バイアス
型の定電流回路装置を示すその回路図である。図３にお
いて、９は、直流の電源電圧のプラス極側のカレントミ
ラー回路部９１、同じくマイナス極側のカレントミラー
回路部９２、出力トランジスタ９３、抵抗素子９４、Ｐ
ＮＰトランジスタ（以降、Ｐ型Ｔｒと略称することがあ
る。）９５，９６を備えた、２つの動作点を持つ自己バ
イアス型の定電流回路装置である。ＴS は、後記するス
タータ信号を入力する端子である。
入る前に、２つの動作点を持つ自己バイアス型の電子回
路装置を、定電流回路装置を例にとってまず説明するこ
ととする。図３は、一般例の一例としての自己バイアス
型の定電流回路装置を示すその回路図である。図３にお
いて、９は、直流の電源電圧のプラス極側のカレントミ
ラー回路部９１、同じくマイナス極側のカレントミラー
回路部９２、出力トランジスタ９３、抵抗素子９４、Ｐ
ＮＰトランジスタ（以降、Ｐ型Ｔｒと略称することがあ
る。）９５，９６を備えた、２つの動作点を持つ自己バ
イアス型の定電流回路装置である。ＴS は、後記するス
タータ信号を入力する端子である。
【０００４】カレントミラー回路部９１は、ｐチャネル
エンハンスメント形のＭＯＳＦＥＴ（以降、ｐＥＭＯＳ
と略称することがある。）９１Ａ，９１Ｂで構成されて
おり、ｐＥＭＯＳ９１Ａはダイオード接続された基準ト
ランジスタであり、ｐＥＭＯＳ９１Ｂは従動トランジス
タである。カレントミラー回路部９２は、ｎチャネルエ
ンハンスメント形のＭＯＳＦＥＴ（以降、ｎＥＭＯＳと
略称することがある。）９２Ａ，９２Ｂで構成されてお
り、ｎＥＭＯＳ９２Ａはダイオード接続された基準トラ
ンジスタであり、ｎＥＭＯＳ９２Ｂは従動トランジスタ
である。
エンハンスメント形のＭＯＳＦＥＴ（以降、ｐＥＭＯＳ
と略称することがある。）９１Ａ，９１Ｂで構成されて
おり、ｐＥＭＯＳ９１Ａはダイオード接続された基準ト
ランジスタであり、ｐＥＭＯＳ９１Ｂは従動トランジス
タである。カレントミラー回路部９２は、ｎチャネルエ
ンハンスメント形のＭＯＳＦＥＴ（以降、ｎＥＭＯＳと
略称することがある。）９２Ａ，９２Ｂで構成されてお
り、ｎＥＭＯＳ９２Ａはダイオード接続された基準トラ
ンジスタであり、ｎＥＭＯＳ９２Ｂは従動トランジスタ
である。
【０００５】出力トランジスタ９３は、ｐＥＭＯＳであ
り、定電流回路装置９の出力電流Ｉ O を取り出すための
素子であり、抵抗素子９４は、基準電流値設定用の素子
である。Ｐ型Ｔｒ９５，９６は、公知のバンドギャップ
電圧発生用の素子であり、共にダイオード接続されてい
る。ｐＥＭＯＳ９１Ａと，ｎＥＭＯＳ９２Ｂと，抵抗素
子９４と，Ｐ型Ｔｒ９５とは、また、ｐＥＭＯＳ９１Ｂ
と，ｎＥＭＯＳ９２Ａと，Ｐ型Ｔｒ９６とは、それぞれ
互いに直列に接続されて、電源電圧のプラス極用の端子
Ｐと、マイナス極用の端子Ｎとの間に接続されている。
り、定電流回路装置９の出力電流Ｉ O を取り出すための
素子であり、抵抗素子９４は、基準電流値設定用の素子
である。Ｐ型Ｔｒ９５，９６は、公知のバンドギャップ
電圧発生用の素子であり、共にダイオード接続されてい
る。ｐＥＭＯＳ９１Ａと，ｎＥＭＯＳ９２Ｂと，抵抗素
子９４と，Ｐ型Ｔｒ９５とは、また、ｐＥＭＯＳ９１Ｂ
と，ｎＥＭＯＳ９２Ａと，Ｐ型Ｔｒ９６とは、それぞれ
互いに直列に接続されて、電源電圧のプラス極用の端子
Ｐと、マイナス極用の端子Ｎとの間に接続されている。
【０００６】定電流回路装置９では、抵抗素子９４で設
定された値を持つ電流を、カレントミラー回路部９１の
基準トランジスタであるｐＥＭＯＳ９１Ａに通流させ、
これと同値の電流を従動トランジスタであるｐＥＭＯＳ
９１Ｂを介してカレントミラー回路部９２の基準トラン
ジスタであるｎＥＭＯＳ９２Ａに返す帰還経路を構成し
ている。定電流回路装置９ではこのような回路構成とす
ることにより、電源電圧値が変動したとしても出力電流
ＩO の値を一定に保ちながら、Ｐ型Ｔｒ９５，９６のベ
ース・エミッタ間のバンドギャップ電圧を利用して出力
電流ＩO の温度依存性をほぼ零にすることができてい
る。
定された値を持つ電流を、カレントミラー回路部９１の
基準トランジスタであるｐＥＭＯＳ９１Ａに通流させ、
これと同値の電流を従動トランジスタであるｐＥＭＯＳ
９１Ｂを介してカレントミラー回路部９２の基準トラン
ジスタであるｎＥＭＯＳ９２Ａに返す帰還経路を構成し
ている。定電流回路装置９ではこのような回路構成とす
ることにより、電源電圧値が変動したとしても出力電流
ＩO の値を一定に保ちながら、Ｐ型Ｔｒ９５，９６のベ
ース・エミッタ間のバンドギャップ電圧を利用して出力
電流ＩO の温度依存性をほぼ零にすることができてい
る。
【０００７】しかしながら、この定電流回路装置９が備
えているカレントミラー回路部９１，９２は、定電流回
路装置９にある時点から電源電圧のみが与えられた条件
ではオン状態になることができず、オフ状態を維持し続
ける。したがって、定電流回路装置９は、電源電圧が与
えらただけでは動作状態とはならない。電源電圧が与え
らた状態の定電流回路装置９の端子ＴS にスタート信号
ＳS である直流電流が供給されると、この直流電流は図
中に矢印で示したごとく、端子ＴS →ｎＥＭＯＳ９２Ａ
→Ｐ型Ｔｒ９６→端子Ｎの経路で定電流回路装置９中を
通流する。これにより、カレントミラー回路部９２の基
準トランジスタであるｎＥＭＯＳ９２Ａにスタート信号
ＳS である直流電流が通流されので、まずカレントミラ
ー回路部９２が動作状態に移行する。カレントミラー回
路部９２が動作状態に移行すると、前記した関係からカ
レントミラー回路部９１も動作状態に移行することで、
定電流回路装置９は動作状態に移行することとなるので
ある。
えているカレントミラー回路部９１，９２は、定電流回
路装置９にある時点から電源電圧のみが与えられた条件
ではオン状態になることができず、オフ状態を維持し続
ける。したがって、定電流回路装置９は、電源電圧が与
えらただけでは動作状態とはならない。電源電圧が与え
らた状態の定電流回路装置９の端子ＴS にスタート信号
ＳS である直流電流が供給されると、この直流電流は図
中に矢印で示したごとく、端子ＴS →ｎＥＭＯＳ９２Ａ
→Ｐ型Ｔｒ９６→端子Ｎの経路で定電流回路装置９中を
通流する。これにより、カレントミラー回路部９２の基
準トランジスタであるｎＥＭＯＳ９２Ａにスタート信号
ＳS である直流電流が通流されので、まずカレントミラ
ー回路部９２が動作状態に移行する。カレントミラー回
路部９２が動作状態に移行すると、前記した関係からカ
レントミラー回路部９１も動作状態に移行することで、
定電流回路装置９は動作状態に移行することとなるので
ある。
【０００８】また、２つの動作点を持つ自己バイアス型
の電子回路装置の中には、非動作状態における消費電流
値を零とするために、自己バイアス型電子回路の動作・
不動作を切り換える切換信号を外部から供給を受け、不
動作状態とする切換信号を受けることによってその機能
の全てを停止するようにした回路装置も知られている。
２つの動作点を持ち，しかも外部からの切換信号に対応
して動作状態・不動作状態となる自己バイアス型の電子
回路装置を、定電流回路装置を例にとって次に説明する
こととする。図４は、一般例の異なる例としての自己バ
イアス型の定電流回路装置を示すその回路図である。図
４において、図３に示した一般例の自己バイアス型の定
電流回路装置と同一部分には同じ符号を付し、その説明
を省略する。
の電子回路装置の中には、非動作状態における消費電流
値を零とするために、自己バイアス型電子回路の動作・
不動作を切り換える切換信号を外部から供給を受け、不
動作状態とする切換信号を受けることによってその機能
の全てを停止するようにした回路装置も知られている。
２つの動作点を持ち，しかも外部からの切換信号に対応
して動作状態・不動作状態となる自己バイアス型の電子
回路装置を、定電流回路装置を例にとって次に説明する
こととする。図４は、一般例の異なる例としての自己バ
イアス型の定電流回路装置を示すその回路図である。図
４において、図３に示した一般例の自己バイアス型の定
電流回路装置と同一部分には同じ符号を付し、その説明
を省略する。
【０００９】図４において、８は、図３に示した一般例
の一例としての定電流回路装置９に対して、ｎＥＭＯＳ
８１，８２と、インバータ８３とを追加して備えるよう
にした、２つの動作点を持つ自己バイアス型の定電流回
路装置である。ＴD は、後記する切換信号を入力する端
子である。ｎＥＭＯＳ８１は、カレントミラー回路部９
２の基準トランジスタであるｎＥＭＯＳ９２Ａの、ダイ
オード接続とするためにそのドレインとゲートとの間を
接続している電路に介挿されて接続されている。ｎＥＭ
ＯＳ８２は、カレントミラー回路部９２の共通のゲート
と端子Ｎとの間に接続されている。ｎＥＭＯＳ８１のゲ
ートはインバータ８３を介して、また、ｎＥＭＯＳ８２
のゲートは直接に、それぞれ端子ＴD に接続されてい
る。
の一例としての定電流回路装置９に対して、ｎＥＭＯＳ
８１，８２と、インバータ８３とを追加して備えるよう
にした、２つの動作点を持つ自己バイアス型の定電流回
路装置である。ＴD は、後記する切換信号を入力する端
子である。ｎＥＭＯＳ８１は、カレントミラー回路部９
２の基準トランジスタであるｎＥＭＯＳ９２Ａの、ダイ
オード接続とするためにそのドレインとゲートとの間を
接続している電路に介挿されて接続されている。ｎＥＭ
ＯＳ８２は、カレントミラー回路部９２の共通のゲート
と端子Ｎとの間に接続されている。ｎＥＭＯＳ８１のゲ
ートはインバータ８３を介して、また、ｎＥＭＯＳ８２
のゲートは直接に、それぞれ端子ＴD に接続されてい
る。
【００１０】定電流回路装置８ではこのような回路構成
とすることにより、定電流回路装置９が持つ前述の機能
に加えて、切換信号ＳD に対応して次記するような動作
を行うこととなる。ハイレベル（以降、「Ｈ」と略称す
ることがある。）の切換信号ＳD が端子ＴD に入力され
ると、ｎＥＭＯＳ８２はオンし、ｎＥＭＯＳ８１はオフ
する。この結果、ｎＥＭＯＳ９２Ａのダイオード接続状
態は解除され、かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはその
ゲートが端子Ｎの電位と同電位にされることでオフされ
るので、カレントミラー回路部９２は不動作状態とな
る。これにより、定電流回路装置８は、全ての回路動作
が不動作状態となり、出力電流ＩO の出力を停止する。
また、ローレベル（以降、「Ｌ」と略称することがあ
る。）の切換信号ＳD が端子ＴD に入力されると、ｎＥ
ＭＯＳ８２はオフし、ｎＥＭＯＳ８１はオンする。この
結果、ｎＥＭＯＳ９２Ａはダイオード接続状態とされ、
かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはそのゲートの電位が
「Ｈ」とされることでオンされるので、カレントミラー
回路部９２は動作状態にされる。これにより、定電流回
路装置８は定電流回路装置９と同様に、図示しない負荷
に対して出力電流ＩO の出力を開始する。すなわち、切
換信号ＳD は、「Ｌ」が動作信号であり、「Ｈ」が不動
作信号である。そうして、定電流回路装置８では、負荷
が出力電流ＩO を必要とする場合にのみ「Ｌ」の切換信
号ＳD を端子ＴD に与えることで、出力電流ＩO の無駄
な供給、したがって、電力の無駄な消費を避けることが
可能なのである。
とすることにより、定電流回路装置９が持つ前述の機能
に加えて、切換信号ＳD に対応して次記するような動作
を行うこととなる。ハイレベル（以降、「Ｈ」と略称す
ることがある。）の切換信号ＳD が端子ＴD に入力され
ると、ｎＥＭＯＳ８２はオンし、ｎＥＭＯＳ８１はオフ
する。この結果、ｎＥＭＯＳ９２Ａのダイオード接続状
態は解除され、かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはその
ゲートが端子Ｎの電位と同電位にされることでオフされ
るので、カレントミラー回路部９２は不動作状態とな
る。これにより、定電流回路装置８は、全ての回路動作
が不動作状態となり、出力電流ＩO の出力を停止する。
また、ローレベル（以降、「Ｌ」と略称することがあ
る。）の切換信号ＳD が端子ＴD に入力されると、ｎＥ
ＭＯＳ８２はオフし、ｎＥＭＯＳ８１はオンする。この
結果、ｎＥＭＯＳ９２Ａはダイオード接続状態とされ、
かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはそのゲートの電位が
「Ｈ」とされることでオンされるので、カレントミラー
回路部９２は動作状態にされる。これにより、定電流回
路装置８は定電流回路装置９と同様に、図示しない負荷
に対して出力電流ＩO の出力を開始する。すなわち、切
換信号ＳD は、「Ｌ」が動作信号であり、「Ｈ」が不動
作信号である。そうして、定電流回路装置８では、負荷
が出力電流ＩO を必要とする場合にのみ「Ｌ」の切換信
号ＳD を端子ＴD に与えることで、出力電流ＩO の無駄
な供給、したがって、電力の無駄な消費を避けることが
可能なのである。
【００１１】ここで、２つの動作点を持つ自己バイアス
型の電子回路装置にスタート信号Ｓ S を与える従来例の
スタータ回路装置について説明を始めることとする。図
５は、従来例のスタータ回路装置を自己バイアス型の定
電流回路装置と共に示すその回路図である。図５におい
て、図３に示した自己バイアス型の定電流回路装置と同
一部分には同じ符号を付し、その説明を省略する。な
お、図５中には、図３で付した符号については、代表的
な符号のみを記した。
型の電子回路装置にスタート信号Ｓ S を与える従来例の
スタータ回路装置について説明を始めることとする。図
５は、従来例のスタータ回路装置を自己バイアス型の定
電流回路装置と共に示すその回路図である。図５におい
て、図３に示した自己バイアス型の定電流回路装置と同
一部分には同じ符号を付し、その説明を省略する。な
お、図５中には、図３で付した符号については、代表的
な符号のみを記した。
【００１２】図５において、７は、スタート信号ＳS を
生成するための抵抗素子７１を備えたスタータ回路装置
である。スタータ回路装置７ではスタート信号ＳS は、
抵抗素子７１が持つ抵抗値で定まる直流電流であること
になる。この直流電流であるスタート信号ＳS が端子Ｔ
S に与えられた定電流回路装置９は、前述したところに
より、動作状態に移行することとなるのである。
生成するための抵抗素子７１を備えたスタータ回路装置
である。スタータ回路装置７ではスタート信号ＳS は、
抵抗素子７１が持つ抵抗値で定まる直流電流であること
になる。この直流電流であるスタート信号ＳS が端子Ｔ
S に与えられた定電流回路装置９は、前述したところに
より、動作状態に移行することとなるのである。
【００１３】次に、図６は、異なる従来例のスタータ回
路装置を自己バイアス型の定電流回路装置と共に示すそ
の回路図である。図６において、図３に示した自己バイ
アス型の定電流回路装置、および、図５に示した従来例
のスタータ回路装置と同一部分には同じ符号を付し、そ
の説明を省略する。なお、図６中には、図３で付した符
号については、代表的な符号のみを記した。
路装置を自己バイアス型の定電流回路装置と共に示すそ
の回路図である。図６において、図３に示した自己バイ
アス型の定電流回路装置、および、図５に示した従来例
のスタータ回路装置と同一部分には同じ符号を付し、そ
の説明を省略する。なお、図６中には、図３で付した符
号については、代表的な符号のみを記した。
【００１４】図６において、６は、図５に示した従来例
によるスタータ回路装置に対して、ダイオード６１，６
２を追加して備えるようにしたスタータ回路装置であ
る。ダイオード６１，６２のそれぞれのアノードは、抵
抗素子７１の端子Ｎ側の端部に接続されている。ダイオ
ード６１のカソードは端子ＴS に、ダイオード６２のカ
ソードは端子Ｎに接続されている。そうして、ダイオー
ド６１の順方向電圧値は、動作状態に在る定電流回路装
置９の端子ＴS の電圧値がダイオード６１のカソード端
の電圧値よりも高くなるように設定されている。
によるスタータ回路装置に対して、ダイオード６１，６
２を追加して備えるようにしたスタータ回路装置であ
る。ダイオード６１，６２のそれぞれのアノードは、抵
抗素子７１の端子Ｎ側の端部に接続されている。ダイオ
ード６１のカソードは端子ＴS に、ダイオード６２のカ
ソードは端子Ｎに接続されている。そうして、ダイオー
ド６１の順方向電圧値は、動作状態に在る定電流回路装
置９の端子ＴS の電圧値がダイオード６１のカソード端
の電圧値よりも高くなるように設定されている。
【００１５】スタータ回路装置６はこのような回路構成
とすることにより、スタータ回路装置７が持つ前述の機
能に加えて、次記するような動作を行うこととなる。す
なわち、スタータ回路装置６がスタート信号ＳS を与え
ることで定電流回路装置９が動作状態に移行すると、ス
タータ回路装置６から定電流回路装置９へのスタート信
号ＳS の供給は停止される。これにより定電流回路装置
９は、スタート信号Ｓ S である直流電流に影響されるこ
とが無く、抵抗素子９４で設定された値に従う出力電流
ＩO を出力することが可能となる。
とすることにより、スタータ回路装置７が持つ前述の機
能に加えて、次記するような動作を行うこととなる。す
なわち、スタータ回路装置６がスタート信号ＳS を与え
ることで定電流回路装置９が動作状態に移行すると、ス
タータ回路装置６から定電流回路装置９へのスタート信
号ＳS の供給は停止される。これにより定電流回路装置
９は、スタート信号Ｓ S である直流電流に影響されるこ
とが無く、抵抗素子９４で設定された値に従う出力電流
ＩO を出力することが可能となる。
【００１６】
【発明が解決しようとする課題】前述した従来技術によ
るスタータ回路装置、例えば、スタータ回路装置６，７
は、２つの動作点を持つ自己バイアス型の電子回路装置
にスタート信号ＳS を与えて、これ等の自己バイアス型
の電子回路装置を確実に動作状態に移行させることが可
能であるが、次記するような問題がある。すなわち、 スタータ回路装置６，７は、自己バイアス型の電子回
路装置がすでに動作状態に移行していて、スタート信号
ＳS である電流の供給が不要になっていても、直流の電
源電圧が印加されていると常に電流の生成を継続してい
る。このために、スタータ回路装置を持つ電子回路装置
は、その消費電流値が増大されてしまうことになってい
る。また、 スタータ回路装置７の場合には、自己バイアス型の電
子回路装置がすでに動作状態に移行していても、スター
ト信号ＳS を自己バイアス型の電子回路装置に供給し続
けるので、自己バイアス型の電子回路装置が定電流回路
装置である場合には、抵抗素子９４で設定された値を持
つ電流にスタート信号ＳS である電流が加わることで、
その出力電流ＩO に誤差を生じることになる。この誤差
を小さく抑えようとすると、スタート信号ＳS を生成す
るための抵抗素子の抵抗値を、例えば実用範囲で数百
〔Ω〕〜数Ｍ〔Ω〕と、大きな値に設定する必要がある
こととなる。しかしながらスタータ回路装置７を集積回
路で形成する場合には、抵抗値が大きな抵抗素子である
と、公知のごとく大きな面積を占めることになるので、
スタータ回路装置７が大形化することになっていた。な
お、自己バイアス型の電子回路装置が定電流回路装置を
応用した回路装置であるならば、例えば、定電圧回路装
置であっても、スタート信号ＳS の電流が加わるとその
精度が低下することは、定電流回路装置の場合と同様で
ある。さらにまた、 ２つの動作点を持つ自己バイアス型の電子回路装置
が、例えば図４に示した定電流回路装置８のような、外
部からの切換信号に対応して動作状態・不動作状態とな
る回路装置である場合には、これにスタート信号ＳS を
与えるスタータ回路装置も切換信号に対応して動作する
ことが、装置全体の消費電流の低減にとって好ましいも
のである。しかしながら、外部からの切換信号に対応し
て動作状態・不動作状態となるスタータ回路装置は存在
していないので、切換信号を用いる効用は一部分に限定
されることになっていた。
るスタータ回路装置、例えば、スタータ回路装置６，７
は、２つの動作点を持つ自己バイアス型の電子回路装置
にスタート信号ＳS を与えて、これ等の自己バイアス型
の電子回路装置を確実に動作状態に移行させることが可
能であるが、次記するような問題がある。すなわち、 スタータ回路装置６，７は、自己バイアス型の電子回
路装置がすでに動作状態に移行していて、スタート信号
ＳS である電流の供給が不要になっていても、直流の電
源電圧が印加されていると常に電流の生成を継続してい
る。このために、スタータ回路装置を持つ電子回路装置
は、その消費電流値が増大されてしまうことになってい
る。また、 スタータ回路装置７の場合には、自己バイアス型の電
子回路装置がすでに動作状態に移行していても、スター
ト信号ＳS を自己バイアス型の電子回路装置に供給し続
けるので、自己バイアス型の電子回路装置が定電流回路
装置である場合には、抵抗素子９４で設定された値を持
つ電流にスタート信号ＳS である電流が加わることで、
その出力電流ＩO に誤差を生じることになる。この誤差
を小さく抑えようとすると、スタート信号ＳS を生成す
るための抵抗素子の抵抗値を、例えば実用範囲で数百
〔Ω〕〜数Ｍ〔Ω〕と、大きな値に設定する必要がある
こととなる。しかしながらスタータ回路装置７を集積回
路で形成する場合には、抵抗値が大きな抵抗素子である
と、公知のごとく大きな面積を占めることになるので、
スタータ回路装置７が大形化することになっていた。な
お、自己バイアス型の電子回路装置が定電流回路装置を
応用した回路装置であるならば、例えば、定電圧回路装
置であっても、スタート信号ＳS の電流が加わるとその
精度が低下することは、定電流回路装置の場合と同様で
ある。さらにまた、 ２つの動作点を持つ自己バイアス型の電子回路装置
が、例えば図４に示した定電流回路装置８のような、外
部からの切換信号に対応して動作状態・不動作状態とな
る回路装置である場合には、これにスタート信号ＳS を
与えるスタータ回路装置も切換信号に対応して動作する
ことが、装置全体の消費電流の低減にとって好ましいも
のである。しかしながら、外部からの切換信号に対応し
て動作状態・不動作状態となるスタータ回路装置は存在
していないので、切換信号を用いる効用は一部分に限定
されることになっていた。
【００１７】この発明は、前述の従来技術の問題点に鑑
みなされたものであり、その第１の目的は、低消費電流
のスタータ回路装置を提供することにある。また、その
第２の目的は、スタート信号の供給先の回路装置の性能
に悪影響を与えることの無いスタータ回路装置を提供す
ることにある。さらにまた、その第３の目的は、切換信
号に対応することができるスタータ回路装置を提供する
ことにある。
みなされたものであり、その第１の目的は、低消費電流
のスタータ回路装置を提供することにある。また、その
第２の目的は、スタート信号の供給先の回路装置の性能
に悪影響を与えることの無いスタータ回路装置を提供す
ることにある。さらにまた、その第３の目的は、切換信
号に対応することができるスタータ回路装置を提供する
ことにある。
【００１８】
【課題を解決するための手段】この発明では前述の第１
および第２の目的は、 １）請求項１に記載したところにより、直流電圧の供給
を受けて，自己バイアス型電子回路装置に動作を開始さ
せるスタート信号を生成する回路装置である自己バイア
ス型電子回路用のスタータ回路装置において、自己バイ
アス型電子回路装置に与えるスタート信号を生成するた
めの抵抗素子と、この抵抗素子と前記の電子回路装置が
持つスタート信号入力用の端子との間に接続されたｐチ
ャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯ
Ｓ）と、抵抗素子とコンデンサとが直列接続されてなる
ＣＲ積分回路部とを備え、コンデンサの抵抗素子と接続
されていない側の端部は接地電位点に接続され、前記の
ｐＥＭＯＳのゲートはＣＲ積分回路部の抵抗素子とコン
デンサとを接続する電路と接続されてなり、前記のｐＥ
ＭＯＳは、コンデンサの充電電圧値が予め定められた電
圧値以下であるとオンし、前記の電圧値を越えるとオフ
してなる構成とすること、により達成される。
および第２の目的は、 １）請求項１に記載したところにより、直流電圧の供給
を受けて，自己バイアス型電子回路装置に動作を開始さ
せるスタート信号を生成する回路装置である自己バイア
ス型電子回路用のスタータ回路装置において、自己バイ
アス型電子回路装置に与えるスタート信号を生成するた
めの抵抗素子と、この抵抗素子と前記の電子回路装置が
持つスタート信号入力用の端子との間に接続されたｐチ
ャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯ
Ｓ）と、抵抗素子とコンデンサとが直列接続されてなる
ＣＲ積分回路部とを備え、コンデンサの抵抗素子と接続
されていない側の端部は接地電位点に接続され、前記の
ｐＥＭＯＳのゲートはＣＲ積分回路部の抵抗素子とコン
デンサとを接続する電路と接続されてなり、前記のｐＥ
ＭＯＳは、コンデンサの充電電圧値が予め定められた電
圧値以下であるとオンし、前記の電圧値を越えるとオフ
してなる構成とすること、により達成される。
【００１９】そうして、積分回路部が持つコンデンサは
直流電圧が印加されると抵抗素子を介して充電されるこ
とになるが、この充電電圧であるコンデンサで得られる
電圧値ＶC は、コンデンサの容量値をＣ，抵抗素子の抵
抗値をＲとし、直流電圧値をＶCC、直流電圧を印加後の
経過時間をｔと置くと、公知のごとく「式１」で表すこ
とができる。すなわち、ｔ＝０では電圧値ＶC ＝０であ
り、時間ｔの経過に伴って電圧値ＶC は、積分回路部の
時定数値Ｃ・Ｒに従って「式１」によるごとく、しだい
に上昇して行く。この発明によるスタータ回路装置で
は、このような値を持つＶC がｐＥＭＯＳのゲートに印
加されることになる。
直流電圧が印加されると抵抗素子を介して充電されるこ
とになるが、この充電電圧であるコンデンサで得られる
電圧値ＶC は、コンデンサの容量値をＣ，抵抗素子の抵
抗値をＲとし、直流電圧値をＶCC、直流電圧を印加後の
経過時間をｔと置くと、公知のごとく「式１」で表すこ
とができる。すなわち、ｔ＝０では電圧値ＶC ＝０であ
り、時間ｔの経過に伴って電圧値ＶC は、積分回路部の
時定数値Ｃ・Ｒに従って「式１」によるごとく、しだい
に上昇して行く。この発明によるスタータ回路装置で
は、このような値を持つＶC がｐＥＭＯＳのゲートに印
加されることになる。
【００２０】
【数１】 ＶC ＝ＶCC（１−ε-t/CR ） ……………… （１） また、ｐＥＭＯＳの公知の動作特性から、ｐＥＭＯＳの
ゲートに印加されるゲート電圧値ＶG とｐＥＭＯＳのオ
ン・オフ状態との間には、ｐＥＭＯＳの閾値をＶthと置
くと、ＶG ≦ＶCC−Ｖthの条件である場合にオンし、Ｖ
G ＞ＶCC−Ｖthの条件である場合にオフするという関係
がある。このことから、この発明によるスタータ回路装
置は、直流電圧が印加された直後では、ＶC ＝０である
のでｐＥＭＯＳはオンし、スタート信号を生成するため
の抵抗素子が持つ抵抗値に従う値を持つ直流電流である
スタート信号ＳS を、自己バイアス型電子回路装置のス
タート信号入力用の端子に向けて出力する。これによ
り、自己バイアス型電子回路装置を動作状態になし得
る。
ゲートに印加されるゲート電圧値ＶG とｐＥＭＯＳのオ
ン・オフ状態との間には、ｐＥＭＯＳの閾値をＶthと置
くと、ＶG ≦ＶCC−Ｖthの条件である場合にオンし、Ｖ
G ＞ＶCC−Ｖthの条件である場合にオフするという関係
がある。このことから、この発明によるスタータ回路装
置は、直流電圧が印加された直後では、ＶC ＝０である
のでｐＥＭＯＳはオンし、スタート信号を生成するため
の抵抗素子が持つ抵抗値に従う値を持つ直流電流である
スタート信号ＳS を、自己バイアス型電子回路装置のス
タート信号入力用の端子に向けて出力する。これによ
り、自己バイアス型電子回路装置を動作状態になし得
る。
【００２１】時間ｔが経過してｔ＝ｔ1 になると、電圧
値ＶC が上昇することでＶG ＞ＶCC−Ｖthとなり、ｐＥ
ＭＯＳはオフする。ｐＥＭＯＳがオフすると、この発明
によるスタータ回路装置は、スタート信号ＳS の出力を
停止する。その際、自己バイアス型電子回路装置はすで
に動作状態となっているので、スタート信号ＳS が入力
されていない状態下で、動作状態を継続することとな
る。なお、ｐＥＭＯＳがオンしている時間であるオン時
間ｔ1 は、「式１」を基にして「式２」で表すことがで
きる。
値ＶC が上昇することでＶG ＞ＶCC−Ｖthとなり、ｐＥ
ＭＯＳはオフする。ｐＥＭＯＳがオフすると、この発明
によるスタータ回路装置は、スタート信号ＳS の出力を
停止する。その際、自己バイアス型電子回路装置はすで
に動作状態となっているので、スタート信号ＳS が入力
されていない状態下で、動作状態を継続することとな
る。なお、ｐＥＭＯＳがオンしている時間であるオン時
間ｔ1 は、「式１」を基にして「式２」で表すことがで
きる。
【００２２】
【数２】 ｔ1 ＝ＣＲ〔ｌｎ（ＶCC／Ｖth）〕 …… （２） また、この発明では前述の第１〜第３の目的は、 ２）請求項２に記載したところにより、前記１項に記載
の手段において、ＣＲ積分回路部の抵抗素子とコンデン
サとの相互間を接続する電路の，この抵抗素子とｐチャ
ネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）
のゲートの接続点との間に介挿されて接続された第１の
半導体スイッチング素子と、前記のコンデンサと並列に
接続された第２の半導体スイッチング素子と、ｐＥＭＯ
Ｓとスタート信号入力用の端子との間に介挿されて接続
された第３の半導体スイッチング素子とを備え、これ等
の半導体スイッチング素子は、自己バイアス型電子回路
装置の動作・不動作を切り換える切換信号によって駆動
され、第１および第３の半導体スイッチング素子は、切
換信号が動作信号である場合にオフされ，不動作信号で
ある場合にオンされてなり、第２の半導体スイッチング
素子は、切換信号が動作信号である場合にオンされ，不
動作信号である場合にオフされてなる構成とすること、
により達成される。
の手段において、ＣＲ積分回路部の抵抗素子とコンデン
サとの相互間を接続する電路の，この抵抗素子とｐチャ
ネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）
のゲートの接続点との間に介挿されて接続された第１の
半導体スイッチング素子と、前記のコンデンサと並列に
接続された第２の半導体スイッチング素子と、ｐＥＭＯ
Ｓとスタート信号入力用の端子との間に介挿されて接続
された第３の半導体スイッチング素子とを備え、これ等
の半導体スイッチング素子は、自己バイアス型電子回路
装置の動作・不動作を切り換える切換信号によって駆動
され、第１および第３の半導体スイッチング素子は、切
換信号が動作信号である場合にオフされ，不動作信号で
ある場合にオンされてなり、第２の半導体スイッチング
素子は、切換信号が動作信号である場合にオンされ，不
動作信号である場合にオフされてなる構成とすること、
により達成される。
【００２３】そうして、動作信号である切換信号が入力
されていて、第１の半導体スイッチング素子と第３の半
導体スイッチング素子がオンされ、かつ、第２の半導体
スイッチング素子がオフされていれば、この発明による
スタータ回路装置は、前記１項と同様に動作する。スタ
ータ回路装置がこのように動作することで、自己バイア
ス型電子回路装置が動作状態となり、かつ、スタート信
号ＳS の出力が停止されている状態において、不動作信
号である切換信号が入力されたとする。
されていて、第１の半導体スイッチング素子と第３の半
導体スイッチング素子がオンされ、かつ、第２の半導体
スイッチング素子がオフされていれば、この発明による
スタータ回路装置は、前記１項と同様に動作する。スタ
ータ回路装置がこのように動作することで、自己バイア
ス型電子回路装置が動作状態となり、かつ、スタート信
号ＳS の出力が停止されている状態において、不動作信
号である切換信号が入力されたとする。
【００２４】その場合には、コンデンサに対しては、第
１の半導体スイッチング素子がオフされるので充電電流
の供給が停止され、また第２の半導体スイッチング素子
がオンされるので，充電されていた電荷の放電が開始さ
れ、その電圧値ＶC は徐々に低下する。コンデンサはや
がて無充電状態である初期状態（ＶC ＝０の状態であ
る。）とされる。他方ｐＥＭＯＳは、電圧値ＶC が低下
することで再びオン状態となるが、すでに第３の半導体
スイッチング素子がオフされているので、スタート信号
ＳS が生成されることは無いのである。
１の半導体スイッチング素子がオフされるので充電電流
の供給が停止され、また第２の半導体スイッチング素子
がオンされるので，充電されていた電荷の放電が開始さ
れ、その電圧値ＶC は徐々に低下する。コンデンサはや
がて無充電状態である初期状態（ＶC ＝０の状態であ
る。）とされる。他方ｐＥＭＯＳは、電圧値ＶC が低下
することで再びオン状態となるが、すでに第３の半導体
スイッチング素子がオフされているので、スタート信号
ＳS が生成されることは無いのである。
【００２５】さらにまた、この発明では前述の第１〜第
３の目的は、 ３）請求項３に記載したところにより、前記２項に記載
の手段において、ｐチャネルエンハンスメント形のＭＯ
ＳＦＥＴ（ｐＥＭＯＳ）のゲートとＣＲ積分回路部が有
するコンデンサとの接続点と，第２の半導体スイッチン
グ素子との間に介挿させて接続された第４の半導体スイ
ッチング素子を備え、この半導体スイッチング素子はｎ
チャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯ
Ｓ）であり、そのゲートをｐＥＭＯＳのゲートと前記の
コンデンサとの接続点に、そのドレインを第１の半導体
スイッチング素子に、そのソースを第２の半導体スイッ
チング素子にそれぞれ接続され、ｐＥＭＯＳがオフされ
る際のコンデンサの充電電圧値よりも低い充電電圧値で
オフからオンに切り換えられてなる構成とすること、に
より達成される。
３の目的は、 ３）請求項３に記載したところにより、前記２項に記載
の手段において、ｐチャネルエンハンスメント形のＭＯ
ＳＦＥＴ（ｐＥＭＯＳ）のゲートとＣＲ積分回路部が有
するコンデンサとの接続点と，第２の半導体スイッチン
グ素子との間に介挿させて接続された第４の半導体スイ
ッチング素子を備え、この半導体スイッチング素子はｎ
チャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯ
Ｓ）であり、そのゲートをｐＥＭＯＳのゲートと前記の
コンデンサとの接続点に、そのドレインを第１の半導体
スイッチング素子に、そのソースを第２の半導体スイッ
チング素子にそれぞれ接続され、ｐＥＭＯＳがオフされ
る際のコンデンサの充電電圧値よりも低い充電電圧値で
オフからオンに切り換えられてなる構成とすること、に
より達成される。
【００２６】そうして、動作信号である切換信号が入力
されていて、第１の半導体スイッチング素子と第３の半
導体スイッチング素子がオンされ、かつ、第２の半導体
スイッチング素子がオフされていれば、この発明による
スタータ回路装置は、前記１項と同様に動作を開始す
る。しかしながらその際に、第１の半導体スイッチング
素子、および、第２の半導体スイッチング素子のそれぞ
れが持つ動作特性によっては、極めて短時間ではあるが
第１および第２の半導体スイッチング素子が同時にオン
状態となることが起こり得るものである。
されていて、第１の半導体スイッチング素子と第３の半
導体スイッチング素子がオンされ、かつ、第２の半導体
スイッチング素子がオフされていれば、この発明による
スタータ回路装置は、前記１項と同様に動作を開始す
る。しかしながらその際に、第１の半導体スイッチング
素子、および、第２の半導体スイッチング素子のそれぞ
れが持つ動作特性によっては、極めて短時間ではあるが
第１および第２の半導体スイッチング素子が同時にオン
状態となることが起こり得るものである。
【００２７】このことに対して、この発明によるスター
タ回路装置は第４の半導体スイッチング素子であるｎＥ
ＭＯＳを備えており、この状態ではｎＥＭＯＳはオフし
ているので、第１および第２の半導体スイッチング素子
が同時にオン状態となることが発生しても、これによっ
ていわゆる貫通電流が通流することを防止できることと
なる。そうして、スタータ回路装置がこのように動作を
開始することで、自己バイアス型電子回路装置が動作状
態となり、かつまた、やがてスタート信号ＳSの出力が
停止される。なお、ｎＥＭＯＳは、スタート信号ＳS の
出力が停止される前に、コンデンサの電圧値ＶC がｎＥ
ＭＯＳの閾値Ｖth4 を越えることでオフからオンに切り
換えられている。
タ回路装置は第４の半導体スイッチング素子であるｎＥ
ＭＯＳを備えており、この状態ではｎＥＭＯＳはオフし
ているので、第１および第２の半導体スイッチング素子
が同時にオン状態となることが発生しても、これによっ
ていわゆる貫通電流が通流することを防止できることと
なる。そうして、スタータ回路装置がこのように動作を
開始することで、自己バイアス型電子回路装置が動作状
態となり、かつまた、やがてスタート信号ＳSの出力が
停止される。なお、ｎＥＭＯＳは、スタート信号ＳS の
出力が停止される前に、コンデンサの電圧値ＶC がｎＥ
ＭＯＳの閾値Ｖth4 を越えることでオフからオンに切り
換えられている。
【００２８】自己バイアス型電子回路が動作状態とな
り、かつ、スタート信号ＳS の出力が停止されている状
態において、不動作信号である切換信号が入力されたと
する。その場合には、コンデンサに対しては、第１の半
導体スイッチング素子がオフされるので充電電流の供給
が停止され、また第２の半導体スイッチング素子がオン
されるので，充電されていた電荷の放電が開始され、そ
の電圧値ＶC は徐々に低下する。しかし、電圧値ＶC が
ｎＥＭＯＳの閾値Ｖth4 以下になると、ｎＥＭＯＳが持
つ公知の動作特性からｎＥＭＯＳがオフするので、それ
以降のコンデンサからの電荷の放電は停止され、以降の
電圧値ＶC は、ｎＥＭＯＳがオフした時点の値（ＶC ≒
Ｖth4 ）を保持する。
り、かつ、スタート信号ＳS の出力が停止されている状
態において、不動作信号である切換信号が入力されたと
する。その場合には、コンデンサに対しては、第１の半
導体スイッチング素子がオフされるので充電電流の供給
が停止され、また第２の半導体スイッチング素子がオン
されるので，充電されていた電荷の放電が開始され、そ
の電圧値ＶC は徐々に低下する。しかし、電圧値ＶC が
ｎＥＭＯＳの閾値Ｖth4 以下になると、ｎＥＭＯＳが持
つ公知の動作特性からｎＥＭＯＳがオフするので、それ
以降のコンデンサからの電荷の放電は停止され、以降の
電圧値ＶC は、ｎＥＭＯＳがオフした時点の値（ＶC ≒
Ｖth4 ）を保持する。
【００２９】このような状態で切換信号が動作信号に切
り換えられたとする。この場合も、この発明になるスタ
ータ回路装置は、前記した動作信号である切換信号が入
力された場合と同様に動作する。すなわち、この場合も
ｎＥＭＯＳはオフしているので、極めて短時間の第１お
よび第２の半導体スイッチング素子の同時オンによる貫
通電流の通流を防止する。しかしこの場合には、すでに
コンデンサがｎＥＭＯＳの閾値Ｖth4 付近の値に充電さ
れているので、無充電である場合と比較して短時間の経
過時間ｔ14でＶG ＞ＶCC−Ｖthを満足する電圧値ＶC に
到達することになる。なお、この場合のｐＥＭＯＳのオ
ン時間ｔ14は、「式１」を参照して「式３」で表すこと
ができる。
り換えられたとする。この場合も、この発明になるスタ
ータ回路装置は、前記した動作信号である切換信号が入
力された場合と同様に動作する。すなわち、この場合も
ｎＥＭＯＳはオフしているので、極めて短時間の第１お
よび第２の半導体スイッチング素子の同時オンによる貫
通電流の通流を防止する。しかしこの場合には、すでに
コンデンサがｎＥＭＯＳの閾値Ｖth4 付近の値に充電さ
れているので、無充電である場合と比較して短時間の経
過時間ｔ14でＶG ＞ＶCC−Ｖthを満足する電圧値ＶC に
到達することになる。なお、この場合のｐＥＭＯＳのオ
ン時間ｔ14は、「式１」を参照して「式３」で表すこと
ができる。
【００３０】
【数３】 ｔ14＝ＣＲ｛ｌｎ〔（ＶCC−Ｖth4 ）／Ｖth〕｝ ……………… （３）
【００３１】
【発明の実施の形態】以下この発明の実施の形態を図面
を参照して詳細に説明する。なお、以下の説明におい
て、図３，図４に示した一般例の自己バイアス型の定電
流回路装置、および、図５に示した従来例のスタータ回
路装置と同一部分には同じ符号を付し、その説明を省略
する。また、以下の説明に用いる図中には、図３，図４
で付した符号については、代表的な符号のみを記した。
を参照して詳細に説明する。なお、以下の説明におい
て、図３，図４に示した一般例の自己バイアス型の定電
流回路装置、および、図５に示した従来例のスタータ回
路装置と同一部分には同じ符号を付し、その説明を省略
する。また、以下の説明に用いる図中には、図３，図４
で付した符号については、代表的な符号のみを記した。
【００３２】実施例１；図１は、請求項１に対応するこ
の発明の一実施例によるスタータ回路装置を自己バイア
ス型の定電流回路装置と共に示すその回路図である。図
１において、１は、図５に示した従来例によるスタータ
回路装置７に対して、ＣＲ積分回路部１１とｐチャネル
エンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）１４
を追加して備えるようにしたスタータ回路装置である。
ＣＲ積分回路部１１は、スタータ回路装置の接地電位点
である端子Ｎと，端子Ｐとの間に互いに直列に接続され
た抵抗素子１２とコンデンサ１３とで構成され、抵抗素
子１２が端子Ｐに、また、コンデンサ１３が端子Ｎに接
続されている。ｐＥＭＯＳ１４は、抵抗素子７１と直列
に接続されたうえで，端子Ｐと端子ＴS との間に接続さ
れている。そうして、ｐＥＭＯＳ１４のドレインは端子
ＴS に、ゲートは抵抗素子１２とコンデンサ１３とを接
続している電路に接続されている。
の発明の一実施例によるスタータ回路装置を自己バイア
ス型の定電流回路装置と共に示すその回路図である。図
１において、１は、図５に示した従来例によるスタータ
回路装置７に対して、ＣＲ積分回路部１１とｐチャネル
エンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）１４
を追加して備えるようにしたスタータ回路装置である。
ＣＲ積分回路部１１は、スタータ回路装置の接地電位点
である端子Ｎと，端子Ｐとの間に互いに直列に接続され
た抵抗素子１２とコンデンサ１３とで構成され、抵抗素
子１２が端子Ｐに、また、コンデンサ１３が端子Ｎに接
続されている。ｐＥＭＯＳ１４は、抵抗素子７１と直列
に接続されたうえで，端子Ｐと端子ＴS との間に接続さ
れている。そうして、ｐＥＭＯＳ１４のドレインは端子
ＴS に、ゲートは抵抗素子１２とコンデンサ１３とを接
続している電路に接続されている。
【００３３】実施例１では前述の構成としたので、課題
を解決するための手段の項の第１項で説明したところに
より、スタータ回路装置１は、直流の電源電圧が印加さ
れると直ちにｐＥＭＯＳ１４はオンされ、経過時間ｔ＝
０から、定電流回路装置９の端子ＴS に向けてスタート
信号ＳS を出力する。そうして、経過時間ｔ＝ｔ1 にな
ると、ｐＥＭＯＳ１４はオフされ、スタート信号ＳS の
出力は停止する。その際、定電流回路装置９はすでに動
作状態となっているので、スタート信号ＳS が入力され
ていない状態下で、動作状態を持続して出力電流ＩO の
出力を継続する。スタート信号ＳS が出力されている時
間であるオン時間ｔ1 は、前述の「式２」で定まるもの
であるが、多くの場合にその値は数〔μｓ〕〜数十〔μ
ｓ〕程度に設定される。
を解決するための手段の項の第１項で説明したところに
より、スタータ回路装置１は、直流の電源電圧が印加さ
れると直ちにｐＥＭＯＳ１４はオンされ、経過時間ｔ＝
０から、定電流回路装置９の端子ＴS に向けてスタート
信号ＳS を出力する。そうして、経過時間ｔ＝ｔ1 にな
ると、ｐＥＭＯＳ１４はオフされ、スタート信号ＳS の
出力は停止する。その際、定電流回路装置９はすでに動
作状態となっているので、スタート信号ＳS が入力され
ていない状態下で、動作状態を持続して出力電流ＩO の
出力を継続する。スタート信号ＳS が出力されている時
間であるオン時間ｔ1 は、前述の「式２」で定まるもの
であるが、多くの場合にその値は数〔μｓ〕〜数十〔μ
ｓ〕程度に設定される。
【００３４】スタータ回路装置１は前記のように動作す
るので、経過時間ｔ1 以降においては、その消費電流値
は零となる。これにより、スタータ回路装置１を含めた
定電流回路装置９の消費電流値を、従来例よりも低減す
ることができることになる。また、定電流回路装置９の
出力電流ＩO の値は、経過時間ｔ1 以降ではスタート信
号ＳS の影響を受けることが無いので、その精度を向上
することができるのである。またこのことは、抵抗素子
７１の抵抗値を精度向上の見地から大きな値に設定する
ことは不要となることを意味する。このことによって、
スタータ回路装置１を集積回路として形成する場合に、
抵抗素子７１の占める面積を抑制することが可能とな
り、スタータ回路装置１を小型化することが可能とな
る。
るので、経過時間ｔ1 以降においては、その消費電流値
は零となる。これにより、スタータ回路装置１を含めた
定電流回路装置９の消費電流値を、従来例よりも低減す
ることができることになる。また、定電流回路装置９の
出力電流ＩO の値は、経過時間ｔ1 以降ではスタート信
号ＳS の影響を受けることが無いので、その精度を向上
することができるのである。またこのことは、抵抗素子
７１の抵抗値を精度向上の見地から大きな値に設定する
ことは不要となることを意味する。このことによって、
スタータ回路装置１を集積回路として形成する場合に、
抵抗素子７１の占める面積を抑制することが可能とな
り、スタータ回路装置１を小型化することが可能とな
る。
【００３５】実施例２；図２は、請求項１〜３に対応す
るこの発明の一実施例によるスタータ回路装置を自己バ
イアス型の定電流回路装置と共に示すその回路図であ
る。図２において、２は、図１中に示したこの発明によ
るスタータ回路装置１に対して、第１の半導体スイッチ
ング素子であるｐチャネルエンハンスメント形のＭＯＳ
ＦＥＴ（ｐＥＭＯＳ）２１と、第２の半導体スイッチン
グ素子であるｎチャネルエンハンスメント形のＭＯＳＦ
ＥＴ（ｎＥＭＯＳ）２２と、第３の半導体スイッチング
素子であるｎチャネルエンハンスメント形のＭＯＳＦＥ
Ｔ（ｎＥＭＯＳ）２３と、第４の半導体スイッチング素
子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ
（ｎＥＭＯＳ）２４と、インバータ２５とを追加して備
えるようにしたスタータ回路装置である。
るこの発明の一実施例によるスタータ回路装置を自己バ
イアス型の定電流回路装置と共に示すその回路図であ
る。図２において、２は、図１中に示したこの発明によ
るスタータ回路装置１に対して、第１の半導体スイッチ
ング素子であるｐチャネルエンハンスメント形のＭＯＳ
ＦＥＴ（ｐＥＭＯＳ）２１と、第２の半導体スイッチン
グ素子であるｎチャネルエンハンスメント形のＭＯＳＦ
ＥＴ（ｎＥＭＯＳ）２２と、第３の半導体スイッチング
素子であるｎチャネルエンハンスメント形のＭＯＳＦＥ
Ｔ（ｎＥＭＯＳ）２３と、第４の半導体スイッチング素
子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ
（ｎＥＭＯＳ）２４と、インバータ２５とを追加して備
えるようにしたスタータ回路装置である。
【００３６】ｐＥＭＯＳ２１は、そのソースを抵抗素子
１２側として、抵抗素子１２とコンデンサ１３とを接続
している電路の、抵抗素子１２とｐＥＭＯＳ１４のゲー
トの接続点との間に介挿されて接続されている。ｎＥＭ
ＯＳ２４およびｎＥＭＯＳ２２は互いに直列に接続され
て、ｐＥＭＯＳ１４のゲートとｐＥＭＯＳ２１のドレイ
ンとの接続点と，端子Ｎとの間に接続されており、結
局、コンデンサ１３に対して電気的に並列に接続される
ことになっている。ｐＥＭＯＳ２１とｎＥＭＯＳ２２の
それぞれのゲートは、スタータ回路装置２が持つ切換信
号ＳD の入力用の端子である端子ＴD2に接続され、この
端子ＴD2は端子ＴD に接続されている。ｎＥＭＯＳ２４
のゲートは、抵抗素子１２とコンデンサ１３との接続点
に接続されている。ｎＥＭＯＳ２３は、そのドレインを
ｐＥＭＯＳ１４のドレインに接続して、ｐＥＭＯＳ１４
と端子ＴS との間に介挿されて接続されている。ｎＥＭ
ＯＳ２３のゲートは、インバータ２５を介して端子ＴD2
に接続されている。
１２側として、抵抗素子１２とコンデンサ１３とを接続
している電路の、抵抗素子１２とｐＥＭＯＳ１４のゲー
トの接続点との間に介挿されて接続されている。ｎＥＭ
ＯＳ２４およびｎＥＭＯＳ２２は互いに直列に接続され
て、ｐＥＭＯＳ１４のゲートとｐＥＭＯＳ２１のドレイ
ンとの接続点と，端子Ｎとの間に接続されており、結
局、コンデンサ１３に対して電気的に並列に接続される
ことになっている。ｐＥＭＯＳ２１とｎＥＭＯＳ２２の
それぞれのゲートは、スタータ回路装置２が持つ切換信
号ＳD の入力用の端子である端子ＴD2に接続され、この
端子ＴD2は端子ＴD に接続されている。ｎＥＭＯＳ２４
のゲートは、抵抗素子１２とコンデンサ１３との接続点
に接続されている。ｎＥＭＯＳ２３は、そのドレインを
ｐＥＭＯＳ１４のドレインに接続して、ｐＥＭＯＳ１４
と端子ＴS との間に介挿されて接続されている。ｎＥＭ
ＯＳ２３のゲートは、インバータ２５を介して端子ＴD2
に接続されている。
【００３７】実施例２では前述の構成としたので、課題
を解決するための手段の項の第２項，第３項ですでに説
明したところにより、スタータ回路装置２は、直流の電
源電圧が新たに印加されたとしても、不動作信号である
「Ｈ」の切換信号ＳD が入力されている場合には、ｐＥ
ＭＯＳ２１とｎＥＭＯＳ２３はオフしたままである。こ
のために、スタート信号ＳS の生成用の抵抗素子７１は
定電流回路装置８から電気的に切り離されているので、
スタート信号ＳS の出力は停止されている。したがって
定電流回路装置８は、出力電流ＩO を出力する動作状態
にはなれない。
を解決するための手段の項の第２項，第３項ですでに説
明したところにより、スタータ回路装置２は、直流の電
源電圧が新たに印加されたとしても、不動作信号である
「Ｈ」の切換信号ＳD が入力されている場合には、ｐＥ
ＭＯＳ２１とｎＥＭＯＳ２３はオフしたままである。こ
のために、スタート信号ＳS の生成用の抵抗素子７１は
定電流回路装置８から電気的に切り離されているので、
スタート信号ＳS の出力は停止されている。したがって
定電流回路装置８は、出力電流ＩO を出力する動作状態
にはなれない。
【００３８】この状態で切換信号ＳD が動作信号である
「Ｌ」に切り換わったとする。この場合には、スタータ
回路装置２では、直ちに、ｐＥＭＯＳ２１とｎＥＭＯＳ
２３がオンし、ｎＥＭＯＳ２２がオフし、抵抗素子７１
とｐＥＭＯＳ１４の直列接続回路部が、定電流回路装置
８と電気的に接続される。これにより、スタータ回路装
置２は、実施例１によるスタータ回路装置１の場合と同
様に、ｐＥＭＯＳ１４が直ちにオンされてスタート信号
ＳS の出力を開始すると共に、コンデンサ１３の充電が
開始される。その際に、ｐＥＭＯＳ２１とｎＥＭＯＳ２
２のそれぞれが持つ動作特性によっては、短時間ではあ
るが、ｐＥＭＯＳ２１とｎＥＭＯＳ２２が同時にオン状
態となることが起こり得るのであるが、その場合でもｎ
ＥＭＯＳ２４がオフしているので、貫通電流が通流され
ることは無い。そうしてコンデンサ１３の電圧値ＶC が
前記の所定値を越えると、前述のようにｐＥＭＯＳ１４
がオフされてスタート信号ＳS の出力が停止される。こ
の間において、電圧値ＶCがｎＥＭＯＳ２４の閾値Ｖ
th4 を越えることで、ｎＥＭＯＳ２４はオフからオンに
すでに切り換えられている。定電流回路装置８は、スタ
ート信号ＳS が入力されていない状態下で、動作状態を
持続して出力電流ＩO の出力を継続している。
「Ｌ」に切り換わったとする。この場合には、スタータ
回路装置２では、直ちに、ｐＥＭＯＳ２１とｎＥＭＯＳ
２３がオンし、ｎＥＭＯＳ２２がオフし、抵抗素子７１
とｐＥＭＯＳ１４の直列接続回路部が、定電流回路装置
８と電気的に接続される。これにより、スタータ回路装
置２は、実施例１によるスタータ回路装置１の場合と同
様に、ｐＥＭＯＳ１４が直ちにオンされてスタート信号
ＳS の出力を開始すると共に、コンデンサ１３の充電が
開始される。その際に、ｐＥＭＯＳ２１とｎＥＭＯＳ２
２のそれぞれが持つ動作特性によっては、短時間ではあ
るが、ｐＥＭＯＳ２１とｎＥＭＯＳ２２が同時にオン状
態となることが起こり得るのであるが、その場合でもｎ
ＥＭＯＳ２４がオフしているので、貫通電流が通流され
ることは無い。そうしてコンデンサ１３の電圧値ＶC が
前記の所定値を越えると、前述のようにｐＥＭＯＳ１４
がオフされてスタート信号ＳS の出力が停止される。こ
の間において、電圧値ＶCがｎＥＭＯＳ２４の閾値Ｖ
th4 を越えることで、ｎＥＭＯＳ２４はオフからオンに
すでに切り換えられている。定電流回路装置８は、スタ
ート信号ＳS が入力されていない状態下で、動作状態を
持続して出力電流ＩO の出力を継続している。
【００３９】この状態で切換信号ＳD が「Ｈ」に切り換
わったとする。この場合には、定電流回路装置８は出力
電流ＩO の出力を停止する。また、スタータ回路装置２
では、ｎＥＭＯＳ２３がオフされることで、スタータ回
路装置２と定電流回路装置８とが電気的に切り離され
る。また、ｐＥＭＯＳ２１がオフされることで、スター
ト信号ＳS の出力が停止されている間も継続されていた
コンデンサ１３への充電が停止され、かつまた、ｎＥＭ
ＯＳ２２がオンされることで、コンデンサ１３からの電
荷の放電が開始される。電荷が放電されることで電圧値
ＶC がしだいに低下して行くが、その値が前記の所定値
以下になると、ｐＥＭＯＳ１４は再びオンされる。しか
し、ｎＥＭＯＳ２３がオフしているのでスタート信号Ｓ
S が生成されることはない。電圧値ＶC がさらに低下し
てその値がｎＥＭＯＳ２４の閾値Ｖ th4 以下になると、
ｎＥＭＯＳ２４はオフされて、コンデンサ１３からの電
荷の放電は停止される。
わったとする。この場合には、定電流回路装置８は出力
電流ＩO の出力を停止する。また、スタータ回路装置２
では、ｎＥＭＯＳ２３がオフされることで、スタータ回
路装置２と定電流回路装置８とが電気的に切り離され
る。また、ｐＥＭＯＳ２１がオフされることで、スター
ト信号ＳS の出力が停止されている間も継続されていた
コンデンサ１３への充電が停止され、かつまた、ｎＥＭ
ＯＳ２２がオンされることで、コンデンサ１３からの電
荷の放電が開始される。電荷が放電されることで電圧値
ＶC がしだいに低下して行くが、その値が前記の所定値
以下になると、ｐＥＭＯＳ１４は再びオンされる。しか
し、ｎＥＭＯＳ２３がオフしているのでスタート信号Ｓ
S が生成されることはない。電圧値ＶC がさらに低下し
てその値がｎＥＭＯＳ２４の閾値Ｖ th4 以下になると、
ｎＥＭＯＳ２４はオフされて、コンデンサ１３からの電
荷の放電は停止される。
【００４０】この状態で切換信号ＳD が再び「Ｌ」に切
り換わったとする。この場合にも、スタータ回路装置２
は前記のように動作するのであるが、今回の場合は、コ
ンデンサ１３は、ｎＥＭＯＳ２４の閾値Ｖth4 と同等値
の電圧値ＶC に充電されているので、ｐＥＭＯＳ１４が
オンされている時間ｔ14は、前述の「式３」で定まるも
のであるが、実施例１の場合のオン時間ｔ1 よりも短縮
される。以降、スタータ回路装置２および定電流回路装
置８は、切換信号ＳD の「Ｈ」，「Ｌ」に対応して、前
記のような動作を繰り返すこととなる。
り換わったとする。この場合にも、スタータ回路装置２
は前記のように動作するのであるが、今回の場合は、コ
ンデンサ１３は、ｎＥＭＯＳ２４の閾値Ｖth4 と同等値
の電圧値ＶC に充電されているので、ｐＥＭＯＳ１４が
オンされている時間ｔ14は、前述の「式３」で定まるも
のであるが、実施例１の場合のオン時間ｔ1 よりも短縮
される。以降、スタータ回路装置２および定電流回路装
置８は、切換信号ＳD の「Ｈ」，「Ｌ」に対応して、前
記のような動作を繰り返すこととなる。
【００４１】スタータ回路装置２は前記のように動作す
るので、実施例１によるスタータ回路装置１が持つ作用
・効果に加えて、切換信号ＳD の「Ｈ」，「Ｌ」に対応
して動作することができることとなる。これにより、ス
タータ回路装置２を、切換信号ＳD の「Ｈ」，「Ｌ」に
対応して動作する自己バイアス型の電子回路装置と組み
合わせることで、装置全体の消費電流値を一層低減する
ことができることになるのである。
るので、実施例１によるスタータ回路装置１が持つ作用
・効果に加えて、切換信号ＳD の「Ｈ」，「Ｌ」に対応
して動作することができることとなる。これにより、ス
タータ回路装置２を、切換信号ＳD の「Ｈ」，「Ｌ」に
対応して動作する自己バイアス型の電子回路装置と組み
合わせることで、装置全体の消費電流値を一層低減する
ことができることになるのである。
【００４２】実施例２における今までの説明では、第１
の半導体スイッチング素子はｐＥＭＯＳであり、第２，
第３の半導体スイッチング素子はｎＥＭＯＳであるとし
てきたが、これに限定されるものではなく、前記の動作
を行うことが可能であるならば、適宜の半導体スイッチ
ング素子を使用することが可能である。また、実施例２
における今までの説明では、スタータ回路装置は第４の
半導体スイッチング素子を備えるとしてきたが、これに
限定されるものではなく、動作信号である切換信号が入
力された場合に、第１の半導体スイッチング素子と第２
の半導体スイッチング素子が同時にオンされることが無
いのであれば、第４の半導体スイッチング素子の設置を
省略することが可能である。
の半導体スイッチング素子はｐＥＭＯＳであり、第２，
第３の半導体スイッチング素子はｎＥＭＯＳであるとし
てきたが、これに限定されるものではなく、前記の動作
を行うことが可能であるならば、適宜の半導体スイッチ
ング素子を使用することが可能である。また、実施例２
における今までの説明では、スタータ回路装置は第４の
半導体スイッチング素子を備えるとしてきたが、これに
限定されるものではなく、動作信号である切換信号が入
力された場合に、第１の半導体スイッチング素子と第２
の半導体スイッチング素子が同時にオンされることが無
いのであれば、第４の半導体スイッチング素子の設置を
省略することが可能である。
【００４３】実施例１，２における今までの説明では、
スタータ回路装置１，２がスタート信号ＳS を与える対
象の電子回路装置は定電流回路装置であるとしてきた
が、これに限定されるものではなく、自己バイアス型の
電子回路装置であるならば、いかなる種類の電子回路装
置であってもよいものである。
スタータ回路装置１，２がスタート信号ＳS を与える対
象の電子回路装置は定電流回路装置であるとしてきた
が、これに限定されるものではなく、自己バイアス型の
電子回路装置であるならば、いかなる種類の電子回路装
置であってもよいものである。
【００４４】
【発明の効果】この発明においては、前記の課題を解決
するための手段の項で述べた構成とすることにより、次
記する効果を奏する。 課題を解決するための手段の第１項による構成とする
ことにより、ｐＥＭＯＳがＣＲ積分回路部で得られる電
圧値ＶC に応じてオン・オフされるので、自己バイアス
型電子回路装置に与えるスタート信号の生成を、所定時
間の後に自動的に停止することが可能となる。これによ
り、スタータ回路装置の消費電流値を低減することが可
能になる。
するための手段の項で述べた構成とすることにより、次
記する効果を奏する。 課題を解決するための手段の第１項による構成とする
ことにより、ｐＥＭＯＳがＣＲ積分回路部で得られる電
圧値ＶC に応じてオン・オフされるので、自己バイアス
型電子回路装置に与えるスタート信号の生成を、所定時
間の後に自動的に停止することが可能となる。これによ
り、スタータ回路装置の消費電流値を低減することが可
能になる。
【００４５】また、スタート信号を与える対象の自己バ
イアス型電子回路装置が定電流回路装置またはこれを応
用した回路装置である場合には、所定時間の後にスター
ト信号の生成が自動的に停止されることにより、スター
ト信号を与えられる対象の回路装置は、その出力値がス
タート信号によって影響を被ることが無くなるので、そ
の出力値の精度などを向上することが可能になる。
イアス型電子回路装置が定電流回路装置またはこれを応
用した回路装置である場合には、所定時間の後にスター
ト信号の生成が自動的に停止されることにより、スター
ト信号を与えられる対象の回路装置は、その出力値がス
タート信号によって影響を被ることが無くなるので、そ
の出力値の精度などを向上することが可能になる。
【００４６】さらにまた、このことによって、スタート
信号を生成する抵抗素子の抵抗値を大きな値に設定する
ことが不要となり、スタータ回路装置を集積回路で形成
する場合に小型化することが可能となる。 課題を解決するための手段の第２項による構成とする
ことにより、スタータ回路装置は、外部からの切換信号
に対応して動作状態・不動作状態になし得る。これによ
り、前記項による効果を得たうえで、スタータ回路装
置およびそれと組み合わされる電子回路装置の全体が、
切換信号に対応して動作することが可能となり、装置全
体の消費電流をさらに低減することが可能になる。
信号を生成する抵抗素子の抵抗値を大きな値に設定する
ことが不要となり、スタータ回路装置を集積回路で形成
する場合に小型化することが可能となる。 課題を解決するための手段の第２項による構成とする
ことにより、スタータ回路装置は、外部からの切換信号
に対応して動作状態・不動作状態になし得る。これによ
り、前記項による効果を得たうえで、スタータ回路装
置およびそれと組み合わされる電子回路装置の全体が、
切換信号に対応して動作することが可能となり、装置全
体の消費電流をさらに低減することが可能になる。
【００４７】課題を解決するための手段の第３項によ
る構成とすることにより、スタータ回路装置は、動作信
号の切換信号の入力時に、第１および第２の半導体スイ
ッチング素子が同時にオンしてしまうことによる貫通電
流の発生を、第４の半導体スイッチング素子がオフして
いることによって防止することができる。これにより、
スタータ回路装置の消費電流を一層低減することが可能
になる。
る構成とすることにより、スタータ回路装置は、動作信
号の切換信号の入力時に、第１および第２の半導体スイ
ッチング素子が同時にオンしてしまうことによる貫通電
流の発生を、第４の半導体スイッチング素子がオフして
いることによって防止することができる。これにより、
スタータ回路装置の消費電流を一層低減することが可能
になる。
【図１】請求項１に対応するこの発明の一実施例による
スタータ回路装置を自己バイアス型の定電流回路装置と
共に示すその回路図
スタータ回路装置を自己バイアス型の定電流回路装置と
共に示すその回路図
【図２】請求項１〜３に対応するこの発明の一実施例に
よるスタータ回路装置を自己バイアス型の定電流回路装
置と共に示すその回路図
よるスタータ回路装置を自己バイアス型の定電流回路装
置と共に示すその回路図
【図３】一般例の一例としての自己バイアス型の定電流
回路装置を示すその回路図
回路装置を示すその回路図
【図４】一般例の異なる例としての自己バイアス型の定
電流回路装置を示すその回路図
電流回路装置を示すその回路図
【図５】従来例のスタータ回路装置を自己バイアス型の
定電流回路装置と共に示すその回路図
定電流回路装置と共に示すその回路図
【図６】異なる従来例のスタータ回路装置を自己バイア
ス型の定電流回路装置と共に示すその回路図
ス型の定電流回路装置と共に示すその回路図
１ スタータ回路装置 １１ ＣＲ積分回路部 １２ 抵抗素子 １３ コンデンサ １４ ＭＯＳＦＥＴ（ｐＥＭＯＳ） ７１ 抵抗素子 Ｐ 端子 Ｎ 端子 ＴS 端子
Claims (3)
- 【請求項１】直流電圧の供給を受けて，自己バイアス型
電子回路装置に動作を開始させるスタート信号を生成す
る回路装置である自己バイアス型電子回路用のスタータ
回路装置において、 自己バイアス型電子回路装置に与えるスタート信号を生
成するための抵抗素子と、この抵抗素子と前記の電子回
路装置が持つスタート信号入力用の端子との間に接続さ
れたｐチャネルエンハンスメント形のＭＯＳＦＥＴと、
抵抗素子とコンデンサとが直列接続されてなるＣＲ積分
回路部とを備え、コンデンサの抵抗素子と接続されてい
ない側の端部は接地電位点に接続され、前記のＭＯＳＦ
ＥＴのゲートはＣＲ積分回路部の抵抗素子とコンデンサ
とを接続する電路と接続されてなり、前記のＭＯＳＦＥ
Ｔは、コンデンサの充電電圧値が予め定められた電圧値
以下であるとオンし、前記の電圧値を越えるとオフして
なることを特徴とする自己バイアス型電子回路用のスタ
ータ回路装置。 - 【請求項２】請求項１に記載の自己バイアス型電子回路
用のスタータ回路装置において、 ＣＲ積分回路部の抵抗素子とコンデンサとの相互間を接
続する電路の，この抵抗素子とｐチャネルエンハンスメ
ント形のＭＯＳＦＥＴのゲートの接続点との間に介挿さ
れて接続された第１の半導体スイッチング素子と、前記
のコンデンサと並列に接続された第２の半導体スイッチ
ング素子と、ｐチャネルエンハンスメント形のＭＯＳＦ
ＥＴとスタート信号入力用の端子との間に介挿されて接
続された第３の半導体スイッチング素子とを備え、これ
等の半導体スイッチング素子は、自己バイアス型電子回
路装置の動作・不動作を切り換える切換信号によって駆
動され、第１および第３の半導体スイッチング素子は、
切換信号が動作信号である場合にオフされ，不動作信号
である場合にオンされてなり、第２の半導体スイッチン
グ素子は、切換信号が動作信号である場合にオンされ，
不動作信号である場合にオフされてなることを特徴とす
る自己バイアス型電子回路用のスタータ回路装置。 - 【請求項３】請求項２に記載の自己バイアス型電子回路
用のスタータ回路装置において、 ｐチャネルエンハンスメント形のＭＯＳＦＥＴのゲート
とＣＲ積分回路部が有するコンデンサとの接続点と，第
２の半導体スイッチング素子との間に介挿させて接続さ
れた第４の半導体スイッチング素子を備え、この半導体
スイッチング素子はｎチャネルエンハンスメント形のＭ
ＯＳＦＥＴであり、そのゲートをｐチャネルエンハンス
メント形のＭＯＳＦＥＴのゲートと前記のコンデンサと
の接続点に、そのドレインを第１の半導体スイッチング
素子に、そのソースを第２の半導体スイッチング素子に
それぞれ接続され、ｐチャネルエンハンスメント形のＭ
ＯＳＦＥＴがオフされる際のコンデンサの充電電圧値よ
りも低い充電電圧値でオフからオンに切り換えられてな
ることを特徴とする自己バイアス型電子回路用のスター
タ回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24116395A JP3540869B2 (ja) | 1995-09-20 | 1995-09-20 | 自己バイアス型電子回路用のスタータ回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24116395A JP3540869B2 (ja) | 1995-09-20 | 1995-09-20 | 自己バイアス型電子回路用のスタータ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0981252A true JPH0981252A (ja) | 1997-03-28 |
| JP3540869B2 JP3540869B2 (ja) | 2004-07-07 |
Family
ID=17070201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24116395A Expired - Fee Related JP3540869B2 (ja) | 1995-09-20 | 1995-09-20 | 自己バイアス型電子回路用のスタータ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540869B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338199A (ja) * | 2005-05-31 | 2006-12-14 | Toshiba Microelectronics Corp | 低消費電力回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03273864A (ja) * | 1990-03-22 | 1991-12-05 | Tohoku Ricoh Co Ltd | 電源回路 |
| JPH0643979A (ja) * | 1992-07-24 | 1994-02-18 | Toshiba Corp | 携帯形電子機器およびその電源回路 |
-
1995
- 1995-09-20 JP JP24116395A patent/JP3540869B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03273864A (ja) * | 1990-03-22 | 1991-12-05 | Tohoku Ricoh Co Ltd | 電源回路 |
| JPH0643979A (ja) * | 1992-07-24 | 1994-02-18 | Toshiba Corp | 携帯形電子機器およびその電源回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338199A (ja) * | 2005-05-31 | 2006-12-14 | Toshiba Microelectronics Corp | 低消費電力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3540869B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339417B2 (en) | Current source circuit | |
| EP0751621B1 (en) | Bootstrap line power supply regulator with no filter capacitor | |
| JPH07154962A (ja) | 定電圧発生回路 | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| JP2004312231A (ja) | 半導体集積回路装置 | |
| JP4124562B2 (ja) | Ｒｃ時定数回路 | |
| JP2920984B2 (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| JP3704856B2 (ja) | 負荷駆動回路 | |
| JPH0981252A (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| US5880628A (en) | High-efficiency voltage booster circuit operating at very low supply voltage | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JPH09213893A (ja) | 半導体装置 | |
| JP3155342B2 (ja) | 突入電流抑制回路 | |
| JP3770824B2 (ja) | パワーオンリセット回路 | |
| JP2005237028A (ja) | 負荷駆動装置 | |
| JP4400992B2 (ja) | 駆動信号供給回路 | |
| JP3429969B2 (ja) | バイアス回路 | |
| JPH11205114A (ja) | 誘導性負荷の駆動装置 | |
| US20030020532A1 (en) | System for a constant current source | |
| JP2004046787A (ja) | 微小電流発生回路 | |
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| JP3580956B2 (ja) | リセット信号発生回路 | |
| US20020000852A1 (en) | Reset circuit | |
| JP2002281692A (ja) | 太陽電池の充電回路とそれを搭載した半導体装置 | |
| JPS62162972A (ja) | 電流比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |