JP3540869B2 - 自己バイアス型電子回路用のスタータ回路装置 - Google Patents

自己バイアス型電子回路用のスタータ回路装置 Download PDF

Info

Publication number
JP3540869B2
JP3540869B2 JP24116395A JP24116395A JP3540869B2 JP 3540869 B2 JP3540869 B2 JP 3540869B2 JP 24116395 A JP24116395 A JP 24116395A JP 24116395 A JP24116395 A JP 24116395A JP 3540869 B2 JP3540869 B2 JP 3540869B2
Authority
JP
Japan
Prior art keywords
circuit device
semiconductor switching
switching element
self
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24116395A
Other languages
English (en)
Other versions
JPH0981252A (ja
Inventor
公義 三添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP24116395A priority Critical patent/JP3540869B2/ja
Publication of JPH0981252A publication Critical patent/JPH0981252A/ja
Application granted granted Critical
Publication of JP3540869B2 publication Critical patent/JP3540869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、自己バイアス型電子回路装置用のスタータ回路装置に係わり、低消費電力化、自己バイアス型電子回路装置用の切換信号への対応などを図った改良されたその回路構成に関する。
【0002】
【従来の技術】
自己バイアス型電子回路装置の内には、2つの動作点を持ち、いったん動作状態に入ると、例えば、電源電圧値が変動したとしてもその動作状態が変化せず安定に動作を続けられるようにした回路装置が知られており、集積回路または個別電子部品を用いた各種の電子装置に広く使用されている。この種の自己バイアス型電子回路では、多くの場合に2つの動作点の内の一方の動作点は零に設定されている。この、一方の動作点を零に設定された2つの動作点を持つ自己バイアス型電子回路装置は、動作点が零のままでは電源電圧が印加されたとしても動作を行わず、その動作点を、零の動作点から他方の動作点に強制的に移行させることで、その動作を行うようになる性質を有している。動作点を零から他方の動作点に移行させるためには、自己バイアス型電子回路装置の外部から電圧や電流であるスタート信号を与える必要が有り、このスタート信号を生成する回路装置がスタータ回路装置である。
【0003】
従来技術によるスタータ回路装置の説明に入る前に、2つの動作点を持つ自己バイアス型の電子回路装置を、定電流回路装置を例にとってまず説明することとする。図3は、一般例の一例としての自己バイアス型の定電流回路装置を示すその回路図である。図3において、9は、直流の電源電圧のプラス極側のカレントミラー回路部91、同じくマイナス極側のカレントミラー回路部92、出力トランジスタ93、抵抗素子94、PNPトランジスタ(以降、P型Trと略称することがある。)95,96を備えた、2つの動作点を持つ自己バイアス型の定電流回路装置である。TS は、後記するスタータ信号を入力する端子である。
【0004】
カレントミラー回路部91は、pチャネルエンハンスメント形のMOSFET(以降、pEMOSと略称することがある。)91A,91Bで構成されており、pEMOS91Aはダイオード接続された基準トランジスタであり、pEMOS91Bは従動トランジスタである。カレントミラー回路部92は、nチャネルエンハンスメント形のMOSFET(以降、nEMOSと略称することがある。)92A,92Bで構成されており、nEMOS92Aはダイオード接続された基準トランジスタであり、nEMOS92Bは従動トランジスタである。
【0005】
出力トランジスタ93は、pEMOSであり、定電流回路装置9の出力電流IO を取り出すための素子であり、抵抗素子94は、基準電流値設定用の素子である。P型Tr95,96は、公知のバンドギャップ電圧発生用の素子であり、共にダイオード接続されている。pEMOS91Aと,nEMOS92Bと,抵抗素子94と,P型Tr95とは、また、pEMOS91Bと,nEMOS92Aと,P型Tr96とは、それぞれ互いに直列に接続されて、電源電圧のプラス極用の端子Pと、マイナス極用の端子Nとの間に接続されている。
【0006】
定電流回路装置9では、抵抗素子94で設定された値を持つ電流を、カレントミラー回路部91の基準トランジスタであるpEMOS91Aに通流させ、これと同値の電流を従動トランジスタであるpEMOS91Bを介してカレントミラー回路部92の基準トランジスタであるnEMOS92Aに返す帰還経路を構成している。定電流回路装置9ではこのような回路構成とすることにより、電源電圧値が変動したとしても出力電流IO の値を一定に保ちながら、P型Tr95,96のベース・エミッタ間のバンドギャップ電圧を利用して出力電流IO の温度依存性をほぼ零にすることができている。
【0007】
しかしながら、この定電流回路装置9が備えているカレントミラー回路部91,92は、定電流回路装置9にある時点から電源電圧のみが与えられた条件ではオン状態になることができず、オフ状態を維持し続ける。したがって、定電流回路装置9は、電源電圧が与えらただけでは動作状態とはならない。電源電圧が与えらた状態の定電流回路装置9の端子TS にスタート信号SS である直流電流が供給されると、この直流電流は図中に矢印で示したごとく、端子TS →nEMOS92A→P型Tr96→端子Nの経路で定電流回路装置9中を通流する。これにより、カレントミラー回路部92の基準トランジスタであるnEMOS92Aにスタート信号SS である直流電流が通流されので、まずカレントミラー回路部92が動作状態に移行する。カレントミラー回路部92が動作状態に移行すると、前記した関係からカレントミラー回路部91も動作状態に移行することで、定電流回路装置9は動作状態に移行することとなるのである。
【0008】
また、2つの動作点を持つ自己バイアス型の電子回路装置の中には、非動作状態における消費電流値を零とするために、自己バイアス型電子回路の動作・不動作を切り換える切換信号を外部から供給を受け、不動作状態とする切換信号を受けることによってその機能の全てを停止するようにした回路装置も知られている。2つの動作点を持ち,しかも外部からの切換信号に対応して動作状態・不動作状態となる自己バイアス型の電子回路装置を、定電流回路装置を例にとって次に説明することとする。図4は、一般例の異なる例としての自己バイアス型の定電流回路装置を示すその回路図である。図4において、図3に示した一般例の自己バイアス型の定電流回路装置と同一部分には同じ符号を付し、その説明を省略する。
【0009】
図4において、8は、図3に示した一般例の一例としての定電流回路装置9に対して、nEMOS81,82と、インバータ83とを追加して備えるようにした、2つの動作点を持つ自己バイアス型の定電流回路装置である。TD は、後記する切換信号を入力する端子である。nEMOS81は、カレントミラー回路部92の基準トランジスタであるnEMOS92Aの、ダイオード接続とするためにそのドレインとゲートとの間を接続している電路に介挿されて接続されている。nEMOS82は、カレントミラー回路部92の共通のゲートと端子Nとの間に接続されている。nEMOS81のゲートはインバータ83を介して、また、nEMOS82のゲートは直接に、それぞれ端子TD に接続されている。
【0010】
定電流回路装置8ではこのような回路構成とすることにより、定電流回路装置9が持つ前述の機能に加えて、切換信号SD に対応して次記するような動作を行うこととなる。ハイレベル(以降、「H」と略称することがある。)の切換信号SD が端子TD に入力されると、nEMOS82はオンし、nEMOS81はオフする。この結果、nEMOS92Aのダイオード接続状態は解除され、かつ、nEMOS92A,92Bはそのゲートが端子Nの電位と同電位にされることでオフされるので、カレントミラー回路部92は不動作状態となる。これにより、定電流回路装置8は、全ての回路動作が不動作状態となり、出力電流IO の出力を停止する。また、ローレベル(以降、「L」と略称することがある。)の切換信号SD が端子TD に入力されると、nEMOS82はオフし、nEMOS81はオンする。この結果、nEMOS92Aはダイオード接続状態とされ、かつ、nEMOS92A,92Bはそのゲートの電位が「H」とされることでオンされるので、カレントミラー回路部92は動作状態にされる。これにより、定電流回路装置8は定電流回路装置9と同様に、図示しない負荷に対して出力電流IO の出力を開始する。すなわち、切換信号SD は、「L」が動作信号であり、「H」が不動作信号である。そうして、定電流回路装置8では、負荷が出力電流IO を必要とする場合にのみ「L」の切換信号SD を端子TD に与えることで、出力電流IO の無駄な供給、したがって、電力の無駄な消費を避けることが可能なのである。
【0011】
ここで、2つの動作点を持つ自己バイアス型の電子回路装置にスタート信号SS を与える従来例のスタータ回路装置について説明を始めることとする。図5は、従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図5において、図3に示した自己バイアス型の定電流回路装置と同一部分には同じ符号を付し、その説明を省略する。なお、図5中には、図3で付した符号については、代表的な符号のみを記した。
【0012】
図5において、7は、スタート信号SS を生成するための抵抗素子71を備えたスタータ回路装置である。スタータ回路装置7ではスタート信号SS は、抵抗素子71が持つ抵抗値で定まる直流電流であることになる。この直流電流であるスタート信号SS が端子TS に与えられた定電流回路装置9は、前述したところにより、動作状態に移行することとなるのである。
【0013】
次に、図6は、異なる従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図6において、図3に示した自己バイアス型の定電流回路装置、および、図5に示した従来例のスタータ回路装置と同一部分には同じ符号を付し、その説明を省略する。なお、図6中には、図3で付した符号については、代表的な符号のみを記した。
【0014】
図6において、6は、図5に示した従来例によるスタータ回路装置に対して、ダイオード61,62を追加して備えるようにしたスタータ回路装置である。ダイオード61,62のそれぞれのアノードは、抵抗素子71の端子N側の端部に接続されている。ダイオード61のカソードは端子TS に、ダイオード62のカソードは端子Nに接続されている。そうして、ダイオード61の順方向電圧値は、動作状態に在る定電流回路装置9の端子TS の電圧値がダイオード61のカソード端の電圧値よりも高くなるように設定されている。
【0015】
スタータ回路装置6はこのような回路構成とすることにより、スタータ回路装置7が持つ前述の機能に加えて、次記するような動作を行うこととなる。すなわち、スタータ回路装置6がスタート信号SS を与えることで定電流回路装置9が動作状態に移行すると、スタータ回路装置6から定電流回路装置9へのスタート信号SS の供給は停止される。これにより定電流回路装置9は、スタート信号SS である直流電流に影響されることが無く、抵抗素子94で設定された値に従う出力電流IO を出力することが可能となる。
【0016】
【発明が解決しようとする課題】
前述した従来技術によるスタータ回路装置、例えば、スタータ回路装置6,7は、2つの動作点を持つ自己バイアス型の電子回路装置にスタート信号SS を与えて、これ等の自己バイアス型の電子回路装置を確実に動作状態に移行させることが可能であるが、次記するような問題がある。すなわち、
▲1▼スタータ回路装置6,7は、自己バイアス型の電子回路装置がすでに動作状態に移行していて、スタート信号SS である電流の供給が不要になっていても、直流の電源電圧が印加されていると常に電流の生成を継続している。このために、スタータ回路装置を持つ電子回路装置は、その消費電流値が増大されてしまうことになっている。また、
▲2▼スタータ回路装置7の場合には、自己バイアス型の電子回路装置がすでに動作状態に移行していても、スタート信号SS を自己バイアス型の電子回路装置に供給し続けるので、自己バイアス型の電子回路装置が定電流回路装置である場合には、抵抗素子94で設定された値を持つ電流にスタート信号SS である電流が加わることで、その出力電流IO に誤差を生じることになる。この誤差を小さく抑えようとすると、スタート信号SS を生成するための抵抗素子の抵抗値を、例えば実用範囲で数百〔Ω〕〜数M〔Ω〕と、大きな値に設定する必要があることとなる。しかしながらスタータ回路装置7を集積回路で形成する場合には、抵抗値が大きな抵抗素子であると、公知のごとく大きな面積を占めることになるので、スタータ回路装置7が大形化することになっていた。なお、自己バイアス型の電子回路装置が定電流回路装置を応用した回路装置であるならば、例えば、定電圧回路装置であっても、スタート信号SS の電流が加わるとその精度が低下することは、定電流回路装置の場合と同様である。さらにまた、
▲3▼2つの動作点を持つ自己バイアス型の電子回路装置が、例えば図4に示した定電流回路装置8のような、外部からの切換信号に対応して動作状態・不動作状態となる回路装置である場合には、これにスタート信号SS を与えるスタータ回路装置も切換信号に対応して動作することが、装置全体の消費電流の低減にとって好ましいものである。しかしながら、外部からの切換信号に対応して動作状態・不動作状態となるスタータ回路装置は存在していないので、切換信号を用いる効用は一部分に限定されることになっていた。
【0017】
この発明は、前述の従来技術の問題点に鑑みなされたものであり、その第1の目的は、低消費電流のスタータ回路装置を提供することにある。また、その第2の目的は、スタート信号の供給先の回路装置の性能に悪影響を与えることの無いスタータ回路装置を提供することにある。さらにまた、その第3の目的は、切換信号に対応することができるスタータ回路装置を提供することにある。
【0018】
【課題を解決するための手段】
この発明では前述の第1〜第3の目的は、
1)請求項1に記載したところにより、直流電圧の供給を受けて,自己バイアス型電子回路装置に動作を開始させるスタート信号を生成する回路装置である自己バイアス型電子回路用のスタータ回路装置において、自己バイアス型電子回路装置に与えるスタート信号を生成するための抵抗素子と、この抵抗素子と前記の電子回路装置が持つスタート信号入力用の端子との間に介挿されて接続されたpチャネルエンハンスメント形のMOSFETおよび第3の半導体スイッチング素子の直列回路と、抵抗素子とコンデンサとが第1の半導体スイッチング素子を介して直列接続されてなるCR積分回路部と、前記第1の半導体スイッチング素子とコンデンサとを接続する電路および接地電位点の間に接続された第2の半導体スイッチング素子とを備え、コンデンサの前記第1の半導体スイッチング素子と接続されていない側の端部は接地電位点に接続され、前記のMOSFETのゲートはCR積分回路部の前記第1の半導体スイッチング素子とコンデンサとを接続する電路と接続されてなり、前記のMOSFETは、コンデンサの充電電圧値が予め定められた電圧値以下であるとオンし、前記の電圧値を越えるとオフしてなるとともに、前記第 1 ,第2および第3の半導体スイッチング素子は自己バイアス型電子回路装置の動作・不動作を切り換える切換信号によって駆動され、前記第1および第3の半導体スイッチング素子は切換信号が動作信号である場合にオフされ,不動作信号である場合にオンされてなり、前記第2の半導体スイッチング素子は、切換信号が動作信号である場合にオンされ,不動作信号である場合にオフされてなる構成とすること、により達成される。
【0019】
基本動作として、積分回路部が持つコンデンサは直流電圧が印加されると抵抗素子を介して充電されることになるが、この充電電圧であるコンデンサで得られる電圧値VC は、コンデンサの容量値をC,抵抗素子の抵抗値をRとし、直流電圧値をVCC、直流電圧を印加後の経過時間をtと置くと、公知のごとく「式1」で表すことができる。すなわち、t=0では電圧値VC =0であり、時間tの経過に伴って電圧値VC は、積分回路部の時定数値C・Rに従って「式1」によるごとく、しだいに上昇して行く。この発明によるスタータ回路装置では、このような値を持つVC がpEMOSのゲートに印加されることになる。
【0020】
【数1】
C =VCC(1−ε-t/CR ) ……………… (1)
また、pEMOSの公知の動作特性から、pEMOSのゲートに印加されるゲート電圧値VG とpEMOSのオン・オフ状態との間には、pEMOSの閾値をVthと置くと、VG ≦VCC−Vthの条件である場合にオンし、VG >VCC−Vthの条件である場合にオフするという関係がある。このことから、この発明によるスタータ回路装置は、直流電圧が印加された直後では、VC =0であるのでpEMOSはオンし、スタート信号を生成するための抵抗素子が持つ抵抗値に従う値を持つ直流電流であるスタート信号SS を、自己バイアス型電子回路装置のスタート信号入力用の端子に向けて出力する。これにより、自己バイアス型電子回路装置を動作状態になし得る。
【0021】
時間tが経過してt=t1 になると、電圧値VC が上昇することでVG >VCC−Vthとなり、pEMOSはオフする。pEMOSがオフすると、この発明によるスタータ回路装置は、スタート信号SS の出力を停止する。その際、自己バイアス型電子回路装置はすでに動作状態となっているので、スタート信号SS が入力されていない状態下で、動作状態を継続することとなる。なお、pEMOSがオンしている時間であるオン時間t1 は、「式1」を基にして「式2」で表すことができる。
【0022】
【数2】
1 =CR〔ln(VCC/Vth)〕 …… (2)
【0023】
そうして、動作信号である切換信号が入力されていて、第1の半導体スイッチング素子と第3の半導体スイッチング素子がオンされ、かつ、第2の半導体スイッチング素子がオフされていれば、この発明によるスタータ回路装置は、前記基本動作と同様に動作する。スタータ回路装置がこのように動作することで、自己バイアス型電子回路装置が動作状態となり、かつ、スタート信号SS の出力が停止されている状態において、不動作信号である切換信号が入力されたとする。
【0024】
その場合には、コンデンサに対しては、第1の半導体スイッチング素子がオフされるので充電電流の供給が停止され、また第2の半導体スイッチング素子がオンされるので,充電されていた電荷の放電が開始され、その電圧値VC は徐々に低下する。コンデンサはやがて無充電状態である初期状態(VC =0の状態である。)とされる。他方pEMOSは、電圧値VC が低下することで再びオン状態となるが、すでに第3の半導体スイッチング素子がオフされているので、スタート信号SS が生成されることは無いのである。
【0025】
さらにまた、この発明では前述の第1〜第3の目的は、
2)請求項2に記載したところにより、前記項に記載の手段において、
pチャネルエンハンスメント形のMOSFET(pEMOS)のゲートとCR積分回路部が有するコンデンサとの接続点と,第2の半導体スイッチング素子との間に介挿させて接続された第4の半導体スイッチング素子を備え、この半導体スイッチング素子はnチャネルエンハンスメント形のMOSFET(nEMOS)であり、そのゲートおよびドレインがpEMOSのゲートと前記のコンデンサとの接続点に、そのソース第2の半導体スイッチング素子にそれぞれ接続され、pEMOSがオフされる際のコンデンサの充電電圧値よりも低い充電電圧値でオフからオンに切り換えられてなる構成とすること、により達成される。
【0026】
そうして、動作信号である切換信号が入力されていて、第1の半導体スイッチング素子と第3の半導体スイッチング素子がオンされ、かつ、第2の半導体スイッチング素子がオフされていれば、この発明によるスタータ回路装置は、前記基本動作と同様に動作を開始する。しかしながらその際に、第1の半導体スイッチング素子、および、第2の半導体スイッチング素子のそれぞれが持つ動作特性によっては、極めて短時間ではあるが第1および第2の半導体スイッチング素子が同時にオン状態となることが起こり得るものである。
【0027】
このことに対して、この発明によるスタータ回路装置は第4の半導体スイッチング素子であるnEMOSを備えており、この状態ではnEMOSはオフしているので、第1および第2の半導体スイッチング素子が同時にオン状態となることが発生しても、これによっていわゆる貫通電流が通流することを防止できることとなる。そうして、スタータ回路装置がこのように動作を開始することで、自己バイアス型電子回路装置が動作状態となり、かつまた、やがてスタート信号SS の出力が停止される。なお、nEMOSは、スタート信号SS の出力が停止される前に、コンデンサの電圧値VC がnEMOSの閾値Vth4 を越えることでオフからオンに切り換えられている。
【0028】
自己バイアス型電子回路が動作状態となり、かつ、スタート信号SS の出力が停止されている状態において、不動作信号である切換信号が入力されたとする。その場合には、コンデンサに対しては、第1の半導体スイッチング素子がオフされるので充電電流の供給が停止され、また第2の半導体スイッチング素子がオンされるので,充電されていた電荷の放電が開始され、その電圧値VC は徐々に低下する。しかし、電圧値VC がnEMOSの閾値Vth4 以下になると、nEMOSが持つ公知の動作特性からnEMOSがオフするので、それ以降のコンデンサからの電荷の放電は停止され、以降の電圧値VC は、nEMOSがオフした時点の値(VC ≒Vth4 )を保持する。
【0029】
このような状態で切換信号が動作信号に切り換えられたとする。この場合も、この発明になるスタータ回路装置は、前記した動作信号である切換信号が入力された場合と同様に動作する。すなわち、この場合もnEMOSはオフしているので、極めて短時間の第1および第2の半導体スイッチング素子の同時オンによる貫通電流の通流を防止する。しかしこの場合には、すでにコンデンサがnEMOSの閾値Vth4 付近の値に充電されているので、無充電である場合と比較して短時間の経過時間t14でVG >VCC−Vthを満足する電圧値VC に到達することになる。なお、この場合のpEMOSのオン時間t14は、「式1」を参照して「式3」で表すことができる。
【0030】
【数3】
14=CR{ln〔(VCC−Vth4 )/Vth〕}
……………… (3)
【0031】
【発明の実施の形態】
以下この発明の実施の形態を図面を参照して詳細に説明する。なお、以下の説明において、図3,図4に示した一般例の自己バイアス型の定電流回路装置、および、図5に示した従来例のスタータ回路装置と同一部分には同じ符号を付し、その説明を省略する。また、以下の説明に用いる図中には、図3,図4で付した符号については、代表的な符号のみを記した。
【0032】
実施例1;図1は、請求項1に対応するこの発明の基本動作に係る部分を説明するスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図1において、1は、図5に示した従来例によるスタータ回路装置7に対して、CR積分回路部11とpチャネルエンハンスメント形のMOSFET(pEMOS)14を追加して備えるようにしたスタータ回路装置である。CR積分回路部11は、スタータ回路装置の接地電位点である端子Nと,端子Pとの間に互いに直列に接続された抵抗素子12とコンデンサ13とで構成され、抵抗素子12が端子Pに、また、コンデンサ13が端子Nに接続されている。pEMOS14は、抵抗素子71と直列に接続されたうえで,端子Pと端子TS との間に接続されている。そうして、pEMOS14のドレインは端子TS に、ゲートは抵抗素子12とコンデンサ13とを接続している電路に接続されている。
【0033】
実施例1では前述の構成としたので、課題を解決するための手段の項の第1項で基本動作について説明したところにより、スタータ回路装置1は、直流の電源電圧が印加されると直ちにpEMOS14はオンされ、経過時間t=0から、定電流回路装置9の端子TS に向けてスタート信号SS を出力する。そうして、経過時間t=t1 になると、pEMOS14はオフされ、スタート信号SS の出力は停止する。その際、定電流回路装置9はすでに動作状態となっているので、スタート信号SS が入力されていない状態下で、動作状態を持続して出力電流IO の出力を継続する。スタート信号SS が出力されている時間であるオン時間t1 は、前述の「式2」で定まるものであるが、多くの場合にその値は数〔μs〕〜数十〔μs〕程度に設定される。
【0034】
スタータ回路装置1は前記のように動作するので、経過時間t1 以降においては、その消費電流値は零となる。これにより、スタータ回路装置1を含めた定電流回路装置9の消費電流値を、従来例よりも低減することができることになる。また、定電流回路装置9の出力電流IO の値は、経過時間t1 以降ではスタート信号SS の影響を受けることが無いので、その精度を向上することができるのである。またこのことは、抵抗素子71の抵抗値を精度向上の見地から大きな値に設定することは不要となることを意味する。このことによって、スタータ回路装置1を集積回路として形成する場合に、抵抗素子71の占める面積を抑制することが可能となり、スタータ回路装置1を小型化することが可能となる。
【0035】
実施例2;図2は、請求項1〜に対応するこの発明の一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図2において、2は、図1中に示したスタータ回路装置1に対して、第1の半導体スイッチング素子であるpチャネルエンハンスメント形のMOSFET(pEMOS)21と、第2の半導体スイッチング素子であるnチャネルエンハンスメント形のMOSFET(nEMOS)22と、第3の半導体スイッチング素子であるnチャネルエンハンスメント形のMOSFET(nEMOS)23と、第4の半導体スイッチング素子であるnチャネルエンハンスメント形のMOSFET(nEMOS)24と、インバータ25とを追加して備えるようにしたスタータ回路装置である。
【0036】
pEMOS21は、そのソースを抵抗素子12側として、抵抗素子12とコンデンサ13とを接続している電路の、抵抗素子12とpEMOS14のゲートの接続点との間に介挿されて接続されている。nEMOS24およびnEMOS22は互いに直列に接続されて、pEMOS14のゲートとpEMOS21のドレインとの接続点と,端子Nとの間に接続されており、結局、コンデンサ13に対して電気的に並列に接続されることになっている。pEMOS21とnEMOS22のそれぞれのゲートは、スタータ回路装置2が持つ切換信号SD の入力用の端子である端子TD2に接続され、この端子TD2は端子TD に接続されている。nEMOS24のゲートは、抵抗素子12とコンデンサ13との接続点に接続されている。nEMOS23は、そのドレインをpEMOS14のドレインに接続して、pEMOS14と端子TS との間に介挿されて接続されている。nEMOS23のゲートは、インバータ25を介して端子TD2に接続されている。
【0037】
実施例2では前述の構成としたので、課題を解決するための手段の項の第項,第項ですでに説明したところにより、スタータ回路装置2は、直流の電源電圧が新たに印加されたとしても、不動作信号である「H」の切換信号SD が入力されている場合には、pEMOS21とnEMOS23はオフしたままである。このために、スタート信号SS の生成用の抵抗素子71は定電流回路装置8から電気的に切り離されているので、スタート信号SS の出力は停止されている。したがって定電流回路装置8は、出力電流IO を出力する動作状態にはなれない。
【0038】
この状態で切換信号SD が動作信号である「L」に切り換わったとする。この場合には、スタータ回路装置2では、直ちに、pEMOS21とnEMOS23がオンし、nEMOS22がオフし、抵抗素子71とpEMOS14の直列接続回路部が、定電流回路装置8と電気的に接続される。これにより、スタータ回路装置2は、実施例1によるスタータ回路装置1の場合と同様に、pEMOS14が直ちにオンされてスタート信号SS の出力を開始すると共に、コンデンサ13の充電が開始される。その際に、pEMOS21とnEMOS22のそれぞれが持つ動作特性によっては、短時間ではあるが、pEMOS21とnEMOS22が同時にオン状態となることが起こり得るのであるが、その場合でもnEMOS24がオフしているので、貫通電流が通流されることは無い。そうしてコンデンサ13の電圧値VC が前記の所定値を越えると、前述のようにpEMOS14がオフされてスタート信号SS の出力が停止される。この間において、電圧値VC がnEMOS24の閾値Vth4 を越えることで、nEMOS24はオフからオンにすでに切り換えられている。定電流回路装置8は、スタート信号SS が入力されていない状態下で、動作状態を持続して出力電流IO の出力を継続している。
【0039】
この状態で切換信号SD が「H」に切り換わったとする。この場合には、定電流回路装置8は出力電流IO の出力を停止する。また、スタータ回路装置2では、nEMOS23がオフされることで、スタータ回路装置2と定電流回路装置8とが電気的に切り離される。また、pEMOS21がオフされることで、スタート信号SS の出力が停止されている間も継続されていたコンデンサ13への充電が停止され、かつまた、nEMOS22がオンされることで、コンデンサ13からの電荷の放電が開始される。電荷が放電されることで電圧値VC がしだいに低下して行くが、その値が前記の所定値以下になると、pEMOS14は再びオンされる。しかし、nEMOS23がオフしているのでスタート信号SS が生成されることはない。電圧値VC がさらに低下してその値がnEMOS24の閾値Vth4 以下になると、nEMOS24はオフされて、コンデンサ13からの電荷の放電は停止される。
【0040】
この状態で切換信号SD が再び「L」に切り換わったとする。この場合にも、スタータ回路装置2は前記のように動作するのであるが、今回の場合は、コンデンサ13は、nEMOS24の閾値Vth4 と同等値の電圧値VC に充電されているので、pEMOS14がオンされている時間t14は、前述の「式3」で定まるものであるが、実施例1の場合のオン時間t1 よりも短縮される。以降、スタータ回路装置2および定電流回路装置8は、切換信号SD の「H」,「L」に対応して、前記のような動作を繰り返すこととなる。
【0041】
スタータ回路装置2は前記のように動作するので、実施例1によるスタータ回路装置1が持つ作用・効果に加えて、切換信号SD の「H」,「L」に対応して動作することができることとなる。これにより、スタータ回路装置2を、切換信号SD の「H」,「L」に対応して動作する自己バイアス型の電子回路装置と組み合わせることで、装置全体の消費電流値を一層低減することができることになるのである。
【0042】
実施例2における今までの説明では、第1の半導体スイッチング素子はpEMOSであり、第2,第3の半導体スイッチング素子はnEMOSであるとしてきたが、これに限定されるものではなく、前記の動作を行うことが可能であるならば、適宜の半導体スイッチング素子を使用することが可能である。
また、実施例2における今までの説明では、スタータ回路装置は第4の半導体スイッチング素子を備えるとしてきたが、これに限定されるものではなく、動作信号である切換信号が入力された場合に、第1の半導体スイッチング素子と第2の半導体スイッチング素子が同時にオンされることが無いのであれば、第4の半導体スイッチング素子の設置を省略することが可能である。
【0043】
実施例1,2における今までの説明では、スタータ回路装置1,2がスタート信号SS を与える対象の電子回路装置は定電流回路装置であるとしてきたが、これに限定されるものではなく、自己バイアス型の電子回路装置であるならば、いかなる種類の電子回路装置であってもよいものである。
【0044】
【発明の効果】
この発明においては、前記の課題を解決するための手段の項で述べた構成とすることにより、次記する効果を奏する。
▲1▼課題を解決するための手段の第1項による構成とすることにより、pEMOSがCR積分回路部で得られる電圧値VC に応じてオン・オフされるので、自己バイアス型電子回路装置に与えるスタート信号の生成を、所定時間の後に自動的に停止することが可能となる。これにより、スタータ回路装置の消費電流値を低減することが可能になる。
【0045】
また、スタート信号を与える対象の自己バイアス型電子回路装置が定電流回路装置またはこれを応用した回路装置である場合には、所定時間の後にスタート信号の生成が自動的に停止されることにより、スタート信号を与えられる対象の回路装置は、その出力値がスタート信号によって影響を被ることが無くなるので、その出力値の精度などを向上することが可能になる。
【0046】
さらにまた、このことによって、スタート信号を生成する抵抗素子の抵抗値を大きな値に設定することが不要となり、スタータ回路装置を集積回路で形成する場合に小型化することが可能となる。
さらに、スタータ回路装置は、外部からの切換信号に対応して動作状態・不動作状態になし得る。これにより、前記項による効果を得たうえで、スタータ回路装置およびそれと組み合わされる電子回路装置の全体が、切換信号に対応して動作することが可能となり、装置全体の消費電流をさらに低減することが可能になる。
【0047】
課題を解決するための手段の第項による構成とすることにより、スタータ回路装置は、動作信号の切換信号の入力時に、第1および第2の半導体スイッチング素子が同時にオンしてしまうことによる貫通電流の発生を、第4の半導体スイッチング素子がオフしていることによって防止することができる。これにより、スタータ回路装置の消費電流を一層低減することが可能になる。
【図面の簡単な説明】
【図1】請求項1に対応するこの発明の基本動作に関する一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図2】請求項1〜に対応するこの発明の一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図3】一般例の一例としての自己バイアス型の定電流回路装置を示すその回路図
【図4】一般例の異なる例としての自己バイアス型の定電流回路装置を示すその回路図
【図5】
従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図6】異なる従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【符号の説明】
1 スタータ回路装置
11 CR積分回路部
12 抵抗素子
13 コンデンサ
14 MOSFET(pEMOS) 21 第1の半導体スイッチング素子
22 第2の半導体スイッチング素子
23 第3の半導体スイッチング素子
24 第4の半導体スイッチング素子
71 抵抗素子
P 端子
N 端子
S 端子

Claims (2)

  1. 直流電圧の供給を受けて,自己バイアス型電子回路装置に動作を開始させるスタート信号を生成する回路装置である自己バイアス型電子回路用のスタータ回路装置において、
    自己バイアス型電子回路装置に与えるスタート信号を生成するための抵抗素子と、この抵抗素子と前記の電子回路装置が持つスタート信号入力用の端子との間に介挿されて接続されたpチャネルエンハンスメント形のMOSFETおよび第3の半導体スイッチング素子の直列回路と、抵抗素子とコンデンサとが第1の半導体スイッチング素子を介して直列接続されてなるCR積分回路部と、前記第1の半導体スイッチング素子とコンデンサとを接続する電路および接地電位点の間に接続された第2の半導体スイッチング素子とを備え、コンデンサの前記第1の半導体スイッチング素子と接続されていない側の端部は接地電位点に接続され、前記のMOSFETのゲートはCR積分回路部の前記第1の半導体スイッチング素子とコンデンサとを接続する電路と接続されてなり、前記のMOSFETは、コンデンサの充電電圧値が予め定められた電圧値以下であるとオンし、前記の電圧値を越えるとオフしてなるとともに、前記第 1 ,第2および第3の半導体スイッチング素子は自己バイアス型電子回路装置の動作・不動作を切り換える切換信号によって駆動され、前記第1および第3の半導体スイッチング素子は切換信号が動作信号である場合にオフされ,不動作信号である場合にオンされてなり、前記第2の半導体スイッチング素子は、切換信号が動作信号である場合にオンされ,不動作信号である場合にオフされてなることを特徴とする自己バイアス型電子回路用のスタータ回路装置。
  2. 請求項1に記載の自己バイアス型電子回路用のスタータ回路装置において、
    前記pチャネルエンハンスメント形のMOSFETのゲートと前記CR積分回路部が有するコンデンサとの接続点と,前記第2の半導体スイッチング素子との間に介挿させて接続された第4の半導体スイッチング素子を備え、該第4の半導体スイッチング素子はnチャネルエンハンスメント形のMOSFETであり、該第4の半導体スイッチング素子のゲートおよびドレインが前記pチャネルエンハンスメント形のMOSFETのゲートと前記CR積分回路部が有するコンデンサとの接続点に、該第4の半導体スイッチング素子のソースが第2の半導体スイッチング素子にそれぞれ接続され、該第4の半導体スイッチング素子が前記pチャネルエンハンスメント形のMOSFETがオフされる際のコンデンサの充電電圧値よりも低い充電電圧値でオフからオンに切り換えられてなることを特徴とする自己バイアス型電子回路用のスタータ回路装置。
JP24116395A 1995-09-20 1995-09-20 自己バイアス型電子回路用のスタータ回路装置 Expired - Fee Related JP3540869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24116395A JP3540869B2 (ja) 1995-09-20 1995-09-20 自己バイアス型電子回路用のスタータ回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24116395A JP3540869B2 (ja) 1995-09-20 1995-09-20 自己バイアス型電子回路用のスタータ回路装置

Publications (2)

Publication Number Publication Date
JPH0981252A JPH0981252A (ja) 1997-03-28
JP3540869B2 true JP3540869B2 (ja) 2004-07-07

Family

ID=17070201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24116395A Expired - Fee Related JP3540869B2 (ja) 1995-09-20 1995-09-20 自己バイアス型電子回路用のスタータ回路装置

Country Status (1)

Country Link
JP (1) JP3540869B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734036B2 (ja) * 2005-05-31 2011-07-27 東芝マイクロエレクトロニクス株式会社 低消費電力回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH072010B2 (ja) * 1990-03-22 1995-01-11 東北リコー株式会社 電源回路
JPH0643979A (ja) * 1992-07-24 1994-02-18 Toshiba Corp 携帯形電子機器およびその電源回路

Also Published As

Publication number Publication date
JPH0981252A (ja) 1997-03-28

Similar Documents

Publication Publication Date Title
JP3639189B2 (ja) 負荷駆動回路
US6856177B1 (en) High side power switch with charge pump and bootstrap capacitor
JP2008172940A (ja) 電力用半導体装置
US6661260B2 (en) Output circuit of semiconductor circuit with power consumption reduced
US7973593B2 (en) Reference voltage generation circuit and start-up control method therefor
JP2007312484A (ja) 電池充電回路、携帯電子機器、及び半導体集積回路
US6529067B2 (en) Power saving circuit for wireless pointer
JP2001238347A (ja) 電源制御回路
JP3540869B2 (ja) 自己バイアス型電子回路用のスタータ回路装置
JP2005032260A (ja) わずかな充電電流を用いたブートストラップキャパシタ充電回路
JP2003078361A (ja) 電源回路及び半導体装置
JP4124562B2 (ja) Rc時定数回路
JP2002093264A (ja) 接点損傷防止回路
JP3704856B2 (ja) 負荷駆動回路
KR19990072223A (ko) 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로
JP2005237028A (ja) 負荷駆動装置
JP2005051854A (ja) 起動処理回路
JP2004080927A (ja) 二次電池用充電制御装置
US10879886B1 (en) Switch circuit suppressing damage to the switch circuit
US6459249B2 (en) Reset circuit
JP3429969B2 (ja) バイアス回路
JPH11205114A (ja) 誘導性負荷の駆動装置
JP4249401B2 (ja) Dc−dcコンバータ
JP3770824B2 (ja) パワーオンリセット回路
JPH05315903A (ja) パワー制御回路内で使用するメモリ・デバイス

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees