JP3540869B2 - 自己バイアス型電子回路用のスタータ回路装置 - Google Patents
自己バイアス型電子回路用のスタータ回路装置 Download PDFInfo
- Publication number
- JP3540869B2 JP3540869B2 JP24116395A JP24116395A JP3540869B2 JP 3540869 B2 JP3540869 B2 JP 3540869B2 JP 24116395 A JP24116395 A JP 24116395A JP 24116395 A JP24116395 A JP 24116395A JP 3540869 B2 JP3540869 B2 JP 3540869B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- semiconductor switching
- switching element
- self
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000007858 starting material Substances 0.000 title claims description 79
- 239000004065 semiconductor Substances 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 239000004576 sand Substances 0.000 description 3
- 231100000716 Acceptable daily intake Toxicity 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、自己バイアス型電子回路装置用のスタータ回路装置に係わり、低消費電力化、自己バイアス型電子回路装置用の切換信号への対応などを図った改良されたその回路構成に関する。
【０００２】
【従来の技術】
自己バイアス型電子回路装置の内には、２つの動作点を持ち、いったん動作状態に入ると、例えば、電源電圧値が変動したとしてもその動作状態が変化せず安定に動作を続けられるようにした回路装置が知られており、集積回路または個別電子部品を用いた各種の電子装置に広く使用されている。この種の自己バイアス型電子回路では、多くの場合に２つの動作点の内の一方の動作点は零に設定されている。この、一方の動作点を零に設定された２つの動作点を持つ自己バイアス型電子回路装置は、動作点が零のままでは電源電圧が印加されたとしても動作を行わず、その動作点を、零の動作点から他方の動作点に強制的に移行させることで、その動作を行うようになる性質を有している。動作点を零から他方の動作点に移行させるためには、自己バイアス型電子回路装置の外部から電圧や電流であるスタート信号を与える必要が有り、このスタート信号を生成する回路装置がスタータ回路装置である。
【０００３】
従来技術によるスタータ回路装置の説明に入る前に、２つの動作点を持つ自己バイアス型の電子回路装置を、定電流回路装置を例にとってまず説明することとする。図３は、一般例の一例としての自己バイアス型の定電流回路装置を示すその回路図である。図３において、９は、直流の電源電圧のプラス極側のカレントミラー回路部９１、同じくマイナス極側のカレントミラー回路部９２、出力トランジスタ９３、抵抗素子９４、ＰＮＰトランジスタ（以降、Ｐ型Ｔｒと略称することがある。）９５，９６を備えた、２つの動作点を持つ自己バイアス型の定電流回路装置である。ＴS は、後記するスタータ信号を入力する端子である。
【０００４】
カレントミラー回路部９１は、ｐチャネルエンハンスメント形のＭＯＳＦＥＴ（以降、ｐＥＭＯＳと略称することがある。）９１Ａ，９１Ｂで構成されており、ｐＥＭＯＳ９１Ａはダイオード接続された基準トランジスタであり、ｐＥＭＯＳ９１Ｂは従動トランジスタである。カレントミラー回路部９２は、ｎチャネルエンハンスメント形のＭＯＳＦＥＴ（以降、ｎＥＭＯＳと略称することがある。）９２Ａ，９２Ｂで構成されており、ｎＥＭＯＳ９２Ａはダイオード接続された基準トランジスタであり、ｎＥＭＯＳ９２Ｂは従動トランジスタである。
【０００５】
出力トランジスタ９３は、ｐＥＭＯＳであり、定電流回路装置９の出力電流ＩO を取り出すための素子であり、抵抗素子９４は、基準電流値設定用の素子である。Ｐ型Ｔｒ９５，９６は、公知のバンドギャップ電圧発生用の素子であり、共にダイオード接続されている。ｐＥＭＯＳ９１Ａと，ｎＥＭＯＳ９２Ｂと，抵抗素子９４と，Ｐ型Ｔｒ９５とは、また、ｐＥＭＯＳ９１Ｂと，ｎＥＭＯＳ９２Ａと，Ｐ型Ｔｒ９６とは、それぞれ互いに直列に接続されて、電源電圧のプラス極用の端子Ｐと、マイナス極用の端子Ｎとの間に接続されている。
【０００６】
定電流回路装置９では、抵抗素子９４で設定された値を持つ電流を、カレントミラー回路部９１の基準トランジスタであるｐＥＭＯＳ９１Ａに通流させ、これと同値の電流を従動トランジスタであるｐＥＭＯＳ９１Ｂを介してカレントミラー回路部９２の基準トランジスタであるｎＥＭＯＳ９２Ａに返す帰還経路を構成している。定電流回路装置９ではこのような回路構成とすることにより、電源電圧値が変動したとしても出力電流ＩO の値を一定に保ちながら、Ｐ型Ｔｒ９５，９６のベース・エミッタ間のバンドギャップ電圧を利用して出力電流ＩO の温度依存性をほぼ零にすることができている。
【０００７】
しかしながら、この定電流回路装置９が備えているカレントミラー回路部９１，９２は、定電流回路装置９にある時点から電源電圧のみが与えられた条件ではオン状態になることができず、オフ状態を維持し続ける。したがって、定電流回路装置９は、電源電圧が与えらただけでは動作状態とはならない。電源電圧が与えらた状態の定電流回路装置９の端子ＴS にスタート信号ＳS である直流電流が供給されると、この直流電流は図中に矢印で示したごとく、端子ＴS →ｎＥＭＯＳ９２Ａ→Ｐ型Ｔｒ９６→端子Ｎの経路で定電流回路装置９中を通流する。これにより、カレントミラー回路部９２の基準トランジスタであるｎＥＭＯＳ９２Ａにスタート信号ＳS である直流電流が通流されので、まずカレントミラー回路部９２が動作状態に移行する。カレントミラー回路部９２が動作状態に移行すると、前記した関係からカレントミラー回路部９１も動作状態に移行することで、定電流回路装置９は動作状態に移行することとなるのである。
【０００８】
また、２つの動作点を持つ自己バイアス型の電子回路装置の中には、非動作状態における消費電流値を零とするために、自己バイアス型電子回路の動作・不動作を切り換える切換信号を外部から供給を受け、不動作状態とする切換信号を受けることによってその機能の全てを停止するようにした回路装置も知られている。２つの動作点を持ち，しかも外部からの切換信号に対応して動作状態・不動作状態となる自己バイアス型の電子回路装置を、定電流回路装置を例にとって次に説明することとする。図４は、一般例の異なる例としての自己バイアス型の定電流回路装置を示すその回路図である。図４において、図３に示した一般例の自己バイアス型の定電流回路装置と同一部分には同じ符号を付し、その説明を省略する。
【０００９】
図４において、８は、図３に示した一般例の一例としての定電流回路装置９に対して、ｎＥＭＯＳ８１，８２と、インバータ８３とを追加して備えるようにした、２つの動作点を持つ自己バイアス型の定電流回路装置である。ＴD は、後記する切換信号を入力する端子である。ｎＥＭＯＳ８１は、カレントミラー回路部９２の基準トランジスタであるｎＥＭＯＳ９２Ａの、ダイオード接続とするためにそのドレインとゲートとの間を接続している電路に介挿されて接続されている。ｎＥＭＯＳ８２は、カレントミラー回路部９２の共通のゲートと端子Ｎとの間に接続されている。ｎＥＭＯＳ８１のゲートはインバータ８３を介して、また、ｎＥＭＯＳ８２のゲートは直接に、それぞれ端子ＴD に接続されている。
【００１０】
定電流回路装置８ではこのような回路構成とすることにより、定電流回路装置９が持つ前述の機能に加えて、切換信号ＳD に対応して次記するような動作を行うこととなる。ハイレベル（以降、「Ｈ」と略称することがある。）の切換信号ＳD が端子ＴD に入力されると、ｎＥＭＯＳ８２はオンし、ｎＥＭＯＳ８１はオフする。この結果、ｎＥＭＯＳ９２Ａのダイオード接続状態は解除され、かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはそのゲートが端子Ｎの電位と同電位にされることでオフされるので、カレントミラー回路部９２は不動作状態となる。これにより、定電流回路装置８は、全ての回路動作が不動作状態となり、出力電流ＩO の出力を停止する。また、ローレベル（以降、「Ｌ」と略称することがある。）の切換信号ＳD が端子ＴD に入力されると、ｎＥＭＯＳ８２はオフし、ｎＥＭＯＳ８１はオンする。この結果、ｎＥＭＯＳ９２Ａはダイオード接続状態とされ、かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはそのゲートの電位が「Ｈ」とされることでオンされるので、カレントミラー回路部９２は動作状態にされる。これにより、定電流回路装置８は定電流回路装置９と同様に、図示しない負荷に対して出力電流ＩO の出力を開始する。すなわち、切換信号ＳD は、「Ｌ」が動作信号であり、「Ｈ」が不動作信号である。そうして、定電流回路装置８では、負荷が出力電流ＩO を必要とする場合にのみ「Ｌ」の切換信号ＳD を端子ＴD に与えることで、出力電流ＩO の無駄な供給、したがって、電力の無駄な消費を避けることが可能なのである。
【００１１】
ここで、２つの動作点を持つ自己バイアス型の電子回路装置にスタート信号ＳS を与える従来例のスタータ回路装置について説明を始めることとする。図５は、従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図５において、図３に示した自己バイアス型の定電流回路装置と同一部分には同じ符号を付し、その説明を省略する。なお、図５中には、図３で付した符号については、代表的な符号のみを記した。
【００１２】
図５において、７は、スタート信号ＳS を生成するための抵抗素子７１を備えたスタータ回路装置である。スタータ回路装置７ではスタート信号ＳS は、抵抗素子７１が持つ抵抗値で定まる直流電流であることになる。この直流電流であるスタート信号ＳS が端子ＴS に与えられた定電流回路装置９は、前述したところにより、動作状態に移行することとなるのである。
【００１３】
次に、図６は、異なる従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図６において、図３に示した自己バイアス型の定電流回路装置、および、図５に示した従来例のスタータ回路装置と同一部分には同じ符号を付し、その説明を省略する。なお、図６中には、図３で付した符号については、代表的な符号のみを記した。
【００１４】
図６において、６は、図５に示した従来例によるスタータ回路装置に対して、ダイオード６１，６２を追加して備えるようにしたスタータ回路装置である。ダイオード６１，６２のそれぞれのアノードは、抵抗素子７１の端子Ｎ側の端部に接続されている。ダイオード６１のカソードは端子ＴS に、ダイオード６２のカソードは端子Ｎに接続されている。そうして、ダイオード６１の順方向電圧値は、動作状態に在る定電流回路装置９の端子ＴS の電圧値がダイオード６１のカソード端の電圧値よりも高くなるように設定されている。
【００１５】
スタータ回路装置６はこのような回路構成とすることにより、スタータ回路装置７が持つ前述の機能に加えて、次記するような動作を行うこととなる。すなわち、スタータ回路装置６がスタート信号ＳS を与えることで定電流回路装置９が動作状態に移行すると、スタータ回路装置６から定電流回路装置９へのスタート信号ＳS の供給は停止される。これにより定電流回路装置９は、スタート信号ＳS である直流電流に影響されることが無く、抵抗素子９４で設定された値に従う出力電流ＩO を出力することが可能となる。
【００１６】
【発明が解決しようとする課題】
前述した従来技術によるスタータ回路装置、例えば、スタータ回路装置６，７は、２つの動作点を持つ自己バイアス型の電子回路装置にスタート信号ＳS を与えて、これ等の自己バイアス型の電子回路装置を確実に動作状態に移行させることが可能であるが、次記するような問題がある。すなわち、
▲１▼スタータ回路装置６，７は、自己バイアス型の電子回路装置がすでに動作状態に移行していて、スタート信号ＳS である電流の供給が不要になっていても、直流の電源電圧が印加されていると常に電流の生成を継続している。このために、スタータ回路装置を持つ電子回路装置は、その消費電流値が増大されてしまうことになっている。また、
▲２▼スタータ回路装置７の場合には、自己バイアス型の電子回路装置がすでに動作状態に移行していても、スタート信号ＳS を自己バイアス型の電子回路装置に供給し続けるので、自己バイアス型の電子回路装置が定電流回路装置である場合には、抵抗素子９４で設定された値を持つ電流にスタート信号ＳS である電流が加わることで、その出力電流ＩO に誤差を生じることになる。この誤差を小さく抑えようとすると、スタート信号ＳS を生成するための抵抗素子の抵抗値を、例えば実用範囲で数百〔Ω〕〜数Ｍ〔Ω〕と、大きな値に設定する必要があることとなる。しかしながらスタータ回路装置７を集積回路で形成する場合には、抵抗値が大きな抵抗素子であると、公知のごとく大きな面積を占めることになるので、スタータ回路装置７が大形化することになっていた。なお、自己バイアス型の電子回路装置が定電流回路装置を応用した回路装置であるならば、例えば、定電圧回路装置であっても、スタート信号ＳS の電流が加わるとその精度が低下することは、定電流回路装置の場合と同様である。さらにまた、
▲３▼２つの動作点を持つ自己バイアス型の電子回路装置が、例えば図４に示した定電流回路装置８のような、外部からの切換信号に対応して動作状態・不動作状態となる回路装置である場合には、これにスタート信号ＳS を与えるスタータ回路装置も切換信号に対応して動作することが、装置全体の消費電流の低減にとって好ましいものである。しかしながら、外部からの切換信号に対応して動作状態・不動作状態となるスタータ回路装置は存在していないので、切換信号を用いる効用は一部分に限定されることになっていた。
【００１７】
この発明は、前述の従来技術の問題点に鑑みなされたものであり、その第１の目的は、低消費電流のスタータ回路装置を提供することにある。また、その第２の目的は、スタート信号の供給先の回路装置の性能に悪影響を与えることの無いスタータ回路装置を提供することにある。さらにまた、その第３の目的は、切換信号に対応することができるスタータ回路装置を提供することにある。
【００１８】
【課題を解決するための手段】
この発明では前述の第１〜第３の目的は、
１）請求項１に記載したところにより、直流電圧の供給を受けて，自己バイアス型電子回路装置に動作を開始させるスタート信号を生成する回路装置である自己バイアス型電子回路用のスタータ回路装置において、自己バイアス型電子回路装置に与えるスタート信号を生成するための抵抗素子と、この抵抗素子と前記の電子回路装置が持つスタート信号入力用の端子との間に介挿されて接続されたｐチャネルエンハンスメント形のＭＯＳＦＥＴおよび第３の半導体スイッチング素子の直列回路と、抵抗素子とコンデンサとが第１の半導体スイッチング素子を介して直列接続されてなるＣＲ積分回路部と、前記第１の半導体スイッチング素子とコンデンサとを接続する電路および接地電位点の間に接続された第２の半導体スイッチング素子とを備え、コンデンサの前記第１の半導体スイッチング素子と接続されていない側の端部は接地電位点に接続され、前記のＭＯＳＦＥＴのゲートはＣＲ積分回路部の前記第１の半導体スイッチング素子とコンデンサとを接続する電路と接続されてなり、前記のＭＯＳＦＥＴは、コンデンサの充電電圧値が予め定められた電圧値以下であるとオンし、前記の電圧値を越えるとオフしてなるとともに、前記第 1 ，第２および第３の半導体スイッチング素子は自己バイアス型電子回路装置の動作・不動作を切り換える切換信号によって駆動され、前記第１および第３の半導体スイッチング素子は切換信号が動作信号である場合にオフされ，不動作信号である場合にオンされてなり、前記第２の半導体スイッチング素子は、切換信号が動作信号である場合にオンされ，不動作信号である場合にオフされてなる構成とすること、により達成される。
【００１９】
基本動作として、積分回路部が持つコンデンサは直流電圧が印加されると抵抗素子を介して充電されることになるが、この充電電圧であるコンデンサで得られる電圧値ＶC は、コンデンサの容量値をＣ，抵抗素子の抵抗値をＲとし、直流電圧値をＶCC、直流電圧を印加後の経過時間をｔと置くと、公知のごとく「式１」で表すことができる。すなわち、ｔ＝０では電圧値ＶC ＝０であり、時間ｔの経過に伴って電圧値ＶC は、積分回路部の時定数値Ｃ・Ｒに従って「式１」によるごとく、しだいに上昇して行く。この発明によるスタータ回路装置では、このような値を持つＶC がｐＥＭＯＳのゲートに印加されることになる。
【００２０】
【数１】
ＶC ＝ＶCC（１−ε-t/CR ） ……………… （１）
また、ｐＥＭＯＳの公知の動作特性から、ｐＥＭＯＳのゲートに印加されるゲート電圧値ＶG とｐＥＭＯＳのオン・オフ状態との間には、ｐＥＭＯＳの閾値をＶthと置くと、ＶG ≦ＶCC−Ｖthの条件である場合にオンし、ＶG ＞ＶCC−Ｖthの条件である場合にオフするという関係がある。このことから、この発明によるスタータ回路装置は、直流電圧が印加された直後では、ＶC ＝０であるのでｐＥＭＯＳはオンし、スタート信号を生成するための抵抗素子が持つ抵抗値に従う値を持つ直流電流であるスタート信号ＳS を、自己バイアス型電子回路装置のスタート信号入力用の端子に向けて出力する。これにより、自己バイアス型電子回路装置を動作状態になし得る。
【００２１】
時間ｔが経過してｔ＝ｔ1 になると、電圧値ＶC が上昇することでＶG ＞ＶCC−Ｖthとなり、ｐＥＭＯＳはオフする。ｐＥＭＯＳがオフすると、この発明によるスタータ回路装置は、スタート信号ＳS の出力を停止する。その際、自己バイアス型電子回路装置はすでに動作状態となっているので、スタート信号ＳS が入力されていない状態下で、動作状態を継続することとなる。なお、ｐＥＭＯＳがオンしている時間であるオン時間ｔ1 は、「式１」を基にして「式２」で表すことができる。
【００２２】
【数２】
ｔ1 ＝ＣＲ〔ｌｎ（ＶCC／Ｖth）〕 …… （２）
【００２３】
そうして、動作信号である切換信号が入力されていて、第１の半導体スイッチング素子と第３の半導体スイッチング素子がオンされ、かつ、第２の半導体スイッチング素子がオフされていれば、この発明によるスタータ回路装置は、前記基本動作と同様に動作する。スタータ回路装置がこのように動作することで、自己バイアス型電子回路装置が動作状態となり、かつ、スタート信号ＳS の出力が停止されている状態において、不動作信号である切換信号が入力されたとする。
【００２４】
その場合には、コンデンサに対しては、第１の半導体スイッチング素子がオフされるので充電電流の供給が停止され、また第２の半導体スイッチング素子がオンされるので，充電されていた電荷の放電が開始され、その電圧値ＶC は徐々に低下する。コンデンサはやがて無充電状態である初期状態（ＶC ＝０の状態である。）とされる。他方ｐＥＭＯＳは、電圧値ＶC が低下することで再びオン状態となるが、すでに第３の半導体スイッチング素子がオフされているので、スタート信号ＳS が生成されることは無いのである。
【００２５】
さらにまた、この発明では前述の第１〜第３の目的は、
２）請求項２に記載したところにより、前記１項に記載の手段において、
ｐチャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）のゲートとＣＲ積分回路部が有するコンデンサとの接続点と，第２の半導体スイッチング素子との間に介挿させて接続された第４の半導体スイッチング素子を備え、この半導体スイッチング素子はｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）であり、そのゲートおよびドレインがｐＥＭＯＳのゲートと前記のコンデンサとの接続点に、そのソースが第２の半導体スイッチング素子にそれぞれ接続され、ｐＥＭＯＳがオフされる際のコンデンサの充電電圧値よりも低い充電電圧値でオフからオンに切り換えられてなる構成とすること、により達成される。
【００２６】
そうして、動作信号である切換信号が入力されていて、第１の半導体スイッチング素子と第３の半導体スイッチング素子がオンされ、かつ、第２の半導体スイッチング素子がオフされていれば、この発明によるスタータ回路装置は、前記基本動作と同様に動作を開始する。しかしながらその際に、第１の半導体スイッチング素子、および、第２の半導体スイッチング素子のそれぞれが持つ動作特性によっては、極めて短時間ではあるが第１および第２の半導体スイッチング素子が同時にオン状態となることが起こり得るものである。
【００２７】
このことに対して、この発明によるスタータ回路装置は第４の半導体スイッチング素子であるｎＥＭＯＳを備えており、この状態ではｎＥＭＯＳはオフしているので、第１および第２の半導体スイッチング素子が同時にオン状態となることが発生しても、これによっていわゆる貫通電流が通流することを防止できることとなる。そうして、スタータ回路装置がこのように動作を開始することで、自己バイアス型電子回路装置が動作状態となり、かつまた、やがてスタート信号ＳS の出力が停止される。なお、ｎＥＭＯＳは、スタート信号ＳS の出力が停止される前に、コンデンサの電圧値ＶC がｎＥＭＯＳの閾値Ｖth4 を越えることでオフからオンに切り換えられている。
【００２８】
自己バイアス型電子回路が動作状態となり、かつ、スタート信号ＳS の出力が停止されている状態において、不動作信号である切換信号が入力されたとする。その場合には、コンデンサに対しては、第１の半導体スイッチング素子がオフされるので充電電流の供給が停止され、また第２の半導体スイッチング素子がオンされるので，充電されていた電荷の放電が開始され、その電圧値ＶC は徐々に低下する。しかし、電圧値ＶC がｎＥＭＯＳの閾値Ｖth4 以下になると、ｎＥＭＯＳが持つ公知の動作特性からｎＥＭＯＳがオフするので、それ以降のコンデンサからの電荷の放電は停止され、以降の電圧値ＶC は、ｎＥＭＯＳがオフした時点の値（ＶC ≒Ｖth4 ）を保持する。
【００２９】
このような状態で切換信号が動作信号に切り換えられたとする。この場合も、この発明になるスタータ回路装置は、前記した動作信号である切換信号が入力された場合と同様に動作する。すなわち、この場合もｎＥＭＯＳはオフしているので、極めて短時間の第１および第２の半導体スイッチング素子の同時オンによる貫通電流の通流を防止する。しかしこの場合には、すでにコンデンサがｎＥＭＯＳの閾値Ｖth4 付近の値に充電されているので、無充電である場合と比較して短時間の経過時間ｔ14でＶG ＞ＶCC−Ｖthを満足する電圧値ＶC に到達することになる。なお、この場合のｐＥＭＯＳのオン時間ｔ14は、「式１」を参照して「式３」で表すことができる。
【００３０】
【数３】
ｔ14＝ＣＲ｛ｌｎ〔（ＶCC−Ｖth4 ）／Ｖth〕｝
……………… （３）
【００３１】
【発明の実施の形態】
以下この発明の実施の形態を図面を参照して詳細に説明する。なお、以下の説明において、図３，図４に示した一般例の自己バイアス型の定電流回路装置、および、図５に示した従来例のスタータ回路装置と同一部分には同じ符号を付し、その説明を省略する。また、以下の説明に用いる図中には、図３，図４で付した符号については、代表的な符号のみを記した。
【００３２】
実施例１；図１は、請求項１に対応するこの発明の基本動作に係る部分を説明するスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図１において、１は、図５に示した従来例によるスタータ回路装置７に対して、ＣＲ積分回路部１１とｐチャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）１４を追加して備えるようにしたスタータ回路装置である。ＣＲ積分回路部１１は、スタータ回路装置の接地電位点である端子Ｎと，端子Ｐとの間に互いに直列に接続された抵抗素子１２とコンデンサ１３とで構成され、抵抗素子１２が端子Ｐに、また、コンデンサ１３が端子Ｎに接続されている。ｐＥＭＯＳ１４は、抵抗素子７１と直列に接続されたうえで，端子Ｐと端子ＴS との間に接続されている。そうして、ｐＥＭＯＳ１４のドレインは端子ＴS に、ゲートは抵抗素子１２とコンデンサ１３とを接続している電路に接続されている。
【００３３】
実施例１では前述の構成としたので、課題を解決するための手段の項の第１項で基本動作について説明したところにより、スタータ回路装置１は、直流の電源電圧が印加されると直ちにｐＥＭＯＳ１４はオンされ、経過時間ｔ＝０から、定電流回路装置９の端子ＴS に向けてスタート信号ＳS を出力する。そうして、経過時間ｔ＝ｔ1 になると、ｐＥＭＯＳ１４はオフされ、スタート信号ＳS の出力は停止する。その際、定電流回路装置９はすでに動作状態となっているので、スタート信号ＳS が入力されていない状態下で、動作状態を持続して出力電流ＩO の出力を継続する。スタート信号ＳS が出力されている時間であるオン時間ｔ1 は、前述の「式２」で定まるものであるが、多くの場合にその値は数〔μｓ〕〜数十〔μｓ〕程度に設定される。
【００３４】
スタータ回路装置１は前記のように動作するので、経過時間ｔ1 以降においては、その消費電流値は零となる。これにより、スタータ回路装置１を含めた定電流回路装置９の消費電流値を、従来例よりも低減することができることになる。また、定電流回路装置９の出力電流ＩO の値は、経過時間ｔ1 以降ではスタート信号ＳS の影響を受けることが無いので、その精度を向上することができるのである。またこのことは、抵抗素子７１の抵抗値を精度向上の見地から大きな値に設定することは不要となることを意味する。このことによって、スタータ回路装置１を集積回路として形成する場合に、抵抗素子７１の占める面積を抑制することが可能となり、スタータ回路装置１を小型化することが可能となる。
【００３５】
実施例２；図２は、請求項１〜２に対応するこの発明の一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図２において、２は、図１中に示したスタータ回路装置１に対して、第１の半導体スイッチング素子であるｐチャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）２１と、第２の半導体スイッチング素子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）２２と、第３の半導体スイッチング素子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）２３と、第４の半導体スイッチング素子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）２４と、インバータ２５とを追加して備えるようにしたスタータ回路装置である。
【００３６】
ｐＥＭＯＳ２１は、そのソースを抵抗素子１２側として、抵抗素子１２とコンデンサ１３とを接続している電路の、抵抗素子１２とｐＥＭＯＳ１４のゲートの接続点との間に介挿されて接続されている。ｎＥＭＯＳ２４およびｎＥＭＯＳ２２は互いに直列に接続されて、ｐＥＭＯＳ１４のゲートとｐＥＭＯＳ２１のドレインとの接続点と，端子Ｎとの間に接続されており、結局、コンデンサ１３に対して電気的に並列に接続されることになっている。ｐＥＭＯＳ２１とｎＥＭＯＳ２２のそれぞれのゲートは、スタータ回路装置２が持つ切換信号ＳD の入力用の端子である端子ＴD2に接続され、この端子ＴD2は端子ＴD に接続されている。ｎＥＭＯＳ２４のゲートは、抵抗素子１２とコンデンサ１３との接続点に接続されている。ｎＥＭＯＳ２３は、そのドレインをｐＥＭＯＳ１４のドレインに接続して、ｐＥＭＯＳ１４と端子ＴS との間に介挿されて接続されている。ｎＥＭＯＳ２３のゲートは、インバータ２５を介して端子ＴD2に接続されている。
【００３７】
実施例２では前述の構成としたので、課題を解決するための手段の項の第１項，第２項ですでに説明したところにより、スタータ回路装置２は、直流の電源電圧が新たに印加されたとしても、不動作信号である「Ｈ」の切換信号ＳD が入力されている場合には、ｐＥＭＯＳ２１とｎＥＭＯＳ２３はオフしたままである。このために、スタート信号ＳS の生成用の抵抗素子７１は定電流回路装置８から電気的に切り離されているので、スタート信号ＳS の出力は停止されている。したがって定電流回路装置８は、出力電流ＩO を出力する動作状態にはなれない。
【００３８】
この状態で切換信号ＳD が動作信号である「Ｌ」に切り換わったとする。この場合には、スタータ回路装置２では、直ちに、ｐＥＭＯＳ２１とｎＥＭＯＳ２３がオンし、ｎＥＭＯＳ２２がオフし、抵抗素子７１とｐＥＭＯＳ１４の直列接続回路部が、定電流回路装置８と電気的に接続される。これにより、スタータ回路装置２は、実施例１によるスタータ回路装置１の場合と同様に、ｐＥＭＯＳ１４が直ちにオンされてスタート信号ＳS の出力を開始すると共に、コンデンサ１３の充電が開始される。その際に、ｐＥＭＯＳ２１とｎＥＭＯＳ２２のそれぞれが持つ動作特性によっては、短時間ではあるが、ｐＥＭＯＳ２１とｎＥＭＯＳ２２が同時にオン状態となることが起こり得るのであるが、その場合でもｎＥＭＯＳ２４がオフしているので、貫通電流が通流されることは無い。そうしてコンデンサ１３の電圧値ＶC が前記の所定値を越えると、前述のようにｐＥＭＯＳ１４がオフされてスタート信号ＳS の出力が停止される。この間において、電圧値ＶC がｎＥＭＯＳ２４の閾値Ｖth4 を越えることで、ｎＥＭＯＳ２４はオフからオンにすでに切り換えられている。定電流回路装置８は、スタート信号ＳS が入力されていない状態下で、動作状態を持続して出力電流ＩO の出力を継続している。
【００３９】
この状態で切換信号ＳD が「Ｈ」に切り換わったとする。この場合には、定電流回路装置８は出力電流ＩO の出力を停止する。また、スタータ回路装置２では、ｎＥＭＯＳ２３がオフされることで、スタータ回路装置２と定電流回路装置８とが電気的に切り離される。また、ｐＥＭＯＳ２１がオフされることで、スタート信号ＳS の出力が停止されている間も継続されていたコンデンサ１３への充電が停止され、かつまた、ｎＥＭＯＳ２２がオンされることで、コンデンサ１３からの電荷の放電が開始される。電荷が放電されることで電圧値ＶC がしだいに低下して行くが、その値が前記の所定値以下になると、ｐＥＭＯＳ１４は再びオンされる。しかし、ｎＥＭＯＳ２３がオフしているのでスタート信号ＳS が生成されることはない。電圧値ＶC がさらに低下してその値がｎＥＭＯＳ２４の閾値Ｖth4 以下になると、ｎＥＭＯＳ２４はオフされて、コンデンサ１３からの電荷の放電は停止される。
【００４０】
この状態で切換信号ＳD が再び「Ｌ」に切り換わったとする。この場合にも、スタータ回路装置２は前記のように動作するのであるが、今回の場合は、コンデンサ１３は、ｎＥＭＯＳ２４の閾値Ｖth4 と同等値の電圧値ＶC に充電されているので、ｐＥＭＯＳ１４がオンされている時間ｔ14は、前述の「式３」で定まるものであるが、実施例１の場合のオン時間ｔ1 よりも短縮される。以降、スタータ回路装置２および定電流回路装置８は、切換信号ＳD の「Ｈ」，「Ｌ」に対応して、前記のような動作を繰り返すこととなる。
【００４１】
スタータ回路装置２は前記のように動作するので、実施例１によるスタータ回路装置１が持つ作用・効果に加えて、切換信号ＳD の「Ｈ」，「Ｌ」に対応して動作することができることとなる。これにより、スタータ回路装置２を、切換信号ＳD の「Ｈ」，「Ｌ」に対応して動作する自己バイアス型の電子回路装置と組み合わせることで、装置全体の消費電流値を一層低減することができることになるのである。
【００４２】
実施例２における今までの説明では、第１の半導体スイッチング素子はｐＥＭＯＳであり、第２，第３の半導体スイッチング素子はｎＥＭＯＳであるとしてきたが、これに限定されるものではなく、前記の動作を行うことが可能であるならば、適宜の半導体スイッチング素子を使用することが可能である。
また、実施例２における今までの説明では、スタータ回路装置は第４の半導体スイッチング素子を備えるとしてきたが、これに限定されるものではなく、動作信号である切換信号が入力された場合に、第１の半導体スイッチング素子と第２の半導体スイッチング素子が同時にオンされることが無いのであれば、第４の半導体スイッチング素子の設置を省略することが可能である。
【００４３】
実施例１，２における今までの説明では、スタータ回路装置１，２がスタート信号ＳS を与える対象の電子回路装置は定電流回路装置であるとしてきたが、これに限定されるものではなく、自己バイアス型の電子回路装置であるならば、いかなる種類の電子回路装置であってもよいものである。
【００４４】
【発明の効果】
この発明においては、前記の課題を解決するための手段の項で述べた構成とすることにより、次記する効果を奏する。
▲１▼課題を解決するための手段の第１項による構成とすることにより、ｐＥＭＯＳがＣＲ積分回路部で得られる電圧値ＶC に応じてオン・オフされるので、自己バイアス型電子回路装置に与えるスタート信号の生成を、所定時間の後に自動的に停止することが可能となる。これにより、スタータ回路装置の消費電流値を低減することが可能になる。
【００４５】
また、スタート信号を与える対象の自己バイアス型電子回路装置が定電流回路装置またはこれを応用した回路装置である場合には、所定時間の後にスタート信号の生成が自動的に停止されることにより、スタート信号を与えられる対象の回路装置は、その出力値がスタート信号によって影響を被ることが無くなるので、その出力値の精度などを向上することが可能になる。
【００４６】
さらにまた、このことによって、スタート信号を生成する抵抗素子の抵抗値を大きな値に設定することが不要となり、スタータ回路装置を集積回路で形成する場合に小型化することが可能となる。
さらに、スタータ回路装置は、外部からの切換信号に対応して動作状態・不動作状態になし得る。これにより、前記の項による効果を得たうえで、スタータ回路装置およびそれと組み合わされる電子回路装置の全体が、切換信号に対応して動作することが可能となり、装置全体の消費電流をさらに低減することが可能になる。
【００４７】
課題を解決するための手段の第２項による構成とすることにより、スタータ回路装置は、動作信号の切換信号の入力時に、第１および第２の半導体スイッチング素子が同時にオンしてしまうことによる貫通電流の発生を、第４の半導体スイッチング素子がオフしていることによって防止することができる。これにより、スタータ回路装置の消費電流を一層低減することが可能になる。
【図面の簡単な説明】
【図１】請求項１に対応するこの発明の基本動作に関する一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図２】請求項１〜２に対応するこの発明の一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図３】一般例の一例としての自己バイアス型の定電流回路装置を示すその回路図
【図４】一般例の異なる例としての自己バイアス型の定電流回路装置を示すその回路図
【図５】
従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図６】異なる従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【符号の説明】
１ スタータ回路装置
１１ ＣＲ積分回路部
１２ 抵抗素子
１３ コンデンサ
１４ ＭＯＳＦＥＴ（ｐＥＭＯＳ） ２１ 第１の半導体スイッチング素子
２２ 第２の半導体スイッチング素子
２３ 第３の半導体スイッチング素子
２４ 第４の半導体スイッチング素子
７１ 抵抗素子
Ｐ 端子
Ｎ 端子
ＴS 端子
【発明の属する技術分野】
この発明は、自己バイアス型電子回路装置用のスタータ回路装置に係わり、低消費電力化、自己バイアス型電子回路装置用の切換信号への対応などを図った改良されたその回路構成に関する。
【０００２】
【従来の技術】
自己バイアス型電子回路装置の内には、２つの動作点を持ち、いったん動作状態に入ると、例えば、電源電圧値が変動したとしてもその動作状態が変化せず安定に動作を続けられるようにした回路装置が知られており、集積回路または個別電子部品を用いた各種の電子装置に広く使用されている。この種の自己バイアス型電子回路では、多くの場合に２つの動作点の内の一方の動作点は零に設定されている。この、一方の動作点を零に設定された２つの動作点を持つ自己バイアス型電子回路装置は、動作点が零のままでは電源電圧が印加されたとしても動作を行わず、その動作点を、零の動作点から他方の動作点に強制的に移行させることで、その動作を行うようになる性質を有している。動作点を零から他方の動作点に移行させるためには、自己バイアス型電子回路装置の外部から電圧や電流であるスタート信号を与える必要が有り、このスタート信号を生成する回路装置がスタータ回路装置である。
【０００３】
従来技術によるスタータ回路装置の説明に入る前に、２つの動作点を持つ自己バイアス型の電子回路装置を、定電流回路装置を例にとってまず説明することとする。図３は、一般例の一例としての自己バイアス型の定電流回路装置を示すその回路図である。図３において、９は、直流の電源電圧のプラス極側のカレントミラー回路部９１、同じくマイナス極側のカレントミラー回路部９２、出力トランジスタ９３、抵抗素子９４、ＰＮＰトランジスタ（以降、Ｐ型Ｔｒと略称することがある。）９５，９６を備えた、２つの動作点を持つ自己バイアス型の定電流回路装置である。ＴS は、後記するスタータ信号を入力する端子である。
【０００４】
カレントミラー回路部９１は、ｐチャネルエンハンスメント形のＭＯＳＦＥＴ（以降、ｐＥＭＯＳと略称することがある。）９１Ａ，９１Ｂで構成されており、ｐＥＭＯＳ９１Ａはダイオード接続された基準トランジスタであり、ｐＥＭＯＳ９１Ｂは従動トランジスタである。カレントミラー回路部９２は、ｎチャネルエンハンスメント形のＭＯＳＦＥＴ（以降、ｎＥＭＯＳと略称することがある。）９２Ａ，９２Ｂで構成されており、ｎＥＭＯＳ９２Ａはダイオード接続された基準トランジスタであり、ｎＥＭＯＳ９２Ｂは従動トランジスタである。
【０００５】
出力トランジスタ９３は、ｐＥＭＯＳであり、定電流回路装置９の出力電流ＩO を取り出すための素子であり、抵抗素子９４は、基準電流値設定用の素子である。Ｐ型Ｔｒ９５，９６は、公知のバンドギャップ電圧発生用の素子であり、共にダイオード接続されている。ｐＥＭＯＳ９１Ａと，ｎＥＭＯＳ９２Ｂと，抵抗素子９４と，Ｐ型Ｔｒ９５とは、また、ｐＥＭＯＳ９１Ｂと，ｎＥＭＯＳ９２Ａと，Ｐ型Ｔｒ９６とは、それぞれ互いに直列に接続されて、電源電圧のプラス極用の端子Ｐと、マイナス極用の端子Ｎとの間に接続されている。
【０００６】
定電流回路装置９では、抵抗素子９４で設定された値を持つ電流を、カレントミラー回路部９１の基準トランジスタであるｐＥＭＯＳ９１Ａに通流させ、これと同値の電流を従動トランジスタであるｐＥＭＯＳ９１Ｂを介してカレントミラー回路部９２の基準トランジスタであるｎＥＭＯＳ９２Ａに返す帰還経路を構成している。定電流回路装置９ではこのような回路構成とすることにより、電源電圧値が変動したとしても出力電流ＩO の値を一定に保ちながら、Ｐ型Ｔｒ９５，９６のベース・エミッタ間のバンドギャップ電圧を利用して出力電流ＩO の温度依存性をほぼ零にすることができている。
【０００７】
しかしながら、この定電流回路装置９が備えているカレントミラー回路部９１，９２は、定電流回路装置９にある時点から電源電圧のみが与えられた条件ではオン状態になることができず、オフ状態を維持し続ける。したがって、定電流回路装置９は、電源電圧が与えらただけでは動作状態とはならない。電源電圧が与えらた状態の定電流回路装置９の端子ＴS にスタート信号ＳS である直流電流が供給されると、この直流電流は図中に矢印で示したごとく、端子ＴS →ｎＥＭＯＳ９２Ａ→Ｐ型Ｔｒ９６→端子Ｎの経路で定電流回路装置９中を通流する。これにより、カレントミラー回路部９２の基準トランジスタであるｎＥＭＯＳ９２Ａにスタート信号ＳS である直流電流が通流されので、まずカレントミラー回路部９２が動作状態に移行する。カレントミラー回路部９２が動作状態に移行すると、前記した関係からカレントミラー回路部９１も動作状態に移行することで、定電流回路装置９は動作状態に移行することとなるのである。
【０００８】
また、２つの動作点を持つ自己バイアス型の電子回路装置の中には、非動作状態における消費電流値を零とするために、自己バイアス型電子回路の動作・不動作を切り換える切換信号を外部から供給を受け、不動作状態とする切換信号を受けることによってその機能の全てを停止するようにした回路装置も知られている。２つの動作点を持ち，しかも外部からの切換信号に対応して動作状態・不動作状態となる自己バイアス型の電子回路装置を、定電流回路装置を例にとって次に説明することとする。図４は、一般例の異なる例としての自己バイアス型の定電流回路装置を示すその回路図である。図４において、図３に示した一般例の自己バイアス型の定電流回路装置と同一部分には同じ符号を付し、その説明を省略する。
【０００９】
図４において、８は、図３に示した一般例の一例としての定電流回路装置９に対して、ｎＥＭＯＳ８１，８２と、インバータ８３とを追加して備えるようにした、２つの動作点を持つ自己バイアス型の定電流回路装置である。ＴD は、後記する切換信号を入力する端子である。ｎＥＭＯＳ８１は、カレントミラー回路部９２の基準トランジスタであるｎＥＭＯＳ９２Ａの、ダイオード接続とするためにそのドレインとゲートとの間を接続している電路に介挿されて接続されている。ｎＥＭＯＳ８２は、カレントミラー回路部９２の共通のゲートと端子Ｎとの間に接続されている。ｎＥＭＯＳ８１のゲートはインバータ８３を介して、また、ｎＥＭＯＳ８２のゲートは直接に、それぞれ端子ＴD に接続されている。
【００１０】
定電流回路装置８ではこのような回路構成とすることにより、定電流回路装置９が持つ前述の機能に加えて、切換信号ＳD に対応して次記するような動作を行うこととなる。ハイレベル（以降、「Ｈ」と略称することがある。）の切換信号ＳD が端子ＴD に入力されると、ｎＥＭＯＳ８２はオンし、ｎＥＭＯＳ８１はオフする。この結果、ｎＥＭＯＳ９２Ａのダイオード接続状態は解除され、かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはそのゲートが端子Ｎの電位と同電位にされることでオフされるので、カレントミラー回路部９２は不動作状態となる。これにより、定電流回路装置８は、全ての回路動作が不動作状態となり、出力電流ＩO の出力を停止する。また、ローレベル（以降、「Ｌ」と略称することがある。）の切換信号ＳD が端子ＴD に入力されると、ｎＥＭＯＳ８２はオフし、ｎＥＭＯＳ８１はオンする。この結果、ｎＥＭＯＳ９２Ａはダイオード接続状態とされ、かつ、ｎＥＭＯＳ９２Ａ，９２Ｂはそのゲートの電位が「Ｈ」とされることでオンされるので、カレントミラー回路部９２は動作状態にされる。これにより、定電流回路装置８は定電流回路装置９と同様に、図示しない負荷に対して出力電流ＩO の出力を開始する。すなわち、切換信号ＳD は、「Ｌ」が動作信号であり、「Ｈ」が不動作信号である。そうして、定電流回路装置８では、負荷が出力電流ＩO を必要とする場合にのみ「Ｌ」の切換信号ＳD を端子ＴD に与えることで、出力電流ＩO の無駄な供給、したがって、電力の無駄な消費を避けることが可能なのである。
【００１１】
ここで、２つの動作点を持つ自己バイアス型の電子回路装置にスタート信号ＳS を与える従来例のスタータ回路装置について説明を始めることとする。図５は、従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図５において、図３に示した自己バイアス型の定電流回路装置と同一部分には同じ符号を付し、その説明を省略する。なお、図５中には、図３で付した符号については、代表的な符号のみを記した。
【００１２】
図５において、７は、スタート信号ＳS を生成するための抵抗素子７１を備えたスタータ回路装置である。スタータ回路装置７ではスタート信号ＳS は、抵抗素子７１が持つ抵抗値で定まる直流電流であることになる。この直流電流であるスタート信号ＳS が端子ＴS に与えられた定電流回路装置９は、前述したところにより、動作状態に移行することとなるのである。
【００１３】
次に、図６は、異なる従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図６において、図３に示した自己バイアス型の定電流回路装置、および、図５に示した従来例のスタータ回路装置と同一部分には同じ符号を付し、その説明を省略する。なお、図６中には、図３で付した符号については、代表的な符号のみを記した。
【００１４】
図６において、６は、図５に示した従来例によるスタータ回路装置に対して、ダイオード６１，６２を追加して備えるようにしたスタータ回路装置である。ダイオード６１，６２のそれぞれのアノードは、抵抗素子７１の端子Ｎ側の端部に接続されている。ダイオード６１のカソードは端子ＴS に、ダイオード６２のカソードは端子Ｎに接続されている。そうして、ダイオード６１の順方向電圧値は、動作状態に在る定電流回路装置９の端子ＴS の電圧値がダイオード６１のカソード端の電圧値よりも高くなるように設定されている。
【００１５】
スタータ回路装置６はこのような回路構成とすることにより、スタータ回路装置７が持つ前述の機能に加えて、次記するような動作を行うこととなる。すなわち、スタータ回路装置６がスタート信号ＳS を与えることで定電流回路装置９が動作状態に移行すると、スタータ回路装置６から定電流回路装置９へのスタート信号ＳS の供給は停止される。これにより定電流回路装置９は、スタート信号ＳS である直流電流に影響されることが無く、抵抗素子９４で設定された値に従う出力電流ＩO を出力することが可能となる。
【００１６】
【発明が解決しようとする課題】
前述した従来技術によるスタータ回路装置、例えば、スタータ回路装置６，７は、２つの動作点を持つ自己バイアス型の電子回路装置にスタート信号ＳS を与えて、これ等の自己バイアス型の電子回路装置を確実に動作状態に移行させることが可能であるが、次記するような問題がある。すなわち、
▲１▼スタータ回路装置６，７は、自己バイアス型の電子回路装置がすでに動作状態に移行していて、スタート信号ＳS である電流の供給が不要になっていても、直流の電源電圧が印加されていると常に電流の生成を継続している。このために、スタータ回路装置を持つ電子回路装置は、その消費電流値が増大されてしまうことになっている。また、
▲２▼スタータ回路装置７の場合には、自己バイアス型の電子回路装置がすでに動作状態に移行していても、スタート信号ＳS を自己バイアス型の電子回路装置に供給し続けるので、自己バイアス型の電子回路装置が定電流回路装置である場合には、抵抗素子９４で設定された値を持つ電流にスタート信号ＳS である電流が加わることで、その出力電流ＩO に誤差を生じることになる。この誤差を小さく抑えようとすると、スタート信号ＳS を生成するための抵抗素子の抵抗値を、例えば実用範囲で数百〔Ω〕〜数Ｍ〔Ω〕と、大きな値に設定する必要があることとなる。しかしながらスタータ回路装置７を集積回路で形成する場合には、抵抗値が大きな抵抗素子であると、公知のごとく大きな面積を占めることになるので、スタータ回路装置７が大形化することになっていた。なお、自己バイアス型の電子回路装置が定電流回路装置を応用した回路装置であるならば、例えば、定電圧回路装置であっても、スタート信号ＳS の電流が加わるとその精度が低下することは、定電流回路装置の場合と同様である。さらにまた、
▲３▼２つの動作点を持つ自己バイアス型の電子回路装置が、例えば図４に示した定電流回路装置８のような、外部からの切換信号に対応して動作状態・不動作状態となる回路装置である場合には、これにスタート信号ＳS を与えるスタータ回路装置も切換信号に対応して動作することが、装置全体の消費電流の低減にとって好ましいものである。しかしながら、外部からの切換信号に対応して動作状態・不動作状態となるスタータ回路装置は存在していないので、切換信号を用いる効用は一部分に限定されることになっていた。
【００１７】
この発明は、前述の従来技術の問題点に鑑みなされたものであり、その第１の目的は、低消費電流のスタータ回路装置を提供することにある。また、その第２の目的は、スタート信号の供給先の回路装置の性能に悪影響を与えることの無いスタータ回路装置を提供することにある。さらにまた、その第３の目的は、切換信号に対応することができるスタータ回路装置を提供することにある。
【００１８】
【課題を解決するための手段】
この発明では前述の第１〜第３の目的は、
１）請求項１に記載したところにより、直流電圧の供給を受けて，自己バイアス型電子回路装置に動作を開始させるスタート信号を生成する回路装置である自己バイアス型電子回路用のスタータ回路装置において、自己バイアス型電子回路装置に与えるスタート信号を生成するための抵抗素子と、この抵抗素子と前記の電子回路装置が持つスタート信号入力用の端子との間に介挿されて接続されたｐチャネルエンハンスメント形のＭＯＳＦＥＴおよび第３の半導体スイッチング素子の直列回路と、抵抗素子とコンデンサとが第１の半導体スイッチング素子を介して直列接続されてなるＣＲ積分回路部と、前記第１の半導体スイッチング素子とコンデンサとを接続する電路および接地電位点の間に接続された第２の半導体スイッチング素子とを備え、コンデンサの前記第１の半導体スイッチング素子と接続されていない側の端部は接地電位点に接続され、前記のＭＯＳＦＥＴのゲートはＣＲ積分回路部の前記第１の半導体スイッチング素子とコンデンサとを接続する電路と接続されてなり、前記のＭＯＳＦＥＴは、コンデンサの充電電圧値が予め定められた電圧値以下であるとオンし、前記の電圧値を越えるとオフしてなるとともに、前記第 1 ，第２および第３の半導体スイッチング素子は自己バイアス型電子回路装置の動作・不動作を切り換える切換信号によって駆動され、前記第１および第３の半導体スイッチング素子は切換信号が動作信号である場合にオフされ，不動作信号である場合にオンされてなり、前記第２の半導体スイッチング素子は、切換信号が動作信号である場合にオンされ，不動作信号である場合にオフされてなる構成とすること、により達成される。
【００１９】
基本動作として、積分回路部が持つコンデンサは直流電圧が印加されると抵抗素子を介して充電されることになるが、この充電電圧であるコンデンサで得られる電圧値ＶC は、コンデンサの容量値をＣ，抵抗素子の抵抗値をＲとし、直流電圧値をＶCC、直流電圧を印加後の経過時間をｔと置くと、公知のごとく「式１」で表すことができる。すなわち、ｔ＝０では電圧値ＶC ＝０であり、時間ｔの経過に伴って電圧値ＶC は、積分回路部の時定数値Ｃ・Ｒに従って「式１」によるごとく、しだいに上昇して行く。この発明によるスタータ回路装置では、このような値を持つＶC がｐＥＭＯＳのゲートに印加されることになる。
【００２０】
【数１】
ＶC ＝ＶCC（１−ε-t/CR ） ……………… （１）
また、ｐＥＭＯＳの公知の動作特性から、ｐＥＭＯＳのゲートに印加されるゲート電圧値ＶG とｐＥＭＯＳのオン・オフ状態との間には、ｐＥＭＯＳの閾値をＶthと置くと、ＶG ≦ＶCC−Ｖthの条件である場合にオンし、ＶG ＞ＶCC−Ｖthの条件である場合にオフするという関係がある。このことから、この発明によるスタータ回路装置は、直流電圧が印加された直後では、ＶC ＝０であるのでｐＥＭＯＳはオンし、スタート信号を生成するための抵抗素子が持つ抵抗値に従う値を持つ直流電流であるスタート信号ＳS を、自己バイアス型電子回路装置のスタート信号入力用の端子に向けて出力する。これにより、自己バイアス型電子回路装置を動作状態になし得る。
【００２１】
時間ｔが経過してｔ＝ｔ1 になると、電圧値ＶC が上昇することでＶG ＞ＶCC−Ｖthとなり、ｐＥＭＯＳはオフする。ｐＥＭＯＳがオフすると、この発明によるスタータ回路装置は、スタート信号ＳS の出力を停止する。その際、自己バイアス型電子回路装置はすでに動作状態となっているので、スタート信号ＳS が入力されていない状態下で、動作状態を継続することとなる。なお、ｐＥＭＯＳがオンしている時間であるオン時間ｔ1 は、「式１」を基にして「式２」で表すことができる。
【００２２】
【数２】
ｔ1 ＝ＣＲ〔ｌｎ（ＶCC／Ｖth）〕 …… （２）
【００２３】
そうして、動作信号である切換信号が入力されていて、第１の半導体スイッチング素子と第３の半導体スイッチング素子がオンされ、かつ、第２の半導体スイッチング素子がオフされていれば、この発明によるスタータ回路装置は、前記基本動作と同様に動作する。スタータ回路装置がこのように動作することで、自己バイアス型電子回路装置が動作状態となり、かつ、スタート信号ＳS の出力が停止されている状態において、不動作信号である切換信号が入力されたとする。
【００２４】
その場合には、コンデンサに対しては、第１の半導体スイッチング素子がオフされるので充電電流の供給が停止され、また第２の半導体スイッチング素子がオンされるので，充電されていた電荷の放電が開始され、その電圧値ＶC は徐々に低下する。コンデンサはやがて無充電状態である初期状態（ＶC ＝０の状態である。）とされる。他方ｐＥＭＯＳは、電圧値ＶC が低下することで再びオン状態となるが、すでに第３の半導体スイッチング素子がオフされているので、スタート信号ＳS が生成されることは無いのである。
【００２５】
さらにまた、この発明では前述の第１〜第３の目的は、
２）請求項２に記載したところにより、前記１項に記載の手段において、
ｐチャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）のゲートとＣＲ積分回路部が有するコンデンサとの接続点と，第２の半導体スイッチング素子との間に介挿させて接続された第４の半導体スイッチング素子を備え、この半導体スイッチング素子はｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）であり、そのゲートおよびドレインがｐＥＭＯＳのゲートと前記のコンデンサとの接続点に、そのソースが第２の半導体スイッチング素子にそれぞれ接続され、ｐＥＭＯＳがオフされる際のコンデンサの充電電圧値よりも低い充電電圧値でオフからオンに切り換えられてなる構成とすること、により達成される。
【００２６】
そうして、動作信号である切換信号が入力されていて、第１の半導体スイッチング素子と第３の半導体スイッチング素子がオンされ、かつ、第２の半導体スイッチング素子がオフされていれば、この発明によるスタータ回路装置は、前記基本動作と同様に動作を開始する。しかしながらその際に、第１の半導体スイッチング素子、および、第２の半導体スイッチング素子のそれぞれが持つ動作特性によっては、極めて短時間ではあるが第１および第２の半導体スイッチング素子が同時にオン状態となることが起こり得るものである。
【００２７】
このことに対して、この発明によるスタータ回路装置は第４の半導体スイッチング素子であるｎＥＭＯＳを備えており、この状態ではｎＥＭＯＳはオフしているので、第１および第２の半導体スイッチング素子が同時にオン状態となることが発生しても、これによっていわゆる貫通電流が通流することを防止できることとなる。そうして、スタータ回路装置がこのように動作を開始することで、自己バイアス型電子回路装置が動作状態となり、かつまた、やがてスタート信号ＳS の出力が停止される。なお、ｎＥＭＯＳは、スタート信号ＳS の出力が停止される前に、コンデンサの電圧値ＶC がｎＥＭＯＳの閾値Ｖth4 を越えることでオフからオンに切り換えられている。
【００２８】
自己バイアス型電子回路が動作状態となり、かつ、スタート信号ＳS の出力が停止されている状態において、不動作信号である切換信号が入力されたとする。その場合には、コンデンサに対しては、第１の半導体スイッチング素子がオフされるので充電電流の供給が停止され、また第２の半導体スイッチング素子がオンされるので，充電されていた電荷の放電が開始され、その電圧値ＶC は徐々に低下する。しかし、電圧値ＶC がｎＥＭＯＳの閾値Ｖth4 以下になると、ｎＥＭＯＳが持つ公知の動作特性からｎＥＭＯＳがオフするので、それ以降のコンデンサからの電荷の放電は停止され、以降の電圧値ＶC は、ｎＥＭＯＳがオフした時点の値（ＶC ≒Ｖth4 ）を保持する。
【００２９】
このような状態で切換信号が動作信号に切り換えられたとする。この場合も、この発明になるスタータ回路装置は、前記した動作信号である切換信号が入力された場合と同様に動作する。すなわち、この場合もｎＥＭＯＳはオフしているので、極めて短時間の第１および第２の半導体スイッチング素子の同時オンによる貫通電流の通流を防止する。しかしこの場合には、すでにコンデンサがｎＥＭＯＳの閾値Ｖth4 付近の値に充電されているので、無充電である場合と比較して短時間の経過時間ｔ14でＶG ＞ＶCC−Ｖthを満足する電圧値ＶC に到達することになる。なお、この場合のｐＥＭＯＳのオン時間ｔ14は、「式１」を参照して「式３」で表すことができる。
【００３０】
【数３】
ｔ14＝ＣＲ｛ｌｎ〔（ＶCC−Ｖth4 ）／Ｖth〕｝
……………… （３）
【００３１】
【発明の実施の形態】
以下この発明の実施の形態を図面を参照して詳細に説明する。なお、以下の説明において、図３，図４に示した一般例の自己バイアス型の定電流回路装置、および、図５に示した従来例のスタータ回路装置と同一部分には同じ符号を付し、その説明を省略する。また、以下の説明に用いる図中には、図３，図４で付した符号については、代表的な符号のみを記した。
【００３２】
実施例１；図１は、請求項１に対応するこの発明の基本動作に係る部分を説明するスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図１において、１は、図５に示した従来例によるスタータ回路装置７に対して、ＣＲ積分回路部１１とｐチャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）１４を追加して備えるようにしたスタータ回路装置である。ＣＲ積分回路部１１は、スタータ回路装置の接地電位点である端子Ｎと，端子Ｐとの間に互いに直列に接続された抵抗素子１２とコンデンサ１３とで構成され、抵抗素子１２が端子Ｐに、また、コンデンサ１３が端子Ｎに接続されている。ｐＥＭＯＳ１４は、抵抗素子７１と直列に接続されたうえで，端子Ｐと端子ＴS との間に接続されている。そうして、ｐＥＭＯＳ１４のドレインは端子ＴS に、ゲートは抵抗素子１２とコンデンサ１３とを接続している電路に接続されている。
【００３３】
実施例１では前述の構成としたので、課題を解決するための手段の項の第１項で基本動作について説明したところにより、スタータ回路装置１は、直流の電源電圧が印加されると直ちにｐＥＭＯＳ１４はオンされ、経過時間ｔ＝０から、定電流回路装置９の端子ＴS に向けてスタート信号ＳS を出力する。そうして、経過時間ｔ＝ｔ1 になると、ｐＥＭＯＳ１４はオフされ、スタート信号ＳS の出力は停止する。その際、定電流回路装置９はすでに動作状態となっているので、スタート信号ＳS が入力されていない状態下で、動作状態を持続して出力電流ＩO の出力を継続する。スタート信号ＳS が出力されている時間であるオン時間ｔ1 は、前述の「式２」で定まるものであるが、多くの場合にその値は数〔μｓ〕〜数十〔μｓ〕程度に設定される。
【００３４】
スタータ回路装置１は前記のように動作するので、経過時間ｔ1 以降においては、その消費電流値は零となる。これにより、スタータ回路装置１を含めた定電流回路装置９の消費電流値を、従来例よりも低減することができることになる。また、定電流回路装置９の出力電流ＩO の値は、経過時間ｔ1 以降ではスタート信号ＳS の影響を受けることが無いので、その精度を向上することができるのである。またこのことは、抵抗素子７１の抵抗値を精度向上の見地から大きな値に設定することは不要となることを意味する。このことによって、スタータ回路装置１を集積回路として形成する場合に、抵抗素子７１の占める面積を抑制することが可能となり、スタータ回路装置１を小型化することが可能となる。
【００３５】
実施例２；図２は、請求項１〜２に対応するこの発明の一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図である。図２において、２は、図１中に示したスタータ回路装置１に対して、第１の半導体スイッチング素子であるｐチャネルエンハンスメント形のＭＯＳＦＥＴ（ｐＥＭＯＳ）２１と、第２の半導体スイッチング素子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）２２と、第３の半導体スイッチング素子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）２３と、第４の半導体スイッチング素子であるｎチャネルエンハンスメント形のＭＯＳＦＥＴ（ｎＥＭＯＳ）２４と、インバータ２５とを追加して備えるようにしたスタータ回路装置である。
【００３６】
ｐＥＭＯＳ２１は、そのソースを抵抗素子１２側として、抵抗素子１２とコンデンサ１３とを接続している電路の、抵抗素子１２とｐＥＭＯＳ１４のゲートの接続点との間に介挿されて接続されている。ｎＥＭＯＳ２４およびｎＥＭＯＳ２２は互いに直列に接続されて、ｐＥＭＯＳ１４のゲートとｐＥＭＯＳ２１のドレインとの接続点と，端子Ｎとの間に接続されており、結局、コンデンサ１３に対して電気的に並列に接続されることになっている。ｐＥＭＯＳ２１とｎＥＭＯＳ２２のそれぞれのゲートは、スタータ回路装置２が持つ切換信号ＳD の入力用の端子である端子ＴD2に接続され、この端子ＴD2は端子ＴD に接続されている。ｎＥＭＯＳ２４のゲートは、抵抗素子１２とコンデンサ１３との接続点に接続されている。ｎＥＭＯＳ２３は、そのドレインをｐＥＭＯＳ１４のドレインに接続して、ｐＥＭＯＳ１４と端子ＴS との間に介挿されて接続されている。ｎＥＭＯＳ２３のゲートは、インバータ２５を介して端子ＴD2に接続されている。
【００３７】
実施例２では前述の構成としたので、課題を解決するための手段の項の第１項，第２項ですでに説明したところにより、スタータ回路装置２は、直流の電源電圧が新たに印加されたとしても、不動作信号である「Ｈ」の切換信号ＳD が入力されている場合には、ｐＥＭＯＳ２１とｎＥＭＯＳ２３はオフしたままである。このために、スタート信号ＳS の生成用の抵抗素子７１は定電流回路装置８から電気的に切り離されているので、スタート信号ＳS の出力は停止されている。したがって定電流回路装置８は、出力電流ＩO を出力する動作状態にはなれない。
【００３８】
この状態で切換信号ＳD が動作信号である「Ｌ」に切り換わったとする。この場合には、スタータ回路装置２では、直ちに、ｐＥＭＯＳ２１とｎＥＭＯＳ２３がオンし、ｎＥＭＯＳ２２がオフし、抵抗素子７１とｐＥＭＯＳ１４の直列接続回路部が、定電流回路装置８と電気的に接続される。これにより、スタータ回路装置２は、実施例１によるスタータ回路装置１の場合と同様に、ｐＥＭＯＳ１４が直ちにオンされてスタート信号ＳS の出力を開始すると共に、コンデンサ１３の充電が開始される。その際に、ｐＥＭＯＳ２１とｎＥＭＯＳ２２のそれぞれが持つ動作特性によっては、短時間ではあるが、ｐＥＭＯＳ２１とｎＥＭＯＳ２２が同時にオン状態となることが起こり得るのであるが、その場合でもｎＥＭＯＳ２４がオフしているので、貫通電流が通流されることは無い。そうしてコンデンサ１３の電圧値ＶC が前記の所定値を越えると、前述のようにｐＥＭＯＳ１４がオフされてスタート信号ＳS の出力が停止される。この間において、電圧値ＶC がｎＥＭＯＳ２４の閾値Ｖth4 を越えることで、ｎＥＭＯＳ２４はオフからオンにすでに切り換えられている。定電流回路装置８は、スタート信号ＳS が入力されていない状態下で、動作状態を持続して出力電流ＩO の出力を継続している。
【００３９】
この状態で切換信号ＳD が「Ｈ」に切り換わったとする。この場合には、定電流回路装置８は出力電流ＩO の出力を停止する。また、スタータ回路装置２では、ｎＥＭＯＳ２３がオフされることで、スタータ回路装置２と定電流回路装置８とが電気的に切り離される。また、ｐＥＭＯＳ２１がオフされることで、スタート信号ＳS の出力が停止されている間も継続されていたコンデンサ１３への充電が停止され、かつまた、ｎＥＭＯＳ２２がオンされることで、コンデンサ１３からの電荷の放電が開始される。電荷が放電されることで電圧値ＶC がしだいに低下して行くが、その値が前記の所定値以下になると、ｐＥＭＯＳ１４は再びオンされる。しかし、ｎＥＭＯＳ２３がオフしているのでスタート信号ＳS が生成されることはない。電圧値ＶC がさらに低下してその値がｎＥＭＯＳ２４の閾値Ｖth4 以下になると、ｎＥＭＯＳ２４はオフされて、コンデンサ１３からの電荷の放電は停止される。
【００４０】
この状態で切換信号ＳD が再び「Ｌ」に切り換わったとする。この場合にも、スタータ回路装置２は前記のように動作するのであるが、今回の場合は、コンデンサ１３は、ｎＥＭＯＳ２４の閾値Ｖth4 と同等値の電圧値ＶC に充電されているので、ｐＥＭＯＳ１４がオンされている時間ｔ14は、前述の「式３」で定まるものであるが、実施例１の場合のオン時間ｔ1 よりも短縮される。以降、スタータ回路装置２および定電流回路装置８は、切換信号ＳD の「Ｈ」，「Ｌ」に対応して、前記のような動作を繰り返すこととなる。
【００４１】
スタータ回路装置２は前記のように動作するので、実施例１によるスタータ回路装置１が持つ作用・効果に加えて、切換信号ＳD の「Ｈ」，「Ｌ」に対応して動作することができることとなる。これにより、スタータ回路装置２を、切換信号ＳD の「Ｈ」，「Ｌ」に対応して動作する自己バイアス型の電子回路装置と組み合わせることで、装置全体の消費電流値を一層低減することができることになるのである。
【００４２】
実施例２における今までの説明では、第１の半導体スイッチング素子はｐＥＭＯＳであり、第２，第３の半導体スイッチング素子はｎＥＭＯＳであるとしてきたが、これに限定されるものではなく、前記の動作を行うことが可能であるならば、適宜の半導体スイッチング素子を使用することが可能である。
また、実施例２における今までの説明では、スタータ回路装置は第４の半導体スイッチング素子を備えるとしてきたが、これに限定されるものではなく、動作信号である切換信号が入力された場合に、第１の半導体スイッチング素子と第２の半導体スイッチング素子が同時にオンされることが無いのであれば、第４の半導体スイッチング素子の設置を省略することが可能である。
【００４３】
実施例１，２における今までの説明では、スタータ回路装置１，２がスタート信号ＳS を与える対象の電子回路装置は定電流回路装置であるとしてきたが、これに限定されるものではなく、自己バイアス型の電子回路装置であるならば、いかなる種類の電子回路装置であってもよいものである。
【００４４】
【発明の効果】
この発明においては、前記の課題を解決するための手段の項で述べた構成とすることにより、次記する効果を奏する。
▲１▼課題を解決するための手段の第１項による構成とすることにより、ｐＥＭＯＳがＣＲ積分回路部で得られる電圧値ＶC に応じてオン・オフされるので、自己バイアス型電子回路装置に与えるスタート信号の生成を、所定時間の後に自動的に停止することが可能となる。これにより、スタータ回路装置の消費電流値を低減することが可能になる。
【００４５】
また、スタート信号を与える対象の自己バイアス型電子回路装置が定電流回路装置またはこれを応用した回路装置である場合には、所定時間の後にスタート信号の生成が自動的に停止されることにより、スタート信号を与えられる対象の回路装置は、その出力値がスタート信号によって影響を被ることが無くなるので、その出力値の精度などを向上することが可能になる。
【００４６】
さらにまた、このことによって、スタート信号を生成する抵抗素子の抵抗値を大きな値に設定することが不要となり、スタータ回路装置を集積回路で形成する場合に小型化することが可能となる。
さらに、スタータ回路装置は、外部からの切換信号に対応して動作状態・不動作状態になし得る。これにより、前記の項による効果を得たうえで、スタータ回路装置およびそれと組み合わされる電子回路装置の全体が、切換信号に対応して動作することが可能となり、装置全体の消費電流をさらに低減することが可能になる。
【００４７】
課題を解決するための手段の第２項による構成とすることにより、スタータ回路装置は、動作信号の切換信号の入力時に、第１および第２の半導体スイッチング素子が同時にオンしてしまうことによる貫通電流の発生を、第４の半導体スイッチング素子がオフしていることによって防止することができる。これにより、スタータ回路装置の消費電流を一層低減することが可能になる。
【図面の簡単な説明】
【図１】請求項１に対応するこの発明の基本動作に関する一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図２】請求項１〜２に対応するこの発明の一実施例によるスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図３】一般例の一例としての自己バイアス型の定電流回路装置を示すその回路図
【図４】一般例の異なる例としての自己バイアス型の定電流回路装置を示すその回路図
【図５】
従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【図６】異なる従来例のスタータ回路装置を自己バイアス型の定電流回路装置と共に示すその回路図
【符号の説明】
１ スタータ回路装置
１１ ＣＲ積分回路部
１２ 抵抗素子
１３ コンデンサ
１４ ＭＯＳＦＥＴ（ｐＥＭＯＳ） ２１ 第１の半導体スイッチング素子
２２ 第２の半導体スイッチング素子
２３ 第３の半導体スイッチング素子
２４ 第４の半導体スイッチング素子
７１ 抵抗素子
Ｐ 端子
Ｎ 端子
ＴS 端子
Claims (2)
- 直流電圧の供給を受けて，自己バイアス型電子回路装置に動作を開始させるスタート信号を生成する回路装置である自己バイアス型電子回路用のスタータ回路装置において、
自己バイアス型電子回路装置に与えるスタート信号を生成するための抵抗素子と、この抵抗素子と前記の電子回路装置が持つスタート信号入力用の端子との間に介挿されて接続されたｐチャネルエンハンスメント形のＭＯＳＦＥＴおよび第３の半導体スイッチング素子の直列回路と、抵抗素子とコンデンサとが第１の半導体スイッチング素子を介して直列接続されてなるＣＲ積分回路部と、前記第１の半導体スイッチング素子とコンデンサとを接続する電路および接地電位点の間に接続された第２の半導体スイッチング素子とを備え、コンデンサの前記第１の半導体スイッチング素子と接続されていない側の端部は接地電位点に接続され、前記のＭＯＳＦＥＴのゲートはＣＲ積分回路部の前記第１の半導体スイッチング素子とコンデンサとを接続する電路と接続されてなり、前記のＭＯＳＦＥＴは、コンデンサの充電電圧値が予め定められた電圧値以下であるとオンし、前記の電圧値を越えるとオフしてなるとともに、前記第 1 ，第２および第３の半導体スイッチング素子は自己バイアス型電子回路装置の動作・不動作を切り換える切換信号によって駆動され、前記第１および第３の半導体スイッチング素子は切換信号が動作信号である場合にオフされ，不動作信号である場合にオンされてなり、前記第２の半導体スイッチング素子は、切換信号が動作信号である場合にオンされ，不動作信号である場合にオフされてなることを特徴とする自己バイアス型電子回路用のスタータ回路装置。 - 請求項１に記載の自己バイアス型電子回路用のスタータ回路装置において、
前記ｐチャネルエンハンスメント形のＭＯＳＦＥＴのゲートと前記ＣＲ積分回路部が有するコンデンサとの接続点と，前記第２の半導体スイッチング素子との間に介挿させて接続された第４の半導体スイッチング素子を備え、該第４の半導体スイッチング素子はｎチャネルエンハンスメント形のＭＯＳＦＥＴであり、該第４の半導体スイッチング素子のゲートおよびドレインが前記ｐチャネルエンハンスメント形のＭＯＳＦＥＴのゲートと前記ＣＲ積分回路部が有するコンデンサとの接続点に、該第４の半導体スイッチング素子のソースが第２の半導体スイッチング素子にそれぞれ接続され、該第４の半導体スイッチング素子が前記ｐチャネルエンハンスメント形のＭＯＳＦＥＴがオフされる際のコンデンサの充電電圧値よりも低い充電電圧値でオフからオンに切り換えられてなることを特徴とする自己バイアス型電子回路用のスタータ回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24116395A JP3540869B2 (ja) | 1995-09-20 | 1995-09-20 | 自己バイアス型電子回路用のスタータ回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24116395A JP3540869B2 (ja) | 1995-09-20 | 1995-09-20 | 自己バイアス型電子回路用のスタータ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0981252A JPH0981252A (ja) | 1997-03-28 |
| JP3540869B2 true JP3540869B2 (ja) | 2004-07-07 |
Family
ID=17070201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24116395A Expired - Fee Related JP3540869B2 (ja) | 1995-09-20 | 1995-09-20 | 自己バイアス型電子回路用のスタータ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540869B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4734036B2 (ja) * | 2005-05-31 | 2011-07-27 | 東芝マイクロエレクトロニクス株式会社 | 低消費電力回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH072010B2 (ja) * | 1990-03-22 | 1995-01-11 | 東北リコー株式会社 | 電源回路 |
| JPH0643979A (ja) * | 1992-07-24 | 1994-02-18 | Toshiba Corp | 携帯形電子機器およびその電源回路 |
-
1995
- 1995-09-20 JP JP24116395A patent/JP3540869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0981252A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3639189B2 (ja) | 負荷駆動回路 | |
| US6856177B1 (en) | High side power switch with charge pump and bootstrap capacitor | |
| JP2008172940A (ja) | 電力用半導体装置 | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| US7973593B2 (en) | Reference voltage generation circuit and start-up control method therefor | |
| JP2007312484A (ja) | 電池充電回路、携帯電子機器、及び半導体集積回路 | |
| US6529067B2 (en) | Power saving circuit for wireless pointer | |
| JP2001238347A (ja) | 電源制御回路 | |
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| JP2005032260A (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| JP4124562B2 (ja) | Ｒｃ時定数回路 | |
| JP2002093264A (ja) | 接点損傷防止回路 | |
| JP3704856B2 (ja) | 負荷駆動回路 | |
| KR19990072223A (ko) | 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로 | |
| JP2005237028A (ja) | 負荷駆動装置 | |
| JP2005051854A (ja) | 起動処理回路 | |
| JP2004080927A (ja) | 二次電池用充電制御装置 | |
| US10879886B1 (en) | Switch circuit suppressing damage to the switch circuit | |
| US6459249B2 (en) | Reset circuit | |
| JP3429969B2 (ja) | バイアス回路 | |
| JPH11205114A (ja) | 誘導性負荷の駆動装置 | |
| JP4249401B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3770824B2 (ja) | パワーオンリセット回路 | |
| JPH05315903A (ja) | パワー制御回路内で使用するメモリ・デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |