JP2920984B2 - 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ - Google Patents
対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタInfo
- Publication number
- JP2920984B2 JP2920984B2 JP2011983A JP1198390A JP2920984B2 JP 2920984 B2 JP2920984 B2 JP 2920984B2 JP 2011983 A JP2011983 A JP 2011983A JP 1198390 A JP1198390 A JP 1198390A JP 2920984 B2 JP2920984 B2 JP 2920984B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- circuit
- voltage
- power mos
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 この発明は、電力MOSトランジスタに関し、特にドレ
インが電源に接続され、かつソースが負荷に接続されて
いるときに、電源電圧より高いゲート電圧を必要とする
いわゆるＮチャネル（拡散MOS）技術により製造された
電力MOSトランジスタに関する。
インが電源に接続され、かつソースが負荷に接続されて
いるときに、電源電圧より高いゲート電圧を必要とする
いわゆるＮチャネル（拡散MOS）技術により製造された
電力MOSトランジスタに関する。
第1A図はＮチャネルの電力MOSトランジスタMPを有す
る回路を示し、そのドレインDPが正電圧VCCを供給する
電源の第１の端子１に接続され、そのソースSPは当該回
路の出力端子２に接続されている。負荷Ｌは前記出力端
子２と電源の第２の端子３との間に接続される。通常、
第２の端子３は接地される。
る回路を示し、そのドレインDPが正電圧VCCを供給する
電源の第１の端子１に接続され、そのソースSPは当該回
路の出力端子２に接続されている。負荷Ｌは前記出力端
子２と電源の第２の端子３との間に接続される。通常、
第２の端子３は接地される。
通常、ゲートの電圧は、電源より高い、例えばブロッ
クP1により示すいわゆる“チャージ・ポンプ”から供給
される。電源の第１の端子１及び第２の端子３にそれぞ
れ接続されている端子５及び６には、スイッチ４が接続
される。このスイッチ４は、端子７を介してクロックCK
に接続される。補助電源８は、当該回路内に備えられ
て、正電圧VCCより低レベル又は等しい正の補助電圧VS
を供給するものであり、順方向バイアスのダイオード10
及びコンデンサ11を介してスイッチ４の出力端子９に接
続されている。スイッチ４に接続されていない方のコン
デンサ11の端子は、ダイオード12のアノードに接続され
ており、そのカソードはチャージ・ポンプP1の出力端子
Ｈを構成している。
クP1により示すいわゆる“チャージ・ポンプ”から供給
される。電源の第１の端子１及び第２の端子３にそれぞ
れ接続されている端子５及び６には、スイッチ４が接続
される。このスイッチ４は、端子７を介してクロックCK
に接続される。補助電源８は、当該回路内に備えられ
て、正電圧VCCより低レベル又は等しい正の補助電圧VS
を供給するものであり、順方向バイアスのダイオード10
及びコンデンサ11を介してスイッチ４の出力端子９に接
続されている。スイッチ４に接続されていない方のコン
デンサ11の端子は、ダイオード12のアノードに接続され
ており、そのカソードはチャージ・ポンプP1の出力端子
Ｈを構成している。
クロック信号（第1B図の曲線CK）は、規則的に交播す
る一連のハイ・レベル及びロー・レベルからなる。クロ
ック信号がハイ・レベルのときは、出力端子９は電源の
第２の端子３に接続される。クロック信号がロー・レベ
ルのときは、出力端子９は電源の第１の端子１に接続さ
れる。
る一連のハイ・レベル及びロー・レベルからなる。クロ
ック信号がハイ・レベルのときは、出力端子９は電源の
第２の端子３に接続される。クロック信号がロー・レベ
ルのときは、出力端子９は電源の第１の端子１に接続さ
れる。
チャージ・ポンプP1の出力は電力MOSトランジスタMP
のゲートGPに印加され、これに電流パルスIGを供給す
る。
のゲートGPに印加され、これに電流パルスIGを供給す
る。
この電力MOSトランジスタ回路の動作を第1B図に関連
させて説明する。第1B図は、クロック信号CK、出力端子
Ｈの電圧Ｖ（Ｈ）及びこの回路の出力端子２の電圧VEを
示す。
させて説明する。第1B図は、クロック信号CK、出力端子
Ｈの電圧Ｖ（Ｈ）及びこの回路の出力端子２の電圧VEを
示す。
クロック信号CKがハイ・レベルのとき、従って出力端
子９を接地しているときは、コンデンサ11が電圧VS-Vd
（Vdはダイオードの順方向電圧降下）により充電され
る。出力端子Ｈの電圧Ｖ（Ｈ）は、VS-2Vdに等しい。ク
ロック信号CKがロー・レベルに切換わったときは、出力
端子９が第１の端子１に接続される。第１の端子１には
正電圧VCCが印加されているので、電圧Ｖ（Ｈ）は電圧V
CC＋VS-2Vdに等しくなる。電圧VCC＋VS-2Vdは、電力MOS
トランジスタMPのゲートと接地との間に存在する等価コ
ンデンサＣequに印加される。この等価コンデンサＣequ
は、クロック信号CKがハイ・レベルへ遷移する際に充電
され、かつ各クロック信号CKがロー・レベルへ遷移する
際に再び充電される。
子９を接地しているときは、コンデンサ11が電圧VS-Vd
（Vdはダイオードの順方向電圧降下）により充電され
る。出力端子Ｈの電圧Ｖ（Ｈ）は、VS-2Vdに等しい。ク
ロック信号CKがロー・レベルに切換わったときは、出力
端子９が第１の端子１に接続される。第１の端子１には
正電圧VCCが印加されているので、電圧Ｖ（Ｈ）は電圧V
CC＋VS-2Vdに等しくなる。電圧VCC＋VS-2Vdは、電力MOS
トランジスタMPのゲートと接地との間に存在する等価コ
ンデンサＣequに印加される。この等価コンデンサＣequ
は、クロック信号CKがハイ・レベルへ遷移する際に充電
され、かつ各クロック信号CKがロー・レベルへ遷移する
際に再び充電される。
従って、チャージ・ポンプP1は、当該回路外の電源に
よらなくとも、電源の正電圧VCCより高いパルスの電圧
Ｖ（Ｈ）を発生することができる。
よらなくとも、電源の正電圧VCCより高いパルスの電圧
Ｖ（Ｈ）を発生することができる。
パルス駆動されたチャージ・ポンプP1の回路は、前述
のようなMOSトランジスタのゲートに十分電流を供給す
ることができる。しかし、制御回路に特殊な機能、例え
ば出力電圧制御をすることが望まれるときは、問題が発
生する。
のようなMOSトランジスタのゲートに十分電流を供給す
ることができる。しかし、制御回路に特殊な機能、例え
ば出力電圧制御をすることが望まれるときは、問題が発
生する。
第1A図において、このような制御は、第１の入力E1を
出力端子２に接続し、第２の入力E2を基準電圧VRの基準
電圧源14を介して電源の第２の端子３に接続した演算増
幅器Ａにより得られる。演算増幅器Ａの電圧SGは、電力
MOSトランジスタMPのゲートGPに接続されている。演算
増幅器Ａは電力MOSトランジスタMPのゲート電圧を調整
して、当該回路の出力端子２の電圧VEを基準電圧VRに保
持する。
出力端子２に接続し、第２の入力E2を基準電圧VRの基準
電圧源14を介して電源の第２の端子３に接続した演算増
幅器Ａにより得られる。演算増幅器Ａの電圧SGは、電力
MOSトランジスタMPのゲートGPに接続されている。演算
増幅器Ａは電力MOSトランジスタMPのゲート電圧を調整
して、当該回路の出力端子２の電圧VEを基準電圧VRに保
持する。
しかし、制御の際に、第1A図の回路から出力信号を損
なう寄生雑音を発生し、高い信号の安定性を必要とする
ときは、この回路を用いることができない。
なう寄生雑音を発生し、高い信号の安定性を必要とする
ときは、この回路を用いることができない。
この雑音は、演算増幅器Ａがパルスの電流パルスIGを
供給するチャージ・ポンプに関連しているためである。
このような欠点に固有の原因を発見して除去するために
は、演算増幅器Ａの構造を詳細に調べることが必要であ
る。
供給するチャージ・ポンプに関連しているためである。
このような欠点に固有の原因を発見して除去するために
は、演算増幅器Ａの構造を詳細に調べることが必要であ
る。
第２図は第1A図の演算増幅器Ａの一実施例を示す。演
算増幅器Ａは差動部Ｄ及び出力部Ｓを有する。通常、差
動部Ｄは、図示のように接続された一対のバイポーラ・
トランジスタQ1,Q2を有し、それぞれ論理MOS型トランジ
スタM3,M4と、電流源21とを充電するように接続されて
いる。
算増幅器Ａは差動部Ｄ及び出力部Ｓを有する。通常、差
動部Ｄは、図示のように接続された一対のバイポーラ・
トランジスタQ1,Q2を有し、それぞれ論理MOS型トランジ
スタM3,M4と、電流源21とを充電するように接続されて
いる。
出力部Ｓは、そのドレインD5が演算増幅器Ａの電圧SG
をなすトランジスタM5と、サーボ制御の安定性を確保す
るように設計された補償コンデンサＣCOMPとを有する。
をなすトランジスタM5と、サーボ制御の安定性を確保す
るように設計された補償コンデンサＣCOMPとを有する。
チャージ・ポンプP1の活性期間では、トランジスタM5
は導通状態であり、そのゲート・ソース間のコンデンサ
C5を充電する。チャージ・ポンプP1の不活性期間では、
トランジスタM5は遮断される。しかし、コンデンサC5は
瞬時には放電されず、その電圧がゲートG5に存在したま
まで、トランジスタM5がオフになるまでの短期間はこれ
をオン状態に保持する。これは、等価コンデンサＣequ
の充電電圧を低下させ、電力MOSトランジスタMPのゲー
ト電圧も低下させる。出力端子２の電圧VEは低下する。
電流パルスIGが再び発生し、等価コンデンサＣequが改
めて充電されると、電力MOSトランジスタMPのゲート電
圧が増加して電圧VEが基準電圧VRに増加して、演算増幅
器Ａが制御モードで再び動作する。従って、コンデンサ
C5の存在によってトランジスタM5の雑音が発生する。第
1B図において、基準電圧VRのレベルは、電圧VEの右の点
線により表わされている。
は導通状態であり、そのゲート・ソース間のコンデンサ
C5を充電する。チャージ・ポンプP1の不活性期間では、
トランジスタM5は遮断される。しかし、コンデンサC5は
瞬時には放電されず、その電圧がゲートG5に存在したま
まで、トランジスタM5がオフになるまでの短期間はこれ
をオン状態に保持する。これは、等価コンデンサＣequ
の充電電圧を低下させ、電力MOSトランジスタMPのゲー
ト電圧も低下させる。出力端子２の電圧VEは低下する。
電流パルスIGが再び発生し、等価コンデンサＣequが改
めて充電されると、電力MOSトランジスタMPのゲート電
圧が増加して電圧VEが基準電圧VRに増加して、演算増幅
器Ａが制御モードで再び動作する。従って、コンデンサ
C5の存在によってトランジスタM5の雑音が発生する。第
1B図において、基準電圧VRのレベルは、電圧VEの右の点
線により表わされている。
従来技術は、前述の雑音の問題を解決するために、演
算増幅器Ａに努力が向けられていた。
算増幅器Ａに努力が向けられていた。
雑音を減少させる第１の方法は、トランジスタM5の大
きさを減少させてコンデンサC5を小さなものにすること
にあった。
きさを減少させてコンデンサC5を小さなものにすること
にあった。
しかし、このような回路における制御の安定性を確保
するために、次の安定性基準、 gml/Ccomp＜gm5/Cequ（式１） が確保されなければならない。ここで、gmlは演算増幅
器Ａの傾斜であり、gm5はトランジスタM5の傾斜であ
る。傾斜gm5はトランジスタM5の大きさに比例してい
る。式１の関係を正確に保持する必要があるときは、こ
のトランジスタM5の大きさ、従ってコンデンサC5の値を
大きく減少させることはできない。
するために、次の安定性基準、 gml/Ccomp＜gm5/Cequ（式１） が確保されなければならない。ここで、gmlは演算増幅
器Ａの傾斜であり、gm5はトランジスタM5の傾斜であ
る。傾斜gm5はトランジスタM5の大きさに比例してい
る。式１の関係を正確に保持する必要があるときは、こ
のトランジスタM5の大きさ、従ってコンデンサC5の値を
大きく減少させることはできない。
雑音を減少させる第３の方法は、前述の原因、即ちコ
ンデンサC5を除去することからなる。このために、MOS
トランジスタの代りにバイポーラ・トランジスタを用い
る必要がある。
ンデンサC5を除去することからなる。このために、MOS
トランジスタの代りにバイポーラ・トランジスタを用い
る必要がある。
しかし、この解決方法は、電力MOSトランジスタ（例
えば電力MOSトランジスタMP）、論理MOSトランジスタ
（例えば論理MOS型トランジスタM3,M4）及びバイポーラ
・トランジスタ（例えばバイポーラ・トランジスタQ1,Q
2）を同時に製造する従来技術と両立しないものとな
る。これらの技術によると、バイポーラ・トランジスタ
は、アノードが基板からなり、カソードがコレクタから
なるダイオードに接続される。基板が接地から遮断され
たときは、寄生信号がこのダイオードを介して電力MOS
トランジスタMPのゲートに到達する。
えば電力MOSトランジスタMP）、論理MOSトランジスタ
（例えば論理MOS型トランジスタM3,M4）及びバイポーラ
・トランジスタ（例えばバイポーラ・トランジスタQ1,Q
2）を同時に製造する従来技術と両立しないものとな
る。これらの技術によると、バイポーラ・トランジスタ
は、アノードが基板からなり、カソードがコレクタから
なるダイオードに接続される。基板が接地から遮断され
たときは、寄生信号がこのダイオードを介して電力MOS
トランジスタMPのゲートに到達する。
従って、以下で説明するように、出力部には論理MOS
型のトランジスタM5を使用せざるを得ない。
型のトランジスタM5を使用せざるを得ない。
（発明の概要） この発明の目的は、関連した問題を解決する新しい方
法を提供することにある。
法を提供することにある。
この発明によれば、制御増幅器を改善しようとするの
ではなく、チャージ・ポンプのパルス発生を除去するこ
とにある。
ではなく、チャージ・ポンプのパルス発生を除去するこ
とにある。
更に具体的には、この発明は、前述の第１のチャージ
・ポンプと、これと交互に動作する第２のチャージ・ポ
ンプとを組み合わせることにある。
・ポンプと、これと交互に動作する第２のチャージ・ポ
ンプとを組み合わせることにある。
更に、この発明は、チャージ・ポンプ又は一対のチャ
ージ・ポンがパルス電流を供給する際に、電流ミラー回
路によりチャージ・ポンプからのゲート電流を平滑化す
ることにある。
ージ・ポンがパルス電流を供給する際に、電流ミラー回
路によりチャージ・ポンプからのゲート電流を平滑化す
ることにある。
この発明の前述及び他の目的、特徴及び効果は、添付
する図面に示されている好ましい一実施例についての以
下の詳細な説明から明らかとなる。
する図面に示されている好ましい一実施例についての以
下の詳細な説明から明らかとなる。
第3A図はこの発明による回路を示しており、第1A図の
ように、電力MOSトランジスタMP、負荷Ｌ、演算増幅器
Ａを構成する制御ループ、及びチャージ・ポンプP1を示
す。
ように、電力MOSトランジスタMP、負荷Ｌ、演算増幅器
Ａを構成する制御ループ、及びチャージ・ポンプP1を示
す。
第1A図と比較すると、電流ミラー回路Ｍと共に、第１
のチャージ・ポンプP1と対称的な第２のチャージ・ポン
プP2が付加されている。
のチャージ・ポンプP1と対称的な第２のチャージ・ポン
プP2が付加されている。
第２のチャージ・ポンプP2において、スイッチ４−１
は、電源の第１の端子１の第２の端子３との間にそれぞ
れ接続されている端子５−１と、端子６−１とを有す
る。更に、スイッチ４は逆クロック信号CK*を入力して
いる端子７−１と、出力９−１とを備えている。出力９
−１は、順方向バイアスのダイオード10−１とスイッチ
４−１との間に接続されれているコンデンサ11−１と、
順方向バイアスのダイオード10−１を介して補助電源８
に接続されている。スイッチ４−１に接続されてないコ
ンデンサ11−１の端子は、ダイオード12−１のアノード
に接続されている。ダイオード12−１のカソードは、チ
ャージ・ポンプP1の出力端子Ｈに接続されると共に、チ
ャージ・ポンプP2の出力を構成している。
は、電源の第１の端子１の第２の端子３との間にそれぞ
れ接続されている端子５−１と、端子６−１とを有す
る。更に、スイッチ４は逆クロック信号CK*を入力して
いる端子７−１と、出力９−１とを備えている。出力９
−１は、順方向バイアスのダイオード10−１とスイッチ
４−１との間に接続されれているコンデンサ11−１と、
順方向バイアスのダイオード10−１を介して補助電源８
に接続されている。スイッチ４−１に接続されてないコ
ンデンサ11−１の端子は、ダイオード12−１のアノード
に接続されている。ダイオード12−１のカソードは、チ
ャージ・ポンプP1の出力端子Ｈに接続されると共に、チ
ャージ・ポンプP2の出力を構成している。
電流ミラー回路Ｍは、例えば２つのＰチャネルMOSト
ランジスタM1及びM2を有し、そのゲート15及びソースは
相互接続されている。ＰチャネルMOSトランジスタM1の
ドレインD1は、そのゲートと、電流源13に接続され、Ｐ
チャネルMOSトランジスタM1に電流IRを流すと共に、Ｐ
チャネルMOSトランジスタM2にこれに比例した電流IGを
流す。ＰチャネルMOSトランジスタM2のドレインD2は、
電力MOSトランジスタMPのゲートGPに接続されている。
ソースS1及びS2は出力端子Ｈに接続されている。
ランジスタM1及びM2を有し、そのゲート15及びソースは
相互接続されている。ＰチャネルMOSトランジスタM1の
ドレインD1は、そのゲートと、電流源13に接続され、Ｐ
チャネルMOSトランジスタM1に電流IRを流すと共に、Ｐ
チャネルMOSトランジスタM2にこれに比例した電流IGを
流す。ＰチャネルMOSトランジスタM2のドレインD2は、
電力MOSトランジスタMPのゲートGPに接続されている。
ソースS1及びS2は出力端子Ｈに接続されている。
チャージ・ポンプP1及びP2は交互に動作するので、電
圧Ｖ（Ｈ）は中断されることなく、電圧VCC＋VS-2Vdに
近いレベルに保持される。従って、電圧Ｖ（Ｈ）は、ゲ
ートGPの電圧より高いか、又は等しい電圧に保持され、
電流IGが連続的に流れる。電流ミラー回路Ｍのために、
電流IGは、電流ミラー回路Ｍなしに、更にはコンデンサ
11及び及びコンデンサ11−１を急速に充電又は放電させ
たとしても、一定であり、パルス化されることはない。
従って、増幅器の出力部のトランジスタのゲート・ソー
ス間のコンデンサの充放から来る問題は、発生すること
はない。
圧Ｖ（Ｈ）は中断されることなく、電圧VCC＋VS-2Vdに
近いレベルに保持される。従って、電圧Ｖ（Ｈ）は、ゲ
ートGPの電圧より高いか、又は等しい電圧に保持され、
電流IGが連続的に流れる。電流ミラー回路Ｍのために、
電流IGは、電流ミラー回路Ｍなしに、更にはコンデンサ
11及び及びコンデンサ11−１を急速に充電又は放電させ
たとしても、一定であり、パルス化されることはない。
従って、増幅器の出力部のトランジスタのゲート・ソー
ス間のコンデンサの充放から来る問題は、発生すること
はない。
この回路の動作は、第3B図の曲線により説明される。
第3B図はクロック信号CK、逆相のクロック信号CK*、出
力端子Ｈの電圧Ｖ（Ｈ）、及びＰチャネルMOSトランジ
スタM2を介して流れる電流IGを示している。
第3B図はクロック信号CK、逆相のクロック信号CK*、出
力端子Ｈの電圧Ｖ（Ｈ）、及びＰチャネルMOSトランジ
スタM2を介して流れる電流IGを示している。
この発明による処理は、雑音を除去するばかりでな
く、そのゲート・ソース間のコンデンサの値を何らの問
題なしに増加させることができるので、トランジスタM5
の大きさを自由に選択することができる。特に、これ
は、トランジスタの大きさを実質的に増加させて制御ル
ープの安定性を改良させることを可能にする。
く、そのゲート・ソース間のコンデンサの値を何らの問
題なしに増加させることができるので、トランジスタM5
の大きさを自由に選択することができる。特に、これ
は、トランジスタの大きさを実質的に増加させて制御ル
ープの安定性を改良させることを可能にする。
第1A図は従来技術の回路の一部分を示す図、 第1B図は時間関数として第1A図の回路のクロック信号と
電圧信号とを対応させた一組の曲線を示す図、 第２図は従来技術による第1A図の演算増幅器の一実施例
を示す図、 第3A図はこの発明の電力MOSトランジスタの回路を示す
図、 第3B図は時間関数として第3A図の回路の電圧信号及び電
流信号とクロック信号とを対応させた一組の曲線を示す
図である。 1,11−１……コンデンサ、4,4−１……スイッチ、８…
…補助電源、9,9−１……出力、10,10−1,12,12−１…
…第１のダイオード、13……電流源、14……基準電圧
源、Ａ……演算増幅器、E1,E2……入力、Ｈ……端子、M
1,M2……ＰチャネルMOSトランジスタ、MP……電力MOSト
ランジスタ、P1,P2……チャージ・ポンプ、Q1,Q2……バ
イポーラ・トランジスタ、VR……基準電圧。
電圧信号とを対応させた一組の曲線を示す図、 第２図は従来技術による第1A図の演算増幅器の一実施例
を示す図、 第3A図はこの発明の電力MOSトランジスタの回路を示す
図、 第3B図は時間関数として第3A図の回路の電圧信号及び電
流信号とクロック信号とを対応させた一組の曲線を示す
図である。 1,11−１……コンデンサ、4,4−１……スイッチ、８…
…補助電源、9,9−１……出力、10,10−1,12,12−１…
…第１のダイオード、13……電流源、14……基準電圧
源、Ａ……演算増幅器、E1,E2……入力、Ｈ……端子、M
1,M2……ＰチャネルMOSトランジスタ、MP……電力MOSト
ランジスタ、P1,P2……チャージ・ポンプ、Q1,Q2……バ
イポーラ・トランジスタ、VR……基準電圧。
Claims (3)
- 【請求項１】電力MOSトランジスタ（MP）のドレイン（P
D）が電源に接続され、かつそのソース（SP）が負荷Ｌ
に接続されているときに、導通状態で電源電圧（VCC）
より高いゲート電圧に設定されていることを必要とする
前記電力MOSトランジスタを備え、 前記MOSトランジスタのゲートに作用してその出力電圧
を制御する制御ループを備え、 その導通電圧が第１のチャージ・ポンプと呼ぶ第１のダ
イオード・コンデンサ型回路により形成されたブースタ
回路から印加されると共に、同一１の集積回路チップ内
に、電力MOSトランジスタ、論理MOSトランジスタ及びバ
イポーラ・トランジスタを関連させる技術により実現さ
れた電力MOSトランジスタ回路において、 前記ブースタ回路は前記第１のダイオード・コンデンサ
型回路と交互に動作し、第２のチャージ・ポンプと呼ぶ
第２のダイオード・コンデンサ型回路を備え、 電流ミラー回路の第１の脚を前記ブースタ回路と一つの
電力MOSトランジスタ（MP）との間に配置し、前記電流
ミラー回路の第２の脚を所定の電流源（13）に接続した
ことを特徴とする電力MOSトランジスタ回路。 - 【請求項２】請求項１記載の電力MOSトランジスタ回路
において、各チャージ・ポンプは 矩形波信号を供給するスイッチ（4,4−１）と、 補助電源（８）と前記スイッチの出力（9,9−１）との
間に接続されると共に、コンデンサ（11,11−１）及び
第１のダイオード（10,10−１）を有する直列回路とを
備え、 前記コンデンサは前記スイッチの出力がロー・レベルの
ときに充電され、かつ第２のダイオード（12,12−１）
が前記コンデンサと前記第１のダイオードとの接続点
と、出力端子（Ｈ）との間に接続され、 前記２つのチャージ・ポンプのスイッチは逆位相で動作
する ことを特徴とする電力MOSトランジスタ回路。 - 【請求項３】請求項１記載の電力MOSトランジスタ回路
において、前記制御ループは演算増幅器（Ａ）と、基準
電圧源（14）とからなり、前記演算増幅器は前記電力MO
Sトランジスタ（MP）のソースに接続された第１の入力
（E1）と、前記基準電圧源のソースに接続された第２の
入力（E2）と、前記ＰチャネルMOSトランジスタのゲー
ト（GP）に接続された電圧（SG）とを備えていることを
特徴とする電力MOSトランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8901231A FR2642240B1 (fr) | 1989-01-23 | 1989-01-23 | Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques |
| FR8901231 | 1989-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02233015A JPH02233015A (ja) | 1990-09-14 |
| JP2920984B2 true JP2920984B2 (ja) | 1999-07-19 |
Family
ID=9378328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011983A Expired - Lifetime JP2920984B2 (ja) | 1989-01-23 | 1990-01-23 | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0379454B1 (ja) |
| JP (1) | JP2920984B2 (ja) |
| DE (1) | DE69007502T2 (ja) |
| FR (1) | FR2642240B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1251011B (it) * | 1991-02-18 | 1995-04-28 | Sgs Thomson Microelectronics | Dispositivo di controllo di corrente particolarmente per circuiti di potenza in tecnologia mos |
| US5347171A (en) * | 1992-10-15 | 1994-09-13 | United Memories, Inc. | Efficient negative charge pump |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| JP3431774B2 (ja) * | 1995-10-31 | 2003-07-28 | ヒュンダイ エレクトロニクス アメリカ | 混合電圧システムのための出力ドライバ |
| DE69626991T2 (de) * | 1996-12-05 | 2004-05-19 | Stmicroelectronics S.R.L., Agrate Brianza | Leistungstransistorsteuerschaltung für Spannungsregler |
| DE19812920C2 (de) * | 1998-03-24 | 2000-09-07 | Siemens Ag | Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last |
| DE19844665C1 (de) * | 1998-09-29 | 2000-03-30 | Siemens Ag | Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last |
| JP2009296455A (ja) * | 2008-06-06 | 2009-12-17 | Epe Kk | 負荷駆動装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4560918A (en) * | 1984-04-02 | 1985-12-24 | Rca Corporation | High-efficiency, low-voltage-drop series regulator using as its pass element an enhancement-mode FET with boosted gate voltage |
| US4803612A (en) * | 1988-06-08 | 1989-02-07 | National Semiconductor Corporation | Clock ripple reduction in a linear low dropout C/DMOS regulator |
-
1989
- 1989-01-23 FR FR8901231A patent/FR2642240B1/fr not_active Expired - Fee Related
-
1990
- 1990-01-19 EP EP19900420029 patent/EP0379454B1/fr not_active Expired - Lifetime
- 1990-01-19 DE DE1990607502 patent/DE69007502T2/de not_active Expired - Fee Related
- 1990-01-23 JP JP2011983A patent/JP2920984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2642240A1 (fr) | 1990-07-27 |
| EP0379454A1 (fr) | 1990-07-25 |
| JPH02233015A (ja) | 1990-09-14 |
| FR2642240B1 (fr) | 1994-07-29 |
| EP0379454B1 (fr) | 1994-03-23 |
| DE69007502D1 (de) | 1994-04-28 |
| DE69007502T2 (de) | 1994-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128560A (en) | Boosted supply output driver circuit for driving an all N-channel output stage | |
| US7439798B2 (en) | Regulator circuit | |
| JP2559931B2 (ja) | Ｃｍｏｓレシーバ入力インターフェース回路 | |
| US6075404A (en) | Substrate biasing circuit and semiconductor integrated circuit device | |
| US5296757A (en) | Low-noise output driver having separate supply lines and sequenced operation for transient and steady-state portions | |
| US4992755A (en) | Transistor circuit | |
| JP3087838B2 (ja) | 定電圧発生回路 | |
| US4906056A (en) | High speed booster circuit | |
| JP3147079B2 (ja) | 半導体回路 | |
| JPH1173769A (ja) | 半導体装置 | |
| JPH08272467A (ja) | 基板電位発生回路 | |
| JPH11353045A (ja) | バンドギャップ型基準電圧発生回路 | |
| JP2920984B2 (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| US5355028A (en) | Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| US6297690B1 (en) | Booster circuit | |
| JP2000242344A (ja) | 電圧変動補正回路 | |
| US6147519A (en) | Low-voltage comparator with wide input voltage swing | |
| US5889395A (en) | Integrated low voltage regulator for high capacitive loads | |
| EP1014567A2 (en) | Improvements in or relating to an operational amplifier | |
| JPS59178014A (ja) | 発振回路 | |
| US4549096A (en) | Monolithically integrated semiconductor circuit with transistors | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| KR100291846B1 (ko) | 전원보조회로 | |
| US6084477A (en) | Class AB output stage for an audio power amplifier |