JP2005237028A - 負荷駆動装置 - Google Patents

負荷駆動装置 Download PDF

Info

Publication number
JP2005237028A
JP2005237028A JP2005081907A JP2005081907A JP2005237028A JP 2005237028 A JP2005237028 A JP 2005237028A JP 2005081907 A JP2005081907 A JP 2005081907A JP 2005081907 A JP2005081907 A JP 2005081907A JP 2005237028 A JP2005237028 A JP 2005237028A
Authority
JP
Japan
Prior art keywords
transistor
current
load
output
current detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005081907A
Other languages
English (en)
Inventor
Junichi Nagata
淳一 永田
Junji Hayakawa
順二 早川
Hiroyuki Ban
伴  博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP12366796 priority Critical
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005081907A priority patent/JP2005237028A/ja
Publication of JP2005237028A publication Critical patent/JP2005237028A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 温度変化に対し精度よく過電流保護を行うとともに、過電流時の出力トランジスタ2の損失を低減する。
【解決手段】 負荷1に負荷電流を供給する出力トランジスタ2と並列に、制御端子が出力トランジスタ2の制御端子に接続された電流検出用トランジスタ3を接続し、電流検出用トランジスタ3と直列接続された第1のトランジスタ4とともに第2のトランジスタ21でカレントミラー回路300を構成し、第2のトランジスタ21に流れる電流により負荷電流が過電流になったことを検出すると断続制御回路400により出力トランジスタ2及び電流検出用トランジスタ3をオフさせる。
【選択図】 図6

Description

本発明は、負荷を駆動する負荷駆動回路に関し、特に負荷電流を所定電流に制限する機能あるいは負荷電流が過電流になったときに過電流保護を行う機能を備えた負荷駆動回路に関する。
従来、負荷電流が過電流になったときに負荷電流を制限する負荷駆動回路として、特開平5−327442号公報に示すものがある。このものにおいては、負荷に負荷電流を供給する出力MOSトランジスタに対し、ドレイン、ゲート端子が共通接続された電流検出用MOSトランジスタが設けられている。また、電流検出用トランジスタのソースに電流制御用のNPNトランジスタが設けられており、出力MOSトランジスタに流れる負荷電流が過電流となったとき、NPNトランジスタにより出力MOSトランジスタと電流検出用MOSトランジスタのゲート電圧を制御し、出力MOSトランジスタに流れる電流を所定値に制限するようにしている。
しかしながら、上記の構成においては、1つのNPNトランジスタにより過電流時の電流制御を行っているため、その温度特性により電流制限を行う場合の精度が低下するという問題がある。
また、そのようなNPNトランジスタを介在させていることにより、出力MOSトランジスタと電流検出用MOSトランジスタのゲート−ソース間電圧に差が生じ、動作点がずれて、電流検出作動が不安定になるという問題もある。
本発明は上記問題に鑑みたもので、カレントミラー回路による電流検出を用いた新規な構成の負荷駆動回路を提供することを目的とする。また、カレントミラー回路を用いた電流検出により、負荷電流を制限することを目的とする。
また、カレントミラー回路を用いた電流検出により、負荷電流を断続制御することを目的とする。
また、温度特性により電流制御の精度低下を防止することを目的とする。
請求項1に記載の発明においては、出力トランジスタに電流検出用トランジスタを並列接続し、出力トランジスタと電流検出用トランジスタの制御端子に抵抗を介して制御信号を供給し、また第1、第2のトランジスタを有するカレントミラー回路を設けて、電流検出用トランジスタを介して第1のトランジスタに流れる負荷電流の一部の電流に対し、所定の割合となる電流が第2のトランジスタに流れるようにし、この第2のトランジスタに流れる電流により制御信号の電圧レベルを変化させて、負荷電流を所定値に制限するようにしたことを特徴としている。
カレントミラー回路では、カレントミラー回路を構成する第1、第2のトランジスタの温度特性が相殺されるため、温度変化に対し精度よく電流制限を行うことができる。
この場合、電流制限を過電流保護として用いたり、負荷電流を定電流にする定電流制御に用いることができる。
さらに、請求項1に記載の発明においては、第1、第2のトランジスタとともにカレントミラー回路を構成する第3のトランジスタを設け、この第3のトランジスタに流れる電流により、負荷電流が過電流になったことを検出すると出力トランジスタおよび電流検出用トランジスタをオフさせ、この後、負荷電流が過電流でなくなったことを検出すると出力トランジスタおよび電流検出用トランジスタをオンさせるようにしたことを特徴としている。
従って、負荷電流が過電流のときに出力トランジスタをオフさせているので、過電流時の出力トランジスタの損失を低減することができる。
この場合、請求項2に記載の発明のように、過電流を検出してから所定時間後に出力トランジスタおよび電流検出用トランジスタをオフさせるようにすれば、負荷起動時の突入電流を過電流として誤って出力トランジスタをオフさせるのを防ぐことができる。
請求項3に記載の発明においては、出力トランジスタに電流検出用トランジスタを並列接続し、また第1、第2のトランジスタを有するカレントミラー回路を設けて、第2のトランジスタに流れる電流により、負荷電流が過電流になったことを検出すると出力トランジスタおよび電流検出用トランジスタをオフさせ、この後、負荷電流が過電流でなくなったことを検出すると出力トランジスタおよび電流検出用トランジスタをオンさせるようにしたことを特徴としている。
従って、第1、第2のトランジスタによるカレントミラー回路を用いているため、温度変化に対し精度よく過電流保護を行うことができる。また、負荷電流が過電流のときに出力トランジスタをオフさせているので、過電流時の出力トランジスタの損失を低減することができる。
この場合、請求項4に記載の発明のように、過電流を検出してから所定時間後に出力トランジスタおよび電流検出用トランジスタをオフさせるようにすれば、負荷起動時の突入電流を過電流として誤って出力トランジスタをオフさせるのを防ぐことができる。
この場合、具体的には、請求項5に記載の発明のように、出力MOSトランジスタおよび電流検出用MOSトランジスタにゲート電圧を供給するゲート駆動回路を制御して、出力MOSトランジスタおよび電流検出用MOSトランジスタをオンオフさせることができる。
また、請求項6に記載の発明のように、第1、第2のトランジスタとともにカレントミラー回路を構成する第3のトランジスタを設けて、出力トランジスタに流れる負荷電流を所定値に制限するようにすれば、過電流時に出力トランジスタをオンオフさせる場合のオン期間において電流制限が行われるため、出力トランジスタの発熱を低減することができる。
(第1参考実施形態)
図1において、本参考実施形態にかかる負荷駆動回路は、負荷1に負荷電流を供給する出力MOSトランジスタ2と、この出力MOSトランジスタ2と並列接続され、ドレイン、ゲートが出力MOSトランジスタ2のドレイン、ゲートと接続された電流検出用MOSトランジスタ3を備えている。
電流検出用MOSトランジスタ3のゲートには、第1の信号線L1により、抵抗7を介して制御信号としてのゲート電圧が入力される。また、抵抗7と電流検出用MOSトランジスタ3の接続点から出力MOSトランジスタ2のゲートに至る第2の信号線L2により、ダイオード8を介して出力MOSトランジスタ2にゲート電圧が入力される。
電流検出用MOSトランジスタ3のソースには、NPNトランジスタ4が接続されている。このNPNトランジスタ4は、ベースおよびエミッタが共通接続されたNPNトランジスタ5とともにカレントミラー回路100を構成している。なお、NPNトランジスタ5のコレクタは、第2の信号線L2に接続されており、そのコレクタ電流により第2の信号線L2から電流を引き込んで電流制限を行う。
NPNトランジスタ4、5のベースには、定電流回路、抵抗、インダクタ等による構成される素子6が接続されている。これは、リークやノイズをグランドに逃がし、動作を安定させるために設けられているが、それらが問題とならない場合には、削除することもできる。
また、第2の信号線L2には、抵抗9を有する信号線が接続されている。これは、第2の信号線L2にダイオード8が挿入されているため、抵抗9を有する信号線を設けない場合には、出力MOSトランジスタ2のゲートに蓄積された電荷を放電することができず、従って、出力MOSトランジスタ2のゲートに蓄積された電荷を放電するために設けられている。
なお、10、20は、この負荷駆動回路の出力端子、接地端子であり、30、40は、この負荷駆動回路の入力端子である。また、この負荷駆動回路には、出力MOSトランジスタ2と電流検出用MOSトランジスタ3のゲートを駆動するためのゲート駆動回路200が接続されている。このゲート駆動回路200は、2つのスイッチング素子200a、200bと定電圧電源回路200cを備えている。
上記構成においてその作動を説明する。
負荷1を駆動しない場合には、スイッチング素子200aをオフ、200bをオンにする。このとき、出力MOSトランジスタ2は、ゲート−ソース間電圧が0Vになるため、オフ状態となっており、負荷1には負荷電流を供給しない。
負荷1を駆動する場合には、スイッチング素子200aをオン、200bをオフにする。このとき、定電圧電源回路200cから抵抗7を介し電流検出用MOSトランジスタ3のゲートにハイレベルのゲート電圧が入力され、電流検出用MOSトランジスタ3がオン状態になる。また、出力MOSトランジスタ2のゲートには、ダイオード8を介してハイレベルのゲート電圧が入力され、出力MOSトランジスタ2は負荷1に負荷電流を供給する。
この負荷駆動時において、負荷1がショートなど何らかの原因で低インピーダスになると、負荷電流が通常動作電流よりも大きくなり、出力端子10の電圧は上昇する。その結果、出力端子10の電圧が、NPNトランジスタ4にベース電流を供給できる電圧、すなわちベース−エミッタ間順方向電圧以上になると、電流検出用MOSトランジスタ3には、負荷電流の一部の電流が流れる。
この電流は、NPNトランジスタ4、5により構成されるカレントミラー回路100によって、1/n倍され、NPNトランジスタ5が、信号線L2から電流を引き抜く。この電流により、抵抗7で電圧降下が生じ、出力MOSトランジスタ2および電流検出用MOSトランジスタ3のゲート電圧が低下する。その結果、出力MOSトランジスタ2のドレイン電流、すなわち負荷電流が減少する。従って、負荷電流が所定値以上の過電流になると、負荷電流を減少させるように制御するので、負荷電流は所定値に制限される。
なお、カレントミラー回路100の動作時においては、NPNトランジスタ4のベース−エミッタ間電圧分だけ電流検出用MOSトランジスタ3のソース電位が上昇するが、信号線L2にはダイオード8が挿入されているため、出力MOSトランジスタ2のゲート電圧がその順方向電圧分だけ上昇している。
従って、出力MOSトランジスタ2と電流検出用MOSトランジスタ3のゲート−ソース間電圧を同一にし、両MOSトランジスタ2、3の動作点を一致させることができる。このことにより、出力MOSトランジスタ2と電流検出用MOSトランジスタ3のドレイン電流の比を一定にして、安定した電流検出を行うことができる。
なお、ダイオード8は、NPNトランジスタ4のベース−エミッタ間電圧と等しい電圧を発生させるものであるため、PN接合を用いた順方向電圧を発生させる他の手段、例えばベースとエミッタを共通にしたトランジスタあるいはベースとコレクタを共通にしたトランジスタを用いることもできる。また、NPNトランジスタ4のベース−エミッタ間電圧と実質的に等しい電圧降下を生じさせるものであれば他の手段を用いてもよい。
この第1参考実施形態において、出力MOSトランジスタ2と電流検出用MOSトランジスタ3が理想的な特性を持つものとし、NPNトランジスタ4のベース−エミッタ間の順方向電圧とダイオード8の順方向電圧が等しいと考えると、入力端子30に電圧V1 を印加し、出力端子10の電圧がNPNトランジスタ4のベース−エミッタ間の順方向電圧Vf より十分大きい場合には、出力MOSトランジスタ2に流れる電流I1 とNPNトランジスタ4に流れる電流I2 の比を、ほぼm対1とし、またNPNトランジスタ4に流れる電流I2 とNPNトランジスタ5に流れる電流I3 の比をn対1とすると、出力MOSトランジスタ2のゲート−ソース間電圧VGS1 は、数式1で表される。
なお、R7 は抵抗7の抵抗値である。
一般に、MOSトランジスタの飽和領域のドレイン電流Id とゲート−ソース間電圧VGSは、数式2で表される。
なお、β0 は定数、Wはチャネル幅、Lはチャネル長、VT はしきい値電圧である。上記した数式1、2から出力MOSトランジスタ2に流れる電流I1 は、数式3で表される。
出力MOSトランジスタ2の電流能力が負荷電流に対し十分大きいとすると、数式4と考えてよいため、数式3は、数式5のように近似できる。
従って、負荷電流は、出力MOSトランジスタ2、電流検出用MOSトランジスタ3の電流比m、NPNトランジスタ4、5のカレントミラー比n、入力端子30の印加電圧V1 、ダイオード8の順方向電圧Vf に依存し、出力端子10の電圧には依存しない。半導体集積回路においては、m、n、Vf を比較的精度よく製造することが可能であるから、素子の特性ばらつきに対して変動を受けにくく、安定した負荷電流が得られる。
また、抵抗7をトリミングするなどして抵抗値の精度を向上させれば、安定した特性を実現することができる。
図2に、ゲート駆動回路200の具体的構成を示す。ゲート駆動回路200は、NPNトランジスタ201〜203、抵抗204、ダイオード205〜209、ツェナーダイオード210、定電流回路211から構成されている。
端子50の電圧がハイレベルのときには、NPNトランジスタ201がオンするため、NPNトランジスタ202がオフし、NPNトランジスタ203がオンする。従って、図1に示すスイッチング素子200bがオンし、200aがオフする状態となる。このとき、出力MOSトランジスタ2がオフするため、負荷電流は流れない。
端子50の電圧がローレベルになると、NPNトランジスタ201がオフするため、NPNトランジスタ202がオンし、NPNトランジスタ203がオフする。従って、図1に示すスイッチング素子200bがオフし、200aがオンする状態となり、出力MOSトランジスタ2がオンして負荷電流を供給する。
このとき、N個のダイオード206〜209とツェナーダイオード210により発生される電圧、NPNトランジスタ202のベース−エミッタ間電圧、およびダイオード5による順方向電圧により、入力端子30の電圧V1は数式6で表される。
数式5と数式6から、出力MOSトランジスタ2に流れる電流I1 は、数式7で表される。
ここで、Vz は正の温度係数を持ち、Vf は負の温度係数を持つため、この数式7における、Vz +(N−3)・Vf の項は、Nの値を変更することにより、正の温度係数にも負の温度係数にもすることが可能になる。従って、R7 やVT等の温度特性に従い、N値を最適な値に設定すれば、負荷駆動回路の温度特性をほぼキャンセルすることが可能になる。
なお、NPNトンジスタ202のベース電圧を発生させる手段としては、上記したN個のダイオード206〜209とツェナーダイオード210以外に、複数個のダイオードを直列接続したもの、複数のツェナーダイオードを直列接続したもの、複数のNチャンネルもしくはPチャンネルのMOSトランジスタを直列接続したもの、あるいは抵抗を用いることができる。
(第2参考実施形態)
上記第1参考実施形態では、出力端子10の電圧が、NPNトランジスタ4のベース−エミッタ間電圧Vf 1段分より大きくなると電流制限を行うものを示したが、負荷1によってはVf 1段分より高い電圧まで電流制限を行わないようにする場合もある。
そこで、電流検出用MOSトランジスタ3のソースに接続するNPNトランジスタ4の代わりに、図3に示すように、ベース・コレクタを共通接続したN個のNPNトランジスタ4a、4b、…、4cを直列接続したものを用いれば、出力端子10の電圧がVf N段分の電圧になるまで電流制限を行わないようにすることができる。
この場合、電流検出用MOSトランジスタ3のゲート−ソース間電圧と出力MOSトランジスタ2のゲート−ソース間電圧を同一にするためには、ダイオード8の代わりに、N個のダイオード8a、8b、…、8cを直列接続したものを用いる。
なお、N個のNPNトランジスタ4a、4b、…、4c全体にて、第1のバイポーラトランジスタを構成している。
(第3参考実施形態)
上記した参考実施形態においては、Nチャンネル型の出力MOSトランジスタ2を用いてローサイドで負荷1を駆動するものを示したが、出力MOSトランジスタ2をPチャンネル型とし、ハイサイドで負荷1を駆動するようにしてもよい。
この場合の構成を図4に示す。出力MOSトランジスタ2および電流検出用MOSトランジスタ3をPチャンネル型とし、カレントミラー回路に用いるバイポーラトランジスタ4、5をPNPトランジスタとしている。また、ハイサイド駆動としているため、図に示すような電気結線としている。
この参考実施形態における作動は、図1に示すものと同様であるが、電流制限を行う場合、PNPトランジスタ5に流れる電流をダイオード8を介して抵抗7に流し込むようにしており、その電流により抵抗7の端子電圧が上昇し、ゲート電圧が上昇するため、出力MOSトランジスタ2のドレイン電流が減少する。
(第4参考実施形態)
上記した種々の参考実施形態においては、カレントミラー回路100をバイポーラトランジスタを用いて構成するものを示したが、MOSトランジスタを用いて構成してもよい。
この場合の構成を図5に示す。カレントミラー回路100を第1、第2のMOSトランジスタ14、15で構成し、動作点を一致させるための電圧降下手段を、ゲートとドレインが接続されたMOSトランジスタ18で構成している。
この参考実施形態における作動は、図1に示すものと同様である。但し、この参考実施形態においては、出力端子10の電圧が第1のMOSトランジスタ14のしきい値電圧より大きくなると電流制限を行う。
なお、この参考実施形態においても、第2参考実施形態と同様、第1のMOSトランジスタ14を複数個直列接続して電流制限を行う電圧を高くしてもよく、また第3参考実施形態のように、ハイサイドで負荷駆動を行うようにしてもよい。
(第1実施形態)
上述した種々の参考実施形態では、負荷電流が過電流になったときに、出力MOSトランジスタ2に流れる電流を一定値に制限するものを示したが、出力MOSトランジスタ2には電流が常に流れ続けるため、出力MOSトランジスタ2の損失が大きくなるという問題がある。
そこで、本実施形態では、出力MOSトランジスタ2のドレイン電流を断続制御して、過電流に対する保護を行うとともに出力MOSトランジスタ2での損失を低減するようにしている。図6に本実施形態の具体的な回路構成を示す。
電流検出用MOSトランジスタ3のソースに接続されたNPNトランジスタ4は、ベースおよびエミッタが共通接続されたNPNトランジスタ21とカレントミラー回路300を構成しており、このNPNトランジスタ21は定電流源22に接続されている。
ここで、出力MOSトランジスタ2のドレイン電流I1 とNPNトランジスタ4に流れる電流の比を、ほぼm対1とし、また第1のNPNトランジスタ4に流れる電流とNPNトランジスタ21に流れる電流の比をn’対1とすると、N
PNトランジスタ21に流れる電流は、I1 /m・n’となる。
出力MOSトランジスタ2のドレイン電流が正常な電流値で、NPNトランジスタ21に流れる電流が定電流源22の設定電流I11以下のとき、すなわちI1/m・n’≦I11のときには、PNPトランジスタ23はオフしている。
しかしながら、出力MOSトランジスタ2のドレイン電流が過電流になると、NPNトランジスタ21に流れる電流は、定電流源22の設定電流I11より大きくなる、すなわちI1 /m・n’>I11になり、PNPトランジスタ23はベ
ース・エミッタ間が順バイアスとなってオン動作する。
その結果、PNPトランジスタ23のコレクタ電流によりコンデンサ24が充電される。そして、コンデンサ24の端子電圧がヒステリシス付きのコンパレータ26の基準電圧V0 を越えると、コンパレータ26のハイレベル出力により、ゲート駆動回路200のスイッチング素子200aをオフ、スイッチング素子200bをオンさせる。また、コンパレータ26のハイレベル出力によりコンパレータ26の基準電圧がV0 から、それより低い電圧V0 ’(V0 >V0
’)に変化する。
従って、出力MOSトランジスタ2、電流検出用MOSトランジスタ3はオフし、負荷電流は流れなくなる。また、PNPトランジスタ23のコレクタ電流も流れなくなるため、コンデンサ24は定電流源25により放電され、コンデンサ24の端子電圧は低下する。その端子電圧がコンパレータ26の低い方の基準電圧V0 ’より低下すると、コンパレータ26の出力がローレベルになり、ゲー
ト駆動回路200のスイッチング素子200aをオン、スイッチング素子200bをオフさせる。その結果、出力MOSトランジスタ2のドレイン電流が流れ始める。
上記した作動から分かるように、出力MOSトランジスタ2のドレイン電流が過電流になると、カレントミラー回路300におけるNPNトランジスタ21に流れる電流が増大する。そして、定電流源22、PNPトランジスタ23、コンデンサ24、定電流源25、コンパレータ26にて構成される断続制御回路400は、コンデンサ24の充電時間経過後、ゲート駆動回路200をオフ制御し、出力MOSトランジスタ2をオフさせる。この後、断続制御回路400は、コンデンサ24の放電時間経過後、ゲート駆動回路200をオン制御し、出力MOSトランジスタ2をオンさせる。このような作動を繰り返すことにより、出力MOSトランジスタ2は断続制御され、出力MOSトランジスタ2での損失は低減される。
なお、断続制御回路400において、コンデンサ24および定電流源25による遅延回路を設けているのは、負荷起動時に負荷1に突入電流が流れるが、それを過電流と誤って出力MOSトランジスタ2をオフさせるのを防ぐためである。すなわち、一定時間以上継続して出力MOSトランジスタ2に大きな電流が流れたときに過電流として、出力MOSトランジスタ2を断続制御するようにしている。
また、出力MOSトランジスタ2、電流検出用MOSトランジスタ3がオンしているときに、ダイオード8に電流が流れないと、出力MOSトランジスタ2と電流検出用MOSトランジスタ3のゲート−ソース間電圧を同一にして、両MOSトランジスタ2、3の動作点を一致させることができないため、本実施形態では、抵抗、定電流源等のインピーダンス素子27を設けて、ダイオード8に電流が流れるようにしている。
次に、本実施形態におけるゲート駆動回路200の構成について説明する。図7にその具体的な構成を示す。
図2に示す構成に対し、端子50とNPNトランジスタ201の間に、2つのNPNトランジスタ212、213と定電流源214が付加されている。この構成によれば、端子50の電圧がハイレベルのとき、NPNトランジスタ213がオン、NPNトランジスタ201がオフし、その結果、出力MOSトランジスタ2がオンするようになっているため、出力MOSトランジスタ2をオン、オフさせる端子50の電圧レベルが図2に示すものとは逆になっている。
そして、NPNトランジスタ213がオンして出力MOSトランジスタ2をオンさせる負荷駆動時において、負荷電流が過電流になり断続制御回路400のコンパレータ26の出力がハイレベルになると、NPNトランジスタ212がオンし、NPNトランジスタ213がオフして出力MOSトランジスタ2をオフさせる。
(第2実施形態)
上記した第1実施形態では、出力MOSトランジスタ2に過電流が流れたとき出力MOSトランジスタ2を断続制御するものを示したが、出力MOSトランジスタ2がオンしている期間においては過電流が流れるため、出力MOSトランジスタ2が発熱する。
そこで、本実施形態では、出力MOSトランジスタ2がオンしている期間において、第1参考実施形態に示すように電流制限を行うようにしている。図8に本実施形態の具体的な回路構成を示す。
電流検出用MOSトランジスタ3のソースに接続されたNPNトランジスタ4には、ベース、エミッタが共通接続されてカレントミラー回路500を構成するNPNトランジスタ5とNPNトランジスタ21が設けられている。
断続制御回路400は、出力MOSトランジスタ2のドレイン電流が例えば3Aになったときに、出力MOSトランジスタ2を断続制御するように設定されており、NPNトランジスタ5による電流制限は、出力MOSトランジスタ2のドレイン電流が断続制御時の設定電流より大きい例えば5Aになったときに作動するように設定されている。
従って、図9に示すように、負過電流が過電流になったとき、出力MOSトランジスタ2のドレイン電流I1 が3Aになった時点からt1 時間(コンデンサ24による遅延時間)が経過するまで、ドレイン電流I1 を5Aに制限し、t1 時間経過後に出力MOSトランジスタ2をオフさせる作動を繰り返す。
このことにより、断続制御回路400により出力MOSトランジスタ2をオンオフさせる場合のオン期間において電流制限が行われるため、出力MOSトランジスタ2の発熱を低減することができる。
なお、この第2実施形態において、ゲート駆動回路200は、図7に示すものを用いることができる。
また、上記した第1、第2実施形態において、電流制限を行う回路およびその他の構成について第2参考実施形態から第4参考実施形態に示したのと同様のものを適用することができる。例えば、図4の参考実施形態で示したように、Pチャンネル型のMOSトランジスタとPNPトランジスタで構成するようにしてもよく、またNPNトランジスタ4、5、21、23およびダイオード8を全てNチャンネル型のMOSトランジスタで構成して図5に示す参考実施形態のようにしてもよい。
また、第1乃至第4参考実施形態において、負荷電流が過電流になったときに電流制限を行うものを示したが、カレントミラー回路が動作する領域を通常の動作領域とすれば、定電流で負荷を駆動する負荷駆動回路とすることができる。
さらに、上記した種々の実施形態において、出力トランジスタ、電流検出用トランジスタをMOSトランジスタで構成するものを示したが、バイポーラトランジスタで構成するようにしてもよい。
本発明の第1参考実施形態を示す負荷駆動回路の電気結線図である。 図1中のゲート駆動回路200の詳細構成を示した電気結線図である。 本発明の第2参考実施形態を示す負荷駆動回路の電気結線図である。 本発明の第3参考実施形態を示す負荷駆動回路の電気結線図である。 本発明の第4参考実施形態を示す負荷駆動回路の電気結線図である。 本発明の第1実施形態を示す負荷駆動回路の電気結線図である。 図6中のゲート駆動回路200の詳細構成を示した電気結線図である。 本発明の第2実施形態を示す負荷駆動回路の電気結線図である。 本発明の第2実施形態の作動説明に供する説明図である。
符号の説明
1…負荷、2…出力MOSトランジスタ、
3…電流検出用MOSトランジスタ、
100、300、500…カレントミラー回路、
200…ゲート駆動回路、400…断続制御回路。

Claims (6)

  1. 負荷(1)に負荷電流を供給する出力トランジスタ(2)と、
    この出力トランジスタと並列接続され、制御端子が前記出力トランジスタの制御端子に接続された電流検出用トランジスタ(3)と、
    前記出力トランジスタと前記電流検出用トランジスタの制御端子に抵抗(7)を介して制御信号を供給する信号線(L1、L2)と、
    前記電流検出用トランジスタと直列接続された第1のトランジスタ(4)と、
    この第1のトランジスタとともにカレントミラー回路(500)を構成する第2のトランジスタ(5)とを備え、
    前記カレントミラー回路は、前記電流検出用トランジスタを介して前記第1のトランジスタに流れる前記負荷電流の一部の電流に対し、所定の割合となる電流が前記第2のトランジスタにより前記信号線に流れるように構成されたものであって、
    前記信号線に流れる電流による前記抵抗の電圧変化にて前記制御信号の電圧レベルを変化させて、前記負荷電流を所定値に制限するようにし、
    前記第1、第2のトランジスタとともにカレントミラー回路(500)を構成する第3のトランジスタ(21)と、
    この第3のトランジスタに流れる電流により、前記負荷電流が過電流になったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオフさせ、この後、前記負荷電流が過電流でなくなったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオンさせる断続制御回路(400)
    を有することを特徴とする負荷駆動回路。
  2. 前記断続制御回路は、前記過電流を検出してから所定時間後に前記出力トランジスタおよび前記電流検出用トランジスタをオフさせる遅延回路(24、25)を有することを特徴とする請求項1に記載の負荷駆動回路。
  3. 負荷(1)に負荷電流を供給する出力トランジスタ(2)と、
    この出力トランジスタと並列接続され、制御端子が前記出力トランジスタの制御端子に接続された電流検出用トランジスタ(3)と、
    前記電流検出用トランジスタと直列接続された第1のトランジスタ(4)と、
    この第1のトランジスタとともにカレントミラー回路(300、500)を構成する第2のトランジスタ(21)と、
    前記第2のトランジスタに流れる電流により、前記負荷電流が過電流になったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオフさせ、この後、前記負荷電流が過電流でなくなったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオンさせる断続制御回路(400)と
    を備えたことを特徴とする負荷駆動回路。
  4. 前記断続制御回路は、前記過電流を検出してから所定時間後に前記出力トランジスタおよび前記電流検出用トランジスタをオフさせる遅延回路(24、25)を有することを特徴とする請求項3に記載の負荷駆動回路。
  5. 前記出力トランジスタは、出力MOSトランジスタ(2)であり、前記電流検出用トランジスタは、前記出力MOSトランジスタとドレインおよびゲートが共通接続された電流検出用MOSトランジスタ(3)であって、
    前記出力MOSトランジスタおよび電流検出用MOSトランジスタにゲート電圧を供給するゲート駆動回路(200)を備え、
    前記断続制御回路は、前記ゲート駆動回路を制御して、前記出力MOSトランジスタおよび電流検出用MOSトランジスタをオンオフさせることを特徴とする請求項3又は4に記載の負荷駆動回路。
  6. 前記第1、第2のトランジスタとともに前記カレントミラー回路(500)を構成する第3のトランジスタ(5)を備え、この第3のトランジスタに流れる電流に基づいて前記出力トランジスタに流れる負荷電流を所定値に制限するようにしたことを特徴とする請求項3乃至5のいずれか1つに記載の負荷駆動回路。
JP2005081907A 1996-05-17 2005-03-22 負荷駆動装置 Pending JP2005237028A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12366796 1996-05-17
JP2005081907A JP2005237028A (ja) 1996-05-17 2005-03-22 負荷駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005081907A JP2005237028A (ja) 1996-05-17 2005-03-22 負荷駆動装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP00033197A Division JP3704856B2 (ja) 1996-05-17 1997-01-06 負荷駆動回路

Publications (1)

Publication Number Publication Date
JP2005237028A true JP2005237028A (ja) 2005-09-02

Family

ID=35019437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005081907A Pending JP2005237028A (ja) 1996-05-17 2005-03-22 負荷駆動装置

Country Status (1)

Country Link
JP (1) JP2005237028A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511254A (ja) * 2006-11-29 2010-04-08 ナショナル セミコンダクタ コーポレイション 短絡回路保護回路
JP2010108276A (ja) * 2008-10-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置
US9087714B2 (en) 2010-09-01 2015-07-21 Ricoh Electronic Devices Co., Ltd. Semiconductor integrated circuit and semiconductor integrated circuit apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511254A (ja) * 2006-11-29 2010-04-08 ナショナル セミコンダクタ コーポレイション 短絡回路保護回路
JP2010108276A (ja) * 2008-10-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置
US9087714B2 (en) 2010-09-01 2015-07-21 Ricoh Electronic Devices Co., Ltd. Semiconductor integrated circuit and semiconductor integrated circuit apparatus

Similar Documents

Publication Publication Date Title
KR100954618B1 (ko) 프리차지 회로를 갖는 dc/dc 부스트 컨버터를 구비한 집적 회로
JP3637848B2 (ja) 負荷駆動回路
US7286004B2 (en) Current source circuit
US7579880B2 (en) Circuit for driving a semiconductor element
US6912140B2 (en) Switching power supply
KR0136121B1 (ko) 과열 검출 회로
US4667265A (en) Adaptive thermal shutdown circuit
JPH06244693A (ja) Mos電界効果トランジスタスイッチ回路
EP1887333A1 (en) Microelectronic device equipped with a thermal protection circuit and thermal protection method for a microelectronic device
US7973593B2 (en) Reference voltage generation circuit and start-up control method therefor
JP2000252804A (ja) 過電流検出回路及びこれを内蔵した半導体集積回路
US6870417B2 (en) Circuit for loss-less diode equivalent
US6255890B1 (en) Circuit for controlling the switching of a load by means of an emitter-switching device
JP2006013446A (ja) 半導体回路
US5387830A (en) Semiconductor device with excess current prevention circuit
JP3704856B2 (ja) 負荷駆動回路
JP2005237028A (ja) 負荷駆動装置
JP5103947B2 (ja) 突入電流防止回路
USRE37778E1 (en) Current limiting circuit
JP2001238347A (ja) 電源制御回路
US20090027820A1 (en) Semiconductor Integrated Circuit Device
JP2009268290A (ja) スイッチ駆動装置
US6781441B2 (en) Very small current generating circuit
USRE37876E1 (en) Power supply switch reference circuitry
JP2003078361A (ja) 電源回路及び半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080115