JP2000253650A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2000253650A JP2000253650A JP11047446A JP4744699A JP2000253650A JP 2000253650 A JP2000253650 A JP 2000253650A JP 11047446 A JP11047446 A JP 11047446A JP 4744699 A JP4744699 A JP 4744699A JP 2000253650 A JP2000253650 A JP 2000253650A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- power
- supply device
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
- G05F1/656—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series and in parallel with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 装置のコストダウンを図ることが可能なスイ
ッチング電源装置を提供する。 【解決手段】 昇圧コンバータ5と、昇圧コンバータ5
の出力電圧を平滑するための平滑用コンデンサ7と、平
滑用コンデンサ7への突入電流を制限する突入電流制限
手段6とを備えているスイッチング電源装置1におい
て、突入電流制限手段6は、昇圧コンバータ5と平滑用
コンデンサ7との間に接続されている。
ッチング電源装置を提供する。 【解決手段】 昇圧コンバータ5と、昇圧コンバータ5
の出力電圧を平滑するための平滑用コンデンサ7と、平
滑用コンデンサ7への突入電流を制限する突入電流制限
手段6とを備えているスイッチング電源装置1におい
て、突入電流制限手段6は、昇圧コンバータ5と平滑用
コンデンサ7との間に接続されている。
Description
【0001】
【発明の属する技術分野】本発明は、昇圧コンバータを
有し、平滑用コンデンサへの突入電流を制限可能なスイ
ッチング電源装置に関するものである。
有し、平滑用コンデンサへの突入電流を制限可能なスイ
ッチング電源装置に関するものである。
【0002】
【従来の技術】一般的に、昇圧コンバータを備えている
スイッチング電源装置は、その昇圧コンバータの出力電
圧を平滑するための平滑用コンデンサを備えている。し
たがって、電源投入初期時には、昇圧コンバータを介し
て平滑用コンデンサに大電流の突入電流が流れ込むこと
になる。このため、この種のスイッチング電源装置に
は、通常、交流入力部から平滑用コンデンサまでの間の
いずれかの箇所にパワーサーミスタまたは抵抗が配設さ
れ、電源投入初期時における交流電圧をパワーサーミス
タなどを介して入力することにより突入電流を所定電流
値に制限している。
スイッチング電源装置は、その昇圧コンバータの出力電
圧を平滑するための平滑用コンデンサを備えている。し
たがって、電源投入初期時には、昇圧コンバータを介し
て平滑用コンデンサに大電流の突入電流が流れ込むこと
になる。このため、この種のスイッチング電源装置に
は、通常、交流入力部から平滑用コンデンサまでの間の
いずれかの箇所にパワーサーミスタまたは抵抗が配設さ
れ、電源投入初期時における交流電圧をパワーサーミス
タなどを介して入力することにより突入電流を所定電流
値に制限している。
【0003】このようなスイッチング電源装置として、
図6に示す昇圧型の電源装置41が従来から知られてい
る。この電源装置41は、過電流保護用のヒューズ3
と、整流用のダイオードスタック4と、ヒューズ3およ
びダイオードスタック4間に接続されたパワーサーミス
タ6と、昇圧コンバータ5と、平滑用のコンデンサ7と
を備えている。また、昇圧コンバータ5は、昇圧用のチ
ョークコイル11と、例えばFETなどのスイッチング
素子で構成されるスイッチ12と、ダイオード13とで
構成されている。
図6に示す昇圧型の電源装置41が従来から知られてい
る。この電源装置41は、過電流保護用のヒューズ3
と、整流用のダイオードスタック4と、ヒューズ3およ
びダイオードスタック4間に接続されたパワーサーミス
タ6と、昇圧コンバータ5と、平滑用のコンデンサ7と
を備えている。また、昇圧コンバータ5は、昇圧用のチ
ョークコイル11と、例えばFETなどのスイッチング
素子で構成されるスイッチ12と、ダイオード13とで
構成されている。
【0004】この電源装置41では、電源投入初期時に
は、交流電源2の交流電圧VACが、ヒューズ3およびパ
ワーサーミスタ6を介してダイオードスタック4に入力
される。この際に、パワーサーミスタ6は、自己の内部
温度が周囲温度とほぼ等しいため、発熱時における抵抗
値(例えば1Ω)よりも大きな抵抗値(例えば10Ω)
を有している。したがって、電源投入初期時において、
AC100Vの交流電圧VACが、ピーク電圧となる位相
90゜の状態で入力されたとすると、突入電流のピーク
電流IP は、交流電圧VACのピーク電圧が約141Vの
ため、約14.1Aに制限される。
は、交流電源2の交流電圧VACが、ヒューズ3およびパ
ワーサーミスタ6を介してダイオードスタック4に入力
される。この際に、パワーサーミスタ6は、自己の内部
温度が周囲温度とほぼ等しいため、発熱時における抵抗
値(例えば1Ω)よりも大きな抵抗値(例えば10Ω)
を有している。したがって、電源投入初期時において、
AC100Vの交流電圧VACが、ピーク電圧となる位相
90゜の状態で入力されたとすると、突入電流のピーク
電流IP は、交流電圧VACのピーク電圧が約141Vの
ため、約14.1Aに制限される。
【0005】一方、コンデンサ7が所定電圧まで充電さ
れると、昇圧コンバータ5内のスイッチ12が、図外の
スイッチング制御回路によって制御される。この際に
は、昇圧コンバータ5は、チョークコイル11の励磁エ
ネルギーをダイオード13を介して出力することによ
り、ダイオードスタック4によって整流された脈流電圧
V1 よりも高電圧を出力する。この場合、交流電圧VAC
に基づく入力電流IINが流れてパワーサーミスタ6が自
己発熱する結果、パワーサーミスタ6の抵抗値は、自己
温度の上昇に応じて小さな値となる。また、その抵抗値
が低下したときには、パワーサーミスタ6の発熱量が小
さくなる。このため、電源投入後の常態においては、パ
ワーサーミスタ6の抵抗値は、発熱によって上昇した自
己温度と、その抵抗値とからなるパラメータが所定条件
で安定する結果、上記の例では1Ω程度となる。この状
態では、入力電流IINがパワーサーミスタ6を流れる際
の電力損失が低減されるため、装置の変換効率の向上が
図られつつ、突入電流が制限されている。
れると、昇圧コンバータ5内のスイッチ12が、図外の
スイッチング制御回路によって制御される。この際に
は、昇圧コンバータ5は、チョークコイル11の励磁エ
ネルギーをダイオード13を介して出力することによ
り、ダイオードスタック4によって整流された脈流電圧
V1 よりも高電圧を出力する。この場合、交流電圧VAC
に基づく入力電流IINが流れてパワーサーミスタ6が自
己発熱する結果、パワーサーミスタ6の抵抗値は、自己
温度の上昇に応じて小さな値となる。また、その抵抗値
が低下したときには、パワーサーミスタ6の発熱量が小
さくなる。このため、電源投入後の常態においては、パ
ワーサーミスタ6の抵抗値は、発熱によって上昇した自
己温度と、その抵抗値とからなるパラメータが所定条件
で安定する結果、上記の例では1Ω程度となる。この状
態では、入力電流IINがパワーサーミスタ6を流れる際
の電力損失が低減されるため、装置の変換効率の向上が
図られつつ、突入電流が制限されている。
【0006】ところが、従来の電源装置41には、以下
の問題点を有している。第1に、パワーサーミスタ6に
は、上記の例では1Ω程度の残留抵抗が存在する。この
ため、大出力のスイッチング電源装置を構成する場合に
は、その残留抵抗によって損失される電力を無視するこ
とができず、依然として、変換効率の改善が望まれてい
る。
の問題点を有している。第1に、パワーサーミスタ6に
は、上記の例では1Ω程度の残留抵抗が存在する。この
ため、大出力のスイッチング電源装置を構成する場合に
は、その残留抵抗によって損失される電力を無視するこ
とができず、依然として、変換効率の改善が望まれてい
る。
【0007】第2に、入力瞬停復帰後における電源再投
入時に問題が生じる。具体的には、例えば、40゜C程
度の環境下で連続動作させた場合、パワーサーミスタ6
は、上記の例では1Ω程度の低抵抗値の状態で安定して
いる。この状態で、停電などによって交流電圧VACが短
時間(コンデンサ7の充電電圧が0V近辺まで低下する
程度の数十〜数百msec)入力されない場合、パワー
サーミスタ6の温度が十分に低下することなく、交流電
圧VACが再入力される。かかる場合、パワーサーミスタ
6の抵抗値が1Ωであるとすれば、突入電流のピーク電
流IP は、交流電圧VACのピーク電圧が約141Vのた
め、約141Aとなる。このような大電流のピーク電流
IP が流れた場合、ヒューズ3の断線や劣化、商用電源
ラインの瞬停、および家庭用商用電源ブレーカの遮断を
招くばかりでなく、ピーク電流IP の導通ラインに配設
されているダイオードスタック4などの各種電子部品が
サージ電流定格を超えることに起因して破損または劣化
するという問題が生じる。この問題は、突入電流制限手
段としてパワーサーミスタ6を用いる限り必然的に生じ
る。したがって、入力瞬停復帰後の突入電流に対する対
策として、一般的には、交流電圧VACの導通ラインに数
Ωの抵抗を常時接続しておき、その抵抗によって突入電
流のピーク電流IP をある程度の電流値以下に制限する
対策、または、入力瞬停復帰後のピーク電流IP に耐え
得るように電子部品を選定する対策が採用されている。
しかし、前者の対策には、常時接続されている抵抗によ
って電力損失が常時発生するため、装置の変換効率の低
下を招くという問題点がある。一方、後者の対策には、
本来的な異常時において、定格電流が大きいヒューズ3
を選定しなければならないことに起因してヒューズ3の
断線が生じない点、および電子部品の大型化を招く点に
問題がある。
入時に問題が生じる。具体的には、例えば、40゜C程
度の環境下で連続動作させた場合、パワーサーミスタ6
は、上記の例では1Ω程度の低抵抗値の状態で安定して
いる。この状態で、停電などによって交流電圧VACが短
時間(コンデンサ7の充電電圧が0V近辺まで低下する
程度の数十〜数百msec)入力されない場合、パワー
サーミスタ6の温度が十分に低下することなく、交流電
圧VACが再入力される。かかる場合、パワーサーミスタ
6の抵抗値が1Ωであるとすれば、突入電流のピーク電
流IP は、交流電圧VACのピーク電圧が約141Vのた
め、約141Aとなる。このような大電流のピーク電流
IP が流れた場合、ヒューズ3の断線や劣化、商用電源
ラインの瞬停、および家庭用商用電源ブレーカの遮断を
招くばかりでなく、ピーク電流IP の導通ラインに配設
されているダイオードスタック4などの各種電子部品が
サージ電流定格を超えることに起因して破損または劣化
するという問題が生じる。この問題は、突入電流制限手
段としてパワーサーミスタ6を用いる限り必然的に生じ
る。したがって、入力瞬停復帰後の突入電流に対する対
策として、一般的には、交流電圧VACの導通ラインに数
Ωの抵抗を常時接続しておき、その抵抗によって突入電
流のピーク電流IP をある程度の電流値以下に制限する
対策、または、入力瞬停復帰後のピーク電流IP に耐え
得るように電子部品を選定する対策が採用されている。
しかし、前者の対策には、常時接続されている抵抗によ
って電力損失が常時発生するため、装置の変換効率の低
下を招くという問題点がある。一方、後者の対策には、
本来的な異常時において、定格電流が大きいヒューズ3
を選定しなければならないことに起因してヒューズ3の
断線が生じない点、および電子部品の大型化を招く点に
問題がある。
【0008】なお、突入電流制限手段として、パワーサ
ーミスタ6に代えて抵抗を用いる場合には、入力瞬停復
帰後に大電流の突入電流が発生するという問題は生じな
いものの、基本的には、上記した前者の対策と同様にし
て、抵抗による電力損失が発生する。したがって、定常
入力電流が少ないタイプの電源装置では、多少は有効な
対策となるが、定常入力電流がある程度大きいタイプ
(例えば1A)の電源装置の場合には、その抵抗による
大きな電力損失(例えば抵抗値が10Ωのときには10
W)が常時発生するため、装置の変換効率の大幅な低下
を招くことになる。
ーミスタ6に代えて抵抗を用いる場合には、入力瞬停復
帰後に大電流の突入電流が発生するという問題は生じな
いものの、基本的には、上記した前者の対策と同様にし
て、抵抗による電力損失が発生する。したがって、定常
入力電流が少ないタイプの電源装置では、多少は有効な
対策となるが、定常入力電流がある程度大きいタイプ
(例えば1A)の電源装置の場合には、その抵抗による
大きな電力損失(例えば抵抗値が10Ωのときには10
W)が常時発生するため、装置の変換効率の大幅な低下
を招くことになる。
【0009】一方、定常入力電流が少ないタイプの電源
装置であっても高変換効率を達成可能な電源装置とし
て、図7に示す電源装置51も従来から知られている。
この電源装置51では、電源投入初期時には、サイリス
タ52がオフ状態に制御されることにより、パワーサー
ミスタ6が突入電流を制限する。次いで、コンデンサ7
の充電電圧が所定電圧に達したときには、起動回路61
が、スイッチング制御回路62,63を起動させる。こ
れにより、昇圧コンバータ5が、スイッチング制御回路
62によってスイッチングを制御され、交流電圧VACを
昇圧してコンデンサ7を充電すると共に、FETなどの
スイッチング素子で構成されたスイッチ9が、スイッチ
ング制御回路63によって制御されて、コンデンサ7の
充電電圧をスイッチングする。この結果、トランス8の
一次巻線8aに電流が流れることにより、二次巻線8b
に誘起した電圧が出力電圧VO として生成される。この
場合、補助巻線8cにも電圧が誘起し、その誘起電圧
は、ダイオード53およびコンデンサ54によって整流
平滑される。次いで、整流平滑された直流電圧が抵抗5
5を介してサイリスタ52のゲートに入力されることに
より、サイリスタ52がオン状態に制御される。
装置であっても高変換効率を達成可能な電源装置とし
て、図7に示す電源装置51も従来から知られている。
この電源装置51では、電源投入初期時には、サイリス
タ52がオフ状態に制御されることにより、パワーサー
ミスタ6が突入電流を制限する。次いで、コンデンサ7
の充電電圧が所定電圧に達したときには、起動回路61
が、スイッチング制御回路62,63を起動させる。こ
れにより、昇圧コンバータ5が、スイッチング制御回路
62によってスイッチングを制御され、交流電圧VACを
昇圧してコンデンサ7を充電すると共に、FETなどの
スイッチング素子で構成されたスイッチ9が、スイッチ
ング制御回路63によって制御されて、コンデンサ7の
充電電圧をスイッチングする。この結果、トランス8の
一次巻線8aに電流が流れることにより、二次巻線8b
に誘起した電圧が出力電圧VO として生成される。この
場合、補助巻線8cにも電圧が誘起し、その誘起電圧
は、ダイオード53およびコンデンサ54によって整流
平滑される。次いで、整流平滑された直流電圧が抵抗5
5を介してサイリスタ52のゲートに入力されることに
より、サイリスタ52がオン状態に制御される。
【0010】この結果、定常入力電流は、ダイオードス
タック4およびサイリスタ52を通過して昇圧コンバー
タ5に入力される。この場合、サイリスタ52のアノー
ド−カソード間電圧が1.1V〜1.5V程度のため、
定常入力電流が1Aとすれば、定常時におけるサイリス
タ52の電力損失は、1.1W〜1.5W程度となる。
この場合には、電源装置41におけるパワーサーミスタ
6よりも電力損失が大きくなるが、定常入力電流が例え
ば5Aの場合には、パワーサーミスタ6による電力損失
が25W(5A×5A×1Ω)であるのに対して、サイ
リスタ52による電力損失は、5.5W〜7.5W(5
A×1.1V〜1.5V)となり、変換効率の向上が図
られる。なお、サイリスタ52に代えて、トライアッ
ク、FETまたはトランジスタなどのスイッチ素子を用
いたり、パワーサーミスタ6に代えて抵抗を用いること
もできる。
タック4およびサイリスタ52を通過して昇圧コンバー
タ5に入力される。この場合、サイリスタ52のアノー
ド−カソード間電圧が1.1V〜1.5V程度のため、
定常入力電流が1Aとすれば、定常時におけるサイリス
タ52の電力損失は、1.1W〜1.5W程度となる。
この場合には、電源装置41におけるパワーサーミスタ
6よりも電力損失が大きくなるが、定常入力電流が例え
ば5Aの場合には、パワーサーミスタ6による電力損失
が25W(5A×5A×1Ω)であるのに対して、サイ
リスタ52による電力損失は、5.5W〜7.5W(5
A×1.1V〜1.5V)となり、変換効率の向上が図
られる。なお、サイリスタ52に代えて、トライアッ
ク、FETまたはトランジスタなどのスイッチ素子を用
いたり、パワーサーミスタ6に代えて抵抗を用いること
もできる。
【0011】さらに、高変換効率を達成可能な電源装置
として、図8に示す電源装置71も従来から知られてい
る。この電源装置71は、電源装置51と同様にしてス
イッチング制御回路62,63(図示を省略する)によ
って昇圧コンバータ5およびスイッチ9が制御されてお
り、定常状態時には、サイリスタ52,72が、ダイオ
ード53およびコンデンサ54によって生成された直流
電圧によってオン状態に制御される。これにより、交流
電圧VACが、ダイオードスタック4に代えて、サイリス
タ52,72を導通して昇圧コンバータ5に入力され
る。この結果、ダイオードスタック4内の1つのダイオ
ードの順方向電圧(例えば0.98Vとする)と、パワ
ーサーミスタ6によるドロップ電圧とが、サイリスタ5
2またはサイリスタ72の順方向電圧に制限される。こ
の際には、定常入力電流が1Aの場合、電源装置41で
は、パワーサーミスタ6によって1Wの電力損失を招い
ているのに対し、この電源装置71では、サイリスタ5
2,72による電力損失が相対的に0.12W〜0.5
2W((1.1V〜1.5V)×1A−(0.98V×
1A)に低減されるため、装置の変換効率がさらに向上
されている。
として、図8に示す電源装置71も従来から知られてい
る。この電源装置71は、電源装置51と同様にしてス
イッチング制御回路62,63(図示を省略する)によ
って昇圧コンバータ5およびスイッチ9が制御されてお
り、定常状態時には、サイリスタ52,72が、ダイオ
ード53およびコンデンサ54によって生成された直流
電圧によってオン状態に制御される。これにより、交流
電圧VACが、ダイオードスタック4に代えて、サイリス
タ52,72を導通して昇圧コンバータ5に入力され
る。この結果、ダイオードスタック4内の1つのダイオ
ードの順方向電圧(例えば0.98Vとする)と、パワ
ーサーミスタ6によるドロップ電圧とが、サイリスタ5
2またはサイリスタ72の順方向電圧に制限される。こ
の際には、定常入力電流が1Aの場合、電源装置41で
は、パワーサーミスタ6によって1Wの電力損失を招い
ているのに対し、この電源装置71では、サイリスタ5
2,72による電力損失が相対的に0.12W〜0.5
2W((1.1V〜1.5V)×1A−(0.98V×
1A)に低減されるため、装置の変換効率がさらに向上
されている。
【0012】
【発明が解決しようとする課題】ところが、この従来の
電源装置71には、以下の問題点がある。第1に、従来
の電源装置71では、2つのサイリスタ52,72、補
助巻線8cを用いたトランス8、ダイオード53および
コンデンサ54を用いる必要があるため、回路が複雑で
装置コストが上昇するという問題点がある。
電源装置71には、以下の問題点がある。第1に、従来
の電源装置71では、2つのサイリスタ52,72、補
助巻線8cを用いたトランス8、ダイオード53および
コンデンサ54を用いる必要があるため、回路が複雑で
装置コストが上昇するという問題点がある。
【0013】第2に、入力瞬停時には、コンデンサ7の
充電電圧が低下するものの、その充電電圧が十分に低下
するまでは、スイッチ9がスイッチングを継続してい
る。したがって、コンデンサ7の充電電圧が十分に低下
する以前に入力瞬停が復帰したときには、突入電流が、
サイリスタ52,72を介してコンデンサ7に流れ込む
ため、入力瞬停復帰時の突入電流を十分に制限すること
ができないという問題点がある。
充電電圧が低下するものの、その充電電圧が十分に低下
するまでは、スイッチ9がスイッチングを継続してい
る。したがって、コンデンサ7の充電電圧が十分に低下
する以前に入力瞬停が復帰したときには、突入電流が、
サイリスタ52,72を介してコンデンサ7に流れ込む
ため、入力瞬停復帰時の突入電流を十分に制限すること
ができないという問題点がある。
【0014】第3に、入力瞬停復帰後では、パワーサー
ミスタ6によって突入電流が制限されないため、極めて
大電流(例えば、数十A〜数百A)のピーク電流IP が
サイリスタ52,72を流れることがある。このため、
サージ電流に対して十分に耐え得る定格のサイリスタを
選定する必要がある。この場合、FETやトランジスタ
などを用いれば、オン状態時の電力損失を少なくするこ
とができるが、これらの素子は、一般的にはサージ電流
の許容値が小さい。したがって、電源装置71の故障を
防止するためには、実際には、サージ電流耐量は大きい
がオン電圧が若干大きい(つまり電力損失も大きい)サ
イリスタやトライアックなどを用いなければならない。
このため、従来の電源装置71には、サイリスタ52,
72の電力損失に起因して装置の変換効率が実際には低
下するという問題点がある。
ミスタ6によって突入電流が制限されないため、極めて
大電流(例えば、数十A〜数百A)のピーク電流IP が
サイリスタ52,72を流れることがある。このため、
サージ電流に対して十分に耐え得る定格のサイリスタを
選定する必要がある。この場合、FETやトランジスタ
などを用いれば、オン状態時の電力損失を少なくするこ
とができるが、これらの素子は、一般的にはサージ電流
の許容値が小さい。したがって、電源装置71の故障を
防止するためには、実際には、サージ電流耐量は大きい
がオン電圧が若干大きい(つまり電力損失も大きい)サ
イリスタやトライアックなどを用いなければならない。
このため、従来の電源装置71には、サイリスタ52,
72の電力損失に起因して装置の変換効率が実際には低
下するという問題点がある。
【0015】本発明は、かかる問題点を解決すべくなさ
れたものであり、装置のコストダウンを図ることが可能
なスイッチング電源装置を提供することを主目的とす
る。また、入力瞬停復帰後の突入電流を十分に制限で
き、しかも装置の変換効率の向上を図ることが可能なス
イッチング電源装置を提供することを他の目的とする。
れたものであり、装置のコストダウンを図ることが可能
なスイッチング電源装置を提供することを主目的とす
る。また、入力瞬停復帰後の突入電流を十分に制限で
き、しかも装置の変換効率の向上を図ることが可能なス
イッチング電源装置を提供することを他の目的とする。
【0016】
【課題を解決するための手段】上記目的を達成すべく請
求項1記載のスイッチング電源装置は、昇圧コンバータ
と、昇圧コンバータの出力電圧を平滑するための平滑用
コンデンサと、平滑用コンデンサへの突入電流を制限す
る突入電流制限手段とを備えているスイッチング電源装
置において、突入電流制限手段は、昇圧コンバータと平
滑用コンデンサとの間に接続されていることを特徴とす
る。
求項1記載のスイッチング電源装置は、昇圧コンバータ
と、昇圧コンバータの出力電圧を平滑するための平滑用
コンデンサと、平滑用コンデンサへの突入電流を制限す
る突入電流制限手段とを備えているスイッチング電源装
置において、突入電流制限手段は、昇圧コンバータと平
滑用コンデンサとの間に接続されていることを特徴とす
る。
【0017】請求項2記載のスイッチング電源装置は、
請求項1記載のスイッチング電源装置において、突入電
流制限手段に並列接続され、昇圧コンバータの入力電圧
が平滑用コンデンサの充電電圧よりも低電圧のときに作
動して昇圧コンバータの出力電圧を平滑用コンデンサに
出力するスイッチ回路を備えていることを特徴とする。
請求項1記載のスイッチング電源装置において、突入電
流制限手段に並列接続され、昇圧コンバータの入力電圧
が平滑用コンデンサの充電電圧よりも低電圧のときに作
動して昇圧コンバータの出力電圧を平滑用コンデンサに
出力するスイッチ回路を備えていることを特徴とする。
【0018】請求項3記載のスイッチング電源装置は、
請求項1または2記載のスイッチング電源装置におい
て、突入電流制限手段は、サーミスタおよび抵抗のいず
れか少なくとも一方であることを特徴とする。
請求項1または2記載のスイッチング電源装置におい
て、突入電流制限手段は、サーミスタおよび抵抗のいず
れか少なくとも一方であることを特徴とする。
【0019】請求項4記載のスイッチング電源装置は、
請求項1から3のいずれかに記載のスイッチング電源装
置において、スイッチ回路は、FET、トランジスタ、
サイリスタ、トライアックおよびリレーのいずれか少な
くとも1つであることを特徴とする。この場合、スイッ
チ回路は、スイッチオン時における電力損失が少ないF
ET、トランジスタおよびリレーのいずれか少なくとも
1つであることが、より好ましい。
請求項1から3のいずれかに記載のスイッチング電源装
置において、スイッチ回路は、FET、トランジスタ、
サイリスタ、トライアックおよびリレーのいずれか少な
くとも1つであることを特徴とする。この場合、スイッ
チ回路は、スイッチオン時における電力損失が少ないF
ET、トランジスタおよびリレーのいずれか少なくとも
1つであることが、より好ましい。
【0020】請求項5記載のスイッチング電源装置は、
請求項4記載のスイッチング電源装置において、平滑用
コンデンサの充電電圧をスイッチングすることによりト
ランスの出力巻線に電圧を誘起させるスイッチング回路
を備え、スイッチ回路は、等価的にトランスの出力巻線
の誘起電圧が所定電圧を超えているときに昇圧コンバー
タの出力電圧を平滑用コンデンサに出力するnチャネル
型のFETで構成されていることを特徴とする。
請求項4記載のスイッチング電源装置において、平滑用
コンデンサの充電電圧をスイッチングすることによりト
ランスの出力巻線に電圧を誘起させるスイッチング回路
を備え、スイッチ回路は、等価的にトランスの出力巻線
の誘起電圧が所定電圧を超えているときに昇圧コンバー
タの出力電圧を平滑用コンデンサに出力するnチャネル
型のFETで構成されていることを特徴とする。
【0021】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置(以下、「電源装置」と
いう)の好適な実施の形態について説明する。なお、従
来の電源装置41,51,71と同一の構成について
は、同一の符号を付して重複した説明を省略する。
明に係るスイッチング電源装置(以下、「電源装置」と
いう)の好適な実施の形態について説明する。なお、従
来の電源装置41,51,71と同一の構成について
は、同一の符号を付して重複した説明を省略する。
【0022】図1に示す電源装置1は、実効電圧が例え
ば90Vから264Vまでの電圧範囲の交流電圧VACで
作動し、電源装置41とは異なり、パワーサーミスタ6
が、昇圧コンバータ5とコンデンサ7との間に接続され
て構成されている。
ば90Vから264Vまでの電圧範囲の交流電圧VACで
作動し、電源装置41とは異なり、パワーサーミスタ6
が、昇圧コンバータ5とコンデンサ7との間に接続され
て構成されている。
【0023】この電源装置1では、昇圧コンバータ5内
のスイッチ12がスイッチングによって例えば380V
の出力電圧VO を生成し、その出力電流IO は、パワー
サーミスタ6を介してコンデンサ7または図外の負荷に
供給される。この場合、出力電流IO の電流値は、交流
電圧VACの電圧値に依存しない。また、出力電圧VOの
電圧値が交流電圧VACの実効電圧よりも十分に高電圧の
ため、パワーサーミスタ6を昇圧コンバータ5の前段に
配置した場合と比較して、出力電流IO の電流値が低減
されている。したがって、出力電流IO が流れる際のパ
ワーサーミスタ6での電力損失が十分に低減されるた
め、簡易な構成でありながら、電源装置1の変換効率も
大幅に向上されている。
のスイッチ12がスイッチングによって例えば380V
の出力電圧VO を生成し、その出力電流IO は、パワー
サーミスタ6を介してコンデンサ7または図外の負荷に
供給される。この場合、出力電流IO の電流値は、交流
電圧VACの電圧値に依存しない。また、出力電圧VOの
電圧値が交流電圧VACの実効電圧よりも十分に高電圧の
ため、パワーサーミスタ6を昇圧コンバータ5の前段に
配置した場合と比較して、出力電流IO の電流値が低減
されている。したがって、出力電流IO が流れる際のパ
ワーサーミスタ6での電力損失が十分に低減されるた
め、簡易な構成でありながら、電源装置1の変換効率も
大幅に向上されている。
【0024】具体的には、上記の例では、電源装置1,
41において、パワーサーミスタ6による電力損失PS
は、下記の式で表される。なお、同式において、RS
およびIS は、それぞれ、パワーサーミスタ6の抵抗
値、およびパワーサーミスタ6を流れる電流値を意味す
る。 PS =RS ×(IS )2 ・・・
41において、パワーサーミスタ6による電力損失PS
は、下記の式で表される。なお、同式において、RS
およびIS は、それぞれ、パワーサーミスタ6の抵抗
値、およびパワーサーミスタ6を流れる電流値を意味す
る。 PS =RS ×(IS )2 ・・・
【0025】したがって、電力損失PS は電流値IS の
二乗に比例する。この場合、電源装置1における電流値
IS は、パワーサーミスタ6が昇圧コンバータ5からヒ
ューズ3までの間のいずれかの箇所に接続されている場
合と比較して、昇圧コンバータ5による昇圧比の逆数分
低減する。数値で表せば、交流電圧VACの実効電圧を1
00Vとし、負荷への供給電力を100Wで一定値とし
た場合、電流値IS は、従来の電源装置41では、1A
となり、電源装置1では、1/3.8Aとなる。したが
って、パワーサーミスタ6による電力損失PS は、従来
の電源装置41と比較して、1/(3.8)2 に低減
されることになる。
二乗に比例する。この場合、電源装置1における電流値
IS は、パワーサーミスタ6が昇圧コンバータ5からヒ
ューズ3までの間のいずれかの箇所に接続されている場
合と比較して、昇圧コンバータ5による昇圧比の逆数分
低減する。数値で表せば、交流電圧VACの実効電圧を1
00Vとし、負荷への供給電力を100Wで一定値とし
た場合、電流値IS は、従来の電源装置41では、1A
となり、電源装置1では、1/3.8Aとなる。したが
って、パワーサーミスタ6による電力損失PS は、従来
の電源装置41と比較して、1/(3.8)2 に低減
されることになる。
【0026】このように、この電源装置1によれば、昇
圧コンバータ5とコンデンサ7との間にパワーサーミス
タ6を接続したことにより、簡易な構成でありながら、
パワーサーミスタ6による電力損失PS を十分に低減す
ることができる。この結果、電源装置1のコストを低減
することができると共に、装置の変換効率を向上させる
ことができる。
圧コンバータ5とコンデンサ7との間にパワーサーミス
タ6を接続したことにより、簡易な構成でありながら、
パワーサーミスタ6による電力損失PS を十分に低減す
ることができる。この結果、電源装置1のコストを低減
することができると共に、装置の変換効率を向上させる
ことができる。
【0027】次に、図2を参照して、他の実施の形態に
係る電源装置21について説明する。
係る電源装置21について説明する。
【0028】同図に示すように、電源装置21は、本発
明におけるスイッチ回路に相当するpチャネル型のFE
T22と、ダイオード23とがパワーサーミスタ6に並
列接続されている。この場合、ダイオード23は、FE
T22内のボディダイオード、またはそのボディダイオ
ードとは別個独立したダイオードで構成される。また、
FET22のゲート−ソース間には、抵抗25およびツ
ェナーダイオード24が並列接続され、FET22のゲ
ート、およびダイオードスタック4の出力端子の間に
は、FET22のバイアス用の抵抗26が接続されてい
る。この場合、FET22は、ダイオードスタック4に
よって生成される脈流電圧V1 の電圧を値V1 とし、F
ET22のスレッショルド電圧を値Vthとすれば、下記
の式が成立するときに自動的にオン状態となる。 V1 <VO −Vth・・・・・・式
明におけるスイッチ回路に相当するpチャネル型のFE
T22と、ダイオード23とがパワーサーミスタ6に並
列接続されている。この場合、ダイオード23は、FE
T22内のボディダイオード、またはそのボディダイオ
ードとは別個独立したダイオードで構成される。また、
FET22のゲート−ソース間には、抵抗25およびツ
ェナーダイオード24が並列接続され、FET22のゲ
ート、およびダイオードスタック4の出力端子の間に
は、FET22のバイアス用の抵抗26が接続されてい
る。この場合、FET22は、ダイオードスタック4に
よって生成される脈流電圧V1 の電圧を値V1 とし、F
ET22のスレッショルド電圧を値Vthとすれば、下記
の式が成立するときに自動的にオン状態となる。 V1 <VO −Vth・・・・・・式
【0029】次いで、電源装置21の動作について、図
4を参照して説明する。電源投入初期時において、交流
電圧VACが、同図(a)に示すように、ピーク電圧とな
る位相90゜の状態で入力されたとすると、ダイオード
スタック4が、交流電圧VACを全波整流することによ
り、同図(b)に示す脈流電圧V1 を生成する。電源投
入初期時の時間t1から時間t3までの期間では、同図
(d)に示すように、脈流電圧V1 が電圧値(VO −V
th)よりも高電圧のため、FET22はオフ状態に維持
される。したがって、入力電流IINが、チョークコイル
11、ダイオード13およびパワーサーミスタ6を流れ
てコンデンサ7に流れ込み、これにより、コンデンサ7
が充電される。この際には、入力電流IINは、同図
(c)に示すように、パワーサーミスタ6によって所定
電流値に制限される。なお、入力電流IINは、脈流電圧
V1 とコンデンサ7の充電電圧とが等しくなる時間t2
の時に流れなくなる。
4を参照して説明する。電源投入初期時において、交流
電圧VACが、同図(a)に示すように、ピーク電圧とな
る位相90゜の状態で入力されたとすると、ダイオード
スタック4が、交流電圧VACを全波整流することによ
り、同図(b)に示す脈流電圧V1 を生成する。電源投
入初期時の時間t1から時間t3までの期間では、同図
(d)に示すように、脈流電圧V1 が電圧値(VO −V
th)よりも高電圧のため、FET22はオフ状態に維持
される。したがって、入力電流IINが、チョークコイル
11、ダイオード13およびパワーサーミスタ6を流れ
てコンデンサ7に流れ込み、これにより、コンデンサ7
が充電される。この際には、入力電流IINは、同図
(c)に示すように、パワーサーミスタ6によって所定
電流値に制限される。なお、入力電流IINは、脈流電圧
V1 とコンデンサ7の充電電圧とが等しくなる時間t2
の時に流れなくなる。
【0030】一方、コンデンサ7がある程度の電圧まで
充電された時間t3から時間t4までの期間では、脈流
電圧V1 が電圧値(VO −Vth)よりも低電圧になる。
このため、FET22がオン状態となるが、この際に
は、脈流電圧V1 が電圧値(VO −Vth)よりも低電圧
のため、入力電流IINは流れ込まない。次いで、時間t
4から時間t7までの期間では、脈流電圧V1 が電圧値
(VO −Vth)よりも高電圧となるため、FET22は
再度オフ状態に維持される。
充電された時間t3から時間t4までの期間では、脈流
電圧V1 が電圧値(VO −Vth)よりも低電圧になる。
このため、FET22がオン状態となるが、この際に
は、脈流電圧V1 が電圧値(VO −Vth)よりも低電圧
のため、入力電流IINは流れ込まない。次いで、時間t
4から時間t7までの期間では、脈流電圧V1 が電圧値
(VO −Vth)よりも高電圧となるため、FET22は
再度オフ状態に維持される。
【0031】時間t5から時間t6の期間では、脈流電
圧V1 がコンデンサ7の充電電圧よりも高い電圧になる
ため、同図(c)に示すように、入力電流IINが、パワ
ーサーミスタ6を介して僅かな時間だけコンデンサ7に
流れ込み、これにより、コンデンサ7の充電電圧と脈流
電圧V1 とがほぼ等しい電圧となる。なお、入力電流I
INは、時間t6を経過したときには、コンデンサ7の充
電電圧が脈流電圧V1よりも低い電圧になるため流れな
くなる。
圧V1 がコンデンサ7の充電電圧よりも高い電圧になる
ため、同図(c)に示すように、入力電流IINが、パワ
ーサーミスタ6を介して僅かな時間だけコンデンサ7に
流れ込み、これにより、コンデンサ7の充電電圧と脈流
電圧V1 とがほぼ等しい電圧となる。なお、入力電流I
INは、時間t6を経過したときには、コンデンサ7の充
電電圧が脈流電圧V1よりも低い電圧になるため流れな
くなる。
【0032】次いで、時間t7の時点では、脈流電圧V
1 が電圧値(VO −Vth)よりも低電圧となるため、F
ET22がオン状態となる。この際には、脈流電圧V1
が電圧値(VO −Vth)よりも低電圧のため、入力電流
IINは流れ込まない。この後、時間t8の時に、昇圧コ
ンバータ5が作動する。この際には、入力電流IINは、
パワーサーミスタ6に代えて、FET22を介してコン
デンサ7に流れ込む。この場合、FET22を入力電流
IINが流れることに起因する電力損失が、パワーサーミ
スタ6に入力電流IINが流れることに起因する電力損失
よりも少ないため、電源装置1と比較しても、装置の変
換効率を向上させることができる。これ以降、脈流電圧
V1 が電圧値(VO −Vth)よりも低電圧になるため、
FET22が継続してオン状態となり、入力電流IIN
は、FET22を介してコンデンサ7に流れ込む。この
場合、脈流電圧V1 が電圧値(VO −Vth)よりも低電
圧であっても昇圧コンバータ5が作動する結果、入力電
流IINは、同図(c)に示すように、FET22を介し
て継続して流れてコンデンサ7を充電する。
1 が電圧値(VO −Vth)よりも低電圧となるため、F
ET22がオン状態となる。この際には、脈流電圧V1
が電圧値(VO −Vth)よりも低電圧のため、入力電流
IINは流れ込まない。この後、時間t8の時に、昇圧コ
ンバータ5が作動する。この際には、入力電流IINは、
パワーサーミスタ6に代えて、FET22を介してコン
デンサ7に流れ込む。この場合、FET22を入力電流
IINが流れることに起因する電力損失が、パワーサーミ
スタ6に入力電流IINが流れることに起因する電力損失
よりも少ないため、電源装置1と比較しても、装置の変
換効率を向上させることができる。これ以降、脈流電圧
V1 が電圧値(VO −Vth)よりも低電圧になるため、
FET22が継続してオン状態となり、入力電流IIN
は、FET22を介してコンデンサ7に流れ込む。この
場合、脈流電圧V1 が電圧値(VO −Vth)よりも低電
圧であっても昇圧コンバータ5が作動する結果、入力電
流IINは、同図(c)に示すように、FET22を介し
て継続して流れてコンデンサ7を充電する。
【0033】一方、図5(a)に示すように、時間t1
1の時に入力瞬停が生じたときには、コンデンサ7の充
電電圧は、同図(b)に示すように、徐々に低下する。
次いで、時間t11の時から僅かな時間を経過した時間
t12の時に電源復帰したときには、同図(b)に示す
ように、脈流電圧V1 が電圧値(VO −Vth)よりも高
電圧の時間t14までの期間では、同図(c)に示すよ
うに、入力電流IINがパワーサーミスタ6を介してコン
デンサ7に流れ込む。この際には、これ以前に入力電流
IINがFET22を流れており、パワーサーミスタ6が
周囲温度まで温度低下して抵抗値が大きい状態のため、
入力電流IINは十分に小さい所定電流値に制限される。
次いで、時間t14の時以降では、脈流電圧V1 が電圧
値(VO−Vth)よりも低電圧となるため、FET22
が継続して作動し、これにより、入力電流IINは、FE
T22を介してコンデンサ7に流れ込む。
1の時に入力瞬停が生じたときには、コンデンサ7の充
電電圧は、同図(b)に示すように、徐々に低下する。
次いで、時間t11の時から僅かな時間を経過した時間
t12の時に電源復帰したときには、同図(b)に示す
ように、脈流電圧V1 が電圧値(VO −Vth)よりも高
電圧の時間t14までの期間では、同図(c)に示すよ
うに、入力電流IINがパワーサーミスタ6を介してコン
デンサ7に流れ込む。この際には、これ以前に入力電流
IINがFET22を流れており、パワーサーミスタ6が
周囲温度まで温度低下して抵抗値が大きい状態のため、
入力電流IINは十分に小さい所定電流値に制限される。
次いで、時間t14の時以降では、脈流電圧V1 が電圧
値(VO−Vth)よりも低電圧となるため、FET22
が継続して作動し、これにより、入力電流IINは、FE
T22を介してコンデンサ7に流れ込む。
【0034】なお、従来の電源装置71では、パワーサ
ーミスタ6によって突入電流が制限されずに、サイリス
タ52,72を介してコンデンサ7に流れ込むため、同
図(d)に示すように、時間t12から、脈流電圧V1
とコンデンサ7の充電電圧とが等しくなる時間t13ま
での期間において、極めて大電流の入力電流IINが流れ
ているが、電源装置1では、所定電流値に制限されてい
る。したがって、サージ電流耐量は小さいがオン電圧が
十分に小さくかつ安価なFET22(またはトランジス
タなど)を用いることができるため、電源装置41と比
較して、装置のコストを低減することができる共に変換
効率を向上させることができる。
ーミスタ6によって突入電流が制限されずに、サイリス
タ52,72を介してコンデンサ7に流れ込むため、同
図(d)に示すように、時間t12から、脈流電圧V1
とコンデンサ7の充電電圧とが等しくなる時間t13ま
での期間において、極めて大電流の入力電流IINが流れ
ているが、電源装置1では、所定電流値に制限されてい
る。したがって、サージ電流耐量は小さいがオン電圧が
十分に小さくかつ安価なFET22(またはトランジス
タなど)を用いることができるため、電源装置41と比
較して、装置のコストを低減することができる共に変換
効率を向上させることができる。
【0035】このように、この電源装置1によれば、脈
流電圧V1 がコンデンサ7の充電電圧よりも低電圧のと
きに作動して昇圧コンバータ5の出力電圧をコンデンサ
7に出力するFET22をパワーサーミスタ6に並列接
続したことにより、入力瞬停復帰後の突入電流を十分に
制限でき、しかも変換効率の向上を図ることができる。
流電圧V1 がコンデンサ7の充電電圧よりも低電圧のと
きに作動して昇圧コンバータ5の出力電圧をコンデンサ
7に出力するFET22をパワーサーミスタ6に並列接
続したことにより、入力瞬停復帰後の突入電流を十分に
制限でき、しかも変換効率の向上を図ることができる。
【0036】次に、さらに他の実施の形態に係る電源装
置31について、図3を参照して説明する。なお、基本
的な動作は電源装置1とほぼ同一のため、主として、相
違する構成および動作について説明する。
置31について、図3を参照して説明する。なお、基本
的な動作は電源装置1とほぼ同一のため、主として、相
違する構成および動作について説明する。
【0037】電源装置31は、フォワード型DC/DC
コンバータであって、電源装置21とは異なり、本発明
におけるスイッチ回路がnチャネル型のFET32で構
成され、かつFET32のゲート−ソース間には、トラ
ンス8の補助巻線8cおよび抵抗36の直列回路が接続
されると共にトランジスタ34のコレクタが接続されて
いる。また、トランジスタ34のベースは、抵抗35を
介してダイオードスタック4の出力端子に接続され、ト
ランジスタ34のエミッタは、コンデンサ7のプラス端
子に接続されている。この場合、FET32は、トラン
ス8の補助巻線8cが所定電圧を超えているとき(等価
的にはトランス8の二次巻線8bの誘起電圧が所定電圧
を超えているとき)に作動し、かつ、脈流電圧V1 がコ
ンデンサ7の充電電圧よりもトランジスタ34のオン状
態時のベース−エミッタ間の順方向電圧分だけ高電圧の
ときに作動を停止する。なお、昇圧コンバータ5内のス
イッチ12、およびスイッチ9は、それぞれ、図7に示
すスイッチング制御回路62およびスイッチング制御回
路63によって制御される。
コンバータであって、電源装置21とは異なり、本発明
におけるスイッチ回路がnチャネル型のFET32で構
成され、かつFET32のゲート−ソース間には、トラ
ンス8の補助巻線8cおよび抵抗36の直列回路が接続
されると共にトランジスタ34のコレクタが接続されて
いる。また、トランジスタ34のベースは、抵抗35を
介してダイオードスタック4の出力端子に接続され、ト
ランジスタ34のエミッタは、コンデンサ7のプラス端
子に接続されている。この場合、FET32は、トラン
ス8の補助巻線8cが所定電圧を超えているとき(等価
的にはトランス8の二次巻線8bの誘起電圧が所定電圧
を超えているとき)に作動し、かつ、脈流電圧V1 がコ
ンデンサ7の充電電圧よりもトランジスタ34のオン状
態時のベース−エミッタ間の順方向電圧分だけ高電圧の
ときに作動を停止する。なお、昇圧コンバータ5内のス
イッチ12、およびスイッチ9は、それぞれ、図7に示
すスイッチング制御回路62およびスイッチング制御回
路63によって制御される。
【0038】この電源装置31では、電源投入初期時に
は、昇圧コンバータ5およびスイッチ9の両者が駆動し
ていないため、FET32は、そのゲート電圧が0Vに
維持されていることによって作動停止状態を維持する。
したがって、入力電流IINは、パワーサーミスタ6を介
してコンデンサ7に流れる。コンデンサ7の充電電圧が
所定電圧を超えたときには、スイッチング制御回路62
が作動してスイッチ12のスイッチングを制御する。こ
れにより、脈流電圧V1 が昇圧されることにより、コン
デンサ7の充電電圧は脈流電圧V1 のピーク電圧よりも
上昇する。同時に、スイッチング制御回路63も作動し
てスイッチ9のスイッチングを制御する。この際には、
コンデンサ7の充電電圧に基づく電流がトランス8の一
次巻線8aを流れることにより、二次巻線8bに電圧が
誘起し、この誘起電圧が図外の整流平滑回路によって整
流平滑されることにより出力電圧が生成される。
は、昇圧コンバータ5およびスイッチ9の両者が駆動し
ていないため、FET32は、そのゲート電圧が0Vに
維持されていることによって作動停止状態を維持する。
したがって、入力電流IINは、パワーサーミスタ6を介
してコンデンサ7に流れる。コンデンサ7の充電電圧が
所定電圧を超えたときには、スイッチング制御回路62
が作動してスイッチ12のスイッチングを制御する。こ
れにより、脈流電圧V1 が昇圧されることにより、コン
デンサ7の充電電圧は脈流電圧V1 のピーク電圧よりも
上昇する。同時に、スイッチング制御回路63も作動し
てスイッチ9のスイッチングを制御する。この際には、
コンデンサ7の充電電圧に基づく電流がトランス8の一
次巻線8aを流れることにより、二次巻線8bに電圧が
誘起し、この誘起電圧が図外の整流平滑回路によって整
流平滑されることにより出力電圧が生成される。
【0039】同時に、補助巻線8cにも電圧が誘起し、
この誘起電圧が駆動電圧VG として抵抗36を介してF
ET32のゲートに供給される。この場合、コンデンサ
7の充電電圧が脈流電圧V1 よりも高電圧のため、トラ
ンジスタ34は、そのベース−エミッタ間が逆バイアス
されて作動停止状態を維持する。したがって、FET3
2は、そのゲートに駆動電圧VG が印加されてオン状態
に制御される。この結果、入力電流IINがパワーサーミ
スタ6に代えてFET32のドレイン−ソース間を導通
してコンデンサ7を充電する。この場合、FET32が
nチャネル型のFETのため、ドレイン−ソース間のオ
ン電圧がpチャネル型FETよりも小さくなる結果、入
力電流IINが流れる際の電力損失を低減することがで
き、これにより、装置の変換効率をさらに向上すること
ができる。
この誘起電圧が駆動電圧VG として抵抗36を介してF
ET32のゲートに供給される。この場合、コンデンサ
7の充電電圧が脈流電圧V1 よりも高電圧のため、トラ
ンジスタ34は、そのベース−エミッタ間が逆バイアス
されて作動停止状態を維持する。したがって、FET3
2は、そのゲートに駆動電圧VG が印加されてオン状態
に制御される。この結果、入力電流IINがパワーサーミ
スタ6に代えてFET32のドレイン−ソース間を導通
してコンデンサ7を充電する。この場合、FET32が
nチャネル型のFETのため、ドレイン−ソース間のオ
ン電圧がpチャネル型FETよりも小さくなる結果、入
力電流IINが流れる際の電力損失を低減することがで
き、これにより、装置の変換効率をさらに向上すること
ができる。
【0040】一方、入力瞬停復帰後においては、脈流電
圧V1 がコンデンサ7の充電電圧よりも高電圧となるた
め、トランジスタ34が作動する。この際には、トラン
ジスタ34が、抵抗36、およびそのコレクタ−エミッ
タを介して、駆動電圧VG をコンデンサ7に供給する。
したがって、FET32のゲート電圧がスレッショルド
電圧よりも低下することにより、FET32がオフ状態
に制御される。この結果、入力電流IINは、FET32
を導通せずに、パワーサーミスタ6を導通してコンデン
サ7を充電する。この際には、パワーサーミスタ6は、
その自己温度が周囲温度まで低下しているため、突入電
流を所定電流値に制限する。
圧V1 がコンデンサ7の充電電圧よりも高電圧となるた
め、トランジスタ34が作動する。この際には、トラン
ジスタ34が、抵抗36、およびそのコレクタ−エミッ
タを介して、駆動電圧VG をコンデンサ7に供給する。
したがって、FET32のゲート電圧がスレッショルド
電圧よりも低下することにより、FET32がオフ状態
に制御される。この結果、入力電流IINは、FET32
を導通せずに、パワーサーミスタ6を導通してコンデン
サ7を充電する。この際には、パワーサーミスタ6は、
その自己温度が周囲温度まで低下しているため、突入電
流を所定電流値に制限する。
【0041】このように、この電源装置31によれば、
コンデンサ7の充電電圧をスイッチングすることにより
トランス8の二次巻線8bに電圧を誘起させるスイッチ
9を備え、FET32をnチャネル型のFETで構成し
たことにより、入力電流IINが流れる際の電力損失を低
減することができる結果、装置の変換効率をさらに向上
することができる。
コンデンサ7の充電電圧をスイッチングすることにより
トランス8の二次巻線8bに電圧を誘起させるスイッチ
9を備え、FET32をnチャネル型のFETで構成し
たことにより、入力電流IINが流れる際の電力損失を低
減することができる結果、装置の変換効率をさらに向上
することができる。
【0042】なお、本発明は、上記した発明の実施の形
態に示した構成に限定されることなく、適宜変更が可能
である。例えば、本発明の実施の形態では、スイッチ回
路としてFET22,32を使用した例について説明し
たが、これに限らず、トランジスタ、サイリスタ、トラ
イアックおよびリレーなどのスイッチを用いることもで
きるし、これらを組み合わせて構成することもできる。
さらに、突入電流制限手段は、パワーサーミスタ6に限
らず、抵抗を用いてもよいし、パワーサーミスタ6およ
び抵抗を組み合わせて用いてもよい。また、電源装置3
1では、補助巻線8cの誘起電圧によってFET32を
駆動しているが、これに限らず、等価的にトランス8の
二次巻線8b(出力巻線)の誘起電圧が所定電圧を超え
ているときに作動させることができる。
態に示した構成に限定されることなく、適宜変更が可能
である。例えば、本発明の実施の形態では、スイッチ回
路としてFET22,32を使用した例について説明し
たが、これに限らず、トランジスタ、サイリスタ、トラ
イアックおよびリレーなどのスイッチを用いることもで
きるし、これらを組み合わせて構成することもできる。
さらに、突入電流制限手段は、パワーサーミスタ6に限
らず、抵抗を用いてもよいし、パワーサーミスタ6およ
び抵抗を組み合わせて用いてもよい。また、電源装置3
1では、補助巻線8cの誘起電圧によってFET32を
駆動しているが、これに限らず、等価的にトランス8の
二次巻線8b(出力巻線)の誘起電圧が所定電圧を超え
ているときに作動させることができる。
【0043】また、昇圧コンバータ5やスイッチング制
御回路62,63などの各回路は、当業者が通常設計し
得る各種の回路構成を採用することができるのは勿論で
ある。さらに、電源装置31ではフォワード型で構成し
たが、フライバック形で構成することもできるし、スイ
ッチ9,12のスイッチング素子としてFETやトラン
ジスタなどの各種スイッチング素子を採用することもで
きる。
御回路62,63などの各回路は、当業者が通常設計し
得る各種の回路構成を採用することができるのは勿論で
ある。さらに、電源装置31ではフォワード型で構成し
たが、フライバック形で構成することもできるし、スイ
ッチ9,12のスイッチング素子としてFETやトラン
ジスタなどの各種スイッチング素子を採用することもで
きる。
【0044】
【発明の効果】以上のように、請求項1記載のスイッチ
ング電源装置によれば、突入電流制限手段を昇圧コンバ
ータと平滑用コンデンサとの間に接続したことにより、
簡易な構成でありながら、突入電流制限手段による電力
損失を十分に低減することができ、これにより、スイッ
チング電源装置のコストを低減することができると共
に、その変換効率を向上させることができる。
ング電源装置によれば、突入電流制限手段を昇圧コンバ
ータと平滑用コンデンサとの間に接続したことにより、
簡易な構成でありながら、突入電流制限手段による電力
損失を十分に低減することができ、これにより、スイッ
チング電源装置のコストを低減することができると共
に、その変換効率を向上させることができる。
【0045】また、請求項2記載のスイッチング電源装
置によれば、スイッチ回路を突入電流制限手段に並列接
続したことにより、入力瞬停復帰後の突入電流を十分に
制限できると共に変換効率の向上を図ることができる。
置によれば、スイッチ回路を突入電流制限手段に並列接
続したことにより、入力瞬停復帰後の突入電流を十分に
制限できると共に変換効率の向上を図ることができる。
【0046】さらに、請求項3記載のスイッチング電源
装置によれば、突入電流制限手段をサーミスタおよび抵
抗のいずれか少なくとも一方で構成したことにより、簡
易かつ安価に突入電流制限手段を構成することができ
る。
装置によれば、突入電流制限手段をサーミスタおよび抵
抗のいずれか少なくとも一方で構成したことにより、簡
易かつ安価に突入電流制限手段を構成することができ
る。
【0047】また、請求項4記載のスイッチング電源装
置によれば、FET、トランジスタ、サイリスタ、トラ
イアックおよびリレーのいずれか少なくとも1つでスイ
ッチ回路を構成したことにより、簡易かつ安価にスイッ
チ回路を構成することができる。
置によれば、FET、トランジスタ、サイリスタ、トラ
イアックおよびリレーのいずれか少なくとも1つでスイ
ッチ回路を構成したことにより、簡易かつ安価にスイッ
チ回路を構成することができる。
【0048】また、請求項5記載のスイッチング電源装
置によれば、等価的にトランスの出力巻線の誘起電圧が
所定電圧を超えているときに作動するnチャネル型のF
ETでスイッチ回路を構成したことにより、入力電流が
スイッチ回路を流れる際の電力損失を低減することがで
き、これにより、装置の変換効率をさらに向上すること
ができる。
置によれば、等価的にトランスの出力巻線の誘起電圧が
所定電圧を超えているときに作動するnチャネル型のF
ETでスイッチ回路を構成したことにより、入力電流が
スイッチ回路を流れる際の電力損失を低減することがで
き、これにより、装置の変換効率をさらに向上すること
ができる。
【図1】本発明の実施の形態に係る電源装置1の回路図
である。
である。
【図2】本発明の他の実施の形態に係る電源装置21の
回路図である。
回路図である。
【図3】本発明のさらに他の実施の形態に係る電源装置
31の回路図である。
31の回路図である。
【図4】電源装置21における電源投入初期時の動作を
説明するための信号波形図であって、(a)は交流電圧
VACの電圧波形図、(b)は脈流電圧V1 の電圧波形
図、(c)は入力電流IINの電流波形図、(d)は出力
電圧VO および脈流電圧V1 の電圧波形図である。
説明するための信号波形図であって、(a)は交流電圧
VACの電圧波形図、(b)は脈流電圧V1 の電圧波形
図、(c)は入力電流IINの電流波形図、(d)は出力
電圧VO および脈流電圧V1 の電圧波形図である。
【図5】電源装置21における入力瞬停復帰後の動作を
説明するための信号波形図であって、(a)は交流電圧
VACの電圧波形図、(b)は出力電圧VO および脈流電
圧V1 の電圧波形図、(c)は入力電流IINの電流波形
図、(d)は従来の電源装置71における入力電流IIN
の電流波形図である。
説明するための信号波形図であって、(a)は交流電圧
VACの電圧波形図、(b)は出力電圧VO および脈流電
圧V1 の電圧波形図、(c)は入力電流IINの電流波形
図、(d)は従来の電源装置71における入力電流IIN
の電流波形図である。
【図6】従来の電源装置41の回路図である。
【図7】従来の電源装置51の回路図である。
【図8】従来の電源装置71の回路図である。
1 スイッチング電源装置 5 昇圧コンバータ 6 パワーサーミスタ 7 コンデンサ 8 トランス 8b 二次巻線 8c 補助巻線 21 電源装置 22 FET 31 電源装置 32 FET 34 トランジスタ
Claims (5)
- 【請求項1】 昇圧コンバータと、当該昇圧コンバータ
の出力電圧を平滑するための平滑用コンデンサと、当該
平滑用コンデンサへの突入電流を制限する突入電流制限
手段とを備えているスイッチング電源装置において、 前記突入電流制限手段は、前記昇圧コンバータと前記平
滑用コンデンサとの間に接続されていることを特徴とす
るスイッチング電源装置。 - 【請求項2】 前記突入電流制限手段に並列接続され、
前記昇圧コンバータの入力電圧が前記平滑用コンデンサ
の充電電圧よりも低電圧のときに作動して前記昇圧コン
バータの出力電圧を前記平滑用コンデンサに出力するス
イッチ回路を備えていることを特徴とする請求項1記載
のスイッチング電源装置。 - 【請求項3】 前記突入電流制限手段は、サーミスタお
よび抵抗のいずれか少なくとも一方であることを特徴と
する請求項1または2記載のスイッチング電源装置。 - 【請求項4】 前記スイッチ回路は、FET、トランジ
スタ、サイリスタ、トライアックおよびリレーのいずれ
か少なくとも1つであることを特徴とする請求項1から
3のいずれかに記載のスイッチング電源装置。 - 【請求項5】 前記平滑用コンデンサの充電電圧をスイ
ッチングすることによりトランスの出力巻線に電圧を誘
起させるスイッチング回路を備え、前記スイッチ回路
は、等価的に前記トランスの出力巻線の誘起電圧が所定
電圧を超えているときに前記昇圧コンバータの出力電圧
を前記平滑用コンデンサに出力するnチャネル型のFE
Tで構成されていることを特徴とする請求項4記載のス
イッチング電源装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04744699A JP3236573B2 (ja) | 1999-02-25 | 1999-02-25 | スイッチング電源装置 |
US09/511,487 US6285170B1 (en) | 1999-02-25 | 2000-02-23 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04744699A JP3236573B2 (ja) | 1999-02-25 | 1999-02-25 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000253650A true JP2000253650A (ja) | 2000-09-14 |
JP3236573B2 JP3236573B2 (ja) | 2001-12-10 |
Family
ID=12775384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04744699A Expired - Fee Related JP3236573B2 (ja) | 1999-02-25 | 1999-02-25 | スイッチング電源装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6285170B1 (ja) |
JP (1) | JP3236573B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005185082A (ja) * | 2003-11-27 | 2005-07-07 | Daikin Ind Ltd | 電力変換装置 |
JP2005269753A (ja) * | 2004-03-18 | 2005-09-29 | Densei Lambda Kk | 電圧低下保護装置 |
JP2011109788A (ja) * | 2009-11-17 | 2011-06-02 | Cosel Co Ltd | 突入電流制限回路 |
JP2022140921A (ja) * | 2021-03-15 | 2022-09-29 | コーセル株式会社 | スイッチング電源装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7468878B2 (en) * | 2001-12-21 | 2008-12-23 | Koninklijke Philips Electronics N.V. | Low voltage output for an electronic ballast |
DE60329261D1 (de) * | 2002-10-15 | 2009-10-29 | Vincotech Holdings S A R L | Steuerung für Eingangs-Einschaltsstrom und/oder Ausgangs-Kurzschlussstrom in dem Aufwärtswandler einer Stromversorgung |
EP1411623B1 (en) * | 2002-10-15 | 2009-09-16 | Vincotech Holdings S.a.r.l. | Input inrush current control and/or output short-circuit control to a boost converter in a power supply |
US7105954B2 (en) * | 2003-07-08 | 2006-09-12 | Hyde Park Electronics Llc | Sensor interface cable |
JP4052998B2 (ja) * | 2003-11-25 | 2008-02-27 | シャープ株式会社 | 電源回路及びそれを用いた電子機器 |
US7355368B2 (en) * | 2004-08-12 | 2008-04-08 | International Rectifier Corporation | Efficient in-rush current limiting circuit with dual gated bidirectional hemts |
DE102004059455A1 (de) * | 2004-12-09 | 2006-06-22 | Puls Gmbh | Schaltungsanordnung zur Überspannungserkennung und Verfahren zum Betrieb der Schaltungsanordnung |
US7852051B2 (en) * | 2005-01-18 | 2010-12-14 | Puls Gmbh | Current-limiting circuit and method for operating the circuit |
DE102005002359C5 (de) * | 2005-01-18 | 2015-10-29 | Puls Gmbh | Schaltung zur Strombegrenzung und Verfahren zum Betrieb der Schaltung |
FR2907983B1 (fr) * | 2006-10-31 | 2009-01-23 | Airbus France Sas | Dispositif de commande de precharge d'un convertisseur a decoupage, ensemble et aeronef le comportant |
CN201345613Y (zh) * | 2008-12-18 | 2009-11-11 | 比亚迪股份有限公司 | 一种用于带载启动的电压调整装置 |
US8213134B2 (en) * | 2008-12-30 | 2012-07-03 | International Business Machines Corporation | Apparatus, system, and method to prevent smoke in a power supply powered by a current limited source |
EP2461342B1 (de) * | 2010-12-06 | 2015-01-28 | Siemens Aktiengesellschaft | Fehlersicheres Schaltmodul |
US10411694B2 (en) | 2016-07-22 | 2019-09-10 | Abb Schweiz Ag | Solid state switch system |
US11011975B2 (en) | 2018-02-20 | 2021-05-18 | Texas Instruments Incorporated | Boost power factor correction conversion |
EP3618250B1 (en) * | 2018-08-29 | 2021-02-17 | FRIWO Gerätebau GmbH | Inrush current limiting device and power factor correction circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245286A (en) * | 1979-05-21 | 1981-01-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Buck/boost regulator |
JPS6032567A (ja) | 1983-08-02 | 1985-02-19 | Toshiba Electric Equip Corp | 電源装置 |
JPH04101666A (ja) | 1990-08-14 | 1992-04-03 | Yokogawa Electric Corp | スイッチング電源の突入電流制限回路 |
KR930001548A (ko) * | 1991-06-13 | 1993-01-16 | 강진구 | 돌입 전류방지 장치를 갖춘 커패시터 입력형 정류 평활기 |
WO1997012308A1 (en) * | 1995-09-29 | 1997-04-03 | Motorola Inc. | In-rush current reduction circuit for boost converters and electronic ballasts |
US5920186A (en) * | 1997-05-14 | 1999-07-06 | Sony Corporation | In-rush current control circuitry |
-
1999
- 1999-02-25 JP JP04744699A patent/JP3236573B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-23 US US09/511,487 patent/US6285170B1/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005185082A (ja) * | 2003-11-27 | 2005-07-07 | Daikin Ind Ltd | 電力変換装置 |
JP4543718B2 (ja) * | 2003-11-27 | 2010-09-15 | ダイキン工業株式会社 | 電力変換装置 |
JP2005269753A (ja) * | 2004-03-18 | 2005-09-29 | Densei Lambda Kk | 電圧低下保護装置 |
JP4491833B2 (ja) * | 2004-03-18 | 2010-06-30 | Tdkラムダ株式会社 | 電圧低下保護装置 |
JP2011109788A (ja) * | 2009-11-17 | 2011-06-02 | Cosel Co Ltd | 突入電流制限回路 |
JP2022140921A (ja) * | 2021-03-15 | 2022-09-29 | コーセル株式会社 | スイッチング電源装置 |
JP7315605B2 (ja) | 2021-03-15 | 2023-07-26 | コーセル株式会社 | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3236573B2 (ja) | 2001-12-10 |
US6285170B1 (en) | 2001-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3236573B2 (ja) | スイッチング電源装置 | |
KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
US7489120B2 (en) | Method and apparatus for a high voltage power supply circuit | |
US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
CN101414764B (zh) | 驱动器电路、控制电源的方法、电源及电源控制器电路 | |
US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
US20030035311A1 (en) | Method and apparatus for active inrush current control for AC to DC converters | |
US10075063B2 (en) | Dual stage Vcc charging for switched mode power supply | |
US7420827B2 (en) | Self oscillating inrush current limiting converter | |
EP3595154B1 (en) | Power conversion circuit having inrush current limiting resistor bypass | |
US6583997B1 (en) | Ultra-wide input range switching power supply for circuit protection devices | |
JP2002153054A (ja) | スイッチング電源回路 | |
US11791728B2 (en) | Regulator circuit, corresponding system and method | |
US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
CN214101190U (zh) | 电子电路装置 | |
JP6525732B2 (ja) | 電力変換回路およびそれを用いたスイッチング電源装置 | |
WO2021021870A1 (en) | Converter with hold-up circuit and inrush-control circuit | |
WO2012082106A1 (en) | Method of forming a low power dissipation regulator and structure therefor | |
JP2003333841A (ja) | スイッチング電源装置 | |
KR20200015380A (ko) | 전원 회로 | |
JP6537356B2 (ja) | 電力変換回路およびそれを用いたスイッチング電源装置 | |
US6233164B1 (en) | Protection circuit for a switched-mode power supply | |
JP3436463B2 (ja) | スイッチング電源装置 | |
JP3240773B2 (ja) | Dc/dcコンバータ | |
CN116111822A (zh) | 一种开关的冲击电流抑制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |