JP3236573B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3236573B2 JP3236573B2 JP04744699A JP4744699A JP3236573B2 JP 3236573 B2 JP3236573 B2 JP 3236573B2 JP 04744699 A JP04744699 A JP 04744699A JP 4744699 A JP4744699 A JP 4744699A JP 3236573 B2 JP3236573 B2 JP 3236573B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- power
- boost converter
- smoothing capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
- G05F1/656—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series and in parallel with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧コンバータを
有し、平滑用コンデンサへの突入電流を制限可能なスイ
ッチング電源装置に関するものである。
有し、平滑用コンデンサへの突入電流を制限可能なスイ
ッチング電源装置に関するものである。
【０００２】
【従来の技術】一般的に、昇圧コンバータを備えている
スイッチング電源装置は、その昇圧コンバータの出力電
圧を平滑するための平滑用コンデンサを備えている。し
たがって、電源投入初期時には、昇圧コンバータを介し
て平滑用コンデンサに大電流の突入電流が流れ込むこと
になる。このため、この種のスイッチング電源装置に
は、通常、交流入力部から平滑用コンデンサまでの間の
いずれかの箇所にパワーサーミスタまたは抵抗が配設さ
れ、電源投入初期時における交流電圧をパワーサーミス
タなどを介して入力することにより突入電流を所定電流
値に制限している。
スイッチング電源装置は、その昇圧コンバータの出力電
圧を平滑するための平滑用コンデンサを備えている。し
たがって、電源投入初期時には、昇圧コンバータを介し
て平滑用コンデンサに大電流の突入電流が流れ込むこと
になる。このため、この種のスイッチング電源装置に
は、通常、交流入力部から平滑用コンデンサまでの間の
いずれかの箇所にパワーサーミスタまたは抵抗が配設さ
れ、電源投入初期時における交流電圧をパワーサーミス
タなどを介して入力することにより突入電流を所定電流
値に制限している。
【０００３】このようなスイッチング電源装置として、
図６に示す昇圧型の電源装置４１が従来から知られてい
る。この電源装置４１は、過電流保護用のヒューズ３
と、整流用のダイオードスタック４と、ヒューズ３およ
びダイオードスタック４間に接続されたパワーサーミス
タ６と、昇圧コンバータ５と、平滑用のコンデンサ７と
を備えている。また、昇圧コンバータ５は、昇圧用のチ
ョークコイル１１と、例えばＦＥＴなどのスイッチング
素子で構成されるスイッチ１２と、ダイオード１３とで
構成されている。
図６に示す昇圧型の電源装置４１が従来から知られてい
る。この電源装置４１は、過電流保護用のヒューズ３
と、整流用のダイオードスタック４と、ヒューズ３およ
びダイオードスタック４間に接続されたパワーサーミス
タ６と、昇圧コンバータ５と、平滑用のコンデンサ７と
を備えている。また、昇圧コンバータ５は、昇圧用のチ
ョークコイル１１と、例えばＦＥＴなどのスイッチング
素子で構成されるスイッチ１２と、ダイオード１３とで
構成されている。
【０００４】この電源装置４１では、電源投入初期時に
は、交流電源２の交流電圧ＶACが、ヒューズ３およびパ
ワーサーミスタ６を介してダイオードスタック４に入力
される。この際に、パワーサーミスタ６は、自己の内部
温度が周囲温度とほぼ等しいため、発熱時における抵抗
値（例えば１Ω）よりも大きな抵抗値（例えば１０Ω）
を有している。したがって、電源投入初期時において、
ＡＣ１００Ｖの交流電圧ＶACが、ピーク電圧となる位相
９０゜の状態で入力されたとすると、突入電流のピーク
電流ＩP は、交流電圧ＶACのピーク電圧が約１４１Ｖの
ため、約１４．１Ａに制限される。
は、交流電源２の交流電圧ＶACが、ヒューズ３およびパ
ワーサーミスタ６を介してダイオードスタック４に入力
される。この際に、パワーサーミスタ６は、自己の内部
温度が周囲温度とほぼ等しいため、発熱時における抵抗
値（例えば１Ω）よりも大きな抵抗値（例えば１０Ω）
を有している。したがって、電源投入初期時において、
ＡＣ１００Ｖの交流電圧ＶACが、ピーク電圧となる位相
９０゜の状態で入力されたとすると、突入電流のピーク
電流ＩP は、交流電圧ＶACのピーク電圧が約１４１Ｖの
ため、約１４．１Ａに制限される。
【０００５】一方、コンデンサ７が所定電圧まで充電さ
れると、昇圧コンバータ５内のスイッチ１２が、図外の
スイッチング制御回路によって制御される。この際に
は、昇圧コンバータ５は、チョークコイル１１の励磁エ
ネルギーをダイオード１３を介して出力することによ
り、ダイオードスタック４によって整流された脈流電圧
Ｖ1 よりも高電圧を出力する。この場合、交流電圧ＶAC
に基づく入力電流ＩINが流れてパワーサーミスタ６が自
己発熱する結果、パワーサーミスタ６の抵抗値は、自己
温度の上昇に応じて小さな値となる。また、その抵抗値
が低下したときには、パワーサーミスタ６の発熱量が小
さくなる。このため、電源投入後の常態においては、パ
ワーサーミスタ６の抵抗値は、発熱によって上昇した自
己温度と、その抵抗値とからなるパラメータが所定条件
で安定する結果、上記の例では１Ω程度となる。この状
態では、入力電流ＩINがパワーサーミスタ６を流れる際
の電力損失が低減されるため、装置の変換効率の向上が
図られつつ、突入電流が制限されている。
れると、昇圧コンバータ５内のスイッチ１２が、図外の
スイッチング制御回路によって制御される。この際に
は、昇圧コンバータ５は、チョークコイル１１の励磁エ
ネルギーをダイオード１３を介して出力することによ
り、ダイオードスタック４によって整流された脈流電圧
Ｖ1 よりも高電圧を出力する。この場合、交流電圧ＶAC
に基づく入力電流ＩINが流れてパワーサーミスタ６が自
己発熱する結果、パワーサーミスタ６の抵抗値は、自己
温度の上昇に応じて小さな値となる。また、その抵抗値
が低下したときには、パワーサーミスタ６の発熱量が小
さくなる。このため、電源投入後の常態においては、パ
ワーサーミスタ６の抵抗値は、発熱によって上昇した自
己温度と、その抵抗値とからなるパラメータが所定条件
で安定する結果、上記の例では１Ω程度となる。この状
態では、入力電流ＩINがパワーサーミスタ６を流れる際
の電力損失が低減されるため、装置の変換効率の向上が
図られつつ、突入電流が制限されている。
【０００６】ところが、従来の電源装置４１には、以下
の問題点を有している。第１に、パワーサーミスタ６に
は、上記の例では１Ω程度の残留抵抗が存在する。この
ため、大出力のスイッチング電源装置を構成する場合に
は、その残留抵抗によって損失される電力を無視するこ
とができず、依然として、変換効率の改善が望まれてい
る。
の問題点を有している。第１に、パワーサーミスタ６に
は、上記の例では１Ω程度の残留抵抗が存在する。この
ため、大出力のスイッチング電源装置を構成する場合に
は、その残留抵抗によって損失される電力を無視するこ
とができず、依然として、変換効率の改善が望まれてい
る。
【０００７】第２に、入力瞬停復帰後における電源再投
入時に問題が生じる。具体的には、例えば、４０゜Ｃ程
度の環境下で連続動作させた場合、パワーサーミスタ６
は、上記の例では１Ω程度の低抵抗値の状態で安定して
いる。この状態で、停電などによって交流電圧ＶACが短
時間（コンデンサ７の充電電圧が０Ｖ近辺まで低下する
程度の数十〜数百ｍｓｅｃ）入力されない場合、パワー
サーミスタ６の温度が十分に低下することなく、交流電
圧ＶACが再入力される。かかる場合、パワーサーミスタ
６の抵抗値が１Ωであるとすれば、突入電流のピーク電
流ＩP は、交流電圧ＶACのピーク電圧が約１４１Ｖのた
め、約１４１Ａとなる。このような大電流のピーク電流
ＩP が流れた場合、ヒューズ３の断線や劣化、商用電源
ラインの瞬停、および家庭用商用電源ブレーカの遮断を
招くばかりでなく、ピーク電流ＩP の導通ラインに配設
されているダイオードスタック４などの各種電子部品が
サージ電流定格を超えることに起因して破損または劣化
するという問題が生じる。この問題は、突入電流制限手
段としてパワーサーミスタ６を用いる限り必然的に生じ
る。したがって、入力瞬停復帰後の突入電流に対する対
策として、一般的には、交流電圧ＶACの導通ラインに数
Ωの抵抗を常時接続しておき、その抵抗によって突入電
流のピーク電流ＩP をある程度の電流値以下に制限する
対策、または、入力瞬停復帰後のピーク電流ＩP に耐え
得るように電子部品を選定する対策が採用されている。
しかし、前者の対策には、常時接続されている抵抗によ
って電力損失が常時発生するため、装置の変換効率の低
下を招くという問題点がある。一方、後者の対策には、
本来的な異常時において、定格電流が大きいヒューズ３
を選定しなければならないことに起因してヒューズ３の
断線が生じない点、および電子部品の大型化を招く点に
問題がある。
入時に問題が生じる。具体的には、例えば、４０゜Ｃ程
度の環境下で連続動作させた場合、パワーサーミスタ６
は、上記の例では１Ω程度の低抵抗値の状態で安定して
いる。この状態で、停電などによって交流電圧ＶACが短
時間（コンデンサ７の充電電圧が０Ｖ近辺まで低下する
程度の数十〜数百ｍｓｅｃ）入力されない場合、パワー
サーミスタ６の温度が十分に低下することなく、交流電
圧ＶACが再入力される。かかる場合、パワーサーミスタ
６の抵抗値が１Ωであるとすれば、突入電流のピーク電
流ＩP は、交流電圧ＶACのピーク電圧が約１４１Ｖのた
め、約１４１Ａとなる。このような大電流のピーク電流
ＩP が流れた場合、ヒューズ３の断線や劣化、商用電源
ラインの瞬停、および家庭用商用電源ブレーカの遮断を
招くばかりでなく、ピーク電流ＩP の導通ラインに配設
されているダイオードスタック４などの各種電子部品が
サージ電流定格を超えることに起因して破損または劣化
するという問題が生じる。この問題は、突入電流制限手
段としてパワーサーミスタ６を用いる限り必然的に生じ
る。したがって、入力瞬停復帰後の突入電流に対する対
策として、一般的には、交流電圧ＶACの導通ラインに数
Ωの抵抗を常時接続しておき、その抵抗によって突入電
流のピーク電流ＩP をある程度の電流値以下に制限する
対策、または、入力瞬停復帰後のピーク電流ＩP に耐え
得るように電子部品を選定する対策が採用されている。
しかし、前者の対策には、常時接続されている抵抗によ
って電力損失が常時発生するため、装置の変換効率の低
下を招くという問題点がある。一方、後者の対策には、
本来的な異常時において、定格電流が大きいヒューズ３
を選定しなければならないことに起因してヒューズ３の
断線が生じない点、および電子部品の大型化を招く点に
問題がある。
【０００８】なお、突入電流制限手段として、パワーサ
ーミスタ６に代えて抵抗を用いる場合には、入力瞬停復
帰後に大電流の突入電流が発生するという問題は生じな
いものの、基本的には、上記した前者の対策と同様にし
て、抵抗による電力損失が発生する。したがって、定常
入力電流が少ないタイプの電源装置では、多少は有効な
対策となるが、定常入力電流がある程度大きいタイプ
（例えば１Ａ）の電源装置の場合には、その抵抗による
大きな電力損失（例えば抵抗値が１０Ωのときには１０
Ｗ）が常時発生するため、装置の変換効率の大幅な低下
を招くことになる。
ーミスタ６に代えて抵抗を用いる場合には、入力瞬停復
帰後に大電流の突入電流が発生するという問題は生じな
いものの、基本的には、上記した前者の対策と同様にし
て、抵抗による電力損失が発生する。したがって、定常
入力電流が少ないタイプの電源装置では、多少は有効な
対策となるが、定常入力電流がある程度大きいタイプ
（例えば１Ａ）の電源装置の場合には、その抵抗による
大きな電力損失（例えば抵抗値が１０Ωのときには１０
Ｗ）が常時発生するため、装置の変換効率の大幅な低下
を招くことになる。
【０００９】一方、定常入力電流が少ないタイプの電源
装置であっても高変換効率を達成可能な電源装置とし
て、図７に示す電源装置５１も従来から知られている。
この電源装置５１では、電源投入初期時には、サイリス
タ５２がオフ状態に制御されることにより、パワーサー
ミスタ６が突入電流を制限する。次いで、コンデンサ７
の充電電圧が所定電圧に達したときには、起動回路６１
が、スイッチング制御回路６２，６３を起動させる。こ
れにより、昇圧コンバータ５が、スイッチング制御回路
６２によってスイッチングを制御され、交流電圧ＶACを
昇圧してコンデンサ７を充電すると共に、ＦＥＴなどの
スイッチング素子で構成されたスイッチ９が、スイッチ
ング制御回路６３によって制御されて、コンデンサ７の
充電電圧をスイッチングする。この結果、トランス８の
一次巻線８ａに電流が流れることにより、二次巻線８ｂ
に誘起した電圧が出力電圧ＶO として生成される。この
場合、補助巻線８ｃにも電圧が誘起し、その誘起電圧
は、ダイオード５３およびコンデンサ５４によって整流
平滑される。次いで、整流平滑された直流電圧が抵抗５
５を介してサイリスタ５２のゲートに入力されることに
より、サイリスタ５２がオン状態に制御される。
装置であっても高変換効率を達成可能な電源装置とし
て、図７に示す電源装置５１も従来から知られている。
この電源装置５１では、電源投入初期時には、サイリス
タ５２がオフ状態に制御されることにより、パワーサー
ミスタ６が突入電流を制限する。次いで、コンデンサ７
の充電電圧が所定電圧に達したときには、起動回路６１
が、スイッチング制御回路６２，６３を起動させる。こ
れにより、昇圧コンバータ５が、スイッチング制御回路
６２によってスイッチングを制御され、交流電圧ＶACを
昇圧してコンデンサ７を充電すると共に、ＦＥＴなどの
スイッチング素子で構成されたスイッチ９が、スイッチ
ング制御回路６３によって制御されて、コンデンサ７の
充電電圧をスイッチングする。この結果、トランス８の
一次巻線８ａに電流が流れることにより、二次巻線８ｂ
に誘起した電圧が出力電圧ＶO として生成される。この
場合、補助巻線８ｃにも電圧が誘起し、その誘起電圧
は、ダイオード５３およびコンデンサ５４によって整流
平滑される。次いで、整流平滑された直流電圧が抵抗５
５を介してサイリスタ５２のゲートに入力されることに
より、サイリスタ５２がオン状態に制御される。
【００１０】この結果、定常入力電流は、ダイオードス
タック４およびサイリスタ５２を通過して昇圧コンバー
タ５に入力される。この場合、サイリスタ５２のアノー
ド−カソード間電圧が１．１Ｖ〜１．５Ｖ程度のため、
定常入力電流が１Ａとすれば、定常時におけるサイリス
タ５２の電力損失は、１．１Ｗ〜１．５Ｗ程度となる。
この場合には、電源装置４１におけるパワーサーミスタ
６よりも電力損失が大きくなるが、定常入力電流が例え
ば５Ａの場合には、パワーサーミスタ６による電力損失
が２５Ｗ（５Ａ×５Ａ×１Ω）であるのに対して、サイ
リスタ５２による電力損失は、５．５Ｗ〜７．５Ｗ（５
Ａ×１．１Ｖ〜１．５Ｖ）となり、変換効率の向上が図
られる。なお、サイリスタ５２に代えて、トライアッ
ク、ＦＥＴまたはトランジスタなどのスイッチ素子を用
いたり、パワーサーミスタ６に代えて抵抗を用いること
もできる。
タック４およびサイリスタ５２を通過して昇圧コンバー
タ５に入力される。この場合、サイリスタ５２のアノー
ド−カソード間電圧が１．１Ｖ〜１．５Ｖ程度のため、
定常入力電流が１Ａとすれば、定常時におけるサイリス
タ５２の電力損失は、１．１Ｗ〜１．５Ｗ程度となる。
この場合には、電源装置４１におけるパワーサーミスタ
６よりも電力損失が大きくなるが、定常入力電流が例え
ば５Ａの場合には、パワーサーミスタ６による電力損失
が２５Ｗ（５Ａ×５Ａ×１Ω）であるのに対して、サイ
リスタ５２による電力損失は、５．５Ｗ〜７．５Ｗ（５
Ａ×１．１Ｖ〜１．５Ｖ）となり、変換効率の向上が図
られる。なお、サイリスタ５２に代えて、トライアッ
ク、ＦＥＴまたはトランジスタなどのスイッチ素子を用
いたり、パワーサーミスタ６に代えて抵抗を用いること
もできる。
【００１１】さらに、高変換効率を達成可能な電源装置
として、図８に示す電源装置７１も従来から知られてい
る。この電源装置７１は、電源装置５１と同様にしてス
イッチング制御回路６２，６３（図示を省略する）によ
って昇圧コンバータ５およびスイッチ９が制御されてお
り、定常状態時には、サイリスタ５２，７２が、ダイオ
ード５３およびコンデンサ５４によって生成された直流
電圧によってオン状態に制御される。これにより、交流
電圧ＶACが、ダイオードスタック４に代えて、サイリス
タ５２，７２を導通して昇圧コンバータ５に入力され
る。この結果、ダイオードスタック４内の１つのダイオ
ードの順方向電圧（例えば０．９８Ｖとする）と、パワ
ーサーミスタ６によるドロップ電圧とが、サイリスタ５
２またはサイリスタ７２の順方向電圧に制限される。こ
の際には、定常入力電流が１Ａの場合、電源装置４１で
は、パワーサーミスタ６によって１Ｗの電力損失を招い
ているのに対し、この電源装置７１では、サイリスタ５
２，７２による電力損失が相対的に０．１２Ｗ〜０．５
２Ｗ（（１．１Ｖ〜１．５Ｖ）×１Ａ−（０．９８Ｖ×
１Ａ）に低減されるため、装置の変換効率がさらに向上
されている。
として、図８に示す電源装置７１も従来から知られてい
る。この電源装置７１は、電源装置５１と同様にしてス
イッチング制御回路６２，６３（図示を省略する）によ
って昇圧コンバータ５およびスイッチ９が制御されてお
り、定常状態時には、サイリスタ５２，７２が、ダイオ
ード５３およびコンデンサ５４によって生成された直流
電圧によってオン状態に制御される。これにより、交流
電圧ＶACが、ダイオードスタック４に代えて、サイリス
タ５２，７２を導通して昇圧コンバータ５に入力され
る。この結果、ダイオードスタック４内の１つのダイオ
ードの順方向電圧（例えば０．９８Ｖとする）と、パワ
ーサーミスタ６によるドロップ電圧とが、サイリスタ５
２またはサイリスタ７２の順方向電圧に制限される。こ
の際には、定常入力電流が１Ａの場合、電源装置４１で
は、パワーサーミスタ６によって１Ｗの電力損失を招い
ているのに対し、この電源装置７１では、サイリスタ５
２，７２による電力損失が相対的に０．１２Ｗ〜０．５
２Ｗ（（１．１Ｖ〜１．５Ｖ）×１Ａ−（０．９８Ｖ×
１Ａ）に低減されるため、装置の変換効率がさらに向上
されている。
【００１２】
【発明が解決しようとする課題】ところが、この従来の
電源装置７１には、以下の問題点がある。第１に、従来
の電源装置７１では、２つのサイリスタ５２，７２、補
助巻線８ｃを用いたトランス８、ダイオード５３および
コンデンサ５４を用いる必要があるため、回路が複雑で
装置コストが上昇するという問題点がある。
電源装置７１には、以下の問題点がある。第１に、従来
の電源装置７１では、２つのサイリスタ５２，７２、補
助巻線８ｃを用いたトランス８、ダイオード５３および
コンデンサ５４を用いる必要があるため、回路が複雑で
装置コストが上昇するという問題点がある。
【００１３】第２に、入力瞬停時には、コンデンサ７の
充電電圧が低下するものの、その充電電圧が十分に低下
するまでは、スイッチ９がスイッチングを継続してい
る。したがって、コンデンサ７の充電電圧が十分に低下
する以前に入力瞬停が復帰したときには、突入電流が、
サイリスタ５２，７２を介してコンデンサ７に流れ込む
ため、入力瞬停復帰時の突入電流を十分に制限すること
ができないという問題点がある。
充電電圧が低下するものの、その充電電圧が十分に低下
するまでは、スイッチ９がスイッチングを継続してい
る。したがって、コンデンサ７の充電電圧が十分に低下
する以前に入力瞬停が復帰したときには、突入電流が、
サイリスタ５２，７２を介してコンデンサ７に流れ込む
ため、入力瞬停復帰時の突入電流を十分に制限すること
ができないという問題点がある。
【００１４】第３に、入力瞬停復帰後では、パワーサー
ミスタ６によって突入電流が制限されないため、極めて
大電流（例えば、数十Ａ〜数百Ａ）のピーク電流ＩP が
サイリスタ５２，７２を流れることがある。このため、
サージ電流に対して十分に耐え得る定格のサイリスタを
選定する必要がある。この場合、ＦＥＴやトランジスタ
などを用いれば、オン状態時の電力損失を少なくするこ
とができるが、これらの素子は、一般的にはサージ電流
の許容値が小さい。したがって、電源装置７１の故障を
防止するためには、実際には、サージ電流耐量は大きい
がオン電圧が若干大きい（つまり電力損失も大きい）サ
イリスタやトライアックなどを用いなければならない。
このため、従来の電源装置７１には、サイリスタ５２，
７２の電力損失に起因して装置の変換効率が実際には低
下するという問題点がある。
ミスタ６によって突入電流が制限されないため、極めて
大電流（例えば、数十Ａ〜数百Ａ）のピーク電流ＩP が
サイリスタ５２，７２を流れることがある。このため、
サージ電流に対して十分に耐え得る定格のサイリスタを
選定する必要がある。この場合、ＦＥＴやトランジスタ
などを用いれば、オン状態時の電力損失を少なくするこ
とができるが、これらの素子は、一般的にはサージ電流
の許容値が小さい。したがって、電源装置７１の故障を
防止するためには、実際には、サージ電流耐量は大きい
がオン電圧が若干大きい（つまり電力損失も大きい）サ
イリスタやトライアックなどを用いなければならない。
このため、従来の電源装置７１には、サイリスタ５２，
７２の電力損失に起因して装置の変換効率が実際には低
下するという問題点がある。
【００１５】本発明は、かかる問題点を解決すべくなさ
れたものであり、装置のコストダウンを図ることが可能
なスイッチング電源装置を提供することを主目的とす
る。また、入力瞬停復帰後の突入電流を十分に制限で
き、しかも装置の変換効率の向上を図ることが可能なス
イッチング電源装置を提供することを他の目的とする。
れたものであり、装置のコストダウンを図ることが可能
なスイッチング電源装置を提供することを主目的とす
る。また、入力瞬停復帰後の突入電流を十分に制限で
き、しかも装置の変換効率の向上を図ることが可能なス
イッチング電源装置を提供することを他の目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成すべく請
求項１記載のスイッチング電源装置は、昇圧コンバータ
と、昇圧コンバータの出力電圧を平滑するための平滑用
コンデンサと、昇圧コンバータと平滑用コンデンサとの
間に接続され平滑用コンデンサへの突入電流を制限する
突入電流制限手段とを備えているスイッチング電源装置
であって、突入電流制限手段に並列接続されたスイッチ
回路と、昇圧コンバータの入力電圧を検出する抵抗とを
備え、スイッチ回路は、抵抗によって検出された入力電
圧が平滑用コンデンサの充電電圧よりも低い電圧のとき
に、その低い電圧の期間の全域に亘って継続して作動し
て昇圧コンバータの出力電圧を平滑用コンデンサに出力
することを特徴とする。この場合、スイッチ回路は、Ｆ
ＥＴ、トランジスタおよびリレーのいずれか少なくとも
１つを備えて構成することで、簡易かつ安価にスイッチ
回路を構成することができる。また、スイッチ回路は、
スイッチオン時における電力損失が少ないＦＥＴ、トラ
ンジスタおよびリレーのいずれか少なくとも１つである
ことが、より好ましい。
求項１記載のスイッチング電源装置は、昇圧コンバータ
と、昇圧コンバータの出力電圧を平滑するための平滑用
コンデンサと、昇圧コンバータと平滑用コンデンサとの
間に接続され平滑用コンデンサへの突入電流を制限する
突入電流制限手段とを備えているスイッチング電源装置
であって、突入電流制限手段に並列接続されたスイッチ
回路と、昇圧コンバータの入力電圧を検出する抵抗とを
備え、スイッチ回路は、抵抗によって検出された入力電
圧が平滑用コンデンサの充電電圧よりも低い電圧のとき
に、その低い電圧の期間の全域に亘って継続して作動し
て昇圧コンバータの出力電圧を平滑用コンデンサに出力
することを特徴とする。この場合、スイッチ回路は、Ｆ
ＥＴ、トランジスタおよびリレーのいずれか少なくとも
１つを備えて構成することで、簡易かつ安価にスイッチ
回路を構成することができる。また、スイッチ回路は、
スイッチオン時における電力損失が少ないＦＥＴ、トラ
ンジスタおよびリレーのいずれか少なくとも１つである
ことが、より好ましい。
【００１７】請求項２記載のスイッチング電源装置は、
請求項１記載のスイッチング電源装置において、突入電
流制限手段は、サーミスタおよび抵抗のいずれか少なく
とも一方であることを特徴とする。
請求項１記載のスイッチング電源装置において、突入電
流制限手段は、サーミスタおよび抵抗のいずれか少なく
とも一方であることを特徴とする。
【００１８】請求項３記載のスイッチング電源装置は、
請求項１または２記載のスイッチング電源装置におい
て、平滑用コンデンサに接続された一次巻線、および二
次巻線 を有するトランスと、一次巻線を介して平滑用コ
ンデンサの充電電圧をスイッチングすることにより二次
巻線に電圧を誘起させるスイッチング回路とを備え、ス
イッチ回路は、等価的に二次巻線の誘起電圧が所定電圧
を超えているときに作動可能に制御されると共に作動時
に昇圧コンバータの出力電圧を平滑用コンデンサに出力
するｎチャネル型のＦＥＴと、低い電圧の期間の全域に
亘って作動停止してｎチャネル型のＦＥＴを継続して作
動状態に制御し、かつ昇圧コンバータの入力電圧が平滑
用コンデンサの充電電圧よりも高い電圧の期間の全域に
亘って作動してｎチャネル型のＦＥＴを継続して作動停
止状態に制御するするトランジスタとを備えて構成され
ていることを特徴とする。
請求項１または２記載のスイッチング電源装置におい
て、平滑用コンデンサに接続された一次巻線、および二
次巻線 を有するトランスと、一次巻線を介して平滑用コ
ンデンサの充電電圧をスイッチングすることにより二次
巻線に電圧を誘起させるスイッチング回路とを備え、ス
イッチ回路は、等価的に二次巻線の誘起電圧が所定電圧
を超えているときに作動可能に制御されると共に作動時
に昇圧コンバータの出力電圧を平滑用コンデンサに出力
するｎチャネル型のＦＥＴと、低い電圧の期間の全域に
亘って作動停止してｎチャネル型のＦＥＴを継続して作
動状態に制御し、かつ昇圧コンバータの入力電圧が平滑
用コンデンサの充電電圧よりも高い電圧の期間の全域に
亘って作動してｎチャネル型のＦＥＴを継続して作動停
止状態に制御するするトランジスタとを備えて構成され
ていることを特徴とする。
【００１９】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置（以下、「電源装置」と
いう）の好適な実施の形態について説明する。なお、従
来の電源装置４１，５１，７１と同一の構成について
は、同一の符号を付して重複した説明を省略する。
明に係るスイッチング電源装置（以下、「電源装置」と
いう）の好適な実施の形態について説明する。なお、従
来の電源装置４１，５１，７１と同一の構成について
は、同一の符号を付して重複した説明を省略する。
【００２０】図１に示す電源装置１は、実効電圧が例え
ば９０Ｖから２６４Ｖまでの電圧範囲の交流電圧ＶACで
作動し、電源装置４１とは異なり、パワーサーミスタ６
が、昇圧コンバータ５とコンデンサ７との間に接続され
て構成されている。
ば９０Ｖから２６４Ｖまでの電圧範囲の交流電圧ＶACで
作動し、電源装置４１とは異なり、パワーサーミスタ６
が、昇圧コンバータ５とコンデンサ７との間に接続され
て構成されている。
【００２１】この電源装置１では、昇圧コンバータ５内
のスイッチ１２がスイッチングによって例えば３８０Ｖ
の出力電圧ＶO を生成し、その出力電流ＩO は、パワー
サーミスタ６を介してコンデンサ７または図外の負荷に
供給される。この場合、出力電流ＩO の電流値は、交流
電圧ＶACの電圧値に依存しない。また、出力電圧ＶOの
電圧値が交流電圧ＶACの実効電圧よりも十分に高電圧の
ため、パワーサーミスタ６を昇圧コンバータ５の前段に
配置した場合と比較して、出力電流ＩO の電流値が低減
されている。したがって、出力電流ＩO が流れる際のパ
ワーサーミスタ６での電力損失が十分に低減されるた
め、簡易な構成でありながら、電源装置１の変換効率も
大幅に向上されている。
のスイッチ１２がスイッチングによって例えば３８０Ｖ
の出力電圧ＶO を生成し、その出力電流ＩO は、パワー
サーミスタ６を介してコンデンサ７または図外の負荷に
供給される。この場合、出力電流ＩO の電流値は、交流
電圧ＶACの電圧値に依存しない。また、出力電圧ＶOの
電圧値が交流電圧ＶACの実効電圧よりも十分に高電圧の
ため、パワーサーミスタ６を昇圧コンバータ５の前段に
配置した場合と比較して、出力電流ＩO の電流値が低減
されている。したがって、出力電流ＩO が流れる際のパ
ワーサーミスタ６での電力損失が十分に低減されるた
め、簡易な構成でありながら、電源装置１の変換効率も
大幅に向上されている。
【００２２】具体的には、上記の例では、電源装置１，
４１において、パワーサーミスタ６による電力損失ＰS
は、下記の式で表される。なお、同式において、ＲS
およびＩS は、それぞれ、パワーサーミスタ６の抵抗
値、およびパワーサーミスタ６を流れる電流値を意味す
る。 ＰS ＝ＲS ×（ＩS ）２ ・・・
４１において、パワーサーミスタ６による電力損失ＰS
は、下記の式で表される。なお、同式において、ＲS
およびＩS は、それぞれ、パワーサーミスタ６の抵抗
値、およびパワーサーミスタ６を流れる電流値を意味す
る。 ＰS ＝ＲS ×（ＩS ）２ ・・・
【００２３】したがって、電力損失ＰS は電流値ＩS の
二乗に比例する。この場合、電源装置１における電流値
ＩS は、パワーサーミスタ６が昇圧コンバータ５からヒ
ューズ３までの間のいずれかの箇所に接続されている場
合と比較して、昇圧コンバータ５による昇圧比の逆数分
低減する。数値で表せば、交流電圧ＶACの実効電圧を１
００Ｖとし、負荷への供給電力を１００Ｗで一定値とし
た場合、電流値ＩS は、従来の電源装置４１では、１Ａ
となり、電源装置１では、１／３．８Ａとなる。したが
って、パワーサーミスタ６による電力損失ＰS は、従来
の電源装置４１と比較して、１／（３．８）２ に低減
されることになる。
二乗に比例する。この場合、電源装置１における電流値
ＩS は、パワーサーミスタ６が昇圧コンバータ５からヒ
ューズ３までの間のいずれかの箇所に接続されている場
合と比較して、昇圧コンバータ５による昇圧比の逆数分
低減する。数値で表せば、交流電圧ＶACの実効電圧を１
００Ｖとし、負荷への供給電力を１００Ｗで一定値とし
た場合、電流値ＩS は、従来の電源装置４１では、１Ａ
となり、電源装置１では、１／３．８Ａとなる。したが
って、パワーサーミスタ６による電力損失ＰS は、従来
の電源装置４１と比較して、１／（３．８）２ に低減
されることになる。
【００２４】このように、この電源装置１によれば、昇
圧コンバータ５とコンデンサ７との間にパワーサーミス
タ６を接続したことにより、簡易な構成でありながら、
パワーサーミスタ６による電力損失ＰS を十分に低減す
ることができる。この結果、電源装置１のコストを低減
することができると共に、装置の変換効率を向上させる
ことができる。
圧コンバータ５とコンデンサ７との間にパワーサーミス
タ６を接続したことにより、簡易な構成でありながら、
パワーサーミスタ６による電力損失ＰS を十分に低減す
ることができる。この結果、電源装置１のコストを低減
することができると共に、装置の変換効率を向上させる
ことができる。
【００２５】次に、図２を参照して、他の実施の形態に
係る電源装置２１について説明する。
係る電源装置２１について説明する。
【００２６】同図に示すように、電源装置２１は、本発
明におけるスイッチ回路に相当するｐチャネル型のＦＥ
Ｔ２２と、ダイオード２３とがパワーサーミスタ６に並
列接続されている。この場合、ダイオード２３は、ＦＥ
Ｔ２２内のボディダイオード、またはそのボディダイオ
ードとは別個独立したダイオードで構成される。また、
ＦＥＴ２２のゲート−ソース間には、抵抗２５およびツ
ェナーダイオード２４が並列接続され、ＦＥＴ２２のゲ
ート、およびダイオードスタック４の出力端子の間に
は、ＦＥＴ２２のバイアス用の抵抗２６が接続されてい
る。この場合、ＦＥＴ２２は、ダイオードスタック４に
よって生成される脈流電圧Ｖ1 の電圧を値Ｖ1 とし、Ｆ
ＥＴ２２のスレッショルド電圧を値Ｖthとすれば、下記
の式が成立するときに自動的にオン状態となる。 Ｖ1 ＜ＶO −Ｖth・・・・・・式
明におけるスイッチ回路に相当するｐチャネル型のＦＥ
Ｔ２２と、ダイオード２３とがパワーサーミスタ６に並
列接続されている。この場合、ダイオード２３は、ＦＥ
Ｔ２２内のボディダイオード、またはそのボディダイオ
ードとは別個独立したダイオードで構成される。また、
ＦＥＴ２２のゲート−ソース間には、抵抗２５およびツ
ェナーダイオード２４が並列接続され、ＦＥＴ２２のゲ
ート、およびダイオードスタック４の出力端子の間に
は、ＦＥＴ２２のバイアス用の抵抗２６が接続されてい
る。この場合、ＦＥＴ２２は、ダイオードスタック４に
よって生成される脈流電圧Ｖ1 の電圧を値Ｖ1 とし、Ｆ
ＥＴ２２のスレッショルド電圧を値Ｖthとすれば、下記
の式が成立するときに自動的にオン状態となる。 Ｖ1 ＜ＶO −Ｖth・・・・・・式
【００２７】次いで、電源装置２１の動作について、図
４を参照して説明する。電源投入初期時において、交流
電圧ＶACが、同図（ａ）に示すように、ピーク電圧とな
る位相９０゜の状態で入力されたとすると、ダイオード
スタック４が、交流電圧ＶACを全波整流することによ
り、同図（ｂ）に示す脈流電圧Ｖ1 を生成する。電源投
入初期時の時間ｔ１から時間ｔ３までの期間では、同図
（ｄ）に示すように、脈流電圧Ｖ1 が電圧値（ＶO −Ｖ
th）よりも高電圧のため、ＦＥＴ２２はオフ状態に維持
される。したがって、入力電流ＩINが、チョークコイル
１１、ダイオード１３およびパワーサーミスタ６を流れ
てコンデンサ７に流れ込み、これにより、コンデンサ７
が充電される。この際には、入力電流ＩINは、同図
（ｃ）に示すように、パワーサーミスタ６によって所定
電流値に制限される。なお、入力電流ＩINは、脈流電圧
Ｖ1 とコンデンサ７の充電電圧とが等しくなる時間ｔ２
の時に流れなくなる。
４を参照して説明する。電源投入初期時において、交流
電圧ＶACが、同図（ａ）に示すように、ピーク電圧とな
る位相９０゜の状態で入力されたとすると、ダイオード
スタック４が、交流電圧ＶACを全波整流することによ
り、同図（ｂ）に示す脈流電圧Ｖ1 を生成する。電源投
入初期時の時間ｔ１から時間ｔ３までの期間では、同図
（ｄ）に示すように、脈流電圧Ｖ1 が電圧値（ＶO −Ｖ
th）よりも高電圧のため、ＦＥＴ２２はオフ状態に維持
される。したがって、入力電流ＩINが、チョークコイル
１１、ダイオード１３およびパワーサーミスタ６を流れ
てコンデンサ７に流れ込み、これにより、コンデンサ７
が充電される。この際には、入力電流ＩINは、同図
（ｃ）に示すように、パワーサーミスタ６によって所定
電流値に制限される。なお、入力電流ＩINは、脈流電圧
Ｖ1 とコンデンサ７の充電電圧とが等しくなる時間ｔ２
の時に流れなくなる。
【００２８】一方、コンデンサ７がある程度の電圧まで
充電された時間ｔ３から時間ｔ４までの期間では、脈流
電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも低電圧になる。
このため、ＦＥＴ２２がオン状態となるが、この際に
は、脈流電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも低電圧
のため、入力電流ＩINは流れ込まない。次いで、時間ｔ
４から時間ｔ７までの期間では、脈流電圧Ｖ1 が電圧値
（ＶO −Ｖth）よりも高電圧となるため、ＦＥＴ２２は
再度オフ状態に維持される。
充電された時間ｔ３から時間ｔ４までの期間では、脈流
電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも低電圧になる。
このため、ＦＥＴ２２がオン状態となるが、この際に
は、脈流電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも低電圧
のため、入力電流ＩINは流れ込まない。次いで、時間ｔ
４から時間ｔ７までの期間では、脈流電圧Ｖ1 が電圧値
（ＶO −Ｖth）よりも高電圧となるため、ＦＥＴ２２は
再度オフ状態に維持される。
【００２９】時間ｔ５から時間ｔ６の期間では、脈流電
圧Ｖ1 がコンデンサ７の充電電圧よりも高い電圧になる
ため、同図（ｃ）に示すように、入力電流ＩINが、パワ
ーサーミスタ６を介して僅かな時間だけコンデンサ７に
流れ込み、これにより、コンデンサ７の充電電圧と脈流
電圧Ｖ1 とがほぼ等しい電圧となる。なお、入力電流Ｉ
INは、時間ｔ６を経過したときには、脈流電圧Ｖ1 がコ
ンデンサ７の充電電圧よりも低い電圧になるため流れな
くなる。
圧Ｖ1 がコンデンサ７の充電電圧よりも高い電圧になる
ため、同図（ｃ）に示すように、入力電流ＩINが、パワ
ーサーミスタ６を介して僅かな時間だけコンデンサ７に
流れ込み、これにより、コンデンサ７の充電電圧と脈流
電圧Ｖ1 とがほぼ等しい電圧となる。なお、入力電流Ｉ
INは、時間ｔ６を経過したときには、脈流電圧Ｖ1 がコ
ンデンサ７の充電電圧よりも低い電圧になるため流れな
くなる。
【００３０】次いで、時間ｔ７の時点では、脈流電圧Ｖ
1 が電圧値（ＶO −Ｖth）よりも低電圧となるため、Ｆ
ＥＴ２２がオン状態となる。この際には、脈流電圧Ｖ1
が電圧値（ＶO −Ｖth）よりも低電圧のため、入力電流
ＩINは流れ込まない。この後、時間ｔ８の時に、昇圧コ
ンバータ５が作動する。この際には、入力電流ＩINは、
パワーサーミスタ６に代えて、ＦＥＴ２２を介してコン
デンサ７に流れ込む。この場合、ＦＥＴ２２を入力電流
ＩINが流れることに起因する電力損失が、パワーサーミ
スタ６に入力電流ＩINが流れることに起因する電力損失
よりも少ないため、電源装置１と比較しても、装置の変
換効率を向上させることができる。これ以降、脈流電圧
Ｖ1 が電圧値（ＶO −Ｖth）よりも低電圧になるため、
ＦＥＴ２２が継続してオン状態となり、入力電流ＩIN
は、ＦＥＴ２２を介してコンデンサ７に流れ込む。この
場合、脈流電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも低電
圧であっても昇圧コンバータ５が作動する結果、入力電
流ＩINは、同図（ｃ）に示すように、ＦＥＴ２２を介し
て継続して流れてコンデンサ７を充電する。
1 が電圧値（ＶO −Ｖth）よりも低電圧となるため、Ｆ
ＥＴ２２がオン状態となる。この際には、脈流電圧Ｖ1
が電圧値（ＶO −Ｖth）よりも低電圧のため、入力電流
ＩINは流れ込まない。この後、時間ｔ８の時に、昇圧コ
ンバータ５が作動する。この際には、入力電流ＩINは、
パワーサーミスタ６に代えて、ＦＥＴ２２を介してコン
デンサ７に流れ込む。この場合、ＦＥＴ２２を入力電流
ＩINが流れることに起因する電力損失が、パワーサーミ
スタ６に入力電流ＩINが流れることに起因する電力損失
よりも少ないため、電源装置１と比較しても、装置の変
換効率を向上させることができる。これ以降、脈流電圧
Ｖ1 が電圧値（ＶO −Ｖth）よりも低電圧になるため、
ＦＥＴ２２が継続してオン状態となり、入力電流ＩIN
は、ＦＥＴ２２を介してコンデンサ７に流れ込む。この
場合、脈流電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも低電
圧であっても昇圧コンバータ５が作動する結果、入力電
流ＩINは、同図（ｃ）に示すように、ＦＥＴ２２を介し
て継続して流れてコンデンサ７を充電する。
【００３１】一方、図５（ａ）に示すように、時間ｔ１
１の時に入力瞬停が生じたときには、コンデンサ７の充
電電圧は、同図（ｂ）に示すように、徐々に低下する。
次いで、時間ｔ１１の時から僅かな時間を経過した時間
ｔ１２の時に電源復帰したときには、同図（ｂ）に示す
ように、脈流電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも高
電圧の時間ｔ１４までの期間では、同図（ｃ）に示すよ
うに、入力電流ＩINがパワーサーミスタ６を介してコン
デンサ７に流れ込む。この際には、これ以前に入力電流
ＩINがＦＥＴ２２を流れており、パワーサーミスタ６が
周囲温度まで温度低下して抵抗値が大きい状態のため、
入力電流ＩINは十分に小さい所定電流値に制限される。
次いで、時間ｔ１４の時以降では、脈流電圧Ｖ1 が電圧
値（ＶO−Ｖth）よりも低電圧となるため、ＦＥＴ２２
が継続して作動し、これにより、入力電流ＩINは、ＦＥ
Ｔ２２を介してコンデンサ７に流れ込む。
１の時に入力瞬停が生じたときには、コンデンサ７の充
電電圧は、同図（ｂ）に示すように、徐々に低下する。
次いで、時間ｔ１１の時から僅かな時間を経過した時間
ｔ１２の時に電源復帰したときには、同図（ｂ）に示す
ように、脈流電圧Ｖ1 が電圧値（ＶO −Ｖth）よりも高
電圧の時間ｔ１４までの期間では、同図（ｃ）に示すよ
うに、入力電流ＩINがパワーサーミスタ６を介してコン
デンサ７に流れ込む。この際には、これ以前に入力電流
ＩINがＦＥＴ２２を流れており、パワーサーミスタ６が
周囲温度まで温度低下して抵抗値が大きい状態のため、
入力電流ＩINは十分に小さい所定電流値に制限される。
次いで、時間ｔ１４の時以降では、脈流電圧Ｖ1 が電圧
値（ＶO−Ｖth）よりも低電圧となるため、ＦＥＴ２２
が継続して作動し、これにより、入力電流ＩINは、ＦＥ
Ｔ２２を介してコンデンサ７に流れ込む。
【００３２】なお、従来の電源装置７１では、パワーサ
ーミスタ６によって突入電流が制限されずに、サイリス
タ５２，７２を介してコンデンサ７に流れ込むため、同
図（ｄ）に示すように、時間ｔ１２から、脈流電圧Ｖ1
とコンデンサ７の充電電圧とが等しくなる時間ｔ１３ま
での期間において、極めて大電流の入力電流ＩINが流れ
ているが、電源装置１では、所定電流値に制限されてい
る。したがって、サージ電流耐量は小さいがオン電圧が
十分に小さくかつ安価なＦＥＴ２２（またはトランジス
タなど）を用いることができるため、電源装置４１と比
較して、装置のコストを低減することができる共に変換
効率を向上させることができる。
ーミスタ６によって突入電流が制限されずに、サイリス
タ５２，７２を介してコンデンサ７に流れ込むため、同
図（ｄ）に示すように、時間ｔ１２から、脈流電圧Ｖ1
とコンデンサ７の充電電圧とが等しくなる時間ｔ１３ま
での期間において、極めて大電流の入力電流ＩINが流れ
ているが、電源装置１では、所定電流値に制限されてい
る。したがって、サージ電流耐量は小さいがオン電圧が
十分に小さくかつ安価なＦＥＴ２２（またはトランジス
タなど）を用いることができるため、電源装置４１と比
較して、装置のコストを低減することができる共に変換
効率を向上させることができる。
【００３３】このように、この電源装置２１によれば、
脈流電圧Ｖ1 がコンデンサ７の充電電圧よりも低電圧の
ときに作動して昇圧コンバータ５の出力電圧をコンデン
サ７に出力するＦＥＴ２２をパワーサーミスタ６に並列
接続したことにより、入力瞬停復帰後の突入電流を十分
に制限でき、しかも変換効率の向上を図ることができ
る。
脈流電圧Ｖ1 がコンデンサ７の充電電圧よりも低電圧の
ときに作動して昇圧コンバータ５の出力電圧をコンデン
サ７に出力するＦＥＴ２２をパワーサーミスタ６に並列
接続したことにより、入力瞬停復帰後の突入電流を十分
に制限でき、しかも変換効率の向上を図ることができ
る。
【００３４】次に、さらに他の実施の形態に係る電源装
置３１について、図３を参照して説明する。なお、基本
的な動作は電源装置１とほぼ同一のため、主として、相
違する構成および動作について説明する。
置３１について、図３を参照して説明する。なお、基本
的な動作は電源装置１とほぼ同一のため、主として、相
違する構成および動作について説明する。
【００３５】電源装置３１は、フォワード型ＤＣ／ＤＣ
コンバータであって、電源装置２１とは異なり、本発明
におけるスイッチ回路がｎチャネル型のＦＥＴ３２で構
成され、かつＦＥＴ３２のゲート−ソース間には、トラ
ンス８の補助巻線８ｃおよび抵抗３６の直列回路が接続
されると共にトランジスタ３４のコレクタが接続されて
いる。また、トランジスタ３４のベースは、抵抗３５を
介してダイオードスタック４の出力端子に接続され、ト
ランジスタ３４のエミッタは、コンデンサ７のプラス端
子に接続されている。この場合、ＦＥＴ３２は、トラン
ス８の補助巻線８ｃが所定電圧を超えているとき（等価
的にはトランス８の二次巻線８ｂの誘起電圧が所定電圧
を超えているとき）に作動し、かつ、脈流電圧Ｖ1 がコ
ンデンサ７の充電電圧よりもトランジスタ３４のオン状
態時のベース−エミッタ間の順方向電圧分だけ高電圧の
ときに作動を停止する。なお、昇圧コンバータ５内のス
イッチ１２、およびスイッチ９は、それぞれ、図７に示
すスイッチング制御回路６２およびスイッチング制御回
路６３によって制御される。
コンバータであって、電源装置２１とは異なり、本発明
におけるスイッチ回路がｎチャネル型のＦＥＴ３２で構
成され、かつＦＥＴ３２のゲート−ソース間には、トラ
ンス８の補助巻線８ｃおよび抵抗３６の直列回路が接続
されると共にトランジスタ３４のコレクタが接続されて
いる。また、トランジスタ３４のベースは、抵抗３５を
介してダイオードスタック４の出力端子に接続され、ト
ランジスタ３４のエミッタは、コンデンサ７のプラス端
子に接続されている。この場合、ＦＥＴ３２は、トラン
ス８の補助巻線８ｃが所定電圧を超えているとき（等価
的にはトランス８の二次巻線８ｂの誘起電圧が所定電圧
を超えているとき）に作動し、かつ、脈流電圧Ｖ1 がコ
ンデンサ７の充電電圧よりもトランジスタ３４のオン状
態時のベース−エミッタ間の順方向電圧分だけ高電圧の
ときに作動を停止する。なお、昇圧コンバータ５内のス
イッチ１２、およびスイッチ９は、それぞれ、図７に示
すスイッチング制御回路６２およびスイッチング制御回
路６３によって制御される。
【００３６】この電源装置３１では、電源投入初期時に
は、昇圧コンバータ５およびスイッチ９の両者が駆動し
ていないため、ＦＥＴ３２は、そのゲート電圧が０Ｖに
維持されていることによって作動停止状態を維持する。
したがって、入力電流ＩINは、パワーサーミスタ６を介
してコンデンサ７に流れる。コンデンサ７の充電電圧が
所定電圧を超えたときには、スイッチング制御回路６２
が作動してスイッチ１２のスイッチングを制御する。こ
れにより、脈流電圧Ｖ1 が昇圧されることにより、コン
デンサ７の充電電圧は脈流電圧Ｖ1 のピーク電圧よりも
上昇する。同時に、スイッチング制御回路６３も作動し
てスイッチ９のスイッチングを制御する。この際には、
コンデンサ７の充電電圧に基づく電流がトランス８の一
次巻線８ａを流れることにより、二次巻線８ｂに電圧が
誘起し、この誘起電圧が図外の整流平滑回路によって整
流平滑されることにより出力電圧が生成される。
は、昇圧コンバータ５およびスイッチ９の両者が駆動し
ていないため、ＦＥＴ３２は、そのゲート電圧が０Ｖに
維持されていることによって作動停止状態を維持する。
したがって、入力電流ＩINは、パワーサーミスタ６を介
してコンデンサ７に流れる。コンデンサ７の充電電圧が
所定電圧を超えたときには、スイッチング制御回路６２
が作動してスイッチ１２のスイッチングを制御する。こ
れにより、脈流電圧Ｖ1 が昇圧されることにより、コン
デンサ７の充電電圧は脈流電圧Ｖ1 のピーク電圧よりも
上昇する。同時に、スイッチング制御回路６３も作動し
てスイッチ９のスイッチングを制御する。この際には、
コンデンサ７の充電電圧に基づく電流がトランス８の一
次巻線８ａを流れることにより、二次巻線８ｂに電圧が
誘起し、この誘起電圧が図外の整流平滑回路によって整
流平滑されることにより出力電圧が生成される。
【００３７】同時に、補助巻線８ｃにも電圧が誘起し、
この誘起電圧が駆動電圧ＶG として抵抗３６を介してＦ
ＥＴ３２のゲートに供給される。この場合、コンデンサ
７の充電電圧が脈流電圧Ｖ1 よりも高電圧のため、トラ
ンジスタ３４は、そのベース−エミッタ間が逆バイアス
されて作動停止状態を維持する。したがって、ＦＥＴ３
２は、そのゲートに駆動電圧ＶG が印加されてオン状態
に制御される。この結果、入力電流ＩINがパワーサーミ
スタ６に代えてＦＥＴ３２のドレイン−ソース間を導通
してコンデンサ７を充電する。この場合、ＦＥＴ３２が
ｎチャネル型のＦＥＴのため、ドレイン−ソース間のオ
ン電圧がｐチャネル型ＦＥＴよりも小さくなる結果、入
力電流ＩINが流れる際の電力損失を低減することがで
き、これにより、装置の変換効率をさらに向上すること
ができる。
この誘起電圧が駆動電圧ＶG として抵抗３６を介してＦ
ＥＴ３２のゲートに供給される。この場合、コンデンサ
７の充電電圧が脈流電圧Ｖ1 よりも高電圧のため、トラ
ンジスタ３４は、そのベース−エミッタ間が逆バイアス
されて作動停止状態を維持する。したがって、ＦＥＴ３
２は、そのゲートに駆動電圧ＶG が印加されてオン状態
に制御される。この結果、入力電流ＩINがパワーサーミ
スタ６に代えてＦＥＴ３２のドレイン−ソース間を導通
してコンデンサ７を充電する。この場合、ＦＥＴ３２が
ｎチャネル型のＦＥＴのため、ドレイン−ソース間のオ
ン電圧がｐチャネル型ＦＥＴよりも小さくなる結果、入
力電流ＩINが流れる際の電力損失を低減することがで
き、これにより、装置の変換効率をさらに向上すること
ができる。
【００３８】一方、入力瞬停復帰後においては、脈流電
圧Ｖ1 がコンデンサ７の充電電圧よりも高電圧となるた
め、トランジスタ３４が作動する。この際には、トラン
ジスタ３４が、抵抗３６、およびそのコレクタ−エミッ
タを介して、駆動電圧ＶG をコンデンサ７に供給する。
したがって、ＦＥＴ３２のゲート電圧がスレッショルド
電圧よりも低下することにより、ＦＥＴ３２がオフ状態
に制御される。この結果、入力電流ＩINは、ＦＥＴ３２
を導通せずに、パワーサーミスタ６を導通してコンデン
サ７を充電する。この際には、パワーサーミスタ６は、
その自己温度が周囲温度まで低下しているため、突入電
流を所定電流値に制限する。
圧Ｖ1 がコンデンサ７の充電電圧よりも高電圧となるた
め、トランジスタ３４が作動する。この際には、トラン
ジスタ３４が、抵抗３６、およびそのコレクタ−エミッ
タを介して、駆動電圧ＶG をコンデンサ７に供給する。
したがって、ＦＥＴ３２のゲート電圧がスレッショルド
電圧よりも低下することにより、ＦＥＴ３２がオフ状態
に制御される。この結果、入力電流ＩINは、ＦＥＴ３２
を導通せずに、パワーサーミスタ６を導通してコンデン
サ７を充電する。この際には、パワーサーミスタ６は、
その自己温度が周囲温度まで低下しているため、突入電
流を所定電流値に制限する。
【００３９】このように、この電源装置３１によれば、
コンデンサ７の充電電圧をスイッチングすることにより
トランス８の二次巻線８ｂに電圧を誘起させるスイッチ
９を備え、ＦＥＴ３２をｎチャネル型のＦＥＴで構成し
たことにより、入力電流ＩINが流れる際の電力損失を低
減することができる結果、装置の変換効率をさらに向上
することができる。
コンデンサ７の充電電圧をスイッチングすることにより
トランス８の二次巻線８ｂに電圧を誘起させるスイッチ
９を備え、ＦＥＴ３２をｎチャネル型のＦＥＴで構成し
たことにより、入力電流ＩINが流れる際の電力損失を低
減することができる結果、装置の変換効率をさらに向上
することができる。
【００４０】なお、本発明は、上記した発明の実施の形
態に示した構成に限定されることなく、適宜変更が可能
である。例えば、本発明の実施の形態では、スイッチ回
路としてＦＥＴ２２，３２を使用した例について説明し
たが、これに限らず、トランジスタ、サイリスタ、トラ
イアックおよびリレーなどのスイッチを用いることもで
きるし、これらを組み合わせて構成することもできる。
さらに、突入電流制限手段は、パワーサーミスタ６に限
らず、抵抗を用いてもよいし、パワーサーミスタ６およ
び抵抗を組み合わせて用いてもよい。また、電源装置３
１では、補助巻線８ｃの誘起電圧によってＦＥＴ３２を
駆動しているが、これに限らず、等価的にトランス８の
二次巻線８ｂ（出力巻線）の誘起電圧が所定電圧を超え
ているときに作動させることができる。
態に示した構成に限定されることなく、適宜変更が可能
である。例えば、本発明の実施の形態では、スイッチ回
路としてＦＥＴ２２，３２を使用した例について説明し
たが、これに限らず、トランジスタ、サイリスタ、トラ
イアックおよびリレーなどのスイッチを用いることもで
きるし、これらを組み合わせて構成することもできる。
さらに、突入電流制限手段は、パワーサーミスタ６に限
らず、抵抗を用いてもよいし、パワーサーミスタ６およ
び抵抗を組み合わせて用いてもよい。また、電源装置３
１では、補助巻線８ｃの誘起電圧によってＦＥＴ３２を
駆動しているが、これに限らず、等価的にトランス８の
二次巻線８ｂ（出力巻線）の誘起電圧が所定電圧を超え
ているときに作動させることができる。
【００４１】また、昇圧コンバータ５やスイッチング制
御回路６２，６３などの各回路は、当業者が通常設計し
得る各種の回路構成を採用することができるのは勿論で
ある。さらに、電源装置３１ではフォワード型で構成し
たが、フライバック形で構成することもできるし、スイ
ッチ９，１２のスイッチング素子としてＦＥＴやトラン
ジスタなどの各種スイッチング素子を採用することもで
きる。
御回路６２，６３などの各回路は、当業者が通常設計し
得る各種の回路構成を採用することができるのは勿論で
ある。さらに、電源装置３１ではフォワード型で構成し
たが、フライバック形で構成することもできるし、スイ
ッチ９，１２のスイッチング素子としてＦＥＴやトラン
ジスタなどの各種スイッチング素子を採用することもで
きる。
【００４２】
【発明の効果】以上のように、請求項１記載のスイッチ
ング電源装置によれば、突入電流制限手段を昇圧コンバ
ータと平滑用コンデンサとの間に接続したことにより、
簡易な構成でありながら、突入電流制限手段による電力
損失を十分に低減することができ、これにより、スイッ
チング電源装置のコストを低減することができると共
に、その変換効率を向上させることができる。また、こ
のスイッチング電源装置によれば、スイッチ回路を突入
電流制限手段に並列接続し、かつ抵抗によって検出され
た昇圧コンバータの入力電圧が平滑用コンデンサの充電
電圧よりも低い電圧のときに、スイッチ回路が、その低
い電圧の期間の全域に亘って継続して作動して昇圧コン
バータの出力電圧を平滑用コンデンサに出力することに
より、入力瞬停復帰後の突入電流を十分に制限できると
共に変換効率の向上を図ることができる。
ング電源装置によれば、突入電流制限手段を昇圧コンバ
ータと平滑用コンデンサとの間に接続したことにより、
簡易な構成でありながら、突入電流制限手段による電力
損失を十分に低減することができ、これにより、スイッ
チング電源装置のコストを低減することができると共
に、その変換効率を向上させることができる。また、こ
のスイッチング電源装置によれば、スイッチ回路を突入
電流制限手段に並列接続し、かつ抵抗によって検出され
た昇圧コンバータの入力電圧が平滑用コンデンサの充電
電圧よりも低い電圧のときに、スイッチ回路が、その低
い電圧の期間の全域に亘って継続して作動して昇圧コン
バータの出力電圧を平滑用コンデンサに出力することに
より、入力瞬停復帰後の突入電流を十分に制限できると
共に変換効率の向上を図ることができる。
【００４３】さらに、請求項２記載のスイッチング電源
装置によれば、突入電流制限手段をサーミスタおよび抵
抗のいずれか少なくとも一方で構成したことにより、簡
易かつ安価に突入電流制限手段を構成することができ
る。
装置によれば、突入電流制限手段をサーミスタおよび抵
抗のいずれか少なくとも一方で構成したことにより、簡
易かつ安価に突入電流制限手段を構成することができ
る。
【００４４】また、請求項３記載のスイッチング電源装
置によれば、等価的に二次巻線の誘起電圧が所定電圧を
超えているときに作動可能に制御されると共に作動時に
昇圧コンバータの出力電圧を平滑用コンデンサに出力す
るｎチャネル型のＦＥＴと、低い電圧の期間の全域に亘
って作動停止してｎチャネル型のＦＥＴを継続して作動
状態に制御し、かつ昇圧コンバータの入力電圧が平滑用
コンデンサの充電電圧よりも高い電圧の期間の全域に亘
って作動してｎチャネル型のＦＥＴを継続して作動停止
状態に制御するするトランジスタとを備えてスイッチ回
路を構成したことにより、入力電流がスイッチ回路を流
れる際の電力損失を低減することができ、これにより、
装置の変換効率をさらに向上することができる。
置によれば、等価的に二次巻線の誘起電圧が所定電圧を
超えているときに作動可能に制御されると共に作動時に
昇圧コンバータの出力電圧を平滑用コンデンサに出力す
るｎチャネル型のＦＥＴと、低い電圧の期間の全域に亘
って作動停止してｎチャネル型のＦＥＴを継続して作動
状態に制御し、かつ昇圧コンバータの入力電圧が平滑用
コンデンサの充電電圧よりも高い電圧の期間の全域に亘
って作動してｎチャネル型のＦＥＴを継続して作動停止
状態に制御するするトランジスタとを備えてスイッチ回
路を構成したことにより、入力電流がスイッチ回路を流
れる際の電力損失を低減することができ、これにより、
装置の変換効率をさらに向上することができる。
【図１】本発明の実施の形態に係る電源装置１の回路図
である。
である。
【図２】本発明の他の実施の形態に係る電源装置２１の
回路図である。
回路図である。
【図３】本発明のさらに他の実施の形態に係る電源装置
３１の回路図である。
３１の回路図である。
【図４】電源装置２１における電源投入初期時の動作を
説明するための信号波形図であって、（ａ）は交流電圧
ＶACの電圧波形図、（ｂ）は脈流電圧Ｖ1 の電圧波形
図、（ｃ）は入力電流ＩINの電流波形図、（ｄ）は出力
電圧ＶO および脈流電圧Ｖ1 の電圧波形図である。
説明するための信号波形図であって、（ａ）は交流電圧
ＶACの電圧波形図、（ｂ）は脈流電圧Ｖ1 の電圧波形
図、（ｃ）は入力電流ＩINの電流波形図、（ｄ）は出力
電圧ＶO および脈流電圧Ｖ1 の電圧波形図である。
【図５】電源装置２１における入力瞬停復帰後の動作を
説明するための信号波形図であって、（ａ）は交流電圧
ＶACの電圧波形図、（ｂ）は出力電圧ＶO および脈流電
圧Ｖ1 の電圧波形図、（ｃ）は入力電流ＩINの電流波形
図、（ｄ）は従来の電源装置７１における入力電流ＩIN
の電流波形図である。
説明するための信号波形図であって、（ａ）は交流電圧
ＶACの電圧波形図、（ｂ）は出力電圧ＶO および脈流電
圧Ｖ1 の電圧波形図、（ｃ）は入力電流ＩINの電流波形
図、（ｄ）は従来の電源装置７１における入力電流ＩIN
の電流波形図である。
【図６】従来の電源装置４１の回路図である。
【図７】従来の電源装置５１の回路図である。
【図８】従来の電源装置７１の回路図である。
１ スイッチング電源装置 ５ 昇圧コンバータ ６ パワーサーミスタ ７ コンデンサ ８ トランス ８ｂ 二次巻線 ８ｃ 補助巻線 ２１ 電源装置 ２２ ＦＥＴ ３１ 電源装置 ３２ ＦＥＴ ３４ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−32567（ＪＰ，Ａ) 特開 平４−101666（ＪＰ，Ａ) 特開 平11−191954（ＪＰ，Ａ) 特開 平３−285565（ＪＰ，Ａ) 実開 平５−70192（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155
Claims (3)
- 【請求項１】 昇圧コンバータと、当該昇圧コンバータ
の出力電圧を平滑するための平滑用コンデンサと、前記
昇圧コンバータと前記平滑用コンデンサとの間に接続さ
れ当該平滑用コンデンサへの突入電流を制限する突入電
流制限手段とを備えているスイッチング電源装置であっ
て、前記突入電流制限手段に並列接続されたスイッチ回路
と、前記昇圧コンバータの入力電圧を検出する抵抗とを
備え、前記スイッチ回路は、前記抵抗によって検出され
た前記入力電圧が前記平滑用コンデンサの充電電圧より
も低い電圧のときに、その低い電圧の期間の全域に亘っ
て継続して作動して前記昇圧コンバータの出力電圧を前
記平滑用コンデンサに出力す ることを特徴とするスイッ
チング電源装置。 - 【請求項２】 前記突入電流制限手段は、サーミスタお
よび抵抗のいずれか少なくとも一方であることを特徴と
する請求項１記載のスイッチング電源装置。 - 【請求項３】 前記平滑用コンデンサに接続された一次
巻線、および二次巻線を有するトランスと、前記一次巻
線を介して前記平滑用コンデンサの充電電圧をスイッチ
ングすることにより前記二次巻線に電圧を誘起させるス
イッチング回路とを備え、前記スイッチ回路は、等価的
に前記二次巻線の誘起電圧が所定電圧を超えているとき
に作動可能に制御されると共に作動時に前記昇圧コンバ
ータの出力電圧を前記平滑用コンデンサに出力するｎチ
ャネル型のＦＥＴと、前記低い電圧の期間の全域に亘っ
て作動停止して前記ｎチャネル型のＦＥＴを継続して作
動状態に制御し、かつ前記昇圧コンバータの入力電圧が
前記平滑用コンデンサの充電電圧よりも高い電圧の期間
の全域に亘って作動して前記ｎチャネル型のＦＥＴを継
続して作動停止状態に制御するするトランジスタとを備
えて構成されていることを特徴とする請求項１または２
記載のスイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04744699A JP3236573B2 (ja) | 1999-02-25 | 1999-02-25 | スイッチング電源装置 |
| US09/511,487 US6285170B1 (en) | 1999-02-25 | 2000-02-23 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04744699A JP3236573B2 (ja) | 1999-02-25 | 1999-02-25 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000253650A JP2000253650A (ja) | 2000-09-14 |
| JP3236573B2 true JP3236573B2 (ja) | 2001-12-10 |
Family
ID=12775384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04744699A Expired - Fee Related JP3236573B2 (ja) | 1999-02-25 | 1999-02-25 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6285170B1 (ja) |
| JP (1) | JP3236573B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468878B2 (en) * | 2001-12-21 | 2008-12-23 | Koninklijke Philips Electronics N.V. | Low voltage output for an electronic ballast |
| DE60329261D1 (de) * | 2002-10-15 | 2009-10-29 | Vincotech Holdings S A R L | Steuerung für Eingangs-Einschaltsstrom und/oder Ausgangs-Kurzschlussstrom in dem Aufwärtswandler einer Stromversorgung |
| EP1411623B1 (en) * | 2002-10-15 | 2009-09-16 | Vincotech Holdings S.a.r.l. | Input inrush current control and/or output short-circuit control to a boost converter in a power supply |
| US7105954B2 (en) * | 2003-07-08 | 2006-09-12 | Hyde Park Electronics Llc | Sensor interface cable |
| JP4052998B2 (ja) * | 2003-11-25 | 2008-02-27 | シャープ株式会社 | 電源回路及びそれを用いた電子機器 |
| JP4543718B2 (ja) * | 2003-11-27 | 2010-09-15 | ダイキン工業株式会社 | 電力変換装置 |
| JP4491833B2 (ja) * | 2004-03-18 | 2010-06-30 | Ｔｄｋラムダ株式会社 | 電圧低下保護装置 |
| US7355368B2 (en) * | 2004-08-12 | 2008-04-08 | International Rectifier Corporation | Efficient in-rush current limiting circuit with dual gated bidirectional hemts |
| DE102004059455A1 (de) * | 2004-12-09 | 2006-06-22 | Puls Gmbh | Schaltungsanordnung zur Überspannungserkennung und Verfahren zum Betrieb der Schaltungsanordnung |
| US7852051B2 (en) * | 2005-01-18 | 2010-12-14 | Puls Gmbh | Current-limiting circuit and method for operating the circuit |
| DE102005002359C5 (de) * | 2005-01-18 | 2015-10-29 | Puls Gmbh | Schaltung zur Strombegrenzung und Verfahren zum Betrieb der Schaltung |
| FR2907983B1 (fr) * | 2006-10-31 | 2009-01-23 | Airbus France Sas | Dispositif de commande de precharge d'un convertisseur a decoupage, ensemble et aeronef le comportant |
| CN201345613Y (zh) * | 2008-12-18 | 2009-11-11 | 比亚迪股份有限公司 | 一种用于带载启动的电压调整装置 |
| US8213134B2 (en) * | 2008-12-30 | 2012-07-03 | International Business Machines Corporation | Apparatus, system, and method to prevent smoke in a power supply powered by a current limited source |
| JP2011109788A (ja) * | 2009-11-17 | 2011-06-02 | Cosel Co Ltd | 突入電流制限回路 |
| EP2461342B1 (de) * | 2010-12-06 | 2015-01-28 | Siemens Aktiengesellschaft | Fehlersicheres Schaltmodul |
| US10411694B2 (en) | 2016-07-22 | 2019-09-10 | Abb Schweiz Ag | Solid state switch system |
| US11011975B2 (en) | 2018-02-20 | 2021-05-18 | Texas Instruments Incorporated | Boost power factor correction conversion |
| EP3618250B1 (en) * | 2018-08-29 | 2021-02-17 | FRIWO Gerätebau GmbH | Inrush current limiting device and power factor correction circuit |
| JP7315605B2 (ja) | 2021-03-15 | 2023-07-26 | コーセル株式会社 | スイッチング電源装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245286A (en) * | 1979-05-21 | 1981-01-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Buck/boost regulator |
| JPS6032567A (ja) | 1983-08-02 | 1985-02-19 | Toshiba Electric Equip Corp | 電源装置 |
| JPH04101666A (ja) | 1990-08-14 | 1992-04-03 | Yokogawa Electric Corp | スイッチング電源の突入電流制限回路 |
| KR930001548A (ko) * | 1991-06-13 | 1993-01-16 | 강진구 | 돌입 전류방지 장치를 갖춘 커패시터 입력형 정류 평활기 |
| WO1997012308A1 (en) * | 1995-09-29 | 1997-04-03 | Motorola Inc. | In-rush current reduction circuit for boost converters and electronic ballasts |
| US5920186A (en) * | 1997-05-14 | 1999-07-06 | Sony Corporation | In-rush current control circuitry |
-
1999
- 1999-02-25 JP JP04744699A patent/JP3236573B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-23 US US09/511,487 patent/US6285170B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000253650A (ja) | 2000-09-14 |
| US6285170B1 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3236573B2 (ja) | スイッチング電源装置 | |
| KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
| US6185082B1 (en) | Protection circuit for a boost power converter | |
| US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
| US7835163B2 (en) | Switching power converter with a secondary-side control | |
| US20040032754A1 (en) | Multiple output power supply having soft start protection for load over-current or short circuit conditions | |
| JP2008022698A (ja) | 高電圧電源回路の方法および装置 | |
| US10075063B2 (en) | Dual stage Vcc charging for switched mode power supply | |
| EP3595154B1 (en) | Power conversion circuit having inrush current limiting resistor bypass | |
| US7420827B2 (en) | Self oscillating inrush current limiting converter | |
| JP4853182B2 (ja) | 非安定絶縁型ｄｃ−ｄｃコンバータおよび電源装置 | |
| US6583997B1 (en) | Ultra-wide input range switching power supply for circuit protection devices | |
| JP2002153054A (ja) | スイッチング電源回路 | |
| JP3401238B2 (ja) | ワールドワイド電源装置 | |
| JPH11149320A (ja) | 電源回路の保護手段 | |
| US5675481A (en) | Drive signal controlled under-voltage lockout circuit | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| CN214101190U (zh) | 电子电路装置 | |
| JP3141675B2 (ja) | スイッチング電源装置 | |
| JP2003333841A (ja) | スイッチング電源装置 | |
| JP3188258B2 (ja) | スイッチング電源装置 | |
| JP6537356B2 (ja) | 電力変換回路およびそれを用いたスイッチング電源装置 | |
| JP6525732B2 (ja) | 電力変換回路およびそれを用いたスイッチング電源装置 | |
| JP3436463B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |