JP6537356B2 - 電力変換回路およびそれを用いたスイッチング電源装置 - Google Patents

Description

この発明は電力変換回路およびそれを用いたスイッチング電源装置に関し、特に、絶縁トランスとスイッチング素子を備えた電力変換回路と、それを用いたスイッチング電源装置に関する。

特許文献１には、１次巻線、２次巻線、および補助巻線を含むトランスと、１次巻線に直列接続されたスイッチング素子と、２次巻線の端子間電圧を整流および平滑化して出力電圧を生成する出力電圧生成回路と、補助巻線の端子間電圧を整流および平滑化して補助電源電圧を生成する補助電源回路と、補助電源電圧によって駆動され、スイッチング素子をオン／オフさせる電源制御ＩＣ(Integrated Circuit)とを備えたスイッチング電源装置が開示されている。過負荷時には、出力電圧および補助電源電圧が低下する。補助電源電圧が設定値よりも低下すると、その低下分に応じて電源制御ＩＣ内で過電流保護基準電圧が低下される。これにより、出力電圧が低下するほど出力電流が小さく抑えられ、安全性の高い出力特性が実現される。このような出力特性は、グラフ化すると「フ」の字の形になるので、フの字特性と呼ばれる（図３（ａ）（ｂ）参照）。

特開２００６−１４５７３号公報

しかし、特許文献１では、補助電源電圧の低下分に応じて過電流保護基準電圧を低下させる機能を有する専用の電源制御ＩＣが必要となり、汎用の電源制御ＩＣを使用する場合に比べてコスト高になるという問題があった。

それゆえに、この発明の主たる目的は、安全性が高く低コストの電力変換回路と、それを用いたスイッチング電源装置を提供することである。

この発明に係る電力変換回路は、第１の直流電圧を受ける第１および第２の入力端子と、１次巻線および２次巻線を含む絶縁トランスと、ＰＷＭ信号に応答してオン／オフするスイッチング素子と、２次巻線の端子間電圧を整流および平滑化し、第２の直流電圧を生成して負荷に与える出力電圧生成回路と、第１および第２の入力端子間に１次巻線およびスイッチング素子と直列接続された第１の抵抗素子と、第１の抵抗素子の端子間電圧が参照電圧よりも低い場合は過電流検出信号を非活性化レベルにし、第１の抵抗素子の端子間電圧が参照電圧よりも高い場合は過電流検出信号を活性化レベルにする過電流検出回路と、過電流検出信号が活性化レベルである場合は出力制御信号を第１の論理レベルにし、過電流検出信号が活性化レベルから非活性化レベルに変化してから第１の時間が経過した後に出力制御信号を第２の論理レベルにするタイマー回路と、出力制御信号が第２の論理レベルである場合はＰＷＭ信号の周波数を第１の値に設定し、出力制御信号が第１の論理レベルである場合はＰＷＭ信号の周波数を第１の値よりも低い第２の値に設定する周波数設定回路と、周波数設定回路によって設定された周波数のＰＷＭ信号を生成し、出力制御信号が第２の論理レベルである場合は、第２の直流電圧が目標電圧になるようにＰＷＭ信号のパルス幅を制御し、出力制御信号が第１の論理レベルにされたことに応じてＰＷＭ信号のパルス幅を狭める制御回路とを備えたものである。

この発明に係る電力変換回路では、１次巻線と直列接続された第１の抵抗素子の端子間電圧が参照電圧を超えたことに応じて、ＰＷＭ信号の周波数を低下させるとともにＰＷＭ信号のパルス幅を狭める。したがって、フの字特性を簡単な構成で実現することができ、安全性が高く低コストの電力変換回路を実現することができる。

本願発明の基礎となるスイッチング電源装置の構成を示す回路ブロック図である。 スイッチング電源装置のへの字特性を示す図である。 スイッチング電源装置のフの字特性を示す図である。 この発明の実施の形態１によるスイッチング電源装置の構成を示す回路ブロック図である。 図４に示した過電流検出回路および電圧保持回路の構成を示す回路ブロック図である。 図４に示した周波数設定回路の構成を示す回路ブロック図である。 図４に示した周波数設定回路および電源制御ＩＣの動作を示すタイムチャートである。 この発明の実施の形態２によるスイッチング電源装置の要部を示す回路ブロック図である。 図８に示したブランキング回路の動作を示すタイムチャートである。 この発明の実施の形態３によるスイッチング電源装置の要部を示す回路ブロック図である。

本願発明の理解を容易にするために、実施の形態について説明する前にまず本願発明の基礎となるスイッチング電源装置について説明する。図１は、本願発明の基礎となるスイッチング電源装置１の構成を示す回路ブロック図である。図１において、このスイッチング電源装置１は、整流回路２、コンデンサ３、および電力変換回路４を備える。

整流回路２は、商用交流電源５から供給される商用周波数の交流電圧を整流して直流電圧（脈流電圧）に変換する。コンデンサ３は、整流回路２によって生成された直流電圧（脈流電圧）を平滑化する。整流回路２およびコンデンサ３の負側端子は接地電圧ＧＮＤを受ける。電力変換回路４は、コンデンサ３によって平滑化された直流電圧（第１の直流電圧）ＶＩを所望の直流電圧（第２の直流電圧）ＶＯに変換して負荷６に与える。

このように、スイッチング電源装置１は、商用交流電源５から供給される交流電圧を整流および平滑化して直流電圧ＶＩに変換し、その直流電圧ＶＩを所望の直流電圧ＶＯに変換して負荷６に供給するものである。負荷電流をＩＯとすると、スイッチング電源装置１の出力はＶＯ×ＩＯとなる。

商用交流電源５から負荷６に所望の電力（設計上の最大電力）を供給する場合には、整流回路２、コンデンサ３、および電力変換回路４が必要であり、直流電源から直流電圧ＶＩを受けて負荷６に所望の電力（設計上の最大電力）を供給する場合には、電力変換回路４のみが必要な構成要素となる。したがって、スイッチング電源装置１の設計上の最大電力値と電力変換回路４の設計上の最大電力値とは同じ値である。

ここで、スイッチング電源装置１が設計上、出力可能な最大電流値を定格電流値ＩＲとする。たとえば、電力変換回路４およびスイッチング電源装置１の設計上の最大電力を５０Ｗとし、定格電圧値を５Ｖとすると、定格電流値ＩＲは１０Ａとなる。

出力電流ＩＯが定格電流値ＩＲを超える状態を過電流状態と言う。すなわち、過電流状態とは、スイッチング電源装置１が定格電流値ＩＲを超えた電流を出力する状態であり、換言すると、負荷６が定格電流値ＩＲよりも大きな出力電流ＩＯを流そうとする状態である。たとえば、定格電流値ＩＲが１０Ａである場合に、定格電流値ＩＲの１０５％の出力電流ＩＯ（＝１０．５Ａ）を流そうとする状態、定格電流値ＩＲの１３０％の出力電流ＩＯ（＝１３０Ａ）を流そうとする状態、あるいは定格電流値ＩＲの２００％の出力電流ＩＯ（＝２０Ａ）を流そうとする状態は過電流状態である。

負荷短絡状態とは、スイッチング電源装置１の出力端子以降の回路、配線、負荷６などが短絡（電気的にショート）している状態のことである。この場合、負荷６側のインピーダンスが不定状態となるので、定格電流値ＩＲの何倍の電流ＩＯが流れるかは分からない。

過電流状態になると、スイッチング電源装置１の電力供給が制限されて出力電圧ＶＯが定格電圧値（＝５Ｖ）よりも低下する。これを出力電圧ＶＯの低下と呼ぶことにする。出力電圧ＶＯが過電圧になること、すなわち出力電圧ＶＯが定格電圧値（＝５Ｖ）よりも大きな電圧（６Ｖ、２０Ｖなど）になることは、スイッチング電源装置１が故障しない限り、通常は起こりえないので、説明を省略する。

このようなスイッチング電源装置１の出力電流ＩＯ−出力電圧ＶＯ特性は、いわゆる、への字特性となる。への字特性は、出力電流ＩＯが定格電流値ＩＲを超えると、出力電流ＩＯの増加に伴って出力電圧ＶＯが徐々に低下する特性であり、定電力制御電圧垂下特性とも呼ばれる。このような出力特性をグラフ化すると「へ」の字の形になるので、への字特性と呼ばれる。たとえば、最大電力が５０Ｗであり、定格電圧値が５Ｖであり、定格電流値が１０Ａであるスイッチング電源装置１において、出力電流ＩＯを徐々に増加させると、ＶＯ／ＩＯが５Ｖ／１０Ａ、４．５Ｖ／１４．４Ａ、３．５Ｖ／１８．６Ａ、…と変化し、出力電流ＩＯの増加に伴って出力電圧ＶＯが徐々に低下する。

図２（ａ）（ｂ）は、への字特性を示す図である。図２（ａ）では、出力電流ＩＯが定格電流値ＩＲを超えると、出力電流ＩＯの増加に伴って出力電圧ＶＯが低下する場合が示されている。実際のフライバックコンバータ電源では、図２（ｂ）に示すように、出力電流ＩＯが定格電流値ＩＲの１３０％を超えると、出力電流ＩＯの増加に伴って出力電圧ＶＯが低下する。

への字特性は、スイッチング電源装置１から設計上の最大電力よりも大きな出力電力を取り出せないために発生するものであり、正確に制御できる特性ではなく、フライバックコンバータ電源の仕組みによるものである。への字特性を有するスイッチング電源装置１では、出力電流ＩＯが定格電流値ＩＲを超える過電流状態になると、電子部品が過熱して破損する恐れがある。

過電流状態になった場合に電子部品を保護する方法として、スイッチング電源装置１に垂下特性を持たせる方法がある。垂下特性は、出力電流ＩＯが定格電流値ＩＲ以上の上限値ＩＨを超えると、急激に出力電圧ＶＯを低下させる特性であり、定電流制御電圧垂下特性とも呼ばれる。スイッチング電源装置１に垂下特性を持たせれば、出力電流ＩＯが上限値ＩＨを超えた場合に出力電圧ＶＯを急激に低下させることができ、過電流状態時に電子部品が過熱して破損することを防止することができる。

過電流状態になった場合に電子部品を保護する他の方法として、スイッチング電源装置１にフの字特性を持たせる方法がある。フの字特性は、出力電流ＩＯが定格電流値ＩＲ以上の上限値ＩＨを超えると、出力電圧ＶＯと出力電流ＩＯの両方を低下させる特性であり、フォールドバック特性とも呼ばれる。このような出力特性をグラフ化すると「フ」の字の形になるので、フの字特性と呼ばれる。

垂下特性では、出力電流ＩＯが上限値ＩＨを超えると出力電圧ＶＯのみを低下させるのに対し、フの字特性では、出力電流ＩＯが上限値ＩＨを超えると出力電圧ＶＯと出力電流ＩＯの両方を低下させる。したがって、過電流状態において電子部品の過熱および破損を防止する効果は、垂下特性よりもフの字特性の方が大きい。

たとえば、出力電流ＩＯが定格電流値ＩＲの１３０％の上限値ＩＨ（＝１．３×ＩＲ）を超えたときに出力制限をかける場合、出力電流ＩＯを徐々に増加させると、ＶＯ／ＩＯが５．０Ｖ／１３ＡになるまではＶＯが５Ｖに維持され、それ以降は、４．８Ｖ／１２Ａ、４．５Ｖ／１０Ａ、３．５Ｖ／７Ａ、…と、出力電力自体が急激に減少する。これにより、過電流状態、および過電流状態よりも大きな電流が流れる可能性のある負荷短絡状態においても、スイッチング電源装置１を構成する電子部品の異常過熱や破損を防ぐことが可能となる。

図３（ａ）（ｂ）は、フの字特性を示す図である。図３（ａ）では、出力電流ＩＯが定格電流値ＩＲの１３０％の上限値ＩＨ（＝１．３×ＩＲ）を超えると出力が制限され、出力電圧ＶＯおよび出力電流ＩＯの両方が低下する場合が示されている。図３（ｂ）では、出力電流ＩＯが定格電流値ＩＲの１０５％の上限値ＩＨ（＝１．０５×ＩＲ）を超えると出力が制限され、出力電圧ＶＯおよび出力電流ＩＯの両方が低下する場合が示されている。これにより、スイッチング電源装置１を構成する電子部品の異常過熱や破損を防ぐことができる。

このようなフの字特性を実現するには、スイッチング電源装置１に付加回路を設ける必要がある。一般には、電力変換回路４が絶縁トランスを含む場合は、絶縁トランスの２次巻線側に出力電流ＩＯを検出する電流検出器を設け、電流検出器の出力信号を１次巻線側の制御回路に伝達するフォトカプラなどが必要となる。この従来技術では、電子部品の点数が増え、装置の大型化、高コスト化を招くという問題がある。

また、特許文献１には、絶縁トランスの補助巻線の端子間電圧を整流および平滑化して補助電源電圧を生成する補助電源回路と、補助電源電圧によって駆動され、スイッチング素子をオン／オフさせる電源制御ＩＣとを備えたスイッチング電源装置が開示されている。過電流状態になって補助電源電圧が設定値よりも低下すると、その低下分に応じて電源制御ＩＣ内の過電流保護基準電圧が低下され、フの字特性が実現される。

しかし、特許文献１では、補助電源電圧の低下分に応じて過電流保護基準電圧を低下させる機能を有する専用の電源制御ＩＣを使用する必要があり、汎用の電源制御ＩＣを使用する場合に比べ、コスト高になるという問題がある。また、出力電流ＩＯの上限値ＩＨが電源制御ＩＣ内で設定されており、上限値ＩＨを自由に変更することができない。また、過電流状態における補助電源電圧の低下の程度がトランスの１次巻線と補助巻線の結合度の影響を受け、装置によってフの字特性がばらつく。本願発明は、これらの問題点の解決を図るものである。

[実施の形態１]
図４は、この発明の実施の形態１によるスイッチング電源装置１０の構成を示す回路ブロック図であって、図１と対比される図である。スイッチング電源装置１０は、絶縁型フライバックコンバータ電源にフの字特性を持たせたものである。スイッチング電源装置１０がスイッチング電源装置１と異なる点は、電力変換回路４が電力変換回路１１で置換されている点である。

電力変換回路１１は、入力端子Ｔ１，Ｔ２、出力端子Ｔ３，Ｔ４、絶縁トランス１２、ＮチャネルＭＯＳトランジスタ１３（スイッチング素子）、抵抗素子１４、ダイオード１５、コンデンサＣ１、フィードバック回路（Ｆ／Ｂ）１６、過電流検出回路１７、電圧保持回路１８、周波数設定回路１９、および電源制御ＩＣ２０を備える。

入力端子Ｔ１はコンデンサ３の正側端子に接続され、入力端子Ｔ２はコンデンサ３の負側端子（接地電圧ＧＮＤのライン）に接続され、入力端子Ｔ１，Ｔ２間に直流電圧ＶＩが与えられる。出力端子Ｔ３，Ｔ４間には、直流電圧ＶＯが出力され、負荷６が接続される。

絶縁トランス１２は、１次巻線１２ａおよび２次巻線１２ｂを含む。１次巻線１２ａと２次巻線１２ｂは磁気結合されているが、電気的には絶縁されている。絶縁トランス１２は、入力端子Ｔ１，Ｔ２と出力端子Ｔ３，Ｔ４を電気的に絶縁している。１次巻線１２ａの一方端子（黒丸が付された方の端子）はＮチャネルＭＯＳトランジスタ１３および抵抗素子１４を介して入力端子Ｔ２に接続され、１次巻線１２ａの他方端子は入力端子Ｔ１に接続される。

ＮチャネルＭＯＳトランジスタ１３のゲートは、電源制御ＩＣ２０からのＰＷＭ（pulse width modulation）信号φ２０を受ける。ＰＷＭ信号φ２０が「Ｈ」レベルにされるとＮチャネルＭＯＳトランジスタ１３がオンし、ＰＷＭ信号φ２０が「Ｌ」レベルにされるとＮチャネルＭＯＳトランジスタ１３がオフする。

抵抗素子１４の端子間には、１次巻線１２ａおよびＮチャネルＭＯＳトランジスタ１３に流れる電流Ｉ１に応じた値の電圧Ｖ１４が発生する。抵抗素子１４の抵抗値をＲ１４とすると、Ｖ１４＝Ｉ１×Ｒ１４となる。

２次巻線１２ｂの一方端子（黒丸が付された方の端子）はダイオード１５のアノードに接続され、ダイオード１５のカソードは出力端子Ｔ３に接続される。ダイオード１５は、２次巻線１２ｂの端子間電圧を整流して直流（脈流）電圧に変換する。コンデンサＣ１は、出力端子Ｔ３，Ｔ４間に接続され、出力電圧ＶＯを平滑化する。ダイオード１５およびコンデンサＣ１は、出力電圧生成回路を構成する。

フィードバック回路１６は、出力電圧ＶＯを検出し、その検出値が目標電圧ＶＴ（５Ｖ）に一致するようにＮチャネルＭＯＳトランジスタ１３のオン時間を制御するための制御信号φ１６を生成し、その制御信号φ１６を内蔵のフォトカプラを介して電源制御ＩＣ２０に与える。

フィードバック回路１６は、制御信号φ１６を電源制御ＩＣ２０に与えることにより、出力電圧ＶＯが目標電圧ＶＴよりも低い場合はＮチャネルＭＯＳトランジスタ１３のオン時間を長くさせ、出力電圧ＶＯが目標電圧ＶＴよりも高い場合はＮチャネルＭＯＳトランジスタ１３のオン時間を短縮させる。制御信号φ１６は、フォトカプラを介して電源制御ＩＣ２０に送信されるので、１次巻線１２ａ側の回路と２次巻線１２ｂ側の回路とは電気的に絶縁されている。

過電流検出回路１７は、抵抗素子１４の端子間電圧Ｖ１４と参照電圧ＶＲとを比較し、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲよりも低い場合（Ｖ１４＜ＶＲ）は過電流検出信号ＯＣを非活性化レベルの「Ｌ」レベルにし、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲを超えた場合（Ｖ１４＞ＶＲ）は過電流検出信号ＯＣを活性化レベルの「Ｈ」レベルにする。

スイッチング電源装置１０の出力電流ＩＯが上限値ＩＨに到達したときに、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲに到達するように、抵抗素子１４の抵抗値および参照電圧ＶＲが設定されている。過電流検出信号ＯＣは、電圧保持回路１８に与えられる。

電圧保持回路１８は、過電流検出信号ＯＣが非活性化レベルの「Ｌ」レベルから活性化レベルの「Ｈ」レベルに立ち上げられた場合は出力制御信号ＣＮＴを「Ｈ」レベルにし、少なくとも予め定められた時間Ｔｃは出力制御信号ＣＮＴを「Ｈ」レベルに維持する。時間Ｔｃは、ＰＷＭ信号φ２０の１周期よりも十分に長い時間に設定される。

出力制御信号ＣＮＴが「Ｈ」レベルにされている場合において過電流検出信号ＯＣが活性化レベルの「Ｈ」レベルから非活性化レベルの「Ｌ」レベルに立ち下げられた時は、その時から予め定められた時間Ｔｃの経過後に出力制御信号ＣＮＴが「Ｌ」レベルに立ち下げられる。出力制御信号ＣＮＴが「Ｈ」レベルにされている場合において過電流検出信号ＯＣが「Ｈ」レベルと「Ｌ」レベルの間で複数回変化した時は、過電流検出信号ＯＣが最後に「Ｌ」レベルにされてから予め定められた時間Ｔｃの経過後に出力制御信号ＣＮＴが「Ｌ」レベルに立ち下げられる。出力制御信号ＣＮＴは、周波数設定回路１９および電源制御ＩＣ２０に与えられる。

周波数設定回路１９は、電源制御ＩＣ２０に接続され、出力制御信号ＣＮＴが「Ｌ」レベルである場合はＰＷＭ信号φ２０の周波数ｆを第１の値ｆ１に設定し、出力制御信号ＣＮＴが「Ｈ」レベルである場合はＰＷＭ信号φ２０の周波数ｆを第１の値ｆ１よりも低い第２の値ｆ２に設定する。たとえば、ｆ１は１００ｋＨｚであり、ｆ２は２５ｋＨｚである。

電源制御ＩＣ２０は、汎用の電源制御ＩＣであり、周波数設定回路１９によって設定された周波数のＰＷＭ信号φ２０を生成する。電源制御ＩＣ２０は、出力制御信号ＣＮＴが「Ｌ」レベルである場合は、周波数ｆがｆ１のＰＷＭ信号φ２０を生成するとともに、フィードバック回路１６からの制御信号φ１６に従ってＰＷＭ信号φ２０のパルス幅を増加および減少させる。ＰＷＭ信号φ２０の１周期（１／ｆ）のうちのＰＷＭ信号φ２０が「Ｈ」レベルにされる時間がパルス幅である。ＰＷＭ信号φ２０のパルス幅とＰＷＭ信号φ２０の１周期との比はデューティ比と呼ばれる。

また、電源制御ＩＣ２０は、出力制御信号ＣＮＴが「Ｈ」レベルにされた場合は、周波数ｆがｆ２のＰＷＭ信号φ２０を生成するとともに、ＰＷＭ信号φ２０のパルス幅を狭める。したがって、出力制御信号ＣＮＴが「Ｈ」レベルにされると、出力制御信号ＣＮＴが「Ｌ」レベルである場合に比べ、ＰＷＭ信号φ２０の周波数が低減されるとともにパルス幅が短縮される。これにより、ＮチャネルＭＯＳトランジスタ１３が単位時間当たりにオンされる回数および時間が低減され、出力電圧ＶＯおよび出力電流ＩＯの両方が低減されてフの字特性が実現される。

図５は、過電流検出回路１７および電圧保持回路１８の構成を示す回路ブロック図である。図５において、過電流検出回路１７は、電源制御ＩＣ２０の外付け回路であって、抵抗素子２１，２２および比較器２３を含む。抵抗素子２１，２２は、直流電源電圧ＶＣＣのラインと接地電圧ＧＮＤのラインンとの間に直列接続され、直流電源電圧ＶＣＣを分圧して参照電圧ＶＲを生成する。所望の抵抗値の抵抗素子２１と所望の抵抗値の抵抗素子２２とを使用することにより、参照電圧ＶＲを所望の値に設定することが可能となっている。抵抗素子２１，２２のうちの少なくとも１つを可変抵抗素子としても構わない。抵抗素子２１の抵抗値をＲ２１とし、抵抗素子２２の抵抗値をＲ２２とすると、ＶＲ＝ＶＣＣ×Ｒ２２／（Ｒ２１＋Ｒ２２）となる。Ｒ２２／（Ｒ２１＋Ｒ２２）は分圧比である。

比較器２３は、抵抗素子１４の端子間電圧Ｖ１４と参照電圧ＶＲとを比較し、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲよりも低い場合（Ｖ１４＜ＶＲ）は過電流検出信号ＯＣを非活性化レベルの「Ｌ」レベル（接地電圧ＧＮＤ）にし、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲを超えた場合（Ｖ１４＞ＶＲ）は過電流検出信号ＯＣを活性化レベルの「Ｈ」レベル（直流電源電圧ＶＣＣ）にする。

スイッチング電源装置１０の出力電流ＩＯが上限値ＩＨに到達したときに、絶縁トランス１２の１次巻線１２ａに流れる電流Ｉ１が上限値に到達し、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲに到達するように、抵抗素子１４，２１，２２の抵抗値が設定されている。また、抵抗素子１４，２１，２２の抵抗値を変更することにより、出力電流ＩＯの上限値ＩＨと定格電流値ＩＲとの比を１０１％、１０５％、１３０％など自由に設定することができる。

なお、直流電源電圧ＶＣＣは、別の電源回路から供給される直流電圧であってもよいし、絶縁トランス１２の補助巻線(図示せず)の端子間電圧を整流および平滑化した直流電圧であっても構わない。絶縁トランス１２の補助巻線の端子間電圧から直流電源電圧ＶＣＣを生成する場合、絶縁トランス１２の構造によっては直流電源電圧ＶＣＣが変動することがある。すなわち、絶縁トランス１２の結合度が高い、すなわち巻線間の結合が良い場合は、過電流や負荷短絡による出力電圧ＶＯの低下に伴って直流電源電圧ＶＣＣが低下する。絶縁トランス１２の結合度が低い、すなわち巻線間の結合が悪い場合は、過電流や負荷短絡によって出力電圧ＶＯが低下しても直流電源電圧ＶＣＣは低下しない。

特許文献１では、過電流状態時に補助巻線電圧が低下することを利用するので、結合度が高い、すなわち巻線間の結合が良い絶縁トランスが使用される。これに対して本実施の形態１は、出力電圧ＶＯが低下した場合でも直流電源電圧ＶＣＣが低下しないことを前提としているので、結合度が低い、すなわち巻線間の結合が悪い絶縁トランス１２が使用される。直流電源電圧ＶＣＣは、電源制御ＩＣ２０の電源電圧としても使用される。

また、図５の過電流検出回路１７では、直流電源電圧ＶＣＣを抵抗素子２１，２２で分圧して参照電圧ＶＲを生成したが、これに限るものではなく、別の電圧源によって参照電圧ＶＲを生成してもよいし、シャントレギュレータ、ツェナーダイオードなど、一定の電圧を生成できる半導体素子、回路を用いて参照電圧ＶＲを生成しても構わない。

電圧保持回路１８は、ダイオードＤ１およびコンデンサＣ２を含む。ダイオードＤ１のアノードは過電流検出信号ＯＣを受け、そのカソードは電圧保持回路１８の出力ノード１８ａに接続される。コンデンサＣ２は、ダイオードＤ１のカソードと接地電圧ＧＮＤのラインとの間に接続される。出力ノード１８ａに現れる信号が出力制御信号ＣＮＴとなる。

過電流検出信号ＯＣが非活性化レベルの「Ｌ」レベル（接地電圧ＧＮＤ）である場合は、コンデンサＣ２は充電されず、出力制御信号ＣＮＴは「Ｌ」レベル（接地電圧ＧＮＤ）にされる。過電流検出信号ＯＣが非活性化レベルの「Ｌ」レベルから活性化レベルの「Ｈ」レベル（直流電源電圧ＶＣＣ）に立ち上げられると、比較器２３の出力端子からダイオードＤ１を介してコンデンサＣ２に電流が流れ、コンデンサＣ２が直流電源電圧ＶＣＣに充電されて出力制御信号ＣＮＴは「Ｈ」レベル（直流電源電圧ＶＣＣ）にされる。

コンデンサＣ２が直流電源電圧ＶＣＣに充電された状態で、過電流検出信号ＯＣが非活性化レベルの「Ｌ」レベル（接地電圧ＧＮＤ）に立ち下げられても、コンデンサＣ２からダイオードＤ１を介して比較器２３の出力端子に電流は流れず、出力制御信号ＣＮＴは「Ｈ」レベル（直流電源電圧ＶＣＣ）に維持される。ただし、コンデンサＣ２から周波数設定回路１９に電流が流出し、ある時間Ｔｃの経過後に出力制御信号ＣＮＴは「Ｌ」レベルになる。これについては後述する。

図６は、周波数設定回路１９の構成を示す回路ブロック図である。図６において、周波数設定回路１９は、電源制御ＩＣ２０の外付け回路であって、抵抗素子２４，２５、コンデンサ２６，２７、およびＮＰＮバイポーラトランジスタ２８を含む。抵抗素子２５は、電源制御ＩＣ２０の抵抗端子ＲＴおよび容量端子ＣＴ間に接続される。コンデンサ２６は、容量端子ＣＴと接地電圧ＧＮＤのラインとの間に接続される。コンデンサ２７の一方端子は容量端子ＣＴに接続される。

ＮＰＮバイポーラトランジスタ２８のコレクタはコンデンサ２７の他方端子に接続され、そのエミッタは接地電圧ＧＮＤのラインに接続される。抵抗素子２４の一方端子は出力制御信号ＣＮＴを受け、その他方端子はＮＰＮバイポーラトランジスタ２８のベースに接続される。抵抗素子２４は、ＮＰＮバイポーラトランジスタ２４のベース電流を制限するとともに、電圧保持回路１８のコンデンサＣ２から流出する電流を制限する。抵抗素子２５は電流源を構成する。コンデンサ２６，２７およびＮＰＮバイポーラトランジスタ２８は、可変容量コンデンサを構成する。

出力制御信号ＣＮＴが「Ｌ」レベルである場合は、ＮＰＮバイポーラトランジスタ２８がオフし、容量端子ＣＴと接地電圧ＧＮＤのラインとの間にコンデンサ２６のみが接続される。電源制御ＩＣ２０は、抵抗素子２５を介してコンデンサ２６を充電する。コンデンサ２６の端子間電圧は徐々に上昇する。電源制御ＩＣ２０は、コンデンサ２６の端子間電圧がしきい値電圧ＶＴＨを超えたことに応じて、コンデンサ２６の電荷を瞬時に放電させ、即座にコンデンサ２６の充電を開始する。このときコンデンサ２６の電荷を充放電させる周波数がＰＷＭ信号φ２０の周波数ｆ１となる。

出力制御信号ＣＮＴが「Ｈ」レベルである場合は、ＮＰＮバイポーラトランジスタ２８がオンし、容量端子ＣＴと接地電圧ＧＮＤのラインとの間にコンデンサ２６，２７が並列接続される。電源制御ＩＣ２０は、抵抗素子２５を介してコンデンサ２６，２７を充電する。コンデンサ２６，２７の端子間電圧は徐々に上昇する。電源制御ＩＣ２０は、コンデンサ２６，２７の端子間電圧がしきい値電圧ＶＴＨを超えたことに応じて、コンデンサ２６，２７の電荷を瞬時に放電させ、即座にコンデンサ２６，２７の充電を開始する。このときコンデンサ２６，２７の電荷を充放電させる周波数がＰＷＭ信号φ２０の周波数ｆ２となる。

容量端子ＣＴと接地電圧ＧＮＤのラインとの間のコンデンサの容量値が大きいほど、コンデンサを充電させるために必要な時間が長くなり、ＰＷＭ信号φ２０の周波数が低くなる。したがって、ｆ１＞ｆ２となる。コンデンサ２６の容量値をＣ２６とし、コンデンサ２７の容量値をＣ２７とすると、ｆ１／ｆ２＝（Ｃ２６＋Ｃ２７）／Ｃ２６となる。コンデンサ２６を任意の容量値を有する第１のコンデンサと置換するとともに、コンデンサ２７を任意の容量値を有する第２のコンデンサと置換することにより、ｆ１／ｆ２を任意の値に設定することが可能となっている。換言すると、出力制御信号ＣＮＴが「Ｌ」レベルである場合の可変容量コンデンサの第１の容量値Ｃ２６と、出力制御信号ＣＮＴが「Ｈ」レベルである場合の可変容量コンデンサの第２の容量値（Ｃ２６＋Ｃ２７）との各々は変更可能となっている。コンデンサ２６，２７の各々を可変容量コンデンサとしてもよい。

過電流検出信号ＯＣが「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、電圧保持回路１８のコンデンサＣ２の電荷は、抵抗素子２４およびＮＰＮバイポーラトランジスタ２８のベースおよびエミッタを介して接地電圧ＧＮＤのラインに流出し、出力制御信号ＣＮＴの電圧が徐々に低下する。したがって、過電流検出信号ＯＣが「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、ある時間Ｔｃの経過後に出力制御信号ＣＮＴが「Ｈ」レベルから「Ｌ」レベルに立ち下げられる。時間Ｔｃが所望の時間になるように、コンデンサＣ２の容量値と抵抗素子２４の抵抗値とが設定される。電圧保持回路１８、抵抗素子２４、およびＮＰＮバイポーラトランジスタ２８はタイマー回路を構成する。

図７（ａ）〜（ｄ）は、電源制御ＩＣ２０の動作を示すタイムチャートである。特に、図７（ａ）は出力制御信号ＣＮＴが「Ｌ」レベルである場合における容量端子ＣＴの電圧を示し、図７（ｂ）はその場合におけるＰＷＭ信号φ２０の波形を示している。図７（ｃ）は出力制御信号ＣＮＴが「Ｈ」レベルである場合における容量端子ＣＴの電圧を示し、図７（ｄ）はその場合におけるＰＷＭ信号φ２０の波形を示している。

出力制御信号ＣＮＴが「Ｌ」レベルである場合は、図７（ａ）（ｂ）に示すように、ＮＰＮバイポーラトランジスタ２８がオフし、コンデンサ２６が比較的高い周波数ｆ１で充放電され、ＰＷＭ信号φ２０の周波数はｆ１となる。このとき、ＰＷＭ信号φ２０の１周期λ内においてＰＷＭ信号φ２０が「Ｈ」レベルにされる時間、すなわちパルス幅ＴＰは、スイッチング電源装置１０の出力電圧ＶＯが目標電圧ＶＴに一致するように制御される。図７（ｂ）では、ＰＷＭ信号φ２０のパルス幅ＴＰが一定値に維持されている状態が示されている。

出力制御信号ＣＮＴが「Ｈ」レベルである場合は、図７（ｃ）（ｄ）に示すように、ＮＰＮバイポーラトランジスタ２８がオンし、コンデンサ２６，２７が比較的低い周波数ｆ２で充放電され、ＰＷＭ信号φ２０の周波数はｆ２となる。図７（ｃ）では、ｆ２＝ｆ１／４の場合が示されている。このとき、ＰＷＭ信号φ２０のパルス幅ＴＰは、出力制御信号ＣＮＴが「Ｈ」レベルにされる直前の期間（すなわち出力制御信号ＣＮＴが「Ｌ」レベルにされていた期間）におけるパルス幅ＴＰよりも短い時間に固定される。図７（ｄ）では、ＰＷＭ信号φ２０のパルス幅ＴＰが１／３程度に短縮された状態が示されている。

したがって、出力制御信号ＣＮＴが「Ｈ」レベルにされた場合は、単位時間当たりのＮチャネルＭＯＳトランジスタ１３のオン時間およびオン回数が低減され、本来、出力できる設計上の最大電力に比べて、１次側回路で取り扱う電力が小さくなり、２次側に伝達される電力も小さくなる。これにより、出力電圧ＶＯと出力電流ＩＯの両方が小さくなり、フの字特性が実現される。

なお、図７（ａ）〜（ｄ）では、ｆ２／ｆ１＝１／４の場合について説明したが、これに限るものではなく、ｆ２／ｆ１は０よりも大きく１よりも小さな値であればどのような値でも構わない。たとえば、ｆ２／ｆ１＝１／５でもよいし、ｆ２／ｆ１＝１／１０でも構わない。

次に、スイッチング電源装置１０の動作について説明する。図４において、商用交流電源５から供給される商用周波数の交流電圧は、整流回路２によって整流され、コンデンサ３によって平滑化されて直流電圧ＶＩに変換される。直流電圧ＶＩは、電力変換回路１１の入力端子Ｔ１，Ｔ２間に与えられる。

ＮチャネルＭＯＳトランジスタ１３がオンされると、コンデンサ３の正側端子から絶縁トランス１２の１次巻線１２ａ、ＮチャネルＭＯＳトランジスタ１３、抵抗素子１４を介してコンデンサ３の負側端子の経路で電流Ｉ１が流れ、絶縁トランス１２に電磁エネルギーが蓄えられる。電流Ｉ１は、抵抗素子１４によって電圧Ｖ１４に変換され、電圧Ｖ１４は過電流検出回路１７によってモニタされる。

ＮチャネルＭＯＳトランジスタ１３がオフされると、絶縁トランス１２に蓄えられた電磁エネルギーが放出され、２次巻線１２ｂからダイオード１５を介してコンデンサＣ１および負荷６の並列接続体に電流が供給される。換言すると、２次巻線１２ｂの端子間電圧は、ダイオード１５によって整流され、コンデンサＣ１によって平滑化され、直流電圧ＶＯに変換されて負荷６に供給される。

出力電圧ＶＯが目標電圧ＶＴに一致するように、フィードバック回路１６によって制御信号φ１６が生成され、その制御信号φ１６に基づいて電源制御ＩＣ２０によってＰＷＭ信号φ２０のパルス幅ＴＰが制御される。ＰＷＭ信号φ２０が「Ｈ」レベルである場合はＮチャネルＭＯＳトランジスタ１３がオンし、ＰＷＭ信号φ２０が「Ｌ」レベルである場合はＮチャネルＭＯＳトランジスタ１３がオフする。

１次巻線１２ａに流れる電流Ｉ１は、抵抗素子１４によって電圧Ｖ１４に変換される。出力電流ＩＯが上限値ＩＨよりも小さい場合は、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲよりも小さくなり、過電流検出回路１７によって過電流検出信号ＯＣが非活性化レベルの「Ｌ」レベルにされ、電圧保持回路１８によって出力制御信号ＣＮＴが「Ｌ」レベルにされる。出力制御信号ＣＮＴが「Ｌ」レベルの場合は、周波数設定回路１９のコンデンサ２６のみが電源制御ＩＣ２０の容量端子ＣＴに接続され、電源制御ＩＣ２０によって一定周波数ｆ１のＰＷＭ信号φ２０が生成される。

ＶＯ＜ＶＴである場合はＰＷＭ信号φ２０のパルス幅ＴＰが広げられ、ＶＯ＞ＶＴである場合はＰＷＭ信号φ２０のパルス幅ＴＰが狭められる。換言すると、ＶＯ＜ＶＴである場合はＰＷＭ信号φ２０のデューティ比が増大され、ＶＯ＞ＶＴである場合はＰＷＭ信号φ２０のデューティ比が減少される。これにより、出力電圧ＶＯを目標電圧ＶＴに維持しながら、定格電流値ＩＲ以下の電流ＩＯを負荷６に供給することができる。

出力電流ＩＯが上限値ＩＨを超えると、抵抗素子１４の端子間電圧Ｖ１４が参照電圧ＶＲよりも大きくなり、過電流検出回路１７によって過電流検出信号ＯＣが活性化レベルの「Ｈ」レベルにされ、電圧保持回路１８によって出力制御信号ＣＮＴが一定時間Ｔｃ、「Ｈ」レベルにされる。出力制御信号ＣＮＴが「Ｈ」レベルにされると、周波数設定回路１９のコンデンサ２６，２７が電源制御ＩＣ２０の容量端子ＣＴに接続され、ＰＷＭ信号φ２０の周波数がｆ１からｆ２に低下され、ＰＷＭ信号φ２０のパルス幅ＴＰが短縮される。これにより、スイッチング電源装置１０の出力電圧ＶＯおよび出力電流ＩＯが両方とも低減され、フの字特性が実現され、スイッチング電源装置１０が保護される。

次に、スイッチング電源装置１０の出力を低下させて過電流保護した状態から通常の出力状態に復帰させる場合について説明する。過電流状態では、負荷６のインピーダンスが低下しており、負荷６が上限値ＩＨを超える出力電流ＩＯを流そうとしている。

一般的に、スイッチング電源装置１０の過電流保護状態を解除する方法としては、３つの方法がある。第１の方法は、商用交流電源５からの電力供給を遮断した後に再投入する方法である。第２の方法は、負荷６を一旦、切り離す方法である。第３の方法は、商用交流電源５から交流電力を受けながら、出力インピーダンスを高くする、つまり出力電流ＩＯを減らすことにより、スイッチング電源装置１を通常の出力電圧ＶＯおよび出力電流ＩＯを出力可能な状態に戻す方法である。第３の方法は、自動復帰と呼ばれる。

一般的に、過電流時や負荷短絡時に動作停止状態を自己保持するラッチ回路を備えたスイッチング電源装置では、上記第１または第２の方法が採用される。第１または第２の方法を採用する場合、スイッチング電源装置を搭載した製品の運転を一旦停止させる必要がある。

これに対して第３の方法では、負荷６の状態を改善すること、すなわち、過負荷や負荷短絡の状態をなくして負荷６の消費電流を低減することにより、商用交流電源５からの交流電力を受けながら、スイッチング電源装置１０の出力電圧ＶＯを定格電圧値に戻し、設計上の最大電力に至るまで出力電流ＩＯを取り出せるような通常の状態に戻すことができる。

本実施の形態１のスイッチング電源装置１０では、第３の方法を採用している。すなわち、過電流時や負荷短絡時には、過電流検出信号ＯＣを活性化レベルの「Ｈ」レベルにし、出力制御信号ＣＮＴを一定時間Ｔｃだけ「Ｈ」レベルにし、スイッチング電源装置１０の出力電圧ＶＯおよび出力電流ＩＯを低下させる。これにより、負荷６に供給する電圧ＶＯおよび電流ＩＯを低下させ、過電流状態および負荷短絡状態を改善する。一定時間Ｔｃの経過後は、出力電圧ＶＯおよび出力電流ＩＯを元に戻し、自動復帰する。

以上のように、この実施の形態１では、絶縁トランス１２の１次巻線１２ａに流れる電流Ｉ１を抵抗素子１４によって電圧Ｖ１４に変換し、その電圧Ｖ１４が参照電圧ＶＲを超えた場合に、ＰＷＭ信号φ２０の周波数をｆ１からｆ２に低下させるとともにＰＷＭ信号φ２０のパルス幅ＴＰを狭める。したがって、フの字特性を有する安全性の高いスイッチング電源装置１０を簡単に実現することができる。

汎用の電源制御ＩＣ２０と過電流検出回路１７と電圧保持回路１８と周波数設定回路１９を使用してフの字特性を実現することができるので、専用の電源制御ＩＣを使用する特許文献１に比べ、装置の低コスト化を図ることができる。

特許文献１のように絶縁トランスの補助巻線の端子間電圧の変化を利用しないので、絶縁トランスの結合度に影響されることなく、ばらつきの少ない安定したフの字特性を得ることができる。抵抗素子１４，２１，２２の抵抗値を変更することにより、出力電流ＩＯの上限値ＩＨと定格電流値ＩＲとの比を変更することができ、自由度の高いフの字特性を実現することができる。

出力電流ＩＯを検出し、その検出値が上限値ＩＨを超えると、過電流検出信号ＯＣを「Ｈ」レベルにし、それを絶縁して１次側の電源制御ＩＣに送る場合に比べ、部品点数の少ない簡素な回路でフの字特性を実現できる。

さらに、過電流状態または負荷短絡状態が解消されると元の状態に自動復帰するので、商用交流電源５からの交流電力を遮断したり、負荷６を切り離す必要がない。

[実施の形態２]
絶縁トランス１２の１次巻線１２ａのインピーダンスは、インダクタンス成分と浮遊容量成分を含む。このため、過電流状態になっていない場合でも、ＮチャネルＭＯＳトランジスタ１３をオンさせた瞬間に１次巻線１２ａの浮遊容量成分を介して大きな電流Ｉ１が抵抗素子１４に流れ、過電流検出信号ＯＣが「Ｈ」レベルにされてスイッチング電源装置の出力電圧ＶＯおよび出力電流ＩＯが低減される恐れがある。この実施の形態２では、このような誤動作が発生することを防止するものである。

図８は、この発明の実施の形態２によるスイッチング電源装置の要部を示す回路ブロック図であって、図５と対比される図である。図８を参照して、このスイッチング電源装置が実施の形態１のスイッチング電源装置１０と異なる点は、過電流検出回路１７と電圧保持回路１８の間にブランキング回路３０が追加されている点である。

ブランキング回路３０は、電源制御ＩＣ２０の外付け回路であって、ＮＰＮバイポーラトランジスタ３１、ダイオード３２、およびコンデンサ３３を含む。ＮＰＮバイポーラトランジスタ３１のコレクタは比較器２３の出力端子に接続され、そのエミッタは接地電圧ＧＮＤのラインに接続されている。ダイオード３２のアノードは接地電圧ＧＮＤのラインに接続され、そのカソードはＮＰＮバイポーラトランジスタ３１のベースに接続されている。コンデンサ３３の一方端子はＰＷＭ信号φ２０を受け、その他方端子はＮＰＮバイポーラトランジスタ３１のベースに接続されている。

コンデンサ３３は、微分回路として動作し、ＰＷＭ信号φ２０を微分してＮＰＮバイポーラトランジスタ３１のベースに与える。ダイオード３２は、ＮＰＮバイポーラトランジスタ３１のベース電圧が負電圧になるのを防止する。コンデンサ３３およびダイオード３２は、駆動回路を構成する。

図９（ａ）〜（ｄ）は、ブランキング回路３０の動作を示すタイムチャートである。特に、図９（ａ）はＰＷＭ信号φ２０の波形を示し、図９（ｂ）は抵抗素子１４に流れる電流Ｉ１の波形を示し、図９（ｃ）はコンデンサ３３に流れる電流Ｉ３３の波形を示し、図９（ｄ）はＮＰＮバイポーラトランジスタ３１のベース電流Ｉ３１の波形を示している。

図９（ａ）に示すように、ＰＷＭ信号φ２０は、時刻ｔ１において「Ｌ」レベルから「Ｈ」レベルに立ち上げられ、時刻ｔ３において「Ｈ」レベルから「Ｌ」レベルに立ち上げられるものとする。ＰＷＭ信号φ２０に応答して、ＮチャネルＭＯＳトランジスタ１３は時刻ｔ１にオンし、時刻ｔ２にオフする。

絶縁トランス１２の１次巻線１２ａのインピーダンスがインダクタンス成分のみを含む場合は、ＮチャネルＭＯＳトランジスタ１３がオンされてからオフされるまで（時刻ｔ１〜ｔ３）、１次巻線１２ａに流れる電流Ｉ１は線形に上昇する。しかし、実際には絶縁トランス１２の１次巻線１２ａのインピーダンスはインダクタンス成分と浮遊容量成分を含むので、時刻ｔ１においてＮチャネルＭＯＳトランジスタ１３がオンすると、１次巻線１２ａの浮遊容量成分を介して抵抗素子１４にスパイク状の正電流が流れる（円形の点線Ａで囲まれた部分参照）。

このため、電流Ｉ１は、１次巻線１２ａのインダクタンス成分に流れて線形に上昇する電流と、１次巻線１２ａの浮遊容量成分を介して流れるスパイク状の電流との和となり、図９（ｂ）に示すような波形となる。抵抗素子１４の端子間電圧Ｖ１４は、電流Ｉ１と同じ波形となる。点線Ａで囲まれた部分の電流Ｉ１に対応する電圧Ｖ１４が参照電圧ＶＲを超えると、負荷６に過電流が流れていないにもかかわらず、過電流検出信号ＯＣが活性化レベルの「Ｈ」レベルにされてしまい、出力電圧ＶＯおよび出力電流ＩＯが低減されてしまう。ブランキング回路３０は、そのような誤動作を防止するものである。

ＰＷＭ信号φ２０はパルス信号であるので、ＰＷＭ信号φ２０の立ち上がりエッジおよび立下りエッジの各々は過渡的に交流電圧になり、コンデンサ３３を通過する。換言すると、コンデンサ３３は微分回路として動作し、図９（ｃ）に示すように、ＰＷＭ信号φ２０の立ち上がりエッジに応答してスパイク状の正電流を流し（時刻ｔ１）、ＰＷＭ信号φ２０の立下りエッジに応答してスパイク状の負電流を流す（時刻ｔ３）。

ＮＰＮバイポーラトランジスタ３１のベースは、ダイオード３２によって０Ｖ以上に維持される。換言すると、スパイク状の負電流（円形の点線Ｂで囲まれた部分）は、ダイオード２２を介して接地電圧ＧＮＤのラインに流れる。このため、ＮＰＮバイポーラトランジスタ３１のベースには、図９（ｄ）に示すように、コンデンサ３３に流れる電流Ｉ３３のうちのスパイク状の正電流のみが流れる。ベースにスパイク状の正電流Ｉ３１が流れると、ＮＰＮバイポーラトランジスタ３１のコレクタ−エミッタ間にスパイク状の電流が流れ、比較器２３の出力端子が強制的に「Ｌ」レベル（接地電圧ＧＮＤ）にされる。

したがって、仮に１次巻線１２ａの端子間の浮遊容量成分に流れるスパイク状の正電流Ｉ１（円形の点線Ａで囲まれた部分）によって発生した電圧Ｖ１４が参照電圧ＶＲを超えた場合でも、その間（時刻ｔ１〜ｔ２）は比較器２３の出力端子が強制的に「Ｌ」レベルにされ、過電流検出信号ＯＣが「Ｈ」レベルにされることはない。換言すると、ＰＷＭ信号φ２０の立ち上がりエッジに応答して一定時間Ｔｂだけ過電流検出信号ＯＣがブランキングされる。時間Ｔｂは、ＰＷＭ信号φ２０の１周期よりも短い時間に設定される。

したがって、この実施の形態２では、ＮチャネルＭＯＳトランジスタ１３をオンさせた瞬間に１次巻線１２ａの端子間の浮遊容量成分に流れるスパイク状の正電流によってスイッチング電源装置が誤動作することを防止することができる。

[実施の形態３]
図１０は、この発明の実施の形態３によるスイッチング電源装置の要部を示す回路ブロック図であって、図５と対比される図である。図１０を参照して、このスイッチング電源装置が実施の形態１のスイッチング電源装置１０と異なる点は、過電流検出回路１７が過電流検出回路４０で置換されている点である。

過電流検出回路４０は、ＮＰＮバイポーラトランジスタ４１，４２および抵抗素子４３〜４５を含む。ＮＰＮバイポーラトランジスタ４１，４２のコレクタはそれぞれ抵抗素子４３，４４を介して直流電源電圧ＶＣＣのラインに接続され、それらのエミッタはともに接地電圧ＧＮＤ（基準電圧）を受ける。ＮＰＮバイポーラトランジスタ４１のベースは抵抗素子４５を介して抵抗素子１４の端子間電圧Ｖ１４を受け、そのコレクタはＮＰＮバイポーラトランジスタ４２のベースに接続される。ＮＰＮバイポーラトランジスタ４２のコレクタに現れる信号が過電流検出信号ＯＣとなる。

この過電流検出回路４０における参照電圧ＶＲは、抵抗素子４５の抵抗値、ＮＰＮバイポーラトランジスタ４１のしきい値電圧Ｖｔｈ（たとえば０．６Ｖ）などによって決まる。出力電流ＩＯが上限値ＩＨに到達したときにＮＰＮバイポーラトランジスタ４１のベース−エミッタ間電圧がしきい値電圧Ｖｔｈになるように、抵抗素子１４，４５の抵抗値が設定される。抵抗素子４３，４４は、それぞれＮＰＮバイポーラトランジスタ４１，４２のコレクタに流れる電流を制限する。抵抗素子４５は、ＮＰＮバイポーラトランジスタ４１のベースに流れる電流を制限する。

出力電流ＩＯが上限値ＩＨよりも小さい場合は、ＮＰＮバイポーラトランジスタ４１のベース−エミッタ間電圧がしきい値電圧Ｖｔｈによりも小さくなり、ＮＰＮバイポーラトランジスタ４１がオフする。これにより、ＮＰＮバイポーラトランジスタ４１のコレクタが「Ｈ」レベル（直流電源電圧ＶＣＣ）になり、ＮＰＮバイポーラトランジスタ４２のベースが「Ｈ」レベルになり、ＮＰＮバイポーラトランジスタ４２がオンして過電流検出信号ＯＣが非活性化レベルの「Ｌ」レベルになる。

出力電流ＩＯが上限値ＩＨを超えると、ＮＰＮバイポーラトランジスタ４１のベース−エミッタ間電圧がしきい値電圧Ｖｔｈよりも大きくなり、ＮＰＮバイポーラトランジスタ４１がオンする。これにより、ＮＰＮバイポーラトランジスタ４１のコレクタが「Ｌ」レベル（接地電圧ＧＮＤ）になり、ＮＰＮバイポーラトランジスタ４２のベースが「Ｌ」レベルになり、ＮＰＮバイポーラトランジスタ４２がオフして過電流検出信号ＯＣが活性化レベルの「Ｈ」レベルになる。他の構成および動作は実施の形態１と同じであるので、その説明は繰り返さない。

この実施の形態３では、過電流検出回路４０を２つのＮＰＮバイポーラトランジスタ４１，４２および抵抗素子４３〜４５のみで構成するので、実施の形態１と比べ、装置の小型化、低コスト化を図ることができる。

なお、過電流検出信号ＯＣの非活性化レベルを「Ｈ」レベルとし、その活性化レベルを「Ｌ」レベルとする場合は、ＮＰＮバイポーラトランジスタ４２および抵抗素子４４を除去し、ＮＰＮバイポーラトランジスタ４１のコレクタに現れる信号を過電流検出信号ＯＣとすればよい。この場合は、さらに装置の小型化、低コスト化を図ることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１０ スイッチング電源装置、２ 整流回路、３，２６，２７，３３，Ｃ１，Ｃ２ コンデンサ、４，１１ 電力変換回路、５ 商用交流電源、６ 負荷、Ｔ１，Ｔ２ 入力端子、Ｔ３，Ｔ４ 出力端子、１２ 絶縁トランス、１２ａ １次巻線、１２ｂ ２次巻線、１３ ＮチャネルＭＯＳトランジスタ、１４，２１，２２，２５，４３〜４５ 抵抗素子、１５，３２，Ｄ１ ダイオード、１６ フィードバック回路、１７，４０ 過電流検出回路、１８ 電圧保持回路、１９ 周波数設定回路、２０ 電源制御ＩＣ、２３ 比較器、２８，３１，４１，４２ ＮＰＮバイポーラトランジスタ、３０ ブランキング回路。

Claims (15)

1. 第１の直流電圧を受ける第１および第２の入力端子と、
   １次巻線および２次巻線を含む絶縁トランスと、
   ＰＷＭ信号に応答してオン／オフするスイッチング素子と、
   前記２次巻線の端子間電圧を整流および平滑化し、第２の直流電圧を生成して負荷に与える出力電圧生成回路と、
   前記第１および第２の入力端子間に前記１次巻線および前記スイッチング素子と直列接続された第１の抵抗素子と、
   前記第１の抵抗素子の端子間電圧が参照電圧よりも低い場合は過電流検出信号を非活性化レベルにし、前記第１の抵抗素子の端子間電圧が前記参照電圧よりも高い場合は前記過電流検出信号を活性化レベルにする過電流検出回路と、
   前記過電流検出信号が前記活性化レベルである場合は出力制御信号を第１の論理レベルにし、前記過電流検出信号が前記活性化レベルから前記非活性化レベルに変化してから第１の時間が経過した後に前記出力制御信号を第２の論理レベルにするタイマー回路と、
   前記出力制御信号が前記第２の論理レベルである場合は前記ＰＷＭ信号の周波数を第１の値に設定し、前記出力制御信号が前記第１の論理レベルである場合は前記ＰＷＭ信号の周波数を前記第１の値よりも低い第２の値に設定する周波数設定回路と、
   前記周波数設定回路によって設定された周波数の前記ＰＷＭ信号を生成し、前記出力制御信号が前記第２の論理レベルである場合は、前記第２の直流電圧が目標電圧になるように前記ＰＷＭ信号のパルス幅を制御し、前記出力制御信号が前記第１の論理レベルにされたことに応じて前記ＰＷＭ信号のパルス幅を狭める制御回路とを備え、
   前記周波数設定回路は、
   前記出力制御信号が前記第２の論理レベルである場合は第１の容量値を有し、前記出力制御信号が前記第１の論理レベルである場合は前記第１の容量値よりも大きな第２の容量値を有する可変容量コンデンサと、
   前記可変容量コンデンサを充電する電流源とを含み、
   前記可変容量コンデンサの端子間電圧が予め定められた電圧値に到達すると前記可変容量コンデンサは放電され、
   前記可変容量コンデンサが充放電される周波数が前記ＰＷＭ信号の周波数となる、電力変換回路。
2. 前記第１の時間は前記ＰＷＭ信号の１周期よりも長い、請求項１に記載の電力変換回路。
3. 前記電力変換回路の出力電流が定格電流値以上の上限値に到達すると、前記第１の抵抗素子の端子間電圧は前記参照電圧に到達する、請求項１または請求項２に記載の電力変換回路。
4. 前記第１の抵抗素子の端子間電圧が前記参照電圧を超えた場合は、前記電力変換回路の出力電圧および出力電流がともに低減される、請求項１から請求項３までのいずれか１項に記載の電力変換回路。
5. 前記過電流検出回路は、
   直流電源電圧を分圧して前記参照電圧を生成する分圧回路と、
   前記第１の抵抗素子の端子間電圧と前記参照電圧とを比較し、前記第１の抵抗素子の端子間電圧が前記参照電圧よりも低い場合は前記過電流検出信号を前記非活性化レベルにし、前記第１の抵抗素子の端子間電圧が前記参照電圧よりも高い場合は前記過電流検出信号を前記活性化レベルにする比較器とを含む、請求項１から請求項４までのいずれか１項に記載の電力変換回路。
6. 前記分圧回路の分圧比は変更可能になっている、請求項５に記載の電力変換回路。
7. 前記過電流検出回路は、第２および第３の抵抗素子と第１および第２のトランジスタとを含み、
   前記第２および第３の抵抗素子の一方端子は直流電源電圧を受け、
   前記第１および第２のトランジスタの第１の電極はそれぞれ前記第２および第３の抵抗素子の他方端子に接続され、それらの第２の電極はともに基準電圧を受け、
   前記第１のトランジスタの制御電極は前記第１の抵抗素子の端子間電圧を受け、
   前記第２のトランジスタの制御電極は前記第１のトランジスタの第１の電極に接続され、
   前記第２のトランジスタの第１の電極に現れる信号が前記過電流検出信号であり、
   前記直流電源電圧が前記過電流検出信号の前記活性化レベルであり、前記基準電圧が前記過電流検出信号の前記非活性化レベルであり、
   前記第１の抵抗素子の端子間電圧が前記参照電圧よりも低い場合は、前記第１のトランジスタがオフするとともに前記第２のトランジスタがオンして前記過電流検出信号が前記非活性化レベルとなり、
   前記第１の抵抗素子の端子間電圧が前記参照電圧よりも高い場合は、前記第１のトランジスタがオンするとともに前記第２のトランジスタがオフして前記過電流検出信号が前記活性化レベルとなる、請求項１から請求項４までのいずれか１項に記載の電力変換回路。
8. 前記過電流検出回路は、第２の抵抗素子および第１のトランジスタを含み、
   前記第２の抵抗素子の一方端子は直流電源電圧を受け、
   前記第１のトランジスタの第１の電極は前記第２の抵抗素子の他方端子に接続され、その第２の電極は基準電圧を受け、その制御電極は前記第１の抵抗素子の端子間電圧を受け、
   前記第１のトランジスタの第１の電極に現れる信号が前記過電流検出信号であり、
   前記直流電源電圧が前記過電流検出信号の前記非活性化レベルであり、前記基準電圧が前記過電流検出信号の前記活性化レベルであり、
   前記第１の抵抗素子の端子間電圧が前記参照電圧よりも低い場合は、前記第１のトランジスタがオフして前記過電流検出信号が前記非活性化レベルとなり、
   前記第１の抵抗素子の端子間電圧が前記参照電圧よりも高い場合は、前記第１のトランジスタがオンして前記過電流検出信号が前記活性化レベルとなる、請求項１から請求項４までのいずれか１項に記載の電力変換回路。
9. 前記過電流検出信号の前記活性化レベルは直流電源電圧であり、前記過電流検出信号の前記非活性化レベルは基準電圧であり、
   前記タイマー回路は、
   アノードが前記過電流検出信号を受けるダイオードと、
   一方端子が前記ダイオードのカソードに接続され、他方端子が前記基準電圧を受ける第１のコンデンサと、
   前記第１のコンデンサの一方端子と前記基準電圧のラインとの間に接続された第２の抵抗素子とを含み、
   前記第１のコンデンサの一方電極に現れる信号が前記出力制御信号である、請求項１から請求項４までのいずれか１項に記載の電力変換回路。
10. さらに、前記スイッチング素子がオンしたことに応じて、前記ＰＷＭ信号の１周期よりも短い第２の時間だけ前記過電流検出信号を前記非活性化レベルに固定するブランキング回路を備える、請求項１から請求項９までのいずれか１項に記載の電力変換回路。
11. 前記ＰＷＭ信号が基準電圧である場合は前記スイッチング素子がオフし、前記ＰＷＭ信号が直流電源電圧である場合は前記スイッチング素子がオンし、
    前記過電流検出信号の前記活性化レベルは前記直流電源電圧であり、前記過電流検出信号の前記非活性化レベルは前記基準電圧であり、
    前記過電流検出回路は、前記過電流検出信号を出力するための出力端子を含み、
    前記ブランキング回路は、
    前記出力端子と前記基準電圧のラインとの間に接続された第３のトランジスタと、
    前記ＰＷＭ信号が前記基準電圧から前記直流電源電圧に変化したことに応じて前記第２の時間だけ前記第３のトランジスタをオンさせる駆動回路とを含む、請求項１０に記載の電力変換回路。
12. 前記駆動回路は、一方端子が前記ＰＷＭ信号を受け、他方端子が前記第３のトランジスタの制御電極に接続される第２のコンデンサを含む、請求項１１に記載の電力変換回路。
13. 前記第１および第２の容量値の各々は変更可能になっている、請求項１に記載の電力変換回路。
14. 第１の直流電圧を受ける第１および第２の入力端子と、
    １次巻線および２次巻線を含む絶縁トランスと、
    ＰＷＭ信号に応答してオン／オフするスイッチング素子と、
    前記２次巻線の端子間電圧を整流および平滑化し、第２の直流電圧を生成して負荷に与える出力電圧生成回路と、
    前記第１および第２の入力端子間に前記１次巻線および前記スイッチング素子と直列接続された第１の抵抗素子と、
    前記第１の抵抗素子の端子間電圧が参照電圧よりも低い場合は過電流検出信号を非活性化レベルにし、前記第１の抵抗素子の端子間電圧が前記参照電圧よりも高い場合は前記過電流検出信号を活性化レベルにする過電流検出回路と、
    前記過電流検出信号が前記活性化レベルである場合は出力制御信号を第１の論理レベルにし、前記過電流検出信号が前記活性化レベルから前記非活性化レベルに変化してから第１の時間が経過した後に前記出力制御信号を第２の論理レベルにするタイマー回路と、
    前記出力制御信号が前記第２の論理レベルである場合は前記ＰＷＭ信号の周波数を第１の値に設定し、前記出力制御信号が前記第１の論理レベルである場合は前記ＰＷＭ信号の周波数を前記第１の値よりも低い第２の値に設定する周波数設定回路と、
    前記周波数設定回路によって設定された周波数の前記ＰＷＭ信号を生成し、前記出力制御信号が前記第２の論理レベルである場合は、前記第２の直流電圧が目標電圧になるように前記ＰＷＭ信号のパルス幅を制御し、前記出力制御信号が前記第１の論理レベルにされたことに応じて前記ＰＷＭ信号のパルス幅を狭める制御回路と、
    前記スイッチング素子がオンしたことに応じて、前記ＰＷＭ信号の１周期よりも短い第２の時間だけ前記過電流検出信号を前記非活性化レベルに固定するブランキング回路を備え、
    前記ＰＷＭ信号が基準電圧である場合は前記スイッチング素子がオフし、前記ＰＷＭ信号が直流電源電圧である場合は前記スイッチング素子がオンし、
    前記過電流検出信号の前記活性化レベルは前記直流電源電圧であり、前記過電流検出信号の前記非活性化レベルは前記基準電圧であり、
    前記過電流検出回路は、前記過電流検出信号を出力するための出力端子を含み、
    前記ブランキング回路は、
    前記出力端子と前記基準電圧のラインとの間に接続された第３のトランジスタと、
    前記ＰＷＭ信号が前記基準電圧から前記直流電源電圧に変化したことに応じて前記第２の時間だけ前記第３のトランジスタをオンさせる駆動回路とを含む、電力変換回路。
15. 請求項１から請求項１４までのいずれか１項に記載の電力変換回路と、
    交流電源から供給される交流電圧を整流および平滑化して前記第１の直流電圧を生成する直流電圧生成回路とを備える、スイッチング電源装置。

Images