JP3436463B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3436463B2 JP3436463B2 JP29649596A JP29649596A JP3436463B2 JP 3436463 B2 JP3436463 B2 JP 3436463B2 JP 29649596 A JP29649596 A JP 29649596A JP 29649596 A JP29649596 A JP 29649596A JP 3436463 B2 JP3436463 B2 JP 3436463B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- switching
- switching means
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置に関し、特に、ＡＣ−ＤＣコンバータ等のスイッチン
グ電源のプライマリコントロール回路の電源（サブ電
源）として好適なスイッチング電源装置に関する。 【０００２】 【従来の技術】従来、この種のサブ電源の一例として、
構成が簡単なことからリアクタンス（コンデンサ）とシ
ャントレギュレータを用いた図４に示す電源装置が知ら
れている。 【０００３】図４の電源装置は、商用電源（８５〜２５
０Ｖ，５０／６０Ｈｚ）を入力として所望の直流出力を
生成し、メインスイッチング電源の一次側のスイッチン
グ制御用プライマリコントロール回路に供給するもので
ある。Ｃｘは電圧降下用のインピーダンス（リアクタン
ス）素子、Ｒは電源投入時の過電流防止用抵抗素子、１
０はブリッジ整流回路である。ブリッジ整流回路１０の
出力には、トランジスタＱと保護用ダイオードＺＤと平
滑コンデンサＣｏからなるシャントレギュレータが接続
される。 【０００４】図４の各素子の定数としては、Ｃｘには
４．７μＦ，６３０Ｖのものを，Ｒには２０〜５０Ω，
１０Ｗ程度のものを用いて、たとえば１２Ｖ，０．１Ａ
程度の直流出力をシャントレギュレータの出力に得てい
た。 【０００５】また、サブ電源の他の例として、自励式Ｒ
ＣＣ（Ｒｉｎｇｉｎｇ ＣｏｋｅＣｏｎｖｅｒｔｅｒ）
コンバータや他励式降圧チョッパコンバータ等のスイッ
チングレギュレータも知られている。これらのスイッチ
ングレギュレータは降圧用のトランスまたはチョークコ
イル、およびスイッチングトランジスタを有し、数１０
ｋＨｚ〜数１００ｋＨｚでスイッチングを行って所望の
直流出力を生成する。 【０００６】 【発明が解決しようとする課題】しかしながら、上記従
来のサブ電源のうち、リアクタンスとシャントレギュレ
ータを用いた前者のものには、以下のような課題があ
る。まず、ＣｘとＲに前述したような定数値のものを必
要とするとともに、入力電圧と周波数の最大値（２５０
Ｖ，６０Ｈｚ）に対してシャントレギュレータの安定化
用トランジスタＱの最大損失が約４ＷとなるのでＱには
放熱のためのヒートシンクが必要になるために、低コス
ト化・小型化・軽量化が困難である。また、Ｑの電源投
入時のＩｃｍａｘが１０Ａを超えないようにするにはＲ
を３５Ω以上にしなければならないため、定常時のＲに
よる損失が約５Ｗとなり、他の損失と合わせて１０Ｗ近
い損失を生じ、１０パーセント強の低効率のものにな
る。 【０００７】また、後者のスイッチングレギュレータで
はトランスやチョークコイルが必要であり、また、スイ
ッチング制御用の制御回路にも数多くの部品点数が必要
なため、回路設計と動作検証が煩雑であるとともに低コ
スト化・小型化・軽量化が困難である。さらに、スイッ
チング周波数が高いためにスイッチングノイズが発生し
易く、このノイズ対策のため、並びに動作を安定にする
ためにはノウハウが必要であり、このために多くの時間
と労力、および費用を費やさなければならなかった。 【０００８】そこで本発明は上記の点に鑑みて成された
ものであって、その目的は、スイッチングノイズの発生
が少なく高効率のスイッチング電源装置を少ない部品点
数で提供することにある。 【０００９】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係るスイッチング電源装置によれば、交流
電圧を整流して第１の端子と第２の端子の間に所定周期
の整流電圧を出力する整流手段と、前記第１の端子と前
記第２の端子の間に構成された、容量性負荷と第１のス
イッチング手段と第１の定インピーダンス素子からなる
第１の直列回路と、一端を前記第１の端子と前記容量性
負荷との接続点に接続され、前記整流電圧に応じた電圧
を制御入力端子に印加されてスイッチングすることで前
記第１のスイッチング手段のスイッチング動作を制御
し、オンのときには前記第１の端子と前記制御入力端子
の間を第１の所定レベルとされる第２のスイッチング手
段と、前記第１の端子と前記第２の端子の間に接続され
て前記整流電圧に基づく電流を分流する分流手段であっ
て、前記第２の端子と前記第２のスイッチング手段の制
御入力端子の間に構成された、第１の定電圧素子と第２
の定インピーダンス素子からなる第２の直列回路を含む
分流手段と、前記第１のスイッチング手段と前記容量性
負荷の共通接続点と前記制御入力端子の間に接続された
第２の定電圧素子とを備え、前記第１のスイッチング手
段がオンしたときに前記整流電圧に基づく電流が前記容
量性負荷に流れることで前記共通接続点に発生した出力
電圧より前記第２の定電圧素子を介して得られる第２の
所定レベル低い電圧を、前記第２のスイッチング手段の
制御入力端子に供給することで、前記第２のスイッチン
グ手段のスイッチング動作をフィードバック制御して前
記出力電圧を制御する構成とした。 【００１０】 【００１１】 【００１２】 【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。 【００１３】図１は本発明を適用したスイッチング電源
装置の一実施の形態を示す回路図、図２は図１中各部の
定常状態の波形を示す波形図である。 【００１４】図１のスイッチング電源装置は、出力のア
イソレーションが不要なメイン電源一次側回路用の出力
電力数Ｗのサブ電源として好適に設計されている。１０
は周知のブリッジ整流回路であり、入力に供給される商
用電源（８５〜２５０Ｖ，５０／６０Ｈｚ）からの交流
電圧を整流して図２（Ａ）に示す所定周期の全波整流電
圧Ｖａｂを端子ａ，ｂ間に出力する。なお、ブリッジ整
流回路１０のコモン側のダイオードＤ2 ，Ｄ4 は、メイ
ン電源一次側回路のブリッジ整流回路のコモン側のダイ
オードと共通に使用することができ、これにより、メイ
ン電源一次側のコモンとサブ電源二次側のコモンを共通
化できる。 【００１５】端子ａ，ｂ以降、出力端子１までの各素子
のうち、Ｑ2 は整流電圧Ｖａｂを出力端子１にスイッチ
ング出力するためのＮチャネル型パワーＭＯＳＦＥＴ
（以下、トランジスタＱ2 と記す）、Ｑ1 はトランジス
タＱ2 のゲート電圧を制御してスイッチング制御するた
めのＮＰＮ型バイポーラトランジスタである。トランジ
スタＱ2 のドレインには電流制限用の抵抗Ｒ1 （定イン
ピーダンス素子）が、ソースには出力負荷となる平滑用
のコンデンサＣ2 が接続されており、これらの素子から
なる第１の直列回路は端子ａ，ｂ間に接続される。 【００１６】また、トランジスタＱ2 のゲートと端子ｂ
の間には、ゲート保護用のダイオードＤ8 が接続されて
いる。さらに、端子ａ，ｂ間に接続された逆流防止ダイ
オードＤ5 と平滑用コンデンサＣ1 とにより直流電圧が
生成され、この電圧はゲートバイアス抵抗Ｒ2 を介して
トランジスタＱ2 のゲートに付与される。トランジスタ
Ｑ2 のゲートにはトランジスタＱ1 のコレクタが接続さ
れており、トランジスタＱ1 のスイッチング動作により
トランジスタＱ2 のオン／オフを制御する。 【００１７】ところで、Ｑ1 のエミッタは端子ｂに接続
され、制御入力端子であるそのベースは、Ｑ1 のレベル
シフト用ダイオードＤ6 （定電圧素子）とバイアス抵抗
Ｒ3，Ｒ4 （定インピーダンス素子）からなる第２の直
列回路の、ダイオードＤ6 と抵抗Ｒ3 との共通接続点に
接続されている。ブリッジ整流回路１０による整流電圧
Ｖａｂに基づく電流は、前記第１の直列回路とこの第２
の直列回路に分流される。そして、第２の直列回路によ
りトランジスタＱ1 のベースを分圧して所定の電位とす
ることで、トランジスタＱ1 をオンさせる。 【００１８】また、Ｑ１ のベースと別の（トランジス
タＱ２ のソースとコンデンサＣ２との）共通接続点、
すなわち出力端子１との間には定電圧素子であるツェナ
ーダイオードＤ７ が接続されている。したがって、出
力端子１と端子ｂ間に、Ｑ１のベース・エミッタ接合と
ツェナーダイオードＤ７ が直列接続されている。この
ため、出力端子１の出力電圧Ｖｏは、両トランジスタの
スイッチング動作に応じてＤ７ の所定レベルのツェナ
ー電圧ＶｚとＱ１ のベース・エミッタ順方向降下電圧
ＶＢＥ（約０．６Ｖの所定レベル）との和の電圧を基準
電圧として検出し、出力電圧Ｖｏが基準の電圧に達する
と定電圧素子であるツェナーダイオードＤ７にツェナー
電流を流してＱ１ のベースにフィードバックされ、Ｑ
１ がオンしてＱ２ のゲートは端子ｂの電位まで引き下
げられ、Ｑ２がオフしてコンデンサＣ２の充電が停止す
る。逆に、出力電圧Ｖｏが基準電圧以下に低下するとツ
ェナーダイオードＤ７ のツェナー電流が流れなくなる
ためＱ１ はオフし、Ｑ２ のゲート電位が所定のオン電
位まで引き上げられてコンデンサＣ２ を基準電圧まで
充電する。出力電圧Ｖｏの変化に対して上記の動作を繰
り返すことで、出力電圧Ｖｏを安定化することができ
る。 【００１９】ここで、トランジスタＱ1 の定常状態での
スイッチング動作について図２を参照して説明する。 【００２０】商用周波数の１／２周期に相当する所定周
期Ｔ1 （＝Ｔ2 ）で、端子ａ，ｂ間に整流電圧Ｖａｂが
得られているとする。周期Ｔ1 で示す商用周波数の前半
のサイクルにおいて、このＶａｂが、Ｖｓｗ＝ＶD6＋
（（Ｒ3 ＋Ｒ4 ）／Ｒ4 ）ＶBE未満に低下すると、トラ
ンジスタＱ1 のベース電位がＶBE未満となりオフとな
る。トランジスタＱ1 がオフのときはトランジスタＱ2
のゲートにバイアス電圧が印加されてＱ2 がオンし（時
刻ｔ1 ）、抵抗Ｒ1 ，ドレイン、ソースを介してコンデ
ンサＣ2 に電流Ｉが流れる。 【００２１】図２（Ｅ）は抵抗Ｒ1 の両端電位ＶR1を示
しており、電流Ｉとほぼ同様の波形となる。ｔ1 後の最
初のピークＰ1 で示される電流でコンデンサＣ2 が所定
レベルまで充電されると、出力電圧Ｖｏ（図２（Ｄ））
は一時的に一定レベルになる。さらに、次のピークＰ2
で示される電流による充電によりコンデンサＣ2 の両端
電位がＶｚとＶBEの和の電圧に達するとトランジスタＱ
1 がオンする（時刻ｔ2 ）。これにより、トランジスタ
Ｑ2 のゲートが端子ｂのコモン電位とされるので、トラ
ンジスタＱ2 がオフする。 【００２２】このように定常状態では、容量性負荷Ｃ２
による放電により入力電圧（交流）波形のゼロクロス
付近の前後のある期間（ｔ１ −ｔ２ 間の数ｍｓｅ
ｃ）、図２のようにトランジスタＱ２ がオンして抵抗
Ｒ１ に流れる電流のピーク値を抑えることができ、抵
抗Ｒ１ は電力容量の小さな小型のもの（低ワッテージ
仕様）で済む。実際の回路動作においては、軽負荷時な
どでは、Ｐ１ の電流がゼロとなるまでにＶｏ＝Ｖｚ＋
ＶＢＥに達すれば周期Ｔ２ で示す商用周波数の後半の
サイクル（図２（Ｅ）のＰ２ ）においてＱ２ がオンし
ない場合もある。したがって、本願のスイッチング電源
装置で発生するスイッチングノイズの基本周波数は商用
周波数の２倍または４倍となり、最高でも４８０Ｈｚに
過ぎず、放射等が起き難いのでノイズ対策も余り必要な
い。 【００２３】このようにしてトランジスタＱ2 ，Ｑ1 が
スイッチングすることで、容量性負荷であるコンデンサ
Ｃ2 の両端に出力電圧Ｖｏが得られる。この出力電圧Ｖ
ｏの値は、それぞれ所定レベルのツェナー電圧Ｖｚとト
ランジスタＱ1 のベース・エミッタ順方向降下電圧ＶBE
の和により安定に設定することができ、本出願人はツェ
ナー電圧１０ＶのダイオードＤ7 を用いて、１１Ｖ，１
００ｍＡの直流出力を得ることができた。また、Ｃ2 の
容量を１５００μＦとすると、出力電圧Ｖｏのリップル
分はおよそ０．７Ｖであった。 【００２４】また、図３に示すように、電源投入時に
は、前記第２の直列回路を設けない場合には前記第１の
直列回路に瞬間的に最大でＶａｂ（０ｔｏｐｅａｋ）／
Ｒ1 の電流が流れるが、第２の直列回路を設けて電流制
限動作することにより、最大でもＶｓｗ／Ｒ1 の電流し
か流れず、出力負荷に流れる突入電流を制限することが
できる。ここで、図３は、電源投入時の図２（Ｅ）の方
絡線に相当する。 【００２５】すなわち、入力電源の投入時（Ｃ２ の両
端電圧が０Ｖ）は第２の直列回路の分圧によりＱ１ の
ベース電圧ＶＢＥが商用周波数の半サイクルの中で０．
６Ｖに達するまでＱ１ がオフ、Ｑ２ がオンしてＣ２
を充電するが、Ｒ１ とＱ２のオン抵抗により電流Ｉが
制限されるため、入力周波数の数１０サイクルをかけて
Ｃ２ を充電する。前述の説明のように、このＣ２ の電
圧がＤ７ のツェナー電圧ＶｚとＱ１ のベース電圧ＶＢ
Ｅとの和の電圧に達すると、第２の直列回路の分圧によ
らずがＤ７ を介してＱ１のベースに電流が流れてＱ１
がオン、Ｑ２がオフしてＣ２ の充電が停止する。 【００２６】このように本実施の形態によれば、トラン
ス、チョークコイル等を用いることのない少ない部品点
数の簡単な構成でスペースファクタを高め、ローコスト
化を図るとともに、スイッチングノイズの発生による悪
影響のないスイッチング電源装置を実現することができ
電力損失を抑えて高効率化することが可能であるから、
使用部品も小型、低ワッテージ仕様のもので良い。 【００２７】なお、抵抗Ｒ1 としてヒューズ抵抗を用い
て短絡事故を防止するようにしても良い。また、Ｄ7 と
Ｑ1 の特性を適宜選択することにより、温度変化による
ツェナー電圧とＶBEの変化を相殺して出力電圧Ｖｏを温
度変化に対し安定化することも可能である。さらに、抵
抗Ｒ4 を省略（オープンとする）しても、Ｄ8 の代わり
に抵抗を使用しても本願発明装置の動作を妨げるもので
はなく、種々の改変が考えられる。 【００２８】たとえば、上記実施の形態ではトランジス
タＱ2 ，Ｑ1 の制御入力端子であるゲート、ベースがそ
れぞれＰ型半導体で形成されるＮチャネル型ＭＯＳＦＥ
Ｔ、ＮＰＮ型バイポーラトランジスタを用いてプラスの
直流出力を生成したが、Ｐチャネル型ＭＯＳＦＥＴ、Ｐ
ＮＰ型バイポーラトランジスタを用いてマイナスの直流
出力を生成するようにすることも考えられる。この場
合、ブリッジ整流回路はマイナスの全波整流電圧を出力
するように構成することは勿論である。その他、種々の
改変が考えられる。 【００２９】 【発明の効果】以上説明してきたように本発明によれ
ば、トランス、チョークコイル等を用いることのない少
ない部品点数の簡単な構成で、スイッチングノイズの発
生による悪影響のないスイッチング電源装置を実現する
ことができ電力損失を抑えて高効率化することができ、
また、使用部品も小型、低ワッテージ仕様のもので良い
という効果が得られる。
置に関し、特に、ＡＣ−ＤＣコンバータ等のスイッチン
グ電源のプライマリコントロール回路の電源（サブ電
源）として好適なスイッチング電源装置に関する。 【０００２】 【従来の技術】従来、この種のサブ電源の一例として、
構成が簡単なことからリアクタンス（コンデンサ）とシ
ャントレギュレータを用いた図４に示す電源装置が知ら
れている。 【０００３】図４の電源装置は、商用電源（８５〜２５
０Ｖ，５０／６０Ｈｚ）を入力として所望の直流出力を
生成し、メインスイッチング電源の一次側のスイッチン
グ制御用プライマリコントロール回路に供給するもので
ある。Ｃｘは電圧降下用のインピーダンス（リアクタン
ス）素子、Ｒは電源投入時の過電流防止用抵抗素子、１
０はブリッジ整流回路である。ブリッジ整流回路１０の
出力には、トランジスタＱと保護用ダイオードＺＤと平
滑コンデンサＣｏからなるシャントレギュレータが接続
される。 【０００４】図４の各素子の定数としては、Ｃｘには
４．７μＦ，６３０Ｖのものを，Ｒには２０〜５０Ω，
１０Ｗ程度のものを用いて、たとえば１２Ｖ，０．１Ａ
程度の直流出力をシャントレギュレータの出力に得てい
た。 【０００５】また、サブ電源の他の例として、自励式Ｒ
ＣＣ（Ｒｉｎｇｉｎｇ ＣｏｋｅＣｏｎｖｅｒｔｅｒ）
コンバータや他励式降圧チョッパコンバータ等のスイッ
チングレギュレータも知られている。これらのスイッチ
ングレギュレータは降圧用のトランスまたはチョークコ
イル、およびスイッチングトランジスタを有し、数１０
ｋＨｚ〜数１００ｋＨｚでスイッチングを行って所望の
直流出力を生成する。 【０００６】 【発明が解決しようとする課題】しかしながら、上記従
来のサブ電源のうち、リアクタンスとシャントレギュレ
ータを用いた前者のものには、以下のような課題があ
る。まず、ＣｘとＲに前述したような定数値のものを必
要とするとともに、入力電圧と周波数の最大値（２５０
Ｖ，６０Ｈｚ）に対してシャントレギュレータの安定化
用トランジスタＱの最大損失が約４ＷとなるのでＱには
放熱のためのヒートシンクが必要になるために、低コス
ト化・小型化・軽量化が困難である。また、Ｑの電源投
入時のＩｃｍａｘが１０Ａを超えないようにするにはＲ
を３５Ω以上にしなければならないため、定常時のＲに
よる損失が約５Ｗとなり、他の損失と合わせて１０Ｗ近
い損失を生じ、１０パーセント強の低効率のものにな
る。 【０００７】また、後者のスイッチングレギュレータで
はトランスやチョークコイルが必要であり、また、スイ
ッチング制御用の制御回路にも数多くの部品点数が必要
なため、回路設計と動作検証が煩雑であるとともに低コ
スト化・小型化・軽量化が困難である。さらに、スイッ
チング周波数が高いためにスイッチングノイズが発生し
易く、このノイズ対策のため、並びに動作を安定にする
ためにはノウハウが必要であり、このために多くの時間
と労力、および費用を費やさなければならなかった。 【０００８】そこで本発明は上記の点に鑑みて成された
ものであって、その目的は、スイッチングノイズの発生
が少なく高効率のスイッチング電源装置を少ない部品点
数で提供することにある。 【０００９】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係るスイッチング電源装置によれば、交流
電圧を整流して第１の端子と第２の端子の間に所定周期
の整流電圧を出力する整流手段と、前記第１の端子と前
記第２の端子の間に構成された、容量性負荷と第１のス
イッチング手段と第１の定インピーダンス素子からなる
第１の直列回路と、一端を前記第１の端子と前記容量性
負荷との接続点に接続され、前記整流電圧に応じた電圧
を制御入力端子に印加されてスイッチングすることで前
記第１のスイッチング手段のスイッチング動作を制御
し、オンのときには前記第１の端子と前記制御入力端子
の間を第１の所定レベルとされる第２のスイッチング手
段と、前記第１の端子と前記第２の端子の間に接続され
て前記整流電圧に基づく電流を分流する分流手段であっ
て、前記第２の端子と前記第２のスイッチング手段の制
御入力端子の間に構成された、第１の定電圧素子と第２
の定インピーダンス素子からなる第２の直列回路を含む
分流手段と、前記第１のスイッチング手段と前記容量性
負荷の共通接続点と前記制御入力端子の間に接続された
第２の定電圧素子とを備え、前記第１のスイッチング手
段がオンしたときに前記整流電圧に基づく電流が前記容
量性負荷に流れることで前記共通接続点に発生した出力
電圧より前記第２の定電圧素子を介して得られる第２の
所定レベル低い電圧を、前記第２のスイッチング手段の
制御入力端子に供給することで、前記第２のスイッチン
グ手段のスイッチング動作をフィードバック制御して前
記出力電圧を制御する構成とした。 【００１０】 【００１１】 【００１２】 【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。 【００１３】図１は本発明を適用したスイッチング電源
装置の一実施の形態を示す回路図、図２は図１中各部の
定常状態の波形を示す波形図である。 【００１４】図１のスイッチング電源装置は、出力のア
イソレーションが不要なメイン電源一次側回路用の出力
電力数Ｗのサブ電源として好適に設計されている。１０
は周知のブリッジ整流回路であり、入力に供給される商
用電源（８５〜２５０Ｖ，５０／６０Ｈｚ）からの交流
電圧を整流して図２（Ａ）に示す所定周期の全波整流電
圧Ｖａｂを端子ａ，ｂ間に出力する。なお、ブリッジ整
流回路１０のコモン側のダイオードＤ2 ，Ｄ4 は、メイ
ン電源一次側回路のブリッジ整流回路のコモン側のダイ
オードと共通に使用することができ、これにより、メイ
ン電源一次側のコモンとサブ電源二次側のコモンを共通
化できる。 【００１５】端子ａ，ｂ以降、出力端子１までの各素子
のうち、Ｑ2 は整流電圧Ｖａｂを出力端子１にスイッチ
ング出力するためのＮチャネル型パワーＭＯＳＦＥＴ
（以下、トランジスタＱ2 と記す）、Ｑ1 はトランジス
タＱ2 のゲート電圧を制御してスイッチング制御するた
めのＮＰＮ型バイポーラトランジスタである。トランジ
スタＱ2 のドレインには電流制限用の抵抗Ｒ1 （定イン
ピーダンス素子）が、ソースには出力負荷となる平滑用
のコンデンサＣ2 が接続されており、これらの素子から
なる第１の直列回路は端子ａ，ｂ間に接続される。 【００１６】また、トランジスタＱ2 のゲートと端子ｂ
の間には、ゲート保護用のダイオードＤ8 が接続されて
いる。さらに、端子ａ，ｂ間に接続された逆流防止ダイ
オードＤ5 と平滑用コンデンサＣ1 とにより直流電圧が
生成され、この電圧はゲートバイアス抵抗Ｒ2 を介して
トランジスタＱ2 のゲートに付与される。トランジスタ
Ｑ2 のゲートにはトランジスタＱ1 のコレクタが接続さ
れており、トランジスタＱ1 のスイッチング動作により
トランジスタＱ2 のオン／オフを制御する。 【００１７】ところで、Ｑ1 のエミッタは端子ｂに接続
され、制御入力端子であるそのベースは、Ｑ1 のレベル
シフト用ダイオードＤ6 （定電圧素子）とバイアス抵抗
Ｒ3，Ｒ4 （定インピーダンス素子）からなる第２の直
列回路の、ダイオードＤ6 と抵抗Ｒ3 との共通接続点に
接続されている。ブリッジ整流回路１０による整流電圧
Ｖａｂに基づく電流は、前記第１の直列回路とこの第２
の直列回路に分流される。そして、第２の直列回路によ
りトランジスタＱ1 のベースを分圧して所定の電位とす
ることで、トランジスタＱ1 をオンさせる。 【００１８】また、Ｑ１ のベースと別の（トランジス
タＱ２ のソースとコンデンサＣ２との）共通接続点、
すなわち出力端子１との間には定電圧素子であるツェナ
ーダイオードＤ７ が接続されている。したがって、出
力端子１と端子ｂ間に、Ｑ１のベース・エミッタ接合と
ツェナーダイオードＤ７ が直列接続されている。この
ため、出力端子１の出力電圧Ｖｏは、両トランジスタの
スイッチング動作に応じてＤ７ の所定レベルのツェナ
ー電圧ＶｚとＱ１ のベース・エミッタ順方向降下電圧
ＶＢＥ（約０．６Ｖの所定レベル）との和の電圧を基準
電圧として検出し、出力電圧Ｖｏが基準の電圧に達する
と定電圧素子であるツェナーダイオードＤ７にツェナー
電流を流してＱ１ のベースにフィードバックされ、Ｑ
１ がオンしてＱ２ のゲートは端子ｂの電位まで引き下
げられ、Ｑ２がオフしてコンデンサＣ２の充電が停止す
る。逆に、出力電圧Ｖｏが基準電圧以下に低下するとツ
ェナーダイオードＤ７ のツェナー電流が流れなくなる
ためＱ１ はオフし、Ｑ２ のゲート電位が所定のオン電
位まで引き上げられてコンデンサＣ２ を基準電圧まで
充電する。出力電圧Ｖｏの変化に対して上記の動作を繰
り返すことで、出力電圧Ｖｏを安定化することができ
る。 【００１９】ここで、トランジスタＱ1 の定常状態での
スイッチング動作について図２を参照して説明する。 【００２０】商用周波数の１／２周期に相当する所定周
期Ｔ1 （＝Ｔ2 ）で、端子ａ，ｂ間に整流電圧Ｖａｂが
得られているとする。周期Ｔ1 で示す商用周波数の前半
のサイクルにおいて、このＶａｂが、Ｖｓｗ＝ＶD6＋
（（Ｒ3 ＋Ｒ4 ）／Ｒ4 ）ＶBE未満に低下すると、トラ
ンジスタＱ1 のベース電位がＶBE未満となりオフとな
る。トランジスタＱ1 がオフのときはトランジスタＱ2
のゲートにバイアス電圧が印加されてＱ2 がオンし（時
刻ｔ1 ）、抵抗Ｒ1 ，ドレイン、ソースを介してコンデ
ンサＣ2 に電流Ｉが流れる。 【００２１】図２（Ｅ）は抵抗Ｒ1 の両端電位ＶR1を示
しており、電流Ｉとほぼ同様の波形となる。ｔ1 後の最
初のピークＰ1 で示される電流でコンデンサＣ2 が所定
レベルまで充電されると、出力電圧Ｖｏ（図２（Ｄ））
は一時的に一定レベルになる。さらに、次のピークＰ2
で示される電流による充電によりコンデンサＣ2 の両端
電位がＶｚとＶBEの和の電圧に達するとトランジスタＱ
1 がオンする（時刻ｔ2 ）。これにより、トランジスタ
Ｑ2 のゲートが端子ｂのコモン電位とされるので、トラ
ンジスタＱ2 がオフする。 【００２２】このように定常状態では、容量性負荷Ｃ２
による放電により入力電圧（交流）波形のゼロクロス
付近の前後のある期間（ｔ１ −ｔ２ 間の数ｍｓｅ
ｃ）、図２のようにトランジスタＱ２ がオンして抵抗
Ｒ１ に流れる電流のピーク値を抑えることができ、抵
抗Ｒ１ は電力容量の小さな小型のもの（低ワッテージ
仕様）で済む。実際の回路動作においては、軽負荷時な
どでは、Ｐ１ の電流がゼロとなるまでにＶｏ＝Ｖｚ＋
ＶＢＥに達すれば周期Ｔ２ で示す商用周波数の後半の
サイクル（図２（Ｅ）のＰ２ ）においてＱ２ がオンし
ない場合もある。したがって、本願のスイッチング電源
装置で発生するスイッチングノイズの基本周波数は商用
周波数の２倍または４倍となり、最高でも４８０Ｈｚに
過ぎず、放射等が起き難いのでノイズ対策も余り必要な
い。 【００２３】このようにしてトランジスタＱ2 ，Ｑ1 が
スイッチングすることで、容量性負荷であるコンデンサ
Ｃ2 の両端に出力電圧Ｖｏが得られる。この出力電圧Ｖ
ｏの値は、それぞれ所定レベルのツェナー電圧Ｖｚとト
ランジスタＱ1 のベース・エミッタ順方向降下電圧ＶBE
の和により安定に設定することができ、本出願人はツェ
ナー電圧１０ＶのダイオードＤ7 を用いて、１１Ｖ，１
００ｍＡの直流出力を得ることができた。また、Ｃ2 の
容量を１５００μＦとすると、出力電圧Ｖｏのリップル
分はおよそ０．７Ｖであった。 【００２４】また、図３に示すように、電源投入時に
は、前記第２の直列回路を設けない場合には前記第１の
直列回路に瞬間的に最大でＶａｂ（０ｔｏｐｅａｋ）／
Ｒ1 の電流が流れるが、第２の直列回路を設けて電流制
限動作することにより、最大でもＶｓｗ／Ｒ1 の電流し
か流れず、出力負荷に流れる突入電流を制限することが
できる。ここで、図３は、電源投入時の図２（Ｅ）の方
絡線に相当する。 【００２５】すなわち、入力電源の投入時（Ｃ２ の両
端電圧が０Ｖ）は第２の直列回路の分圧によりＱ１ の
ベース電圧ＶＢＥが商用周波数の半サイクルの中で０．
６Ｖに達するまでＱ１ がオフ、Ｑ２ がオンしてＣ２
を充電するが、Ｒ１ とＱ２のオン抵抗により電流Ｉが
制限されるため、入力周波数の数１０サイクルをかけて
Ｃ２ を充電する。前述の説明のように、このＣ２ の電
圧がＤ７ のツェナー電圧ＶｚとＱ１ のベース電圧ＶＢ
Ｅとの和の電圧に達すると、第２の直列回路の分圧によ
らずがＤ７ を介してＱ１のベースに電流が流れてＱ１
がオン、Ｑ２がオフしてＣ２ の充電が停止する。 【００２６】このように本実施の形態によれば、トラン
ス、チョークコイル等を用いることのない少ない部品点
数の簡単な構成でスペースファクタを高め、ローコスト
化を図るとともに、スイッチングノイズの発生による悪
影響のないスイッチング電源装置を実現することができ
電力損失を抑えて高効率化することが可能であるから、
使用部品も小型、低ワッテージ仕様のもので良い。 【００２７】なお、抵抗Ｒ1 としてヒューズ抵抗を用い
て短絡事故を防止するようにしても良い。また、Ｄ7 と
Ｑ1 の特性を適宜選択することにより、温度変化による
ツェナー電圧とＶBEの変化を相殺して出力電圧Ｖｏを温
度変化に対し安定化することも可能である。さらに、抵
抗Ｒ4 を省略（オープンとする）しても、Ｄ8 の代わり
に抵抗を使用しても本願発明装置の動作を妨げるもので
はなく、種々の改変が考えられる。 【００２８】たとえば、上記実施の形態ではトランジス
タＱ2 ，Ｑ1 の制御入力端子であるゲート、ベースがそ
れぞれＰ型半導体で形成されるＮチャネル型ＭＯＳＦＥ
Ｔ、ＮＰＮ型バイポーラトランジスタを用いてプラスの
直流出力を生成したが、Ｐチャネル型ＭＯＳＦＥＴ、Ｐ
ＮＰ型バイポーラトランジスタを用いてマイナスの直流
出力を生成するようにすることも考えられる。この場
合、ブリッジ整流回路はマイナスの全波整流電圧を出力
するように構成することは勿論である。その他、種々の
改変が考えられる。 【００２９】 【発明の効果】以上説明してきたように本発明によれ
ば、トランス、チョークコイル等を用いることのない少
ない部品点数の簡単な構成で、スイッチングノイズの発
生による悪影響のないスイッチング電源装置を実現する
ことができ電力損失を抑えて高効率化することができ、
また、使用部品も小型、低ワッテージ仕様のもので良い
という効果が得られる。
【図面の簡単な説明】
【図１】本発明を適用したスイッチング電源装置の一実
施の形態を示す回路図である。 【図２】図１中各部の定常状態の波形を示す波形図であ
る。 【図３】電源投入時の突入電流波形を示す波形図であ
る。 【図４】従来のサブ電源に用いられる電源装置の一例を
示す回路図である。 【符号の説明】 １ 出力端子 １０ ブリッジ整流回路 ａ，ｂ 端子 Ｑ1 ，Ｑ2 トランジスタ Ｃ1 ，Ｃ2 コンデンサ Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 抵抗 Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 ，Ｄ7 ，Ｄ8 ダ
イオード
施の形態を示す回路図である。 【図２】図１中各部の定常状態の波形を示す波形図であ
る。 【図３】電源投入時の突入電流波形を示す波形図であ
る。 【図４】従来のサブ電源に用いられる電源装置の一例を
示す回路図である。 【符号の説明】 １ 出力端子 １０ ブリッジ整流回路 ａ，ｂ 端子 Ｑ1 ，Ｑ2 トランジスタ Ｃ1 ，Ｃ2 コンデンサ Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 抵抗 Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 ，Ｄ5 ，Ｄ6 ，Ｄ7 ，Ｄ8 ダ
イオード
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−236278（ＪＰ，Ａ)
実開 平７−29610（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445,1/56
G05F 1/613,1/618
H02M 3/00 - 3/44
H02M 7/00 - 7/40
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 交流電圧を整流して第１の端子と第２の
端子の間に所定周期の整流電圧を出力する整流手段と、 前記第１の端子と前記第２の端子の間に構成された、容
量性負荷と第１のスイッチング手段と第１の定インピー
ダンス素子からなる第１の直列回路と、 一端を前記第１の端子と前記容量性負荷との接続点に接
続され、前記整流電圧に応じた電圧を制御入力端子に印
加されてスイッチングすることで前記第１のスイッチン
グ手段のスイッチング動作を制御し、オンのときには前
記第１の端子と前記制御入力端子の間を第１の所定レベ
ルとされる第２のスイッチング手段と、 前記第１の端子と前記第２の端子の間に接続されて前記
整流電圧に基づく電流を分流する分流手段であって、前
記第２の端子と前記第２のスイッチング手段の制御入力
端子の間に構成された、第１の定電圧素子と第２の定イ
ンピーダンス素子からなる第２の直列回路を含む分流手
段と、 前記第１のスイッチング手段と前記容量性負荷の共通接
続点と前記制御入力端子の間に接続された第２の定電圧
素子とを備え、 前記第１のスイッチング手段がオンしたときに前記整流
電圧に基づく電流が前記容量性負荷に流れることで前記
共通接続点に発生した出力電圧より前記第２の定電圧素
子を介して得られる第２の所定レベル低い電圧を、前記
第２のスイッチング手段の制御入力端子に供給すること
で、前記第２のスイッチング手段のスイッチング動作を
フィードバック制御して前記出力電圧を制御することを
特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29649596A JP3436463B2 (ja) | 1996-11-08 | 1996-11-08 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29649596A JP3436463B2 (ja) | 1996-11-08 | 1996-11-08 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10143261A JPH10143261A (ja) | 1998-05-29 |
| JP3436463B2 true JP3436463B2 (ja) | 2003-08-11 |
Family
ID=17834298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29649596A Expired - Fee Related JP3436463B2 (ja) | 1996-11-08 | 1996-11-08 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3436463B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5352372B2 (ja) * | 2009-08-03 | 2013-11-27 | サクサ株式会社 | Ａｃ／ｄｃ電源装置 |
| US20150029768A1 (en) * | 2013-07-25 | 2015-01-29 | Bourns, Inc. | Non-isolated AC to DC power device |
-
1996
- 1996-11-08 JP JP29649596A patent/JP3436463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10143261A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6842353B2 (en) | Switching power supply, and a method of driving the same | |
| JP2002330584A (ja) | 電気回路の消散型クランプを行うための方法および装置 | |
| US10601329B2 (en) | Switching regulator and power switch controller circuit thereof | |
| US20080265670A1 (en) | Converter for Providing Several Output Voltages | |
| JP3206488B2 (ja) | スイッチング電源装置 | |
| JP2007511995A (ja) | スイッチモード電源 | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| JPH067743B2 (ja) | 電源装置 | |
| US6348784B1 (en) | Switching power supply | |
| JP3027284B2 (ja) | スイッチング電源 | |
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2984466B2 (ja) | リンギングチョ−クコンバ−タ | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP3587907B2 (ja) | 直流電源装置 | |
| JP3483128B2 (ja) | ランプ用電源回路 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP3514022B2 (ja) | 電源装置 | |
| JP3339558B2 (ja) | 電力変換装置 | |
| JPS61207168A (ja) | 電源装置 | |
| JPH06335176A (ja) | 充放電電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |