JP3196554B2 - 電流モード型スイッチング安定化電源装置 - Google Patents
電流モード型スイッチング安定化電源装置Info
- Publication number
- JP3196554B2 JP3196554B2 JP02790595A JP2790595A JP3196554B2 JP 3196554 B2 JP3196554 B2 JP 3196554B2 JP 02790595 A JP02790595 A JP 02790595A JP 2790595 A JP2790595 A JP 2790595A JP 3196554 B2 JP3196554 B2 JP 3196554B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- switching
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は商用交流電源などから安
定化直流電源を生成するスイッチング安定化電源装置で
あって、交流入力電流の力率を、交流入力部にコンデン
サインプット型整流回路を持つ安定化電源装置より改善
するために、交流入力電流を制御する機能を備えた、い
わゆる電流モード型のスイッチング安定化電源装置に関
する。
定化直流電源を生成するスイッチング安定化電源装置で
あって、交流入力電流の力率を、交流入力部にコンデン
サインプット型整流回路を持つ安定化電源装置より改善
するために、交流入力電流を制御する機能を備えた、い
わゆる電流モード型のスイッチング安定化電源装置に関
する。
【０００２】なお、以下各図において同一の符号は同一
もしくは相当部分を示す。
もしくは相当部分を示す。
【０００３】
【従来の技術】図５は従来のスイッチング安定化電源装
置のＡＣ入力部の構成例を示す。この回路は最も一般的
なコンデンサインプット型整流回路である。即ち商用電
源のＡＣ入力電圧ＶACをダイオードブリッジＤＢで全波
整流し、コンデンサＣ1 で平滑化してＤＣ出力を得る。
そしてこのＤＣ出力を図外のスイッチング手段でスイッ
チング制御して安定化された直流電源を得るものであ
る。
置のＡＣ入力部の構成例を示す。この回路は最も一般的
なコンデンサインプット型整流回路である。即ち商用電
源のＡＣ入力電圧ＶACをダイオードブリッジＤＢで全波
整流し、コンデンサＣ1 で平滑化してＤＣ出力を得る。
そしてこのＤＣ出力を図外のスイッチング手段でスイッ
チング制御して安定化された直流電源を得るものであ
る。
【０００４】図６は図５の回路のＡＣ入力電圧ＶACとＡ
Ｃ入力電流Ｉo の波形の例を示す。ＡＣ入力電圧ＶACの
ピーク値附近の僅かな時間に大きな波高値を持つ尖った
波形の交流入力電流Ｉo が流れる。このように従来のス
イッチング安定化電源装置は交流入力電圧を整流しコン
デンサで平滑して直流化する時点で大量の高調波電流を
含む大きな尖頭波電流Ｉoが流れ、これが電力系の電圧
歪みや機器の動作障害の原因となっている。また、この
高調波電流の存在は安定化電源装置の力率を低下させ
る。
Ｃ入力電流Ｉo の波形の例を示す。ＡＣ入力電圧ＶACの
ピーク値附近の僅かな時間に大きな波高値を持つ尖った
波形の交流入力電流Ｉo が流れる。このように従来のス
イッチング安定化電源装置は交流入力電圧を整流しコン
デンサで平滑して直流化する時点で大量の高調波電流を
含む大きな尖頭波電流Ｉoが流れ、これが電力系の電圧
歪みや機器の動作障害の原因となっている。また、この
高調波電流の存在は安定化電源装置の力率を低下させ
る。
【０００５】図３はこのような力率低下を改善したスイ
ッチング安定化電源装置の回路例を示す。この図３の主
回路はいわゆる昇圧型コンバータに構成されている。即
ちダイオードブリッジＤＢの全波整流波形の直流出力を
リアクトルＬを介しスイッチング素子Ｑ1 によってオン
／オフする動作を、発振器ＯＳＣの発振周波数で定まる
所定周期で繰返し、スイッチング素子Ｑ1 のターンオフ
時のリアクトルＬの電流をコンデンサＣ1 の放電阻止用
のダイオードＤ1 を介しコンデンサＣ1 に流し込む。
ッチング安定化電源装置の回路例を示す。この図３の主
回路はいわゆる昇圧型コンバータに構成されている。即
ちダイオードブリッジＤＢの全波整流波形の直流出力を
リアクトルＬを介しスイッチング素子Ｑ1 によってオン
／オフする動作を、発振器ＯＳＣの発振周波数で定まる
所定周期で繰返し、スイッチング素子Ｑ1 のターンオフ
時のリアクトルＬの電流をコンデンサＣ1 の放電阻止用
のダイオードＤ1 を介しコンデンサＣ1 に流し込む。
【０００６】一方制御回路では電圧エラーアンプＥＡに
よりＤＣ出力電圧Ｅout と基準電圧Ｅref1との差（＝Ｅ
ref1−Ｅout ）に比例したエラー電圧Ｖeaを取出し、次
に乗算器ＭＰによりダイオードブリッジＤＢの全波整流
出力電圧とエラー電圧Ｖeaとの乗算を行い、エラー電圧
Ｖeaに比例した波高値を持つ全波整流波形の電圧Ｖmpを
取出す。
よりＤＣ出力電圧Ｅout と基準電圧Ｅref1との差（＝Ｅ
ref1−Ｅout ）に比例したエラー電圧Ｖeaを取出し、次
に乗算器ＭＰによりダイオードブリッジＤＢの全波整流
出力電圧とエラー電圧Ｖeaとの乗算を行い、エラー電圧
Ｖeaに比例した波高値を持つ全波整流波形の電圧Ｖmpを
取出す。
【０００７】次にコンパレータＣＰにより、スイッチン
グ素子Ｑ1 と直列に設けられた同素子Ｑ1 の電流検出抵
抗Ｒ1 の電圧ＶＲ1 と全波整流波形電圧Ｖmpとを比較
し、コンパレータＣＰは電流検出抵抗電圧ＶＲ1 が乗算
器出力電圧Ｖmpを上回る時点に、発振器ＯＳＣの出力に
よりセットされていたＲＳフリップフロップとしてのＰ
ＷＭラッチＦＦをリセットさせる。
グ素子Ｑ1 と直列に設けられた同素子Ｑ1 の電流検出抵
抗Ｒ1 の電圧ＶＲ1 と全波整流波形電圧Ｖmpとを比較
し、コンパレータＣＰは電流検出抵抗電圧ＶＲ1 が乗算
器出力電圧Ｖmpを上回る時点に、発振器ＯＳＣの出力に
よりセットされていたＲＳフリップフロップとしてのＰ
ＷＭラッチＦＦをリセットさせる。
【０００８】一方スイッチング素子Ｑ1 はＰＷＭラッチ
ＦＦのセット出力によりオン側にラッチされ、リセット
出力によりオフ側にラッチされる。以上の結果としてス
イッチング素子Ｑ1 はエラー電圧に比例した大きさを持
ち、且つダイオードブリッジＤＢの全波整流電圧波形に
相似した波形の電流をコンデンサＣ1 に流し込み、コン
デンサＣ1 の電圧としてのＤＣ出力Ｅout を基準電圧Ｅ
ref に保つようにＰＷＭ（パルス巾変調）制御されたス
イッチングを行う。
ＦＦのセット出力によりオン側にラッチされ、リセット
出力によりオフ側にラッチされる。以上の結果としてス
イッチング素子Ｑ1 はエラー電圧に比例した大きさを持
ち、且つダイオードブリッジＤＢの全波整流電圧波形に
相似した波形の電流をコンデンサＣ1 に流し込み、コン
デンサＣ1 の電圧としてのＤＣ出力Ｅout を基準電圧Ｅ
ref に保つようにＰＷＭ（パルス巾変調）制御されたス
イッチングを行う。
【０００９】図４は図３の回路の交流入力電圧ＶACと交
流入力電流Ｉo の波形例を示す。即ち両者ＶACとＩo は
同相の正弦波状の交流波形となり、力率≒１に改善され
ることを示す。
流入力電流Ｉo の波形例を示す。即ち両者ＶACとＩo は
同相の正弦波状の交流波形となり、力率≒１に改善され
ることを示す。
【００１０】
【発明が解決しようとする課題】図３の回路の力率改善
の手法は動作原理としては充分な手法ではあるが、この
回路には次のような問題がある。
の手法は動作原理としては充分な手法ではあるが、この
回路には次のような問題がある。
【００１１】（１）図３の力率改善の手法は安定化電源
の入力部のＡＣ／ＤＣ変換部で改善を行う手法で１系統
のＤＣ出力のみ可能である。しかし一般的にはその後段
に絶縁トランスを用い所望数の安定化電源出力を得る必
要がある。即ち本来のスイッチング安定化電源回路が別
に必要である。
の入力部のＡＣ／ＤＣ変換部で改善を行う手法で１系統
のＤＣ出力のみ可能である。しかし一般的にはその後段
に絶縁トランスを用い所望数の安定化電源出力を得る必
要がある。即ち本来のスイッチング安定化電源回路が別
に必要である。
【００１２】（２）全波整流電圧とＤＣ出力のエラー電
圧をリアルタイムで乗算し、昇圧コンバータを制御する
が、ＡＣ入力電圧範囲（ＡＣ８５〜２６４Ｖ）とＤＣ出
力範囲（０〜２００Ｖ）を任意にカバーできる回路設計
を行うためには、乗算回路のダイナミックレンジが大き
くなり、乗算回路を含めた集積化（ＩＣ化）は困難であ
る。このため用途別に集積化を行わねばならない。
圧をリアルタイムで乗算し、昇圧コンバータを制御する
が、ＡＣ入力電圧範囲（ＡＣ８５〜２６４Ｖ）とＤＣ出
力範囲（０〜２００Ｖ）を任意にカバーできる回路設計
を行うためには、乗算回路のダイナミックレンジが大き
くなり、乗算回路を含めた集積化（ＩＣ化）は困難であ
る。このため用途別に集積化を行わねばならない。
【００１３】そこで本発明はこのような問題を解消でき
る、電流モード型スイッチング安定化電源装置を提供す
ることを課題とする。
る、電流モード型スイッチング安定化電源装置を提供す
ることを課題とする。
【００１４】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のスイッチング安定化電源装置は、交流
電源の出力（ＡＣ入力電圧ＶAC）を全波整流する全波整
流手段（ダイオードブリッジＤＢ）と、トランス（１）
の１次巻線（１ａ）を介しこの全波整流手段の整流出力
を前記交流電源の周波数より充分高いスイッチング周波
数でオン／オフするスイッチング手段（ＦＥＴＱ1 ）
と、前記トランスの２次巻線（１ｂ）に発生する電圧を
（ダイオードＤ1 を介し）整流し（コンデンサＣ1 を介
し）平滑化して直流出力電圧（ＤＣ出力Ｅout ）として
出力する整流平滑手段と、ホトカプラ（ＰＣ1 ）と、前
記直流出力電圧が前記基準電圧を越える差電圧の増加と
共に前記ホトカプラのホトダイオード（ＰＤ）の電流を
増加させる手段（シャントレギレータ２など）とからな
り、前記差電圧に応じた検出量を出力する手段と、前記
ホトカプラのホトトランジスタ（ＰＴ）に電流を供給す
る電流源（４）と、前記トランスの１次巻線の電流値に
比例する電圧（ＶＲ1 ）が、前記ホトトランジスタの電
圧（エラー電圧Ｖpt）を上回るタイミングを検出する比
較手段（コンパレータＣＰ）と、前記スイッチング周波
数の周期の到来毎に前記スイッチング手段をオン側にラ
ッチし、前記比較手段が検出したタイミング毎に前記ス
イッチング手段をオフ側にラッチする手段（ＰＷＭラッ
チＦＦ）とを備えたスイッチング安定化電源において、
前記ホトトランジスタに直列に抵抗（Ｒf ）を設けて、
このホトトランジスタとフィルタ抵抗との直列回路に前
記電流源から電流を供給し、この直列回路と並列にコン
デンサ（Ｃf ）を接続しこの、前記抵抗及び前記コンデ
ンサからなるフィルタによって、前記全波整流に伴って
生じる直流出力電圧の脈動を除去し、前記コンデンサの
電圧を前記ホトトランジスタの電圧として比較手段に与
えるようにする。
めに、請求項１のスイッチング安定化電源装置は、交流
電源の出力（ＡＣ入力電圧ＶAC）を全波整流する全波整
流手段（ダイオードブリッジＤＢ）と、トランス（１）
の１次巻線（１ａ）を介しこの全波整流手段の整流出力
を前記交流電源の周波数より充分高いスイッチング周波
数でオン／オフするスイッチング手段（ＦＥＴＱ1 ）
と、前記トランスの２次巻線（１ｂ）に発生する電圧を
（ダイオードＤ1 を介し）整流し（コンデンサＣ1 を介
し）平滑化して直流出力電圧（ＤＣ出力Ｅout ）として
出力する整流平滑手段と、ホトカプラ（ＰＣ1 ）と、前
記直流出力電圧が前記基準電圧を越える差電圧の増加と
共に前記ホトカプラのホトダイオード（ＰＤ）の電流を
増加させる手段（シャントレギレータ２など）とからな
り、前記差電圧に応じた検出量を出力する手段と、前記
ホトカプラのホトトランジスタ（ＰＴ）に電流を供給す
る電流源（４）と、前記トランスの１次巻線の電流値に
比例する電圧（ＶＲ1 ）が、前記ホトトランジスタの電
圧（エラー電圧Ｖpt）を上回るタイミングを検出する比
較手段（コンパレータＣＰ）と、前記スイッチング周波
数の周期の到来毎に前記スイッチング手段をオン側にラ
ッチし、前記比較手段が検出したタイミング毎に前記ス
イッチング手段をオフ側にラッチする手段（ＰＷＭラッ
チＦＦ）とを備えたスイッチング安定化電源において、
前記ホトトランジスタに直列に抵抗（Ｒf ）を設けて、
このホトトランジスタとフィルタ抵抗との直列回路に前
記電流源から電流を供給し、この直列回路と並列にコン
デンサ（Ｃf ）を接続しこの、前記抵抗及び前記コンデ
ンサからなるフィルタによって、前記全波整流に伴って
生じる直流出力電圧の脈動を除去し、前記コンデンサの
電圧を前記ホトトランジスタの電圧として比較手段に与
えるようにする。
【００１５】請求項２のスイッチング安定化電源装置
は、請求項１に記載のスイッチング安定化電源装置にお
いて、前記全波整流手段の整流電圧出力端間に１μＦ以
下のコンデンサ（Ｃ0 ）を接続する。
は、請求項１に記載のスイッチング安定化電源装置にお
いて、前記全波整流手段の整流電圧出力端間に１μＦ以
下のコンデンサ（Ｃ0 ）を接続する。
【００１６】また、請求項３のスイッチング安定化電源
装置は、請求項１または請求項２に記載のスイッチング
安定化電源装置において、前記コンデサの出力を帰還電
圧として第２の基準電圧と比較し、帰還電圧が第２基準
電圧を上回った場合に過負荷状態を検出して前記スイッ
チング手段をオフさせる過負荷検出回路を備えるものと
する。
装置は、請求項１または請求項２に記載のスイッチング
安定化電源装置において、前記コンデサの出力を帰還電
圧として第２の基準電圧と比較し、帰還電圧が第２基準
電圧を上回った場合に過負荷状態を検出して前記スイッ
チング手段をオフさせる過負荷検出回路を備えるものと
する。
【００１７】
【作用】スイッチング素子を介し、トランスの１次側に
交流電源の全波整流電圧をコンデンサで平滑することな
く（又は平滑コンデンサを用いるとしても極く小容量の
ものとして）断続して印加し、且つトランス２次側から
取出されるＤＣ出力電圧と基準電圧との差電圧（電圧偏
差）に応じてトランスの１次側電流値が定まるようにス
イッチング素子をＰＷＭ制御してＤＣ出力電圧を安定化
する。このような電流モード型制御を行って図３のよう
な乗算器を不使用とする。
交流電源の全波整流電圧をコンデンサで平滑することな
く（又は平滑コンデンサを用いるとしても極く小容量の
ものとして）断続して印加し、且つトランス２次側から
取出されるＤＣ出力電圧と基準電圧との差電圧（電圧偏
差）に応じてトランスの１次側電流値が定まるようにス
イッチング素子をＰＷＭ制御してＤＣ出力電圧を安定化
する。このような電流モード型制御を行って図３のよう
な乗算器を不使用とする。
【００１８】この場合交流入力電流は交流入力電圧と同
相の正弦波でなく、同相の台形波となるが図６のような
コンデンサインプット型整流回路に流入する尖頭波の大
電流は流れず高調波成分が著しく低減され、力率が大き
く改善される。
相の正弦波でなく、同相の台形波となるが図６のような
コンデンサインプット型整流回路に流入する尖頭波の大
電流は流れず高調波成分が著しく低減され、力率が大き
く改善される。
【００１９】
【実施例】図１は本発明の一実施例としての電流モード
型スイッチング安定化電源装置の原理回路を示す。図１
において１は電位絶縁及び電圧変換用のトランス、１ａ
はトランス１の１次巻線、１ｂは同じく２次巻線、１ｃ
は同じく３次巻線である。１次巻線１ａは、商用電源の
ＡＣ入力電圧ＶACを全波整流するダイオードブリッジＤ
Ｂの全波整流出力端子間に、スイッチング素子としての
ＦＥＴＱ1 とトランス１次電流検出用の抵抗（電流検出
抵抗）Ｒ1 との直列回路に直列に接続されている。
型スイッチング安定化電源装置の原理回路を示す。図１
において１は電位絶縁及び電圧変換用のトランス、１ａ
はトランス１の１次巻線、１ｂは同じく２次巻線、１ｃ
は同じく３次巻線である。１次巻線１ａは、商用電源の
ＡＣ入力電圧ＶACを全波整流するダイオードブリッジＤ
Ｂの全波整流出力端子間に、スイッチング素子としての
ＦＥＴＱ1 とトランス１次電流検出用の抵抗（電流検出
抵抗）Ｒ1 との直列回路に直列に接続されている。
【００２０】ダイオードブリッジＤＢの整流出力端子間
に点線で画かれた平滑コンデンサＣ0 は設けられない
か、又は設けられても極めて小容量（例えば１μＦ以
下）のものである。トランス１の２次巻線１ｂには整流
ダイオードＤ1 を介して平滑コンデンサＣ1 が接続さ
れ、このコンデンサＣ1 の両端電圧がＤＣ出力電圧Ｅou
t として図外の負荷に供給される。Ｒ2 ，Ｒ3 はこのＤ
Ｃ出力電圧Ｅout を検出するための分圧抵抗、２はこの
分圧抵抗の分圧電圧（抵抗Ｒ3 の両端電圧）を制御入力
電圧Ｖs とするシャントレギレータである。
に点線で画かれた平滑コンデンサＣ0 は設けられない
か、又は設けられても極めて小容量（例えば１μＦ以
下）のものである。トランス１の２次巻線１ｂには整流
ダイオードＤ1 を介して平滑コンデンサＣ1 が接続さ
れ、このコンデンサＣ1 の両端電圧がＤＣ出力電圧Ｅou
t として図外の負荷に供給される。Ｒ2 ，Ｒ3 はこのＤ
Ｃ出力電圧Ｅout を検出するための分圧抵抗、２はこの
分圧抵抗の分圧電圧（抵抗Ｒ3 の両端電圧）を制御入力
電圧Ｖs とするシャントレギレータである。
【００２１】ＰＣ1 はＤＣ出力電圧Ｅout の基準電圧に
対する偏差の検出量を電位絶縁してトランス１次側の制
御用集積回路３に伝えるためのホトカプラで、そのホト
ダイオードＰＤがシャントレギレータ２と直列に設けら
れている。このホトカプラＰＣ1 のホトトランジスタＰ
Ｔはフルィタ抵抗Ｒf と直列に接続され、この直列回路
は、制御用集積回路３の帰還信号端子ＦＢとグランド端
子ＧＮＤとの間に、フィルタコンデンサＣf と並列に接
続されている。
対する偏差の検出量を電位絶縁してトランス１次側の制
御用集積回路３に伝えるためのホトカプラで、そのホト
ダイオードＰＤがシャントレギレータ２と直列に設けら
れている。このホトカプラＰＣ1 のホトトランジスタＰ
Ｔはフルィタ抵抗Ｒf と直列に接続され、この直列回路
は、制御用集積回路３の帰還信号端子ＦＢとグランド端
子ＧＮＤとの間に、フィルタコンデンサＣf と並列に接
続されている。
【００２２】なお、フィルタ抵抗Ｒf とフィルタコンデ
ンサＣf はホトトランジスタＰＴの出力の変動を遅延平
滑化する役割を持つ。制御用集積回路３の制御出力端子
ＯＵＴはＦＥＴＱ1 のゲートに接続され、同じく制御用
集積回路３の電流検出端子Ｉs には電流検出抵抗Ｒ1 の
検出電圧（電流検出電圧）ＶＲ1 が入力されている。
ンサＣf はホトトランジスタＰＴの出力の変動を遅延平
滑化する役割を持つ。制御用集積回路３の制御出力端子
ＯＵＴはＦＥＴＱ1 のゲートに接続され、同じく制御用
集積回路３の電流検出端子Ｉs には電流検出抵抗Ｒ1 の
検出電圧（電流検出電圧）ＶＲ1 が入力されている。
【００２３】トランス１の３次巻線１ｃは、その一端が
ダイオードブリッジＤＢの負側の整流出力端子と共にグ
ランドＧＮＤに接続され、その他端が整流ダイオードＤ
2 を介して平滑コンデンサＣ2 に接続されている。この
平滑コンデンサＣ2 は制御用集積回路３の電源端子Ｖcc
に接続され集積回路３の直流電源を構成している。な
お、ダイオードブリッジＤＢの正側整流出力端子と集積
回路３の電源端子Ｖcc間に設けられた抵抗Ｒs は、集積
回路３を起動するための起動抵抗である。
ダイオードブリッジＤＢの負側の整流出力端子と共にグ
ランドＧＮＤに接続され、その他端が整流ダイオードＤ
2 を介して平滑コンデンサＣ2 に接続されている。この
平滑コンデンサＣ2 は制御用集積回路３の電源端子Ｖcc
に接続され集積回路３の直流電源を構成している。な
お、ダイオードブリッジＤＢの正側整流出力端子と集積
回路３の電源端子Ｖcc間に設けられた抵抗Ｒs は、集積
回路３を起動するための起動抵抗である。
【００２４】次に制御用集積回路３において、４はフィ
ルタ抵抗Ｒf を介してホトトランジスタＰＴに電流を供
給する電流源である。コンパレータＣＰは帰還信号端子
ＦＢの電圧としての帰還電圧Ｖfbと電流検出端子Ｉs の
電圧ＶＲ1 とを比較し、電圧ＶＲ1 がＶfbを上回る時点
にＰＷＭラッチＦＦにリセット信号を与える。
ルタ抵抗Ｒf を介してホトトランジスタＰＴに電流を供
給する電流源である。コンパレータＣＰは帰還信号端子
ＦＢの電圧としての帰還電圧Ｖfbと電流検出端子Ｉs の
電圧ＶＲ1 とを比較し、電圧ＶＲ1 がＶfbを上回る時点
にＰＷＭラッチＦＦにリセット信号を与える。
【００２５】発振器ＯＳＣはＡＣ入力電圧ＶACの周波数
（５０Ｈｚ又は６０Ｈｚ）より充分高いスイッチング周
波数（通常数１０ｋＨｚ）を生成し、その発振周期毎に
ＰＷＭラッチＦＦにセット信号を与える。ＰＷＭラッチ
ＦＦの端子Ｑのラッチ出力は制御出力端子ＯＵＴからＦ
ＥＴＱ1 のゲートに与えられ、ＦＥＴＱ1 は以下に述べ
るようにＰＷＭ制御によってオン／オフされる。
（５０Ｈｚ又は６０Ｈｚ）より充分高いスイッチング周
波数（通常数１０ｋＨｚ）を生成し、その発振周期毎に
ＰＷＭラッチＦＦにセット信号を与える。ＰＷＭラッチ
ＦＦの端子Ｑのラッチ出力は制御出力端子ＯＵＴからＦ
ＥＴＱ1 のゲートに与えられ、ＦＥＴＱ1 は以下に述べ
るようにＰＷＭ制御によってオン／オフされる。
【００２６】次に図１の動作を説明する。まず主回路の
基本動作を述べる。ダイオードブリッジＤＢの全波整流
出力電圧が充分に（任意に設計できるが通常１０〜３０
Ｖ以上）存在する期間では、発振器ＯＳＣの発振出力に
よってＰＷＭラッチＦＦがセットされ、ＦＥＴＱ1 がオ
ンにラッチされると、ダイオードブリッジＤＢの整流出
力電圧によってトランス１の１次巻線１ａ，ＦＥＴＱ1
，電流検出抵抗Ｒ1 の直列回路に電流（１次電流とい
う）が流れ、この１次電流は主としてダイオードブリッ
ジＤＢのその時の整流出力電圧値とトランス１の１次巻
線１ａのインダクタンスによって定まる傾度で漸増す
る。
基本動作を述べる。ダイオードブリッジＤＢの全波整流
出力電圧が充分に（任意に設計できるが通常１０〜３０
Ｖ以上）存在する期間では、発振器ＯＳＣの発振出力に
よってＰＷＭラッチＦＦがセットされ、ＦＥＴＱ1 がオ
ンにラッチされると、ダイオードブリッジＤＢの整流出
力電圧によってトランス１の１次巻線１ａ，ＦＥＴＱ1
，電流検出抵抗Ｒ1 の直列回路に電流（１次電流とい
う）が流れ、この１次電流は主としてダイオードブリッ
ジＤＢのその時の整流出力電圧値とトランス１の１次巻
線１ａのインダクタンスによって定まる傾度で漸増す
る。
【００２７】なお、このときトランス１の２次巻線１
ｂ、及び３次巻線１ｃに発生する電圧は夫々ダイオード
Ｄ1 ，Ｄ2 に阻止されてこの両巻線１ｂ，１ｃには電流
は流れない。次に１次電流の増大によって電流検出抵抗
Ｒ1 の検出電圧ＶＲ1 が帰還電圧Ｖfbを上回ろうとする
時点で、コンパレータＣＰによってＰＷＭラッチＦＦが
リセットされるとＦＥＴＱ1 はオフにラッチされ、トラ
ンス１の各巻線には１次電流を維持しようとする極性の
電圧が発生し、これにより２次巻線１ｂからダイオード
Ｄ1 を介し平滑コンデンサＣ1 に電流が流れ込むと同時
に、３次巻線１ｃからもダイオードＤ2 を介し平滑コン
デンサＣ2 に電流が流れ込み、夫々ＤＣ出力電圧Ｅout
及び制御用電源Ｖccが生成される。以上の動作が発振器
ＯＳＣの発振周期毎に繰返される。
ｂ、及び３次巻線１ｃに発生する電圧は夫々ダイオード
Ｄ1 ，Ｄ2 に阻止されてこの両巻線１ｂ，１ｃには電流
は流れない。次に１次電流の増大によって電流検出抵抗
Ｒ1 の検出電圧ＶＲ1 が帰還電圧Ｖfbを上回ろうとする
時点で、コンパレータＣＰによってＰＷＭラッチＦＦが
リセットされるとＦＥＴＱ1 はオフにラッチされ、トラ
ンス１の各巻線には１次電流を維持しようとする極性の
電圧が発生し、これにより２次巻線１ｂからダイオード
Ｄ1 を介し平滑コンデンサＣ1 に電流が流れ込むと同時
に、３次巻線１ｃからもダイオードＤ2 を介し平滑コン
デンサＣ2 に電流が流れ込み、夫々ＤＣ出力電圧Ｅout
及び制御用電源Ｖccが生成される。以上の動作が発振器
ＯＳＣの発振周期毎に繰返される。
【００２８】次に制御回路の基本動作を述べる。シャン
トレギレータ２はその制御入力電圧Ｖs が所定の基準電
圧（この例では２．５Ｖ）を越えると、越えた差電圧に
応じて急速に流入電流が増大し、Ｖs が２．５Ｖ以下に
なると阻止状態になる性質を持っている。このシャント
レギレータ２の流入電流はそのままホトカプラＰＣ1 の
ホトダイオードＰＤに流れるため、ホトトランジスタＰ
Ｔは制御入力電圧Ｖs が２．５Ｖ以下のときはオフ（つ
まりその等価抵抗は無限大）であり、Ｖs が２．５Ｖを
越えると越えた差電圧に応じてその等価抵抗が急速に減
少する。
トレギレータ２はその制御入力電圧Ｖs が所定の基準電
圧（この例では２．５Ｖ）を越えると、越えた差電圧に
応じて急速に流入電流が増大し、Ｖs が２．５Ｖ以下に
なると阻止状態になる性質を持っている。このシャント
レギレータ２の流入電流はそのままホトカプラＰＣ1 の
ホトダイオードＰＤに流れるため、ホトトランジスタＰ
Ｔは制御入力電圧Ｖs が２．５Ｖ以下のときはオフ（つ
まりその等価抵抗は無限大）であり、Ｖs が２．５Ｖを
越えると越えた差電圧に応じてその等価抵抗が急速に減
少する。
【００２９】このため帰還電圧ＶfbはＤＣ出力電圧Ｅou
t が制御入力電圧Ｖs の２．５Ｖに対応するＤＣ出力基
準電圧以下のときは大きく、ＤＣ出力基準電圧を越える
と越えた差電圧に応じて急速に減少する。この帰還電圧
ＶfbはＦＥＴＱ1 のターンオフ時の１次電流値、従って
２次巻線１ｂから平滑コンデンサＣ1 側に流入する２次
電流値に対応するので、ＤＣ出力電圧Ｅout はＤＣ出力
基準電圧を越えたその近傍に維持されることになる。
t が制御入力電圧Ｖs の２．５Ｖに対応するＤＣ出力基
準電圧以下のときは大きく、ＤＣ出力基準電圧を越える
と越えた差電圧に応じて急速に減少する。この帰還電圧
ＶfbはＦＥＴＱ1 のターンオフ時の１次電流値、従って
２次巻線１ｂから平滑コンデンサＣ1 側に流入する２次
電流値に対応するので、ＤＣ出力電圧Ｅout はＤＣ出力
基準電圧を越えたその近傍に維持されることになる。
【００３０】この装置では過負荷状態になるとＤＣ出力
電圧Ｅout が低下し、帰還電圧Ｖfbが通常の制御範囲よ
りも高くなる。そこで制御用集積回路３内の過負荷検出
回路ＯＬは帰還電圧Ｖfbが通常の制御範囲の値、つまり
基準電圧Ｅref2よりも高くなったことを検出してＦＥＴ
Ｑ1 のゲートをオフするなどの保護動作を行う。図１の
回路ではダイオードブリッジＤＢの全波整流出力部に平
滑コンデンサが設けられていないため、整流出力電圧が
ＡＣ入力電圧ＶACと共に変化する。このため整流出力電
圧が低い期間では、１次電流が増大せずＦＥＴＱ1 は発
振器ＯＳＣのセット信号でオンされたままオフされなく
なり、これに対応してトランス２次側への電流供給もな
くなるのでＤＣ出力電圧Ｅout が低下する。このＤＣ出
力電圧Ｅout の低下の脈動は過負荷でなくてもＡＣ入力
電圧ＶACの０点通過毎に発生する。従ってＤＣ出力電圧
Ｅout のこの脈動による低下を検出して過負荷検出回路
ＯＬが作動することを防ぐ必要がある。このためフィル
タ抵抗Ｒf ，フィルタコンデンサＣf がホトカプラＰＣ
1 のホトトランジスタＰＴ部に設けられ帰還電圧Ｖfbの
変動を遅らせ抑制している。
電圧Ｅout が低下し、帰還電圧Ｖfbが通常の制御範囲よ
りも高くなる。そこで制御用集積回路３内の過負荷検出
回路ＯＬは帰還電圧Ｖfbが通常の制御範囲の値、つまり
基準電圧Ｅref2よりも高くなったことを検出してＦＥＴ
Ｑ1 のゲートをオフするなどの保護動作を行う。図１の
回路ではダイオードブリッジＤＢの全波整流出力部に平
滑コンデンサが設けられていないため、整流出力電圧が
ＡＣ入力電圧ＶACと共に変化する。このため整流出力電
圧が低い期間では、１次電流が増大せずＦＥＴＱ1 は発
振器ＯＳＣのセット信号でオンされたままオフされなく
なり、これに対応してトランス２次側への電流供給もな
くなるのでＤＣ出力電圧Ｅout が低下する。このＤＣ出
力電圧Ｅout の低下の脈動は過負荷でなくてもＡＣ入力
電圧ＶACの０点通過毎に発生する。従ってＤＣ出力電圧
Ｅout のこの脈動による低下を検出して過負荷検出回路
ＯＬが作動することを防ぐ必要がある。このためフィル
タ抵抗Ｒf ，フィルタコンデンサＣf がホトカプラＰＣ
1 のホトトランジスタＰＴ部に設けられ帰還電圧Ｖfbの
変動を遅らせ抑制している。
【００３１】図２は図１の回路における５０ＨｚのＡＣ
入力電圧ＶACと入力電流Ｉo の波形例を示す。ＡＣ入力
電流Ｉo の波形は同図に示すようにＡＣ入力電圧ＶACと
同相の台形波となる。本発明ではトランスを用いるため
ＡＣ入力電流Ｉo が立上って、ピーク値（台形の平らな
部分の値）に達する時点におけるＡＣ入力電圧ＶACの瞬
時値は任意に設計できるが通常１０〜３０Ｖ程度とな
る。また、ＡＣ入力電流Ｉo がピーク値以下となる期間
は５０Ｈｚの場合、約２ｍｓであり、前述のフィルタ抵
抗Ｒf ，フィルタコンデンサＣf はこの２ｍｓ期間の帰
還電圧Ｖfbの変動を抑えるものである。
入力電圧ＶACと入力電流Ｉo の波形例を示す。ＡＣ入力
電流Ｉo の波形は同図に示すようにＡＣ入力電圧ＶACと
同相の台形波となる。本発明ではトランスを用いるため
ＡＣ入力電流Ｉo が立上って、ピーク値（台形の平らな
部分の値）に達する時点におけるＡＣ入力電圧ＶACの瞬
時値は任意に設計できるが通常１０〜３０Ｖ程度とな
る。また、ＡＣ入力電流Ｉo がピーク値以下となる期間
は５０Ｈｚの場合、約２ｍｓであり、前述のフィルタ抵
抗Ｒf ，フィルタコンデンサＣf はこの２ｍｓ期間の帰
還電圧Ｖfbの変動を抑えるものである。
【００３２】
【発明の効果】本発明によれば商用交流電源の全波整流
出力電圧を平滑コンデンサで平滑することなくトランス
１の１次巻線を介しスイッチング素子でオン／オフし、
この際トランスの１次巻線の電流値が、トランス２次巻
線から取出されるＤＣ出力電圧と基準電圧との差電圧
（電圧偏差）応じて定まるようにスイッチング素子をＰ
ＷＭ制御しながらＤＣ出力電圧を安定化するようにした
ので、ＡＣ入力電流はＡＣ入力電圧と同相の台形波とな
り、ＡＣ入力部にコンデンサインプット型整流回路を持
つ従来のスイッチング安定化電源装置に比べ力率が著し
く改善され、且つトランスに所望数の２次巻線を設ける
ことにより、商用電源から絶縁された安定化電源を所望
数、容易且つ安価に生成することができる。
出力電圧を平滑コンデンサで平滑することなくトランス
１の１次巻線を介しスイッチング素子でオン／オフし、
この際トランスの１次巻線の電流値が、トランス２次巻
線から取出されるＤＣ出力電圧と基準電圧との差電圧
（電圧偏差）応じて定まるようにスイッチング素子をＰ
ＷＭ制御しながらＤＣ出力電圧を安定化するようにした
ので、ＡＣ入力電流はＡＣ入力電圧と同相の台形波とな
り、ＡＣ入力部にコンデンサインプット型整流回路を持
つ従来のスイッチング安定化電源装置に比べ力率が著し
く改善され、且つトランスに所望数の２次巻線を設ける
ことにより、商用電源から絶縁された安定化電源を所望
数、容易且つ安価に生成することができる。
【図１】本発明の一実施例としての原理回路図
【図２】図１のＡＣ入力電圧電流波形の例を示す図
【図３】図１に対応する従来装置の回路図
【図４】図３のＡＣ入力電圧電流波形の例を示す図
【図５】従来装置のコンデンサインプット型整流回路の
例を示す図
例を示す図
【図６】図５のＡＣ入力電圧電流波形の例を示す図
１ トランス １ａ １次巻線 １ｂ ２次巻線 １ｃ ３次巻線 ２ シャントレギレータ ３ 制御用集積回路 ４ 電流源 ＶAC ＡＣ入力電圧 Ｉo ＡＣ入力電流 Ｅout ＤＣ出力電圧 ＤＢ ダイオードブリッジ Ｄ1 ，Ｄ2 ダイオード Ｑ1 ＦＥＴ Ｒ1 電流検出抵抗 Ｒ2 ，Ｒ3 分圧抵抗 Ｒs 起動抵抗 Ｒf フィルタ抵抗 Ｃ0 ，Ｃ1 ，Ｃ2 平滑コンデンサ Ｃf フィルタコンデンサ ＰＣ1 ホトカプラ ＰＤ ホトダイオード ＰＴ ホトトランジスタ ＯＳＣ 発振器 ＦＦ ＰＷＭラッチ ＣＰ コンパレータ ＯＬ 過負荷検出回路 ＶＲ1 電流検出電圧 Ｖfb 帰還電圧 Ｖs 制御入力電圧 Ｅref2 基準電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/217 H02J 1/00 304 H02J 3/18 H02M 3/28
Claims (3)
- 【請求項１】交流電源の出力を全波整流する全波整流手
段と、トランスの１次巻線を介しこの全波整流手段の整
流出力を前記交流電源の周波数より充分高いスイッチン
グ周波数でオン／オフするスイッチング手段と、前記ト
ランスの２次巻線に発生する電圧を整流し平滑化して直
流出力電圧として出力する整流平滑手段と、ホトカプラ
と、前記直流出力電圧が前記基準電圧を越える差電圧の
増加と共にホトカプラのホトダイオードの電流を増加さ
せる手段とからなり、前記差電圧に応じた検出量を出力
する手段と、前記ホトカプラのホトトランジスタに電流
を供給する電流源と、前記トランスの１次巻線の電流値
に比例する電圧が、前記検出量に応じて出力される前記
ホトトランジスタの電圧を上回るタイミングを検出する
比較手段と、前記スイッチング周波数の周期の到来毎に
前記スイッチング手段をオン側にラッチし、前記比較手
段が検出したタイミング毎に前記スイッチング手段をオ
フ側にラッチする手段とを備えたスイッチング安定化電
源装置において、 前記ホトトランジスタに直列に抵抗を設けて、このホト
トランジスタとフィルタ抵抗との直列回路に前記電流源
から電流を供給し、この直列回路と並列にコンデンサを
接続し、前記抵抗及び前記コンデンサからなるフィルタ
によって、前記全波整流に伴って生じる直流出力電圧の
脈動を除去し、前記コンデンサの電圧を前記ホトトラン
ジスタの電圧として比較手段に与えるようにし たことを
特徴とする電流モード型スイッチング安定化電源装置。 - 【請求項２】請求項１に記載のスイッチング安定化電源
装置において、 前記全波整流手段の整流電圧出力端間に１μＦ以下のコ
ンデンサを接続したことを特徴とする電流モード型スイ
ッチング安定化電源装置。 - 【請求項３】請求項１または請求項２に記載のスイッチ
ング安定化電源装置において、前記コンデサの出力を帰還電圧として第２の基準電圧と
比較し、帰還電圧が第２基準電圧を上回った場合に過負
荷状態を検出して前記スイッチング手段をオフさせる過
負荷検出回路を備えたことを特徴とするスイッチング安
定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02790595A JP3196554B2 (ja) | 1995-02-16 | 1995-02-16 | 電流モード型スイッチング安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02790595A JP3196554B2 (ja) | 1995-02-16 | 1995-02-16 | 電流モード型スイッチング安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08223923A JPH08223923A (ja) | 1996-08-30 |
| JP3196554B2 true JP3196554B2 (ja) | 2001-08-06 |
Family
ID=12233908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02790595A Expired - Lifetime JP3196554B2 (ja) | 1995-02-16 | 1995-02-16 | 電流モード型スイッチング安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3196554B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11206120A (ja) * | 1997-11-07 | 1999-07-30 | Alcatel Cit | パワーコンバータを制御するための方法及び装置 |
| KR100511069B1 (ko) * | 1998-11-27 | 2005-10-26 | 페어차일드코리아반도체 주식회사 | 전압 제어와 전류 제어가 복합된 펄스폭 변조 회로 |
| JP4487680B2 (ja) * | 2004-08-11 | 2010-06-23 | 富士電機システムズ株式会社 | 半導体装置 |
| JP2006136076A (ja) * | 2004-11-04 | 2006-05-25 | Fuji Electric Device Technology Co Ltd | Ａｃ−ｄｃコンバータ |
| JP4756936B2 (ja) * | 2005-06-30 | 2011-08-24 | キヤノン株式会社 | 電源制御装置 |
| AT506273B1 (de) * | 2007-12-20 | 2012-03-15 | Siemens Ag | Verfahren zum betreiben eines schaltwandlers |
| CN102148578B (zh) * | 2010-02-10 | 2014-07-02 | 和硕联合科技股份有限公司 | 电源装置 |
| KR101365602B1 (ko) * | 2011-10-21 | 2014-03-14 | 삼성전자주식회사 | 전원 공급 장치 및 그를 포함하는 화상 형성 장치 |
| CN112886810B (zh) * | 2021-01-19 | 2023-04-11 | 深圳市喜微科技有限公司 | 用电流模式pwm控制器实现pfc功能的电路 |
-
1995
- 1995-02-16 JP JP02790595A patent/JP3196554B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08223923A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8624572B2 (en) | Switching control circuit and switching power-supply apparatus | |
| US7447601B2 (en) | Power supply controller method and structure | |
| KR100806774B1 (ko) | Ａｃ/ｄｃ 변환기 및 이를 이용한 ａｃ/ｄｃ 변환 방법 | |
| US8773869B2 (en) | System and method for conversion of high voltage AC to low voltage DC using input voltage gating | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JP3307814B2 (ja) | 直流電源装置 | |
| JP2010068688A (ja) | スイッチング電源装置 | |
| JP2990867B2 (ja) | 順変換装置 | |
| JP2885610B2 (ja) | スイッチングモード整流回路 | |
| JP3627573B2 (ja) | 電源装置 | |
| JP3472517B2 (ja) | 直流安定化電源装置 | |
| JP2653712B2 (ja) | スイッチングレギュレータ | |
| JP2646824B2 (ja) | 電源装置 | |
| JP3294211B2 (ja) | スイッチング電源装置 | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JP2666408B2 (ja) | 誘導加熱装置 | |
| JP3399064B2 (ja) | 整流装置 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
| JPH0686539A (ja) | コンバータ回路 | |
| JP2708861B2 (ja) | 電力変換装置 | |
| JP3244070B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0412791Y2 (ja) | ||
| JPH06233541A (ja) | スイッチングレギュレータ | |
| JPH06133553A (ja) | Ｐｗｍコンバータの制御回路 | |
| JPS5840202B2 (ja) | スイツチングレギユレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |