JP2010068688A

JP2010068688A - スイッチング電源装置

Info

Publication number: JP2010068688A
Application number: JP2008235214A
Authority: JP
Inventors: Toshiyuki Oka; 俊幸岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2008-09-12
Filing date: 2008-09-12
Publication date: 2010-03-25

Abstract

【課題】入力交流電圧の大きさに応じて適切に動作することが可能なスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置１０３は、整流された入力交流電圧のレベルを検出し、検出結果に応じたレベルを有する第１の検出信号に変換する第１のレベル検出回路１２と、出力直流電圧のレベルを検出し、検出結果に応じたレベルを有する第２の検出信号に変換する第２のレベル検出回路１３と、第１の検出信号および第２の検出信号に基づいて基準電流値を算出し、インダクタＬ１を通して流れる電流と基準電流値とを比較し、比較結果に基づいて主スイッチング素子Ｑ１のオン・オフを制御するアクティブフィルタ回路４とを備え、第１のレベル検出回路１２および第２のレベル検出回路１３の少なくとも一方は、入力交流電圧の検出レベルに基づいて、対応の検出信号のレベルを調整する。
【選択図】図６

Description

本発明は、スイッチング電源装置に関し、特に、アクティブフィルタ方式を採用するスイッチング電源装置に関する。

近年、スイッチング電源を利用した電子機器の増加に伴い、電源ラインへの高調波電流の増加によって、他の電子機器に障害を与え、送配電系に高調波が流れることでトランスが焼損する等の問題が生じている。

これは、スイッチング電源において、商用電源等の交流電圧から直流電圧を得るためにコンデンサインプット型整流回路が用いられており、スイッチング電源の入力電流が入力電圧の半周期ごとにごく短い時間だけ流れるパルス電流となり、多くの高調波成分が含まれることになるからである。

このため、事務機器および民生用電子機器の電源として用いられ、高調波規制対応アクティブフィルタを備えたスイッチング電源が開発されている。

ここで、上記のような高調波への対策方法の一つとして、スイッチング電源において、ＡＣ入力を整流平滑する回路とＤＣ−ＤＣコンバータ部との間に昇圧チョッパ回路を設けることにより、入力電圧の半周期において入力電流が流れる期間を増やすアクティブフィルタ方式がある。

このアクティブフィルタ方式を採用するスイッチング電源の一例が、非特許文献１に記載されている。すなわち、このスイッチング電源では、インダクタを通して流れるインダクタ電流をトランジスタでスイッチングすることにより三角波の電流を生成する。そして、アクティブフィルタは、入力交流電圧を整流した電圧と出力電圧とに基づいてインダクタ電流の基準値を生成し、この基準値とインダクタ電流とを比較し、比較結果に基づいて上記トランジスタのスイッチングを行なう。これにより、インダクタ電流はピーク値が正弦波状になる連続した三角波となる。この三角波からコンデンサによってリップルを取り除き、平均化することで、入力交流電流がほぼ正弦波状になり、力率を改善することができる。

また、力率を改善しつつ入力電流中の高調波成分を除去し、また、変換効率の低下を抑制する他の技術として、たとえば、特許文献１には、以下のような構成が開示されている。すなわち、交流電源より与えられる入力電圧を整流する第１の入力整流手段と、第１の入力整流手段からの出力を１次巻線に受けるトランスと、トランスの２次巻線からの出力を平滑する出力整流回路と、交流電源より与えられる入力電圧の瞬時値が所定の電圧以下となったことに応答して、トランスの１次巻線の電圧を昇圧する昇圧手段と、トランスの１次巻線の電圧波形をパルス波形とするスイッチ手段と、出力整流回路より出力される出力電圧及び出力電流の少なくとも一方に基づいて、交流電源の位相に同期した正弦波波形を有する制御信号を生成する正弦波生成手段と、トランスの１次巻線を流れる電流を検出する電流検出手段と、電流検出手段により検出された電流の電流波形が正弦波生成手段により生成された制御信号の波形と一致するようにスイッチ手段のスイッチングを制御する制御手段とを備える。そして、正弦波生成手段により生成される制御信号の正弦波波形に、高調波成分が含まれる。

また、特許文献２には、以下のような構成が開示されている。すなわち、交流電源から入力する交流を全波整流する整流回路と、この整流回路の出力を受けるトランスの一次巻線と直列に接続したスイッチング素子をオン／オフすることによってトランスの二次巻線に誘起される電圧を整流平滑して出力するＤＣ／ＤＣコンバータとからなる直流電源装置において、ＤＣ／ＤＣコンバータのスイッチング素子を並列に複数設けると共に、ＤＣ／ＤＣコンバータの出力電流または該電流に比例する電流を検出する電流検出手段と、該電流検出手段によって検出された電流値が予め設定した値より小さいときに、複数のスイッチング素子のうち１つを除く他のスイッチング素子をオフのままの非動作状態にする非動作制御手段とを設ける。
特開２００２−２７７５８号公報特開平９−２０１０５１号公報富士スイッチング電源制御用ＩＣ力率改善用ＩＣＦＡ５５００Ａ／ＦＡ５５０１Ａアプリケーションノート、富士電機（株）、2002.7

しかしながら、非特許文献１記載の構成では、出力電圧のレベル設定が１つだけであるため、たとえば全世界対応の１００Ｖ〜２４０Ｖの入力電圧に対応するためには、入力保証範囲として最大２６４Ｖに対応する必要があり、出力電圧を約４００Ｖまで昇圧させる必要がある。

ここで、１００Ｖ系すなわち入力電圧が１００Ｖである場合において出力電圧を４００Ｖまで昇圧させると、トランジスタのスイッチングロスおよび導通ロスが大きくなる。このため、アクティブフィルタの効率が２００Ｖ系の場合の９５％に対して９０％程度になって損失が増加し、発熱および省エネの観点で好ましくない。

また、非特許文献１記載の構成では、インダクタ電流を監視することで過電流保護が行なわれているが、この過電流保護の開始が入力電圧に大きく依存し、特に、入力電圧が低いほど過電流保護の開始が早くなってしまう。これを改善しようとすると入力電圧が高い場合および起動時に過電流保護が遅れるため、インダクタの飽和を招く。また、このインダクタの飽和を防ぐためにインダクタの容量を大きくすると、コストが増大してしまう。

また、特許文献１および２には、このような問題点を解決するための構成は開示されていない。

本発明は、上記課題を解決するためになされたものであり、その目的は、入力交流電圧の大きさに応じて適切に動作することが可能なスイッチング電源装置を提供することである。

上記課題を解決するために、この発明のある局面に係わるスイッチング電源装置は、入力交流電圧を整流する入力側整流回路と、整流された電圧が印加されるインダクタと、インダクタに結合され、オン・オフすることにより、インダクタに印加された電圧を交流電圧に変換する主スイッチング素子と、変換された交流電圧を整流平滑することにより直流電圧に変換する出力側整流平滑回路と、入力側整流回路によって整流された電圧のレベルを検出し、検出結果に応じたレベルを有する第１の検出信号に変換する第１のレベル検出回路と、出力側整流平滑回路によって変換された直流電圧のレベルを検出し、検出結果に応じたレベルを有する第２の検出信号に変換する第２のレベル検出回路と、第１の検出信号および第２の検出信号に基づいて基準電流値を算出し、インダクタを通して流れる電流と基準電流値とを比較し、比較結果に基づいて主スイッチング素子のオン・オフを制御するアクティブフィルタ回路と、入力交流電圧のレベルを検出する第３のレベル検出回路とを備え、第１のレベル検出回路および第２のレベル検出回路の少なくとも一方は、第３のレベル検出回路によって検出された入力交流電圧のレベルに基づいて、対応の検出信号のレベルを調整する。

好ましくは、第１のレベル検出回路は、入力側整流回路によって整流された電圧を分圧するための複数の抵抗と、分圧の比を切り替えるためのスイッチ素子とを含み、分圧された電圧を第１の検出信号としてアクティブフィルタ回路へ出力する。

好ましくは、第２のレベル検出回路は、出力側整流平滑回路によって変換された直流電圧を分圧するための複数の抵抗と、分圧の比を切り替えるためのスイッチ素子とを含み、分圧された電圧を第２の検出信号としてアクティブフィルタ回路へ出力する。

好ましくは、第３のレベル検出回路は、入力交流電圧を整流するブリッジダイオードと、ブリッジダイオードの第１端と接地電位との間に接続され、ブリッジダイオードの出力電圧を平滑化するコンデンサと、ブリッジダイオードの第１端に接続された第１端と、第２端とを有し、コンデンサの両端電圧に基づいてオン・オフするツェナーダイオードと、ツェナーダイオードの第２端に接続された第１端と、第１のレベル検出回路および第２のレベル検出回路の少なくとも一方に接続された第２端とを有する第１の抵抗と、第１の抵抗の第２端に接続された第１端と、コンデンサの第２端に接続された第２端とを有する第２の抵抗とを含む。

本発明によれば、入力交流電圧の大きさに応じて適切に動作することができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係るスイッチング電源装置の構成を示す図である。

図１を参照して、スイッチング電源装置１０１は、入力交流電圧検出回路１と、整流電圧検出回路２と、出力電圧検出回路１３と、アクティブフィルタ回路４と、インダクタ電流検出回路５と、出力側整流平滑回路６と、ブリッジダイオード（入力側整流回路）ＢＤ１と、コンデンサＣ４と、インダクタＬ１と、主スイッチング素子Ｑ１と、抵抗Ｒ３と、コンデンサＣ２とを備える。入力交流電圧検出回路１は、ブリッジダイオードＢＤ２と、コンデンサＣ３と、ツェナーダイオードＺＤ１と、抵抗Ｒ１０，Ｒ１１とを含む。整流電圧検出回路２は、抵抗Ｒ１，Ｒ２を含む。アクティブフィルタ回路４は、ドライブ回路２１と、乗算器２２と、コンパレータＵ１，Ｕ２と、基準電圧源ＶＲＥＦとを含む。また、アクティブフィルタ回路４は、たとえば１つのＩＣ（Integrated Circuit）であり、端子ＭＵＬ，ＯＵＴ，ＩＳ，ＦＢ，ＶＣＯＭＰを有する。インダクタ電流検出回路５は、抵抗Ｒ４を含む。出力側整流平滑回路６は、ダイオードＤ１と、コンデンサＣ１とを含む。出力電圧検出回路１３は、抵抗Ｒ５，Ｒ６，Ｒ１２，Ｒ１３と、トランジスタＱ３とを含む。

ブリッジダイオードＢＤ１は、図示しない交流電源からの入力交流電圧ＡＣＩＮが印加される第１端および第３端と、抵抗Ｒ１の第１端、コンデンサＣ４の第１端およびインダクタＬ１の第１端に接続された第２端と、第４端とを有する。抵抗Ｒ１の第２端と抵抗Ｒ２の第１端と端子ＭＵＬとが接続されている。

主スイッチング素子Ｑ１は、インダクタＬ１の第２端およびダイオードＤ１のアノードに接続されたドレインと、抵抗Ｒ４の第１端および端子ＩＳに接続されたソースと、抵抗Ｒ３の第１端に接続されたゲートとを有する。ダイオードＤ１のカソードと、コンデンサＣ１の正電極と、抵抗Ｒ５の第１端とが接続されている。抵抗Ｒ３の第２端と端子ＯＵＴとが接続されている。コンデンサＣ２の第１端と端子ＶＣＯＭＰとが接続されている。

ブリッジダイオードＢＤ２は、入力交流電圧ＡＣＩＮが印加される第１端および第３端と、コンデンサＣ３の第１端およびツェナーダイオードＺＤ１のカソードが接続された第２端と、第４端とを有する。ツェナーダイオードＺＤ１のアノードと抵抗Ｒ１０の第１端とが接続されている。抵抗Ｒ１０の第２端と抵抗Ｒ１１の第２端と抵抗Ｒ１３の第１端とが接続されている。

トランジスタＱ３は、抵抗Ｒ１３の第２端に接続されたベースと、抵抗Ｒ１２の第１端に接続されたコレクタと、エミッタとを有する。抵抗Ｒ１２の第２端と抵抗Ｒ５の第２端と抵抗Ｒ６の第１端と端子ＦＢとが接続されている。

ブリッジダイオードＢＤ１およびＢＤ２の第４端と、コンデンサＣ２，Ｃ３，Ｃ４の第２端と、抵抗Ｒ２，Ｒ４，Ｒ６，Ｒ１１の第２端と、トランジスタＱ３のエミッタと、コンデンサＣ１の負電極とが接地電位ノードに接続されている。

ブリッジダイオードＢＤ１は、入力交流電圧ＡＣＩＮを整流する。コンデンサＣ４は、ブリッジダイオードＢＤ１によって整流された電圧の高調波成分を減衰させる。

インダクタＬ１には、ブリッジダイオードＢＤ１によって整流された電圧が印加される。

主スイッチング素子Ｑ１は、インダクタＬ１に結合され、オン・オフすることにより、インダクタＬ１に印加された電圧を交流電圧に変換する。

入力交流電圧検出回路１は、入力交流電圧ＡＣＩＮのレベルを検出する。
出力側整流平滑回路６は、主スイッチング素子Ｑ１によって変換された交流電圧を整流平滑することにより直流電圧に変換し、出力電圧ＯＵＴＰＵＴとして外部へ出力する。

整流電圧検出回路２は、ブリッジダイオードＢＤ１によって整流された電圧のレベルを検出し、検出結果に応じたレベルを有する検出信号Ｓ１に変換してアクティブフィルタ回路４へ出力する。

出力電圧検出回路１３は、出力側整流平滑回路６によって変換された直流電圧のレベルを検出し、検出結果に応じたレベルを有する検出信号Ｓ２に変換してアクティブフィルタ回路４へ出力する。

より詳細には、抵抗Ｒ５，Ｒ６，Ｒ１２は、出力側整流平滑回路６によって変換された直流電圧を分圧する。トランジスタＱ３は、抵抗Ｒ５，Ｒ６，Ｒ１２による分圧比を切り替える。抵抗Ｒ５，Ｒ６，Ｒ１２によって分圧された電圧は、検出信号Ｓ２としてアクティブフィルタ回路４へ出力される。

アクティブフィルタ回路４は、検出信号Ｓ１および検出信号Ｓ２に基づいて基準電流値を算出し、インダクタＬ１を通して流れるインダクタ電流ＩＬ１と基準電流値とを比較し、比較結果に基づいて主スイッチング素子Ｑ１のオン・オフを制御する。

図２は、本発明の第１の実施の形態に係るスイッチング電源装置におけるインダクタ電流ＩＬ１の波形図である。図３は、図２に示すインダクタ電流ＩＬ１の波形の一部を拡大した図である。

図２および図３を参照して、チョークコイルＬ１を通して流れる電流をトランジスタＱ１でスイッチングすることにより、チョークコイルＬ１を通して流れるインダクタ電流ＩＬ１は三角波となる。ここで、ＩＬ１ｐはインダクタ電流ＩＬ１のピーク値であり、ＩＬ１ｍはインダクタ電流ＩＬ１の平均値であり、ＩＬ１ｍ＝ＩＬ１ｐ／２である。

スイッチング電源装置１０１では、インダクタ電流ＩＬ１のピーク値ＩＬ１ｐを正弦波状にするために、乗算器２２が使用されている。

より詳細には、スイッチング電源装置１０１の出力電圧ＯＵＴＰＵＴは、出力電圧検出部１３における各抵抗によって分圧され、分圧された電圧がアクティブフィルタ回路４の端子ＦＢに与えられる。

コンパレータＵ２は、端子ＦＢの電圧と基準電圧源ＶＲＥＦの出力電圧ＶＲＥＦとを比較し、比較結果を示す信号を乗算器２２へ出力する。コンパレータＵ２の出力信号は、定常状態ではコンデンサＣ２によりほぼ直流電圧となる。

ブリッジダイオードＢＤ１によって整流された電圧は、整流電圧検出回路２における抵抗Ｒ１およびＲ２によって分圧され、分圧された電圧がアクティブフィルタ回路４の端子ＭＵＬに与えられる。

乗算器２２は、コンパレータＵ２の出力信号と端子ＭＵＬの電圧とを乗算することにより、入力交流電圧ＡＣＩＮに比例した正弦波状の波形を有する信号を出力する。乗算器２２の出力信号は、インダクタ電流ＩＬ１の基準値ＩｓＬＩＭとしてコンパレータＵ１の非反転入力端子に与えられる。

インダクタ電流検出回路５は、インダクタ電流ＩＬ１のピーク値を検出して電圧に変換し、端子ＩＳを介してコンパレータＵ１の反転入力端子に与える。

コンパレータＵ１は、インダクタ電流検出回路５から受けた電圧が乗算器２２から受けた基準値ＩｓＬＩＭよりも小さい場合には論理ハイレベルの信号をドライブ回路２１へ出力し、インダクタ電流検出回路５から受けた電圧が乗算器２２から受けた基準値ＩｓＬＩＭよりも大きい場合には論理ローレベルの信号をドライブ回路２１へ出力する。

ドライブ回路２１は、コンパレータＵ１の出力信号が論理ハイレベルの場合には主スイッチング素子Ｑ１をオンし、コンパレータＵ１の出力信号が論理ローレベルの場合には主スイッチング素子Ｑ１をオフする。

これにより、インダクタ電流ＩＬ１はピーク値が正弦波状になる連続した三角波となる。

図４は、本発明の第１の実施の形態に係るスイッチング電源装置における入力交流電流Ｉｉｎの波形図である。

図４を参照して、インダクタ電流ＩＬ１の各三角波のピーク値を正弦波状に制御し、スイッチングに伴うリップル電流をコンデンサＣ４で取り除き、平均化することにより、図示しない交流電源からの入力交流電流Ｉｉｎは振幅Ｉｉｎｐの正弦波となり、力率を改善することができる。

再び図１を参照して、出力電圧検出回路１３は、入力交流電圧検出回路１によって検出された入力交流電圧ＡＣＩＮのレベルに基づいて、検出信号Ｓ２のレベルを調整する。

より詳細には、入力交流電圧検出回路１において、ブリッジダイオードＢＤ２およびコンデンサＣ３は、入力交流電圧ＡＣＩＮを整流平滑し、ツェナーダイオードＺＤ１に与える。ここで、ＡＣ入力が１００Ｖ系であり、入力交流電圧ＡＣＩＮの振幅が小さい場合には、ツェナーダイオードＺＤ１に与えられる電圧の直流レベルが小さい。このため、ツェナーダイオードＺＤ１がオフし、抵抗Ｒ１０および抵抗Ｒ１３を介してトランジスタＱ３のベースへ電流が与えられず、トランジスタＱ３がオフする。そうすると、出力電圧検出回路１３において、出力電圧ＯＵＴＰＵＴは抵抗Ｒ６と抵抗Ｒ５との抵抗比に基づいて分圧されるため、端子ＦＢの電圧が大きくなる。この場合、アクティブフィルタ回路４は、端子ＦＢの電圧を低下させて基準電圧ＶＲＥＦと同じになるように主スイッチング素子Ｑ１を制御することから、出力電圧ＯＵＴＰＵＴが低下する。

逆に、ＡＣ入力が２００Ｖ系であり、入力交流電圧ＡＣＩＮの振幅が大きい場合には、ツェナーダイオードＺＤ１に与えられる電圧の直流レベルが大きい。このため、ツェナーダイオードＺＤ１がオンし、抵抗Ｒ１０および抵抗Ｒ１３を介してトランジスタＱ３のベースへ電流が与えられ、トランジスタＱ３がオンする。そうすると、出力電圧検出回路１３において、出力電圧ＯＵＴＰＵＴは抵抗Ｒ６およびＲ１２の並列回路と抵抗Ｒ５との抵抗比に基づいて分圧されるため、端子ＦＢの電圧が小さくなる。この場合、アクティブフィルタ回路４は、端子ＦＢの電圧を上昇させて基準電圧ＶＲＥＦと同じになるように主スイッチング素子Ｑ１を制御することから、出力電圧ＯＵＴＰＵＴが上昇する。

すなわち、スイッチング電源装置１０１は、ＡＣ入力が１００Ｖ系である場合には、出力電圧ＯＵＴＰＵＴを１００Ｖ系用のたとえば１８０Ｖに設定し、ＡＣ入力が２００Ｖ系である場合には出力電圧ＯＵＴＰＵＴを２００Ｖ系用のたとえば４００Ｖに設定する。これにより、ＡＣ入力が１００Ｖ系である場合の昇圧による損失を抑制することができる。

以上のように、本発明の第１の実施の形態に係るスイッチング電源装置では、アクティブフィルタに簡易な回路を加えるだけで、入力交流電圧ＡＣＩＮのレベルに応じて出力電圧ＯＵＴＰＵＴのレベル設定を変更することにより、低入力時の効率を改善することができる。したがって、本発明の第１の実施の形態に係るスイッチング電源装置は、入力交流電圧の大きさに応じて適切に動作することができる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係るスイッチング電源装置と比べて制御対象を変更したスイッチング電源装置に関する。以下で説明する内容以外は第１の実施の形態に係るスイッチング電源装置と同様である。

図５は、本発明の第２の実施の形態に係るスイッチング電源装置の構成を示す図である。

図５を参照して、スイッチング電源装置１０２は、本発明の第１の実施の形態に係るスイッチング電源装置と比べて、整流電圧検出回路２の代わりに整流電圧検出回路１２を備え、出力電圧検出回路１３の代わりに出力電圧検出回路３を備える。

整流電圧検出回路１２は、抵抗Ｒ１，Ｒ２，Ｒ７と、トランジスタＱ２とを含む。出力電圧検出回路３は、抵抗Ｒ５，Ｒ６を含む。

ブリッジダイオードＢＤ１は、図示しない交流電源からの入力交流電圧ＡＣＩＮが印加される第１端および第３端と、抵抗Ｒ１の第１端、コンデンサＣ４の第１端およびインダクタＬ１の第１端に接続された第２端と、第４端とを有する。

ブリッジダイオードＢＤ２は、入力交流電圧ＡＣＩＮが印加される第１端および第３端と、コンデンサＣ３の第１端およびツェナーダイオードＺＤ１のカソードが接続された第２端と、第４端とを有する。ツェナーダイオードＺＤ１のアノードと抵抗Ｒ１０の第１端とが接続されている。抵抗Ｒ１０の第２端と抵抗Ｒ１１の第２端とが接続されている。

トランジスタＱ２は、抵抗Ｒ１０の第２端および抵抗Ｒ１１の第１端に接続されたベースと、抵抗Ｒ７の第１端に接続されたコレクタと、エミッタとを有する。抵抗Ｒ１の第２端と抵抗Ｒ２の第１端と端子ＭＵＬとが接続されている。抵抗Ｒ５の第２端と抵抗Ｒ６の第１端と端子ＦＢとが接続されている。

ブリッジダイオードＢＤ１およびＢＤ２の第４端と、コンデンサＣ２，Ｃ３，Ｃ４の第２端と、抵抗Ｒ２，Ｒ４，Ｒ１１の第２端と、トランジスタＱ２のエミッタと、コンデンサＣ１の負電極とが接地電位ノードに接続されている。

より詳細には、抵抗Ｒ１，Ｒ２，Ｒ７は、ブリッジダイオードＢＤ１によって整流された電圧を分圧する。トランジスタＱ２は、抵抗Ｒ１，Ｒ２，Ｒ７による分圧比を切り替える。抵抗Ｒ１，Ｒ２，Ｒ７によって分圧された電圧は、検出信号Ｓ１としてアクティブフィルタ回路４へ出力される。

ここで、インダクタ電流ＩＬ１の基準値ＩｓＬＩＭは、以下の式で表わされる。
ＩｓＬＩＭ＝Ｋ×ＭＵＬ×ＶＣＯＭＰ
但し、Ｋは乗算器２２の増幅率であり、ＭＵＬは端子ＭＵＬの電圧すなわちブリッジダイオードＢＤ１によって整流され、かつ抵抗Ｒ１およびＲ２によって分圧された電圧のレベルであり、ＶＣＯＭＰはコンパレータＵ２の出力信号レベルである。

上式より、入力交流電圧ＡＣＩＮの振幅が小さい場合にはＭＵＬが小さくなるためにＩｓＬＩＭが小さくなることから、過電流保護の開始が早くなることが分かる。すなわち、過電流保護の開始タイミングが入力交流電圧ＡＣＩＮに大きく依存していることが分かる。

そこで、整流電圧検出回路１２は、入力交流電圧検出回路１によって検出された入力交流電圧ＡＣＩＮのレベルに基づいて、検出信号Ｓ１のレベルを調整する。

より詳細には、入力交流電圧検出回路１において、ブリッジダイオードＢＤ２およびコンデンサＣ３は、入力交流電圧ＡＣＩＮを整流平滑し、ツェナーダイオードＺＤ１に与える。ここで、ＡＣ入力が１００Ｖ系であり、入力交流電圧ＡＣＩＮの振幅が小さい場合には、ツェナーダイオードＺＤ１に与えられる電圧の直流レベルが小さい。このため、ツェナーダイオードＺＤ１がオフし、抵抗Ｒ１０を介してトランジスタＱ２のベースへ電流が与えられず、トランジスタＱ２がオフする。そうすると、整流電圧検出回路１２において、ブリッジダイオードＢＤ１によって整流された電圧は抵抗Ｒ２と抵抗Ｒ１との抵抗比に基づいて分圧されるため、端子ＭＵＬの電圧が大きくなる。この場合、基準値ＩｓＬＩＭが大きくなることから、過電流保護の開始が遅くなる。

逆に、ＡＣ入力が２００Ｖ系であり、入力交流電圧ＡＣＩＮの振幅が大きい場合には、ツェナーダイオードＺＤ１に与えられる電圧の直流レベルが大きい。このため、ツェナーダイオードＺＤ１がオンし、抵抗Ｒ１０を介してトランジスタＱ２のベースへ電流が与えられ、トランジスタＱ２がオンする。そうすると、整流電圧検出回路１２において、ブリッジダイオードＢＤ１によって整流された電圧は抵抗Ｒ２およびＲ７の並列回路と抵抗Ｒ１との抵抗比に基づいて分圧されるため、端子ＭＵＬの電圧が小さくなる。この場合、基準値ＩｓＬＩＭが小さくなることから、過電流保護の開始が早くなる。

すなわち、スイッチング電源装置１０１は、ＡＣ入力が１００Ｖ系である場合には基準値ＩｓＬＩＭを大きくして過電流保護の開始タイミングを遅らせ、ＡＣ入力が２００Ｖ系である場合には基準値ＩｓＬＩＭを小さくして過電流保護の開始タイミングを早める。これにより、過電流保護の開始タイミングが入力交流電圧ＡＣＩＮの大きさによって変動することを抑制することができる。

その他の構成および動作は第１の実施の形態に係るスイッチング電源装置と同様であるため、ここでは詳細な説明を繰り返さない。

以上のように、本発明の第２の実施の形態に係るスイッチング電源装置では、インダクタＬ１の容量を大きくしてコストを増大させることなく、アクティブフィルタに簡易な回路を加えるだけで、過電流保護の開始タイミングの入力交流電圧ＡＣＩＮに対する依存性を抑制することができる。したがって、本発明の第２の実施の形態に係るスイッチング電源装置は、入力交流電圧の大きさに応じて適切に動作することができる。

＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係るスイッチング電源装置および第２の実施の形態に係るスイッチング電源装置を組み合わせたスイッチング電源装置に関する。以下で説明する内容以外は第１の実施の形態に係るスイッチング電源装置および第２の実施の形態に係るスイッチング電源装置と同様である。

図６は、本発明の第３の実施の形態に係るスイッチング電源装置の構成を示す図である。

図６を参照して、スイッチング電源装置１０３は、本発明の第１の実施の形態に係るスイッチング電源装置と比べて、整流電圧検出回路２の代わりに整流電圧検出回路１２を備える。

その他の構成および動作は第１の実施の形態に係るスイッチング電源装置および第２の実施の形態に係るスイッチング電源装置と同様であるため、ここでは詳細な説明を繰り返さない。

スイッチング電源装置１０３では、アクティブフィルタに簡易な回路を加えるだけで、入力交流電圧ＡＣＩＮのレベルに応じて出力電圧ＯＵＴＰＵＴのレベル設定を変更することにより、低入力時の効率を改善することができる。また、スイッチング電源装置１０３では、インダクタＬ１の容量を大きくしてコストを増大させることなく、アクティブフィルタに簡易な回路を加えるだけで、過電流保護の開始タイミングの入力交流電圧ＡＣＩＮに対する依存性を抑制することができる。

したがって、本発明の第３の実施の形態に係るスイッチング電源装置は、入力交流電圧の大きさに応じて適切に動作することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施の形態に係るスイッチング電源装置の構成を示す図である。本発明の第１の実施の形態に係るスイッチング電源装置におけるインダクタ電流ＩＬ１の波形図である。図２に示すインダクタ電流ＩＬ１の波形の一部を拡大した図である。本発明の第１の実施の形態に係るスイッチング電源装置における入力交流電流Ｉｉｎの波形図である。本発明の第２の実施の形態に係るスイッチング電源装置の構成を示す図である。本発明の第３の実施の形態に係るスイッチング電源装置の構成を示す図である。

符号の説明

１入力交流電圧検出回路、２，１２整流電圧検出回路、４アクティブフィルタ、５インダクタ電流検出回路、６出力側整流平滑回路、３，１３出力電圧検出回路、２１ドライブ回路、２２乗算器、１０１〜１０３スイッチング電源装置、ＢＤ１ブリッジダイオード（入力側整流回路）、ＢＤ２ブリッジダイオード、Ｃ１，Ｃ２，Ｃ３，Ｃ４コンデンサ、Ｄ１ダイオード、Ｌ１インダクタ、Ｑ１主スイッチング素子、Ｑ２，Ｑ３トランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ５，Ｒ６，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３抵抗、ＺＤ１ツェナーダイオード、Ｕ１，Ｕ２コンパレータ、ＶＲＥＦ基準電圧源、ＭＵＬ，ＯＵＴ，ＩＳ，ＦＢ，ＶＣＯＭＰ端子。

Claims

入力交流電圧を整流する入力側整流回路と、
前記整流された電圧が印加されるインダクタと、
前記インダクタに結合され、オン・オフすることにより、前記インダクタに印加された電圧を交流電圧に変換する主スイッチング素子と、
前記変換された交流電圧を整流平滑することにより直流電圧に変換する出力側整流平滑回路と、
前記入力側整流回路によって整流された電圧のレベルを検出し、前記検出結果に応じたレベルを有する第１の検出信号に変換する第１のレベル検出回路と、
前記出力側整流平滑回路によって変換された直流電圧のレベルを検出し、前記検出結果に応じたレベルを有する第２の検出信号に変換する第２のレベル検出回路と、
前記第１の検出信号および前記第２の検出信号に基づいて基準電流値を算出し、前記インダクタを通して流れる電流と前記基準電流値とを比較し、前記比較結果に基づいて前記主スイッチング素子のオン・オフを制御するアクティブフィルタ回路と、
前記入力交流電圧のレベルを検出する第３のレベル検出回路とを備え、
前記第１のレベル検出回路および前記第２のレベル検出回路の少なくとも一方は、前記第３のレベル検出回路によって検出された前記入力交流電圧のレベルに基づいて、対応の前記検出信号のレベルを調整するスイッチング電源装置。
前記第１のレベル検出回路は、
前記入力側整流回路によって整流された電圧を分圧するための複数の抵抗と、
前記分圧の比を切り替えるためのスイッチ素子とを含み、
前記分圧された電圧を前記第１の検出信号として前記アクティブフィルタ回路へ出力する請求項１に記載のスイッチング電源装置。
前記第２のレベル検出回路は、
前記出力側整流平滑回路によって変換された直流電圧を分圧するための複数の抵抗と、
前記分圧の比を切り替えるためのスイッチ素子とを含み、
前記分圧された電圧を前記第２の検出信号として前記アクティブフィルタ回路へ出力する請求項１に記載のスイッチング電源装置。
前記第３のレベル検出回路は、
前記入力交流電圧を整流するブリッジダイオードと、
前記ブリッジダイオードの第１端と接地電位との間に接続され、前記ブリッジダイオードの出力電圧を平滑化するコンデンサと、
前記ブリッジダイオードの第１端に接続された第１端と、第２端とを有し、前記コンデンサの両端電圧に基づいてオン・オフするツェナーダイオードと、
前記ツェナーダイオードの第２端に接続された第１端と、前記第１のレベル検出回路および前記第２のレベル検出回路の少なくとも一方に接続された第２端とを有する第１の抵抗と、
前記第１の抵抗の第２端に接続された第１端と、前記コンデンサの第２端に接続された第２端とを有する第２の抵抗とを含む請求項１に記載のスイッチング電源装置。