JP2009177954A

JP2009177954A - 力率改善コンバータ

Info

Publication number: JP2009177954A
Application number: JP2008013970A
Authority: JP
Inventors: Hiroshi Usui; 浩臼井
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2008-01-24
Filing date: 2008-01-24
Publication date: 2009-08-06
Also published as: US20090190382A1

Abstract

【課題】スイッチング素子のスイッチング周波数及びその高調波におけるノイズ成分を低コストで低減でき、低損失を図ることができる力率改善コンバータ。
【解決手段】交流電源の交流電圧Ｖｉｎを整流して脈流電圧に変換する整流回路ＤＢと、スイッチング素子Ｑ１を有し、制御信号によるスイッチング素子のスイッチングにより整流回路の脈流電圧を所定の直流電圧に変換する電圧変換手段Ｌ１，Ｄ１，Ｃ４と、電圧変換手段のスイッチング素子の制御信号を平均値化する平均値化回路１８と、スイッチング素子の制御信号を生成するとともに、平均値化回路の出力に基づきスイッチング素子の制御信号のスイッチング周波数を変化させる制御信号生成手段１９ａ，ＲＴ，ＣＴとを備える。
【選択図】図１

Description

本発明は、力率改善コンバータに関する。

図５は従来の力率改善コンバータの回路構成図である。図５において、ブリッジ整流回路ＤＢは、入力交流電圧Ｖｉｎをノイズフィルタからなるフィルタ１１を介して整流する。ブリッジ整流回路ＤＢの整流出力は、ノーマルモードフィルタＣ１を介してリアクトルＬ１、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１、ダイオードＤ１及びコンデンサＣ４からなる昇圧チョッパ回路に供給される。昇圧チョッパ回路は、制御回路部からの制御信号によりスイッチング素子Ｑ１をオン／オフさせることにより、コンデンサＣ４に昇圧された出力電圧Ｖｏｕｔを出力する。

制御回路部は、電流出力型オペアンプ１３、乗算器１５、電流検出用オペアンプ１７、発振器（ＯＳＣ）１９、ＰＷＭコンパレータ２３、インバータ（ＩＮＶ）２１、ＲＳフリップフロップ回路２５、アンド回路２７を有し、アンド回路２７から制御信号をスイッチング素子Ｑ１に出力する。

昇圧チョッパ回路と制御回路部とは、昇圧チョッパ型のアクティブフィルタ回路を構成している。このアクティブフィルタ回路は、スイッチング素子Ｑ１のスイッチング周波数を固定周波数とし且つＰＷＭ制御を行い、入出力条件によりリアクトルＬ１に流れる電流に直流が重畳する電流連続型アクティブフィルタ回路である。

このアクティブフィルタ回路は、入力電流波形を入力電圧波形と同じような正弦波とするために、入力電圧波形を検出し、検出された入力電圧波形を正弦波電流の目標値としている。

図５に示す例では、コンデンサＣ１からの入力電圧が、直列に接続された抵抗Ｒ１と抵抗Ｒ２とにより検出され、乗算器１５は、検出された入力電圧を一方の入力端子Ｃに入力する。また、抵抗Ｒ８と抵抗Ｒ９とにより、出力電圧Ｖｏｕｔが検出され、電流出力型オペアンプ１３は、検出された出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの誤差電圧を増幅し、誤差増幅電圧をコンデンサＣ６，Ｃ７及び抵抗Ｒ７からなる位相補償回路を介して乗算器１５の他方の入力端子Ｄに出力する。

ここでの乗算器１５は、電流出力型の乗算器である。乗算器１５は、電流出力型オペアンプ１３からの誤差増幅電圧と、抵抗Ｒ１と抵抗Ｒ２との接続点からの入力電圧とを乗算して出力信号Ｅを電流検出用オペアンプ１７の反転入力端子に出力する。即ち、出力電圧Ｖｏｕｔの誤差信号の大小により、目標となる正弦波電流の大小を決定している。

電流検出用オペアンプ１７は、スイッチング電流の目標値である出力信号Ｅと電流検出抵抗Ｒ４により検出されたスイッチング電流とを比較増幅して、出力信号ＨをＰＷＭコンパレータ２３の反転入力端子に出力する。

発振器１９には、コンデンサＣＴと抵抗ＲＴとが接続され、発振器１９の発振周波数は、コンデンサＣＴと抵抗ＲＴとの値により決定される。スイッチング周波数は、発振器１９の発振周波数により決定される。

発振器１９は、コンデンサＣＴへの電流の充放電により、図６のタイミングチャートに示すような三角波信号Ａを生成するとともに、この三角波信号Ａの上限値及び下限値に基づき矩形波信号Ｂを生成し、三角波信号ＡをＰＷＭコンパレータ２３の非反転入力端子に出力し、矩形波信号ＢをＲＳフリップフロップ回路２５のリセット端子Ｒ及びインバータ２１に出力する。

ＰＷＭコンパレータ２３は、発振器１９からの三角波信号Ａが電流検出用オペアンプ１７からの出力信号Ｊ以上の時にＨレベルをフリップフロップ回路２５のセット端子Ｓに出力し、発振器１９からの三角波信号Ａが電流検出用オペアンプ１７からの出力信号Ｊ未満の時にＬレベルをフリップフロップ回路２５のセット端子Ｓに出力する。

フリップフロップ回路２５は、ＰＷＭコンパレータ２３からのＨレベルにより出力端子ＱからＨレベルをアンド回路２７の一方の入力端子に出力し、リセット端子Ｒに入力される発振器１９からの矩形波信号Ｂによりリセットされ、出力端子ＱからＬレベルをアンド回路２７の一方の入力端子に出力する。インバータ２１は、矩形波信号Ｂを反転して、アンド回路２７の他方の入力端子に出力する。

アンド回路２７は、フリップフロップ回路２５の出力とインバータ２１の出力とのアンドをとり、その出力をスイッチング素子Ｑ１のゲートに制御信号として出力する（図６のＱ１のゲート波形で例えば時刻ｔ１１〜ｔ１２がＨレベル）。即ち、Ｈレベルの矩形波信号Ｂは、スイッチング素子Ｑ１が必ずオフするデッドタイムとなる。

図６に示す例では、電流検出用オペアンプ１７からの出力信号Ｊが時間の経過とともに増大し、これに伴って、スイッチング素子Ｑ１のゲート波形のＨレベルの幅が減少していく。このため、出力電圧Ｖｏｕｔが略一定値になると同時に、出力電流に対応した入力の交流電流が略正弦波に制御される。よって、力率が改善される。

ところで、商用交流電源に接続される機器から発生するノイズの規格として、国際基準のＣＩＳＰＲや、アメリカのＦＣＣ、ヨーロッパ共同体のＥＮ５５０２２、日本のＶＣＣＩ等の入力帰還伝導ノイズ規格が一般的に知られている。これらのノイズ規格は１５０ｋＨｚ以上の周波数について規定されている。

近年、ＤＣ−ＤＣコンバータや各種ＰＦＣ（力率改善）回路に使用されるスイッチング電源は、その小形化の要求からスイッチング周波数の高周波化が推進され、現在では１５０ｋＨｚ以上のスイッチング周波数の必要性が出てきている。このため、図５に示す従来の回路においても、スイッチング素子Ｑ１のスイッチング周波数は、１５０ｋＨｚ以上に設定されている。これにより、入力帰還伝導ノイズの電圧レベルは、１５０ｋＨｚ以上のスイッチング周波数の基本波のノイズ電圧が最も大きくなるため、この周波数を主成分とするノイズ電圧がブリッジ整流回路ＤＢの交流入力端子間に現われる。

また、従来の技術の関連技術として、例えば特許文献１に記載されたＤＣ−ＤＣコンバータが知られており、この回路構成図を図７に示す。

このＤＣ−ＤＣコンバータでは、制御回路１０９は、スイッチング素子１０５の制御端子に付加するオン／オフ制御信号ＶGのオン／オフ期間の比率を制御するＰＷＭ変調回路１１２と、ＰＷＭ変調回路１１２に接続された周波数設定回路１１５とを備える。交流電源１０１と周波数設定回路１１５との間に接続される直列抵抗１１８を変調手段１１９に設け、直列抵抗１１８を介して周波数設定回路１１５に交流電源１０１の交流電圧を付与する。ＰＷＭ変調回路１１２から出力されるオン／オフ制御信号ＶGの周波数を交流電源１０１の交流電圧に応じて変調する。

交流電源１０１の交流電圧に応じて制御回路１０９から出力されるオン／オフ制御信号ＶGの周波数を変調することにより、オン／オフ制御信号ＶGの周波数が一定の範囲で変動してその周波数成分が一定の範囲に分散する。これにより、オン／オフ制御信号ＶGの周波数を主成分とする入力帰還伝導ノイズの周波数成分が一定の範囲に分散し、これらの周波数のノイズが重畳されないため、ノイズ電圧レベルが減少する。このため、フィルタ回路等の部品を少なくして回路設計を簡略化できるとともに、製造コストを低減できる。
特許第３４５６５８３号

しかしながら、ブリッジ整流回路ＤＢの交流入力端子間に現われたノイズ電圧は、商用交流電源ラインに帰還されて、商用交流電源に接続される他の電子機器等に伝搬し、これらの電子機器等の誤動作を引き起こす原因となる。

このため、図５に示す従来の回路では、入力帰還伝導ノイズを各種ノイズ規格の規制値内に抑えるために、ブリッジ整流回路ＤＢの前後にフィルタ１１が多数挿入される。即ち、ノイズ対策のためにフィルタ回路等の多くの部品が必要となると同時に、回路設計が煩雑となり、製造コストが高くなる。

また、専用の低周波発振器によりスイッチング素子Ｑ１のゲート信号の周波数を変調して入力帰還伝導ノイズの電圧レベルを下げる方法も考えられる。しかし、この場合には専用の低周波発振器が必要となるので、コストが高騰する。

また、図７に示すＤＣ−ＤＣコンバータでは、交流電源１０１からダイオード１１６，１１７と抵抗１１８とを介してＰＷＭ変調回路１１２の周波数設定コンデンサ１１４に電圧を付加している。このため、回路実装においては、ダイオード１１６，１１７と抵抗１１８とからなる追加部品１１９の高圧ラインのパターンの引き回しが必要となり、安全規格の制約から部品と配線間との沿面距離をかなり大きくとる必要がある。このことは、回路実装上の制約となる。

また、抵抗１１８を追加することで、抵抗１１８により入力損失が発生する。近年、省電力化が問われている中、例えば、軽負荷出力の場合に力率改善コンバータの動作を停止して電力消費を極限まで抑制する場合などを想定した場合、抵抗１１８の損失が常時、発生してしまう。

本発明は、スイッチング素子のスイッチング周波数及びその高調波におけるノイズ成分を低コストで低減でき、しかも低損失を図ることができる力率改善コンバータを提供することにある。

上記課題を解決するために、請求項１の発明は、交流電源の交流電圧を整流して脈流電圧に変換する整流回路と、スイッチング素子を有し、制御信号による前記スイッチング素子のスイッチングにより前記整流回路の脈流電圧を所定の直流電圧に変換する電圧変換手段と、前記電圧変換手段の前記スイッチング素子の制御信号を平均値化する平均値化回路と、前記スイッチング素子の制御信号を生成するとともに、前記平均値化回路の出力に基づき前記スイッチング素子の制御信号のスイッチング周波数を変化させる制御信号生成手段とを備えることを特徴とする。

請求項２の発明は、請求項１記載の力率改善コンバータにおいて、前記平均値化回路は、抵抗とコンデンサとの少なくとも１つの素子からなることを特徴とする。

本発明によれば、平均値化回路は、制御信号を平均値化することにより、入力電圧の正弦波成分の直流電圧を得て、この直流電圧を制御信号生成手段に印加する。このため、印加される電圧が変化するので、制御信号の発振周波数を変動させることができる。その結果、スイッチング素子のスイッチング周波数が一定の範囲で変動してその周波数成分が一定の範囲に分散する。これにより、スイッチング周波数に含まれる高調波成分も同様に分散されて、低コストでノイズを低減でき、しかも低損失を図ることができる。

以下、本発明の力率改善コンバータの実施の形態を図面を参照しながら詳細に説明する。

図１は本発明の実施例１の力率改善コンバータの回路構成図である。図１に示す実施例１の力率改善コンバータは、図５に示す従来の力率改善コンバータに対して、スイッチング素子Ｑ１のゲート端子及びアンド回路２７の出力端子と発振器１９ａのタイミング抵抗ＲＴとの間に平均値化回路１８を設けていることを特徴とする。

図１に示すその他の構成は、図５に示す構成と同一であるので、同一構成には同一符号を付してその詳細な説明は省略する。ここでは、平均値化回路１８の構成及びその動作についてのみ説明する。

平均値化回路１８は、スイッチング素子Ｑ１のゲート端子及びアンド回路２７の出力端子と発振器１９ａのタイミング抵抗ＲＴとの間に、直列に接続された抵抗Ｒ１０及び抵抗Ｒ１１と、抵抗Ｒ１０と抵抗Ｒ１１との接続点と接地との間に接続されたコンデンサＣ５とからなる。

平均値化回路１８は、スイッチング素子Ｑ１の制御信号を抵抗Ｒ１１とコンデンサＣ５からなるＣＲフィルタにより平均値化して、平均値化された制御信号を発振器１９ａの抵抗ＲＴに出力する。

図２は実施例１の力率改善コンバータの平均値化回路の動作を説明するための各部の信号のタイミングチャートである。図２を参照しながら、平均値化回路１８の動作を説明する。

まず、入力電流を正弦波状にするために、商用周波数の正弦波入力電圧（図２のブリッジ整流回路ＤＢ出力）を抵抗Ｒ１と抵抗Ｒ２とにより検出し、検出された電圧に基づき、乗算器１５、電流検出用オペアンプ１７、及びＰＷＭコンパレータ２３によりスイッチング素子Ｑ１の制御信号Ｑ１ｇを生成している。このため、制御信号Ｑ１ｇは、入力電圧の商用周波数の周波数成分および正弦波成分が含まれた信号である。

平均値化回路１８は、制御信号Ｑ１ｇを平均値化することにより、入力電圧の商用周波数の正弦波成分の直流電圧、即ち、図２に示すコンデンサＣ５の電圧Ｃ５ｖを得て、コンデンサＣ５の電圧Ｃ５ｖを、レベル調整用抵抗Ｒ１０を介して発振器１９ａのタイミング抵抗ＲＴに印加する。このため、タイミング抵抗ＲＴに印加される電圧Ｃ５ｖが図２に示すように変動するので、発振器１９ａの発振周波数を変動させることができる。即ち、商用周波数の正弦波成分による周波数変調が行える。

その結果、スイッチング素子Ｑ１のスイッチング周波数が一定の範囲で変動してその周波数成分が一定の範囲に分散する。これにより、スイッチング周波数を主成分とする入力帰還伝導ノイズの周波数成分が一定の範囲に分散し、これらの周波数のノイズ電圧が重畳されないため、ノイズ電圧レベルが減少する。

このため、フィルタ回路等の部品を少なくして回路設計を簡略化できると共に、製造コストを低減することができる。また、スイッチング周波数に含まれる高調波成分も同様に分散されて、低コストでノイズを低減することができる。

また、スイッチング素子Ｑ１のゲート電圧を用いることにより、力率改善コンバータの動作時のみの電力消費で済み、ゲート電圧自体も入力電圧と比較して１／１０〜１／２０であり、消費電力を大幅に低減できる。即ち、低圧回路で対応可能である。さらに、スイッチング素子Ｑ１のゲート電圧を用いることにより、部品と配線間の沿面距離を極力小さくできる。

図３は実施例２の力率改善コンバータの回路構成図である。図３に示す実施例２の力率改善コンバータは、抵抗Ｒ１０，Ｒ１１とコンデンサＣ５からなる平均値化回路１８の抵抗Ｒ１０の一端が発振器１９ｂのコンデンサＣＴに接続されていることを特徴とする。

このような実施例２の力率改善コンバータであっても、実施例１の力率改善コンバータの平均値化回路１８の動作と同様な動作が行われるので、同様な効果が得られる。

図４は実施例３の力率改善コンバータの回路構成図である。図４に示す実施例３の力率改善コンバータは、スイッチング素子Ｑ１のゲート端子及びアンド回路２７の出力端子と発振器１９ａのタイミング抵抗ＲＴとの間に接続されたコンデンサＣ８からなる平均値化回路１８ａを設けたことを特徴とする。

このような実施例３の平均値化回路１８ａによれば、制御信号Ｑ１ｇがコンデンサＣ８により平均値化されてタイミング抵抗ＲＴに印加される。従って、実施例１の力率改善コンバータの平均値化回路１８の動作と同様な動作が行われるので、同様な効果が得られる。

また、コンデンサＣ８の一端は、タイミング抵抗ＲＴに接続する代わりに、タイミングコンデンサＣＴの一端に接続しても良い。

なお、本発明は実施例１乃至実施例３に限定されるものではない。例えば、スイッチング素子Ｑ１のゲート端子及びアンド回路２７の出力端子と発振器１９ａのタイミング抵抗ＲＴとの間に接続された第１抵抗からなる平均値化回路を設けても良い。

また、前記第１抵抗の一端は、タイミング抵抗ＲＴに接続する代わりに、タイミングコンデンサＣＴの一端に接続しても良い。

実施例１の力率改善コンバータの回路構成図である。実施例１の力率改善コンバータの平均値化回路の動作を説明するための各部の信号のタイミングチャートである。実施例２の力率改善コンバータの回路構成図である。実施例３の力率改善コンバータの回路構成図である。従来の力率改善コンバータの回路構成図である。図５に示す従来の力率改善コンバータの各部の信号のタイミングチャートである。従来の力率改善コンバータの他の例の回路構成図である。

符号の説明

１１フィルタ
１３電流出力型オペアンプ
１５乗算器
１７電流検出用オペアンプ
１８，１８ａ平均値化回路
１９発振器
２１インバータ
２３ＰＷＭコンパレータ
２５ＲＳフリップフロップ回路
２７アンド回路
Ｒ１〜Ｒ１１，ＲＴ抵抗
Ｒ４電流検出抵抗
ＤＢブリッジ整流回路
Ｃ１〜Ｃ８，ＣＴコンデンサ
Ｌ１リアクトル
Ｑ１スイッチング素子
Ｄ１ダイオード

Claims

交流電源の交流電圧を整流して脈流電圧に変換する整流回路と、
スイッチング素子を有し、制御信号による前記スイッチング素子のスイッチングにより前記整流回路の脈流電圧を所定の直流電圧に変換する電圧変換手段と、
前記電圧変換手段の前記スイッチング素子の制御信号を平均値化する平均値化回路と、
前記スイッチング素子の制御信号を生成するとともに、前記平均値化回路の出力に基づき前記スイッチング素子の制御信号のスイッチング周波数を変化させる制御信号生成手段と、
を備えることを特徴とする力率改善コンバータ。
前記平均値化回路は、抵抗とコンデンサとの少なくとも１つの素子からなることを特徴とする請求項１記載の力率改善コンバータ。