JP3244070B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3244070B2 JP3244070B2 JP36902598A JP36902598A JP3244070B2 JP 3244070 B2 JP3244070 B2 JP 3244070B2 JP 36902598 A JP36902598 A JP 36902598A JP 36902598 A JP36902598 A JP 36902598A JP 3244070 B2 JP3244070 B2 JP 3244070B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- frequency
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＤＣ−ＤＣコンバー
タ、特にスイッチング制御信号に含まれる高周波成分に
より発生するノイズを低コストで低減できるＤＣ−ＤＣ
コンバータに関するものである。
タ、特にスイッチング制御信号に含まれる高周波成分に
より発生するノイズを低コストで低減できるＤＣ−ＤＣ
コンバータに関するものである。
【０００２】
【従来の技術】従来から電子・電気機器等の分野で広く
使用されているフライバック型のＤＣ−ＤＣコンバータ
を図４に示す。図４に示すＤＣ−ＤＣコンバータは、単
相の商用交流電源１に接続されたブリッジ整流回路２
と、ブリッジ整流回路２の整流出力端子間に接続された
入力平滑コンデンサ３と、１次巻線４a及び２次巻線４b
を有しかつ１次巻線４aが入力平滑コンデンサ３に直列
に接続されたトランス４と、トランス４の１次巻線４a
に直列に接続されたスイッチング素子としてのＭＯＳ-
ＦＥＴ５と、トランス４の２次巻線４bに接続された出
力整流ダイオード６及び出力平滑コンデンサ７から成る
整流平滑回路８と、整流平滑回路８の直流出力電圧ＶO
に応じてＭＯＳ-ＦＥＴ５のゲート端子に一定周波数の
オン・オフ制御信号ＶGを付与する制御回路９とを備え
ている。
使用されているフライバック型のＤＣ−ＤＣコンバータ
を図４に示す。図４に示すＤＣ−ＤＣコンバータは、単
相の商用交流電源１に接続されたブリッジ整流回路２
と、ブリッジ整流回路２の整流出力端子間に接続された
入力平滑コンデンサ３と、１次巻線４a及び２次巻線４b
を有しかつ１次巻線４aが入力平滑コンデンサ３に直列
に接続されたトランス４と、トランス４の１次巻線４a
に直列に接続されたスイッチング素子としてのＭＯＳ-
ＦＥＴ５と、トランス４の２次巻線４bに接続された出
力整流ダイオード６及び出力平滑コンデンサ７から成る
整流平滑回路８と、整流平滑回路８の直流出力電圧ＶO
に応じてＭＯＳ-ＦＥＴ５のゲート端子に一定周波数の
オン・オフ制御信号ＶGを付与する制御回路９とを備え
ている。
【０００３】制御回路９は、整流平滑回路８の直流出力
電圧ＶOを検出する出力電圧検出回路１０と、出力電圧
検出回路１０の出力により駆動される発光部１１a及び
発光部１１aの光出力に応じて自身に流れる電流を制御
する受光部１１bからなるフォトカプラ１１と、ＭＯＳ-
ＦＥＴ５のゲート端子に付与するオン・オフ制御信号Ｖ
Gのオン・オフ期間の比率、即ちデューティ比をフォト
カプラ１１の受光部１１bに流れる電流に応じて制御す
るＰＷＭ変調回路１２と、ＰＷＭ変調回路１２から出力
されるオン・オフ制御信号ＶGの周波数を設定する抵抗
１３及びコンデンサ１４から成る周波数設定回路１５と
から構成されている。ＰＷＭ変調回路１２は、フォトカ
プラ１１の発光部１１aの光出力が増加して受光部１１b
に流れる電流が増加し、受光部１１bのコレクタ−エミ
ッタ間の電圧が低下するときにオン・オフ制御信号ＶG
のオン期間を狭める動作をし、フォトカプラ１１の発光
部１１aの光出力が減少して受光部１１bに流れる電流が
減少し、受光部１１bのコレクタ−エミッタ間の電圧が
上昇するときにオン・オフ制御信号ＶGのオン期間を広
げる動作をする。また、オン・オフ制御信号ＶGの周波
数は周波数設定回路１５を構成するコンデンサ１４の電
圧ＶCTにより設定され、その設定値は一般的に１５０ｋ
Ｈz前後とされている。
電圧ＶOを検出する出力電圧検出回路１０と、出力電圧
検出回路１０の出力により駆動される発光部１１a及び
発光部１１aの光出力に応じて自身に流れる電流を制御
する受光部１１bからなるフォトカプラ１１と、ＭＯＳ-
ＦＥＴ５のゲート端子に付与するオン・オフ制御信号Ｖ
Gのオン・オフ期間の比率、即ちデューティ比をフォト
カプラ１１の受光部１１bに流れる電流に応じて制御す
るＰＷＭ変調回路１２と、ＰＷＭ変調回路１２から出力
されるオン・オフ制御信号ＶGの周波数を設定する抵抗
１３及びコンデンサ１４から成る周波数設定回路１５と
から構成されている。ＰＷＭ変調回路１２は、フォトカ
プラ１１の発光部１１aの光出力が増加して受光部１１b
に流れる電流が増加し、受光部１１bのコレクタ−エミ
ッタ間の電圧が低下するときにオン・オフ制御信号ＶG
のオン期間を狭める動作をし、フォトカプラ１１の発光
部１１aの光出力が減少して受光部１１bに流れる電流が
減少し、受光部１１bのコレクタ−エミッタ間の電圧が
上昇するときにオン・オフ制御信号ＶGのオン期間を広
げる動作をする。また、オン・オフ制御信号ＶGの周波
数は周波数設定回路１５を構成するコンデンサ１４の電
圧ＶCTにより設定され、その設定値は一般的に１５０ｋ
Ｈz前後とされている。
【０００４】図４に示すＤＣ−ＤＣコンバータでは、Ｍ
ＯＳ-ＦＥＴ５のオン期間中において商用交流電源１か
らブリッジ整流回路２及び入力平滑コンデンサ３を介し
てトランス４にエネルギが蓄積される。ＭＯＳ-ＦＥＴ
５がオン状態からオフ状態になると、トランス４に蓄積
されたエネルギが放出され、２次巻線４bから整流平滑
回路８を介して直流出力電圧ＶOが出力される。また、
整流平滑回路８の直流出力電圧ＶOを制御回路９内の出
力電圧検出回路１０にて検出し、出力電圧検出回路１０
からフォトカプラ１１を介して入力される信号に応じて
ＭＯＳ-ＦＥＴ５のゲート端子に付与するオン・オフ制
御信号ＶGのデューティ比をＰＷＭ変調回路１２にて周
波数設定回路１５により設定される一定の周波数で制御
する。これにより、整流平滑回路８の直流出力電圧ＶO
に応じてＭＯＳ-ＦＥＴ５のオン・オフ期間の比率が一
定の周波数で制御されるので、トランス４の２次巻線４
bから整流平滑回路８を介して一定レベルの直流出力電
圧ＶOが得られる。
ＯＳ-ＦＥＴ５のオン期間中において商用交流電源１か
らブリッジ整流回路２及び入力平滑コンデンサ３を介し
てトランス４にエネルギが蓄積される。ＭＯＳ-ＦＥＴ
５がオン状態からオフ状態になると、トランス４に蓄積
されたエネルギが放出され、２次巻線４bから整流平滑
回路８を介して直流出力電圧ＶOが出力される。また、
整流平滑回路８の直流出力電圧ＶOを制御回路９内の出
力電圧検出回路１０にて検出し、出力電圧検出回路１０
からフォトカプラ１１を介して入力される信号に応じて
ＭＯＳ-ＦＥＴ５のゲート端子に付与するオン・オフ制
御信号ＶGのデューティ比をＰＷＭ変調回路１２にて周
波数設定回路１５により設定される一定の周波数で制御
する。これにより、整流平滑回路８の直流出力電圧ＶO
に応じてＭＯＳ-ＦＥＴ５のオン・オフ期間の比率が一
定の周波数で制御されるので、トランス４の２次巻線４
bから整流平滑回路８を介して一定レベルの直流出力電
圧ＶOが得られる。
【０００５】
【発明が解決しようとする課題】ところで、商用交流電
源に接続される機器から発生するノイズの規格として、
国際基準のＣＩＳＰＲや、アメリカのＦＣＣ、ヨーロッ
パ共同体のＥＮ５５０２２、日本のＶＣＣＩ等の入力帰
還伝導ノイズ規格が一般的に知られている。これらのノ
イズ規格は１５０ｋＨz以上の周波数について規定され
ている。近年、ＤＣ−ＤＣコンバータとして使用される
スイッチング電源は、その小形化の要求からスイッチン
グ周波数の高周波化が推進され、現在では１５０ｋＨz
前後が一般的となっている。このような理由から、図４
に示すＤＣ−ＤＣコンバータにおいてもスイッチング周
波数、即ち制御回路９からＭＯＳ-ＦＥＴ５のゲート端
子に付与されるオン・オフ制御信号ＶGの周波数が１５
０ｋＨz前後に設定されている。一方、入力帰還伝導ノ
イズの電圧レベルは、図５に示すように１５０ｋＨz前
後の周波数のノイズ電圧が最も大きくなるため、この周
波数を主成分とするノイズ電圧がブリッジ整流回路２の
交流入力端子間に現われる。このノイズ電圧は、商用交
流電源１のラインに帰還されてＤＣ−ＤＣコンバータと
共に商用交流電源１に接続される電子機器等に伝搬し、
これらの電子機器等の誤動作を引き起こす原因となる。
このため、図４に示すＤＣ−ＤＣコンバータでは、入力
帰還伝導ノイズを前記各種ノイズ規格の規制値内に抑え
る目的で、実際にはブリッジ整流回路２の入力側にフィ
ルタ回路が多数挿入される。したがって、ノイズ対策の
ためにフィルタ回路等の多くの部品が必要となり、回路
設計が煩雑となるので、製造コストが高くなる欠点があ
った。また、専用の低周波発振器によりオン・オフ制御
信号ＶGの周波数を変調して入力帰還伝導ノイズの電圧
レベルを下げる方法も考えられるが、この場合において
も専用の低周波発振器が必要となるので、製造コストが
高騰する問題が生じる。
源に接続される機器から発生するノイズの規格として、
国際基準のＣＩＳＰＲや、アメリカのＦＣＣ、ヨーロッ
パ共同体のＥＮ５５０２２、日本のＶＣＣＩ等の入力帰
還伝導ノイズ規格が一般的に知られている。これらのノ
イズ規格は１５０ｋＨz以上の周波数について規定され
ている。近年、ＤＣ−ＤＣコンバータとして使用される
スイッチング電源は、その小形化の要求からスイッチン
グ周波数の高周波化が推進され、現在では１５０ｋＨz
前後が一般的となっている。このような理由から、図４
に示すＤＣ−ＤＣコンバータにおいてもスイッチング周
波数、即ち制御回路９からＭＯＳ-ＦＥＴ５のゲート端
子に付与されるオン・オフ制御信号ＶGの周波数が１５
０ｋＨz前後に設定されている。一方、入力帰還伝導ノ
イズの電圧レベルは、図５に示すように１５０ｋＨz前
後の周波数のノイズ電圧が最も大きくなるため、この周
波数を主成分とするノイズ電圧がブリッジ整流回路２の
交流入力端子間に現われる。このノイズ電圧は、商用交
流電源１のラインに帰還されてＤＣ−ＤＣコンバータと
共に商用交流電源１に接続される電子機器等に伝搬し、
これらの電子機器等の誤動作を引き起こす原因となる。
このため、図４に示すＤＣ−ＤＣコンバータでは、入力
帰還伝導ノイズを前記各種ノイズ規格の規制値内に抑え
る目的で、実際にはブリッジ整流回路２の入力側にフィ
ルタ回路が多数挿入される。したがって、ノイズ対策の
ためにフィルタ回路等の多くの部品が必要となり、回路
設計が煩雑となるので、製造コストが高くなる欠点があ
った。また、専用の低周波発振器によりオン・オフ制御
信号ＶGの周波数を変調して入力帰還伝導ノイズの電圧
レベルを下げる方法も考えられるが、この場合において
も専用の低周波発振器が必要となるので、製造コストが
高騰する問題が生じる。
【０００６】そこで、本発明はスイッチング制御信号に
含まれる高周波成分により発生するノイズを低コストで
低減できるＤＣ−ＤＣコンバータを提供することを目的
とする。
含まれる高周波成分により発生するノイズを低コストで
低減できるＤＣ−ＤＣコンバータを提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明によるＤＣ−ＤＣ
コンバータは、交流電源(1)及び整流回路(2)から成る直
流電源と、直流電源に直列に接続された１次巻線(4a)及
び２次巻線(4b)を有するトランス(4)と、１次巻線(4a)
に直列に接続されたスイッチング素子(5)と、トランス
(4)の１次巻線(4a)又は２次巻線(4b)に接続された整流
平滑回路(8)と、整流平滑回路(8)の出力電圧に応じてス
イッチング素子(5)の制御端子にオン・オフ制御信号を
付与する制御回路(9)とを備えている。制御回路(9)は、
直流出力電圧を検出する出力電圧検出回路(10)と、出力
電圧検出回路(10)から出力される電流に応じてスイッチ
ング素子(5)のオン・オフ期間を制御するＰＷＭ変調回
路(12)とを備えている。制御回路(9)のＰＷＭ変調回路
(12)により整流平滑回路(8)の出力電圧に応じてスイッ
チング素子(5)のオン・オフ期間の比率を制御し且つト
ランス(4)の１次巻線(4a)又は２次巻線(4b)から整流平
滑回路(8)を介して定電圧の直流出力を取り出す。この
ＤＣ−ＤＣコンバータは、抵抗(13)及びコンデンサ(14)
から成る周波数設定回路(15)と、交流電源(1)とコンデ
ンサ(14)との間に接続され且つ交流電源(1)の交流電圧
による脈流電圧(ＶRC)をコンデンサ(14)に印加する整流
素子(16, 17)及び直列抵抗(18)とを備え、ＰＷＭ変調回
路(12)から出力されるオン・オフ制御信号の周波数を交
流電源(1)の交流電圧による脈流電圧(ＶRC)に応じて変
調する。
コンバータは、交流電源(1)及び整流回路(2)から成る直
流電源と、直流電源に直列に接続された１次巻線(4a)及
び２次巻線(4b)を有するトランス(4)と、１次巻線(4a)
に直列に接続されたスイッチング素子(5)と、トランス
(4)の１次巻線(4a)又は２次巻線(4b)に接続された整流
平滑回路(8)と、整流平滑回路(8)の出力電圧に応じてス
イッチング素子(5)の制御端子にオン・オフ制御信号を
付与する制御回路(9)とを備えている。制御回路(9)は、
直流出力電圧を検出する出力電圧検出回路(10)と、出力
電圧検出回路(10)から出力される電流に応じてスイッチ
ング素子(5)のオン・オフ期間を制御するＰＷＭ変調回
路(12)とを備えている。制御回路(9)のＰＷＭ変調回路
(12)により整流平滑回路(8)の出力電圧に応じてスイッ
チング素子(5)のオン・オフ期間の比率を制御し且つト
ランス(4)の１次巻線(4a)又は２次巻線(4b)から整流平
滑回路(8)を介して定電圧の直流出力を取り出す。この
ＤＣ−ＤＣコンバータは、抵抗(13)及びコンデンサ(14)
から成る周波数設定回路(15)と、交流電源(1)とコンデ
ンサ(14)との間に接続され且つ交流電源(1)の交流電圧
による脈流電圧(ＶRC)をコンデンサ(14)に印加する整流
素子(16, 17)及び直列抵抗(18)とを備え、ＰＷＭ変調回
路(12)から出力されるオン・オフ制御信号の周波数を交
流電源(1)の交流電圧による脈流電圧(ＶRC)に応じて変
調する。
【０００８】整流素子(16, 17)から出力される脈流電圧
(ＶRC)の瞬時値に応じてオン・オフ制御信号(ＶG)の周
波数が一定の範囲で変動し、その周波数成分が一定の範
囲に分散され、交流電源(1)の交流電圧に応じて制御回
路(9)から出力されるオン・オフ制御信号(ＶG)の周波数
を変調することができる。これにより、オン・オフ制御
信号（スイッチング制御信号）(ＶG)の周波数を主成分
とする入力帰還伝導ノイズの周波数成分が一定の範囲に
平均的に分散され、特定周波数のノイズ電圧がオン・オ
フ制御信号(ＶG)に重畳されないため、ノイズ電圧レベ
ルが減少する。
(ＶRC)の瞬時値に応じてオン・オフ制御信号(ＶG)の周
波数が一定の範囲で変動し、その周波数成分が一定の範
囲に分散され、交流電源(1)の交流電圧に応じて制御回
路(9)から出力されるオン・オフ制御信号(ＶG)の周波数
を変調することができる。これにより、オン・オフ制御
信号（スイッチング制御信号）(ＶG)の周波数を主成分
とする入力帰還伝導ノイズの周波数成分が一定の範囲に
平均的に分散され、特定周波数のノイズ電圧がオン・オ
フ制御信号(ＶG)に重畳されないため、ノイズ電圧レベ
ルが減少する。
【０００９】また、ノイズ電圧レベルが減少するので、
フィルタ回路等の部品を少なくして、回路設計を簡略化
できると共に、製造コストを更に低減できる利点があ
る。したがって、オン・オフ制御信号(ＶG)に含まれる
高周波成分により発生するノイズを低コストで低減する
ことができる。
フィルタ回路等の部品を少なくして、回路設計を簡略化
できると共に、製造コストを更に低減できる利点があ
る。したがって、オン・オフ制御信号(ＶG)に含まれる
高周波成分により発生するノイズを低コストで低減する
ことができる。
【００１０】
【発明の実施の形態】以下、本発明によるＤＣ−ＤＣコ
ンバータの一実施の形態を図１〜図３に基づいて説明す
る。但し、図１では図４に示す箇所と実質的に同一の部
分には同一の符号を付し、その説明を省略する。図１に
示すように、本実施の形態のＤＣ−ＤＣコンバータは、
図４に示すＤＣ−ＤＣコンバータにおいて、商用交流電
源１の出力端子の一方及び他方にそれぞれ整流素子とし
ての整流ダイオード１６、１７を接続し、各整流ダイオ
ード１６、１７のカソード端子を直列抵抗１８を介して
周波数設定回路１５の抵抗１３及びコンデンサ１４の接
続点に接続したものである。即ち、整流ダイオード１
６、１７及び直列抵抗１８は、商用交流電源１の交流入
力電圧ＶACを整流ダイオード１６、１７にて整流して得
られる脈流電圧ＶRCに応じて制御回路９から出力される
オン・オフ制御信号ＶGの周波数を変調する変調手段１
９を構成する。その他の回路構成は図４に示すＤＣ−Ｄ
Ｃコンバータと略同様である。
ンバータの一実施の形態を図１〜図３に基づいて説明す
る。但し、図１では図４に示す箇所と実質的に同一の部
分には同一の符号を付し、その説明を省略する。図１に
示すように、本実施の形態のＤＣ−ＤＣコンバータは、
図４に示すＤＣ−ＤＣコンバータにおいて、商用交流電
源１の出力端子の一方及び他方にそれぞれ整流素子とし
ての整流ダイオード１６、１７を接続し、各整流ダイオ
ード１６、１７のカソード端子を直列抵抗１８を介して
周波数設定回路１５の抵抗１３及びコンデンサ１４の接
続点に接続したものである。即ち、整流ダイオード１
６、１７及び直列抵抗１８は、商用交流電源１の交流入
力電圧ＶACを整流ダイオード１６、１７にて整流して得
られる脈流電圧ＶRCに応じて制御回路９から出力される
オン・オフ制御信号ＶGの周波数を変調する変調手段１
９を構成する。その他の回路構成は図４に示すＤＣ−Ｄ
Ｃコンバータと略同様である。
【００１１】次に、図１に示すＤＣ−ＤＣコンバータの
ノイズ低減動作について説明する。商用交流電源１から
出力される５０Ｈzの交流入力電圧ＶACはその半周期毎
に各整流ダイオード１６、１７により整流され、図２
(Ａ)に示す脈流電圧ＶRCに変換される。図２(Ａ)に示す
各整流ダイオード１６、１７の脈流電圧ＶRCは直列抵抗
１８を介して制御回路９内における周波数設定回路１５
のコンデンサ１４の電圧ＶCTに重畳される。これによ
り、図２(Ｂ)に示すコンデンサ１４の電圧ＶCTの右上が
りの傾斜が各整流ダイオード１６、１７の脈流電圧ＶRC
の瞬時値に応じて変化するため、図２(Ｃ)に示すように
コンデンサ１４の電圧ＶCTの周波数が変化する。この結
果、周波数設定回路１５におけるオン・オフ制御信号Ｖ
Gの周波数の設定値が１５０ｋＨzを中心として１４０ｋ
Ｈz〜１６０ｋＨzの範囲で変化するため、ＰＷＭ変調回
路１２から出力されるオン・オフ制御信号ＶGの周波数
が各整流ダイオード１６、１７の脈流電圧ＶRCに応じて
１４０ｋＨz〜１６０ｋＨzの範囲で変調される。したが
って、図３に示すようにオン・オフ制御信号ＶGの周波
数を主成分とする入力帰還伝導ノイズの周波数成分が１
４０ｋＨz〜１６０ｋＨzの範囲に平均的に分散し、これ
らの周波数のノイズ電圧が重畳されないため、ノイズ電
圧レベルが減少する。なお、図１に示すＤＣ−ＤＣコン
バータの基本的な動作については、先述の図４に示すＤ
Ｃ−ＤＣコンバータの場合と略同様であるので説明は省
略する。
ノイズ低減動作について説明する。商用交流電源１から
出力される５０Ｈzの交流入力電圧ＶACはその半周期毎
に各整流ダイオード１６、１７により整流され、図２
(Ａ)に示す脈流電圧ＶRCに変換される。図２(Ａ)に示す
各整流ダイオード１６、１７の脈流電圧ＶRCは直列抵抗
１８を介して制御回路９内における周波数設定回路１５
のコンデンサ１４の電圧ＶCTに重畳される。これによ
り、図２(Ｂ)に示すコンデンサ１４の電圧ＶCTの右上が
りの傾斜が各整流ダイオード１６、１７の脈流電圧ＶRC
の瞬時値に応じて変化するため、図２(Ｃ)に示すように
コンデンサ１４の電圧ＶCTの周波数が変化する。この結
果、周波数設定回路１５におけるオン・オフ制御信号Ｖ
Gの周波数の設定値が１５０ｋＨzを中心として１４０ｋ
Ｈz〜１６０ｋＨzの範囲で変化するため、ＰＷＭ変調回
路１２から出力されるオン・オフ制御信号ＶGの周波数
が各整流ダイオード１６、１７の脈流電圧ＶRCに応じて
１４０ｋＨz〜１６０ｋＨzの範囲で変調される。したが
って、図３に示すようにオン・オフ制御信号ＶGの周波
数を主成分とする入力帰還伝導ノイズの周波数成分が１
４０ｋＨz〜１６０ｋＨzの範囲に平均的に分散し、これ
らの周波数のノイズ電圧が重畳されないため、ノイズ電
圧レベルが減少する。なお、図１に示すＤＣ−ＤＣコン
バータの基本的な動作については、先述の図４に示すＤ
Ｃ−ＤＣコンバータの場合と略同様であるので説明は省
略する。
【００１２】図１に示す実施の形態のＤＣ−ＤＣコンバ
ータでは、各整流ダイオード１６、１７の脈流電圧ＶRC
を制御回路９内における周波数設定回路１５のコンデン
サ１４の電圧ＶCTに重畳することにより、各整流ダイオ
ード１６、１７の脈流電圧Ｖ RCに応じてＰＷＭ変調回路
１２から出力されるオン・オフ制御信号ＶGの周波数が
１５０ｋＨzを中心として１４０ｋＨz〜１６０ｋＨzの
範囲で変調される。これにより、入力帰還伝導ノイズの
周波数成分が１４０ｋＨz〜１６０ｋＨzの範囲に平均的
に分散し、これらの周波数のノイズ電圧が重畳されない
ため、ノイズ電圧レベルが減少する。このため、フィル
タ回路等の部品を少なくして回路設計を簡略化できると
共に、製造コストを低減することができる。したがっ
て、スイッチング制御信号、即ちオン・オフ制御信号Ｖ
Gに含まれる高周波成分により発生するノイズを低コス
トで低減することが可能となる。
ータでは、各整流ダイオード１６、１７の脈流電圧ＶRC
を制御回路９内における周波数設定回路１５のコンデン
サ１４の電圧ＶCTに重畳することにより、各整流ダイオ
ード１６、１７の脈流電圧Ｖ RCに応じてＰＷＭ変調回路
１２から出力されるオン・オフ制御信号ＶGの周波数が
１５０ｋＨzを中心として１４０ｋＨz〜１６０ｋＨzの
範囲で変調される。これにより、入力帰還伝導ノイズの
周波数成分が１４０ｋＨz〜１６０ｋＨzの範囲に平均的
に分散し、これらの周波数のノイズ電圧が重畳されない
ため、ノイズ電圧レベルが減少する。このため、フィル
タ回路等の部品を少なくして回路設計を簡略化できると
共に、製造コストを低減することができる。したがっ
て、スイッチング制御信号、即ちオン・オフ制御信号Ｖ
Gに含まれる高周波成分により発生するノイズを低コス
トで低減することが可能となる。
【００１３】本発明の実施態様は前記の実施の形態に限
定されず、種々の変更が可能である。例えば、上記の実
施の形態ではトランス４の２次巻線４bから整流平滑回
路８を介して一定レベルの直流出力電圧ＶOを得る方式
のＤＣ−ＤＣコンバータについて示したが、トランス４
の１次巻線４aから整流平滑回路８を介して一定レベル
の直流出力電圧ＶOを得る方式のＤＣ−ＤＣコンバータ
についても本発明を適用することが可能である。また、
上記の実施の形態では単相の商用交流電源１の場合につ
いて示したが、三相及び三相以上の多相交流電源の場合
についても本発明を適用することが可能である。更に、
上記の各実施の形態ではフライバック型のＤＣ−ＤＣコ
ンバータに本発明を適用した形態を示したが、フライバ
ック型に限定することなく、フォワード型又は共振型等
の他方式のＤＣ−ＤＣコンバータにも本発明を適用する
ことが可能である。
定されず、種々の変更が可能である。例えば、上記の実
施の形態ではトランス４の２次巻線４bから整流平滑回
路８を介して一定レベルの直流出力電圧ＶOを得る方式
のＤＣ−ＤＣコンバータについて示したが、トランス４
の１次巻線４aから整流平滑回路８を介して一定レベル
の直流出力電圧ＶOを得る方式のＤＣ−ＤＣコンバータ
についても本発明を適用することが可能である。また、
上記の実施の形態では単相の商用交流電源１の場合につ
いて示したが、三相及び三相以上の多相交流電源の場合
についても本発明を適用することが可能である。更に、
上記の各実施の形態ではフライバック型のＤＣ−ＤＣコ
ンバータに本発明を適用した形態を示したが、フライバ
ック型に限定することなく、フォワード型又は共振型等
の他方式のＤＣ−ＤＣコンバータにも本発明を適用する
ことが可能である。
【００１４】
【発明の効果】本発明によれば、交流電源の交流電圧に
応じて制御回路から出力されるオン・オフ制御信号の周
波数を変調することにより、入力帰還伝導ノイズの電圧
レベルを低減できるので、フィルタ回路等の部品を削減
できると共に専用の低周波発振器を設ける必要がなく、
ＤＣ−ＤＣコンバータのノイズ対策を低コストで実施し
て交流電源に接続される電子機器等の入力帰還伝導ノイ
ズによる誤動作を防止することが可能となる。また、簡
易なノイズ対策で入力帰還伝導ノイズによるＤＣ−ＤＣ
コンバータの直流出力電圧の変動を抑制することも可能
となる。したがって、スイッチング周波数の更なる高周
波化によるＤＣ−ＤＣコンバータ等のスイッチング電源
の小形化及び軽量化の促進に大いに寄与することができ
る。
応じて制御回路から出力されるオン・オフ制御信号の周
波数を変調することにより、入力帰還伝導ノイズの電圧
レベルを低減できるので、フィルタ回路等の部品を削減
できると共に専用の低周波発振器を設ける必要がなく、
ＤＣ−ＤＣコンバータのノイズ対策を低コストで実施し
て交流電源に接続される電子機器等の入力帰還伝導ノイ
ズによる誤動作を防止することが可能となる。また、簡
易なノイズ対策で入力帰還伝導ノイズによるＤＣ−ＤＣ
コンバータの直流出力電圧の変動を抑制することも可能
となる。したがって、スイッチング周波数の更なる高周
波化によるＤＣ−ＤＣコンバータ等のスイッチング電源
の小形化及び軽量化の促進に大いに寄与することができ
る。
【図１】 本発明によるＤＣ−ＤＣコンバータの一実施
の形態を示す電気回路図
の形態を示す電気回路図
【図２】 図１に示すＤＣ−ＤＣコンバータの各部の電
圧を示す波形図
圧を示す波形図
【図３】 図１に示すＤＣ−ＤＣコンバータの入力帰還
伝導ノイズの周波数スペクトルを示す波形図
伝導ノイズの周波数スペクトルを示す波形図
【図４】 従来のＤＣ−ＤＣコンバータを示す電気回路
図
図
【図５】 図４に示すＤＣ−ＤＣコンバータの入力帰還
伝導ノイズの周波数スペクトルを示す波形図
伝導ノイズの周波数スペクトルを示す波形図
１・・商用交流電源（交流電源）、 ２・・ブリッジ整
流回路（整流回路）、３・・入力平滑コンデンサ、 ４
・・トランス、 ４a・・１次巻線、 ４b・・２次巻
線、 ５・・ＭＯＳ-ＦＥＴ（スイッチング素子）、
６・・出力整流ダイオード、 ７・・出力平滑コンデン
サ、 ８・・整流平滑回路、 ９・・制御回路、 １０
・・出力電圧検出回路、 １１・・フォトカプラ、 １
１a・・発光部、 １１b・・受光部、 １２・・ＰＷＭ
変調回路、 １３・・抵抗、１４・・コンデンサ、 １
５・・周波数設定回路、 １６，１７・・整流ダイオー
ド（整流素子）、 １８・・直列抵抗、 １９・・変調
手段
流回路（整流回路）、３・・入力平滑コンデンサ、 ４
・・トランス、 ４a・・１次巻線、 ４b・・２次巻
線、 ５・・ＭＯＳ-ＦＥＴ（スイッチング素子）、
６・・出力整流ダイオード、 ７・・出力平滑コンデン
サ、 ８・・整流平滑回路、 ９・・制御回路、 １０
・・出力電圧検出回路、 １１・・フォトカプラ、 １
１a・・発光部、 １１b・・受光部、 １２・・ＰＷＭ
変調回路、 １３・・抵抗、１４・・コンデンサ、 １
５・・周波数設定回路、 １６，１７・・整流ダイオー
ド（整流素子）、 １８・・直列抵抗、 １９・・変調
手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (1)
- 【請求項１】 交流電源及び整流回路から成る直流電源
と、該直流電源に直列に接続された１次巻線及び２次巻
線を有するトランスと、前記１次巻線に直列に接続され
たスイッチング素子と、前記トランスの１次巻線又は２
次巻線に接続された整流平滑回路と、該整流平滑回路の
出力電圧に応じて前記スイッチング素子の制御端子にオ
ン・オフ制御信号を付与する制御回路とを備え、 前記制御回路は、直流出力電圧を検出する出力電圧検出
回路と、該出力電圧検出回路から出力される電流に応じ
てスイッチング素子のオン・オフ期間を制御するＰＷＭ
変調回路とを備え、 前記制御回路のＰＷＭ変調回路により前記整流平滑回路
の出力電圧に応じて前記スイッチング素子のオン・オフ
期間の比率を制御し且つ前記トランスの１次巻線又は２
次巻線から前記整流平滑回路を介して定電圧の直流出力
を取り出すＤＣ−ＤＣコンバータにおいて、 抵抗及びコンデンサから成る周波数設定回路と、 前記交流電源と前記コンデンサとの間に接続され且つ前
記交流電源の交流電圧による脈流電圧を前記コンデンサ
に印加する整流素子及び直列抵抗とを備え、 前記ＰＷＭ変調回路から出力されるオン・オフ制御信号
の周波数を前記交流電源の交流電圧による脈流電圧に応
じて変調することを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36902598A JP3244070B2 (ja) | 1998-12-25 | 1998-12-25 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36902598A JP3244070B2 (ja) | 1998-12-25 | 1998-12-25 | Ｄｃ−ｄｃコンバータ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001250537A Division JP3456583B2 (ja) | 2001-08-21 | 2001-08-21 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000197358A JP2000197358A (ja) | 2000-07-14 |
| JP3244070B2 true JP3244070B2 (ja) | 2002-01-07 |
Family
ID=18493370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36902598A Expired - Fee Related JP3244070B2 (ja) | 1998-12-25 | 1998-12-25 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3244070B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622423B2 (ja) * | 2004-09-29 | 2011-02-02 | 日本テキサス・インスツルメンツ株式会社 | パルス幅変調信号発生回路 |
-
1998
- 1998-12-25 JP JP36902598A patent/JP3244070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000197358A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825609B2 (en) | Electronic ballast having a flyback cat-ear power supply | |
| EP0837546B1 (en) | Power circuit | |
| KR20010098937A (ko) | 발광 다이오드 구동 장치 | |
| US6023178A (en) | Pulse width control IC circuit and switching power supply unit | |
| US10756636B2 (en) | Power control device switchable between multiple operating modes having different power consumption | |
| JP2002272122A (ja) | 共振型電力供給装置 | |
| EP1102387A2 (en) | DC power supply apparatus | |
| JP3456583B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| US10306717B1 (en) | Flicker-free LED driving apparatus and voltage regulating method thereof | |
| JP4662005B2 (ja) | スイッチング電源装置 | |
| JP2018007515A (ja) | 絶縁型のｄｃ／ｄｃコンバータならびにその一次側コントローラ、制御方法、それを用いた電源アダプタおよび電子機器 | |
| JP3244070B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5076997B2 (ja) | 絶縁型ｄｃ−ｄｃコンバータ | |
| JP3425596B2 (ja) | 高力率スイッチング電源 | |
| JP4715985B2 (ja) | スイッチング電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP3273572B2 (ja) | 直流電源装置 | |
| JPH09182425A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3288367B2 (ja) | 力率改善回路 | |
| JP3399064B2 (ja) | 整流装置 | |
| JP2022134626A (ja) | 点灯装置および照明器具 | |
| KR0185105B1 (ko) | 포워드 컨버터를 사용한 에스엠피에스의 전원 안정화 장치 | |
| KR20150115214A (ko) | 과전압 보호 스위칭 모드 전원 공급 장치 | |
| JP3175756B2 (ja) | 高力率コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |