JP3288367B2 - 力率改善回路 - Google Patents
力率改善回路Info
- Publication number
- JP3288367B2 JP3288367B2 JP2000132943A JP2000132943A JP3288367B2 JP 3288367 B2 JP3288367 B2 JP 3288367B2 JP 2000132943 A JP2000132943 A JP 2000132943A JP 2000132943 A JP2000132943 A JP 2000132943A JP 3288367 B2 JP3288367 B2 JP 3288367B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- current
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】 本発明は、同一交流電源に
接続された、交流電流の最大値で突入電流の流れるコン
デンサ入力型の多い他の電気機器と組み合わせて、交流
電力供給系（受電端）の総合的な力率の改善を行う回路
に関する。
接続された、交流電流の最大値で突入電流の流れるコン
デンサ入力型の多い他の電気機器と組み合わせて、交流
電力供給系（受電端）の総合的な力率の改善を行う回路
に関する。
【０００２】
【従来の技術】 従来、交流電源に接続された電気機器
の力率改善の方法として、その回路自体の力率の向上に
対策がされているが、コンデンサ入力型機器は回路自体
の力率の向上を図るには限界があった。
の力率改善の方法として、その回路自体の力率の向上に
対策がされているが、コンデンサ入力型機器は回路自体
の力率の向上を図るには限界があった。
【０００３】
【発明が解決しようとする課題】 本発明では、従来の
回路構成ではなかった交流の全波整流電圧と、コンデン
サの充電電流に比例した電流電圧変換回路の出力電圧に
よるパルス幅変調（ＰＷＭ）制御と、無負荷時の直流電
圧の異常上昇についての抑制回路を付加された本回路使
用の電気機器と、同一の交流電源に接続された、交流電
流の最大値で突入電流の流れるコンデンサ入力型の多い
他の電気機器と組み合わせて、交流電力供給系（受電
端）の総合的な力率の改善を行う力率改善回路を提供す
る。
回路構成ではなかった交流の全波整流電圧と、コンデン
サの充電電流に比例した電流電圧変換回路の出力電圧に
よるパルス幅変調（ＰＷＭ）制御と、無負荷時の直流電
圧の異常上昇についての抑制回路を付加された本回路使
用の電気機器と、同一の交流電源に接続された、交流電
流の最大値で突入電流の流れるコンデンサ入力型の多い
他の電気機器と組み合わせて、交流電力供給系（受電
端）の総合的な力率の改善を行う力率改善回路を提供す
る。
【０００４】
【課題を解決するための手段】 上記に鑑み発明者等は
鋭意実験研究の結果、下記の手段によりこの課題を解決
した。 （１）コンデンサ入力型の平滑回路が組み込まれた他の
電気機器と、後記本回路が組み込まれた電気機器とを同
一の交流電源に接続し、それぞれの交流電源受電端に生
ずる交流入力電流が合成されることにより総合的な力率
の改善を行う回路であって、上記本回路は、交流電源に
接続された全波整流回路と、該全波整流回路出力の一端
に接続された昇圧トランスと、該昇圧トランス出力と前
記全波整流回路出力の他端（接地端）に接続されたスイ
ッチング素子とによる昇圧回路と、該昇圧回路出力を整
流ダイオードを通して充電するコンデンサと、該コンデ
ンサと接地端間に直列に接続された該コンデンサの充電
時電流を検出出力し、放電時電流は検出出力しない電流
電圧変換回路を有し、かつ全波整流回路出力電圧と、前
記電流電圧変換回路より出力された電圧と、整流ダイオ
ード出力の直流出力電圧とを加算する加算回路並びに三
角波を発生する三角波発生回路を備え、さらに、前記加
算回路の出力並びに三角波発生回路の出力を入力し、電
圧比較する電圧比較回路及び該電圧比較回路の出力を前
記スイッチング素子の制御入力端子に入力してパルス幅
を変化させるパルス幅変調回路と、前記整流ダイオード
出力の直流出力を受電する負荷によって構成されてな
り、前記総合的な力率の改善を行う回路が、前記全波整
流回路出力電圧と、前記電流電圧変換回路より出力され
た電圧及び整流ダイオード出力の直流出力電圧とを加算
回路に入力し、該加算回路出力並びに三角波発生回路の
出力を、電圧比較回路からパルス幅変調回路を介して前
記スイッチング素子のオン・オフ時間のパルス幅を変化
させることによって直流出力電圧の安定化と異常電圧の
抑制ができ、かつ前記電流電圧変換回路が、充電時電流
を検出出力し、放電時電流は検出出力しないことによ
り、交流電源受電端に交流の最大値が抑えられた半円形
に近い波形の電流を生成することを特徴とする力率改善
回路。 （２）前記電流電圧変換回路が、電流検出抵抗と、アノ
ード側を前記全波整流回路の接地端に接続されたダイオ
ードとが並列接続されてなることを特徴とする（１）項
に記載の力率改善回路。
鋭意実験研究の結果、下記の手段によりこの課題を解決
した。 （１）コンデンサ入力型の平滑回路が組み込まれた他の
電気機器と、後記本回路が組み込まれた電気機器とを同
一の交流電源に接続し、それぞれの交流電源受電端に生
ずる交流入力電流が合成されることにより総合的な力率
の改善を行う回路であって、上記本回路は、交流電源に
接続された全波整流回路と、該全波整流回路出力の一端
に接続された昇圧トランスと、該昇圧トランス出力と前
記全波整流回路出力の他端（接地端）に接続されたスイ
ッチング素子とによる昇圧回路と、該昇圧回路出力を整
流ダイオードを通して充電するコンデンサと、該コンデ
ンサと接地端間に直列に接続された該コンデンサの充電
時電流を検出出力し、放電時電流は検出出力しない電流
電圧変換回路を有し、かつ全波整流回路出力電圧と、前
記電流電圧変換回路より出力された電圧と、整流ダイオ
ード出力の直流出力電圧とを加算する加算回路並びに三
角波を発生する三角波発生回路を備え、さらに、前記加
算回路の出力並びに三角波発生回路の出力を入力し、電
圧比較する電圧比較回路及び該電圧比較回路の出力を前
記スイッチング素子の制御入力端子に入力してパルス幅
を変化させるパルス幅変調回路と、前記整流ダイオード
出力の直流出力を受電する負荷によって構成されてな
り、前記総合的な力率の改善を行う回路が、前記全波整
流回路出力電圧と、前記電流電圧変換回路より出力され
た電圧及び整流ダイオード出力の直流出力電圧とを加算
回路に入力し、該加算回路出力並びに三角波発生回路の
出力を、電圧比較回路からパルス幅変調回路を介して前
記スイッチング素子のオン・オフ時間のパルス幅を変化
させることによって直流出力電圧の安定化と異常電圧の
抑制ができ、かつ前記電流電圧変換回路が、充電時電流
を検出出力し、放電時電流は検出出力しないことによ
り、交流電源受電端に交流の最大値が抑えられた半円形
に近い波形の電流を生成することを特徴とする力率改善
回路。 （２）前記電流電圧変換回路が、電流検出抵抗と、アノ
ード側を前記全波整流回路の接地端に接続されたダイオ
ードとが並列接続されてなることを特徴とする（１）項
に記載の力率改善回路。
【０００５】
【発明の実施の形態】 コンデンサ入力型の平滑回路が
組み込まれた他の電気機器と、後記本回路が組み込まれ
た電気機器とを同一の交流電源に接続し、それぞれの交
流電源受電端に生ずる交流入力電流が合成されることに
より総合的な力率の改善を行う交流を直流に変換する回
路であって、他の機器との総合的な力率の改善に主眼を
おき、交流電源に接続された全波整流回路による全波整
流電圧と、コンデンサの充電時電圧によるＰＷＭ制御に
よって、交流電流の最大値で突入電流の流れるコンデン
サ入力型の多い他の電気機器と組み合わせて、交流電力
供給系（受電端）の総合的な力率の改善が可能となる。
組み込まれた他の電気機器と、後記本回路が組み込まれ
た電気機器とを同一の交流電源に接続し、それぞれの交
流電源受電端に生ずる交流入力電流が合成されることに
より総合的な力率の改善を行う交流を直流に変換する回
路であって、他の機器との総合的な力率の改善に主眼を
おき、交流電源に接続された全波整流回路による全波整
流電圧と、コンデンサの充電時電圧によるＰＷＭ制御に
よって、交流電流の最大値で突入電流の流れるコンデン
サ入力型の多い他の電気機器と組み合わせて、交流電力
供給系（受電端）の総合的な力率の改善が可能となる。
【０００６】
【実施例】 本発明の実施例を図面に基づいて以下に説
明する。 （実施例１）図１は、本発明実施例の昇圧型交流／直流
変換回路のブロック図である。図において、１は交流電
源、２は全波整流回路、３は加算回路、４は三角波発生
回路、５は電圧比較回路、６はパルス幅変調回路、７は
電流電圧変換回路、８は昇圧回路、９は負荷、Ｃはコン
デンサ、Ｄはダイオード、Ｌは昇圧トランス、Ｑはスイ
ッチング素子、Ｖは直流出力電圧をそれぞれ示す。図２
は、ＰＷＭによるスイッチング波形説明図で、図におい
てＴ１，Ｔ３は充電時間、Ｔ２，Ｔ４は放電時間を示
す。図３は、昇圧トランス内に蓄えられるエネルギー説
明図で、図においてｔは経過時間、１４は昇圧トランス
の充電電流を充電時間で積分した面積を示す。図４は、
コンデンサ入力型の平滑回路を有する他の電気機器の交
流電源電流波形と、本発明回路の交流電源電流波形と、
その両者の合成波形説明図で、図において１０は交流入
力電流、ｔは時間、１１はコンデンサ入力型の他の電気
機器の交流電源電流波形、１２はコンデンサ入力型交流
電源電流波形と本発明の回路交流電源電流波形との合成
波形、１３は本発明回路の交流電源電流波形をそれぞれ
示す。図５は、同一交流電源に接続された、本発明の力
率改善回路を使った電気機器とコンデンサ入力型の平滑
回路を有する他の電気機器と組み合わせて、本回路の交
流電源の電流波形により他の電気機器との総合的な力率
の改善を行う電流波形説明図。
明する。 （実施例１）図１は、本発明実施例の昇圧型交流／直流
変換回路のブロック図である。図において、１は交流電
源、２は全波整流回路、３は加算回路、４は三角波発生
回路、５は電圧比較回路、６はパルス幅変調回路、７は
電流電圧変換回路、８は昇圧回路、９は負荷、Ｃはコン
デンサ、Ｄはダイオード、Ｌは昇圧トランス、Ｑはスイ
ッチング素子、Ｖは直流出力電圧をそれぞれ示す。図２
は、ＰＷＭによるスイッチング波形説明図で、図におい
てＴ１，Ｔ３は充電時間、Ｔ２，Ｔ４は放電時間を示
す。図３は、昇圧トランス内に蓄えられるエネルギー説
明図で、図においてｔは経過時間、１４は昇圧トランス
の充電電流を充電時間で積分した面積を示す。図４は、
コンデンサ入力型の平滑回路を有する他の電気機器の交
流電源電流波形と、本発明回路の交流電源電流波形と、
その両者の合成波形説明図で、図において１０は交流入
力電流、ｔは時間、１１はコンデンサ入力型の他の電気
機器の交流電源電流波形、１２はコンデンサ入力型交流
電源電流波形と本発明の回路交流電源電流波形との合成
波形、１３は本発明回路の交流電源電流波形をそれぞれ
示す。図５は、同一交流電源に接続された、本発明の力
率改善回路を使った電気機器とコンデンサ入力型の平滑
回路を有する他の電気機器と組み合わせて、本回路の交
流電源の電流波形により他の電気機器との総合的な力率
の改善を行う電流波形説明図。
【０００７】まず、本発明の回路を使用した昇圧型交流
／直流変換回路のブロック図に基づいて全体のフローを
説明する。図１において、交流電源１に接続された全波
整流回路２があり、昇圧回路８はスイッチング素子Ｑの
オン・オフにより昇圧トランスＬに蓄えられたエネルギ
ー（図３）が放出され、その発生した高電圧は整流ダイ
オードＤを通してコンデンサＣに充電される。また、ス
イッチング素子Ｑを通して昇圧トランスＬを流れる電流
を制御するため、加算回路３に加えられた交流の全波整
流電圧と、コンデンサＣに接続された電流電圧変換回路
７より出力された充電時の電圧及び昇圧回路８の直流出
力電圧Ｖとが加算回路３で加算され、加算回路３の出力
と、三角波発生回路４で得られた三角波とが、電圧比較
回路５で電圧比較が行われ、パルス幅変調回路６を通し
てスイッチング素子Ｑの制御端子に加えられる。その結
果、交流の全波整流電圧とコンデンサＣの充電時電圧及
び直流出力電圧ＶによるＰＷＭ制御によって、直流出力
電圧Ｖの安定化と重畳されるリップル電圧の低減及び昇
圧回路８の異常高電圧の抑制が可能となる。ここで負荷
９は、例えば蛍光灯点灯回路等が負荷９として接続され
る。
／直流変換回路のブロック図に基づいて全体のフローを
説明する。図１において、交流電源１に接続された全波
整流回路２があり、昇圧回路８はスイッチング素子Ｑの
オン・オフにより昇圧トランスＬに蓄えられたエネルギ
ー（図３）が放出され、その発生した高電圧は整流ダイ
オードＤを通してコンデンサＣに充電される。また、ス
イッチング素子Ｑを通して昇圧トランスＬを流れる電流
を制御するため、加算回路３に加えられた交流の全波整
流電圧と、コンデンサＣに接続された電流電圧変換回路
７より出力された充電時の電圧及び昇圧回路８の直流出
力電圧Ｖとが加算回路３で加算され、加算回路３の出力
と、三角波発生回路４で得られた三角波とが、電圧比較
回路５で電圧比較が行われ、パルス幅変調回路６を通し
てスイッチング素子Ｑの制御端子に加えられる。その結
果、交流の全波整流電圧とコンデンサＣの充電時電圧及
び直流出力電圧ＶによるＰＷＭ制御によって、直流出力
電圧Ｖの安定化と重畳されるリップル電圧の低減及び昇
圧回路８の異常高電圧の抑制が可能となる。ここで負荷
９は、例えば蛍光灯点灯回路等が負荷９として接続され
る。
【０００８】さらに、詳細な作用を以下に説明する。 、前記昇圧トランスＬに流れる電流は、パルス幅変調
回路６からのパルスによりスイッチング素子Ｑで制御さ
れる。 、図３の昇圧トランス内に蓄えられるエネルギー説明
図、に示した昇圧トランスＬに発生した誘導電圧は、ダ
イオードＤを通してコンデンサＣに供給され直流出力電
圧Ｖが得られる。 、また、三角波発生回路４で得られた三角波は、加算
回路３からの出力と電圧比較回路５によって電圧比較さ
れ、パルス幅の変化としてパルス幅変調回路６を通して
スイッチング素子Ｑがオン・オフする。 、前記加算回路３の出力電圧が高くなると、電圧比較
回路５の出力パルス幅は狭くなり、出力電圧が低くなる
と出力パルス幅は広くなる。 、交流の全波整流電圧と、電流電圧変換回路７の充電
時電圧及び昇圧された直流出力電圧Ｖは加算回路３で加
算されて、電圧比較回路５の出力パルス幅を変化させ
る。また、パルス幅変調回路６の出力電圧は、スイッチ
ング素子Ｑを駆動して、昇圧トランスＬの充電電流を制
御する。そして、パルス幅変調回路６の出力電圧のパル
ス幅が狭くなると、昇圧トランスＬの充電時間が短くな
り、発生する誘導電圧が小さくなり、ダイオードＤを通
して得られる直流出力電圧Ｖが低下する。パルス幅が広
くなると、同様に直流出力電圧Ｖが上昇する。そしてま
た、コンデンサＣに流れる充電時の電流は電流電圧変換
回路７により電圧として取り出され、コンデンサＣに流
れ込む充電電流が多くなると電流電圧変換回路７の出力
電圧が上昇しパルス幅が狭くなりコンデンサＣに流れる
充電電流を抑制する。
回路６からのパルスによりスイッチング素子Ｑで制御さ
れる。 、図３の昇圧トランス内に蓄えられるエネルギー説明
図、に示した昇圧トランスＬに発生した誘導電圧は、ダ
イオードＤを通してコンデンサＣに供給され直流出力電
圧Ｖが得られる。 、また、三角波発生回路４で得られた三角波は、加算
回路３からの出力と電圧比較回路５によって電圧比較さ
れ、パルス幅の変化としてパルス幅変調回路６を通して
スイッチング素子Ｑがオン・オフする。 、前記加算回路３の出力電圧が高くなると、電圧比較
回路５の出力パルス幅は狭くなり、出力電圧が低くなる
と出力パルス幅は広くなる。 、交流の全波整流電圧と、電流電圧変換回路７の充電
時電圧及び昇圧された直流出力電圧Ｖは加算回路３で加
算されて、電圧比較回路５の出力パルス幅を変化させ
る。また、パルス幅変調回路６の出力電圧は、スイッチ
ング素子Ｑを駆動して、昇圧トランスＬの充電電流を制
御する。そして、パルス幅変調回路６の出力電圧のパル
ス幅が狭くなると、昇圧トランスＬの充電時間が短くな
り、発生する誘導電圧が小さくなり、ダイオードＤを通
して得られる直流出力電圧Ｖが低下する。パルス幅が広
くなると、同様に直流出力電圧Ｖが上昇する。そしてま
た、コンデンサＣに流れる充電時の電流は電流電圧変換
回路７により電圧として取り出され、コンデンサＣに流
れ込む充電電流が多くなると電流電圧変換回路７の出力
電圧が上昇しパルス幅が狭くなりコンデンサＣに流れる
充電電流を抑制する。
【０００９】、また、加算回路３には交流の全波整流
電圧が加わっているので、三角波発生回路４で得られた
三角波と電圧比較され、図２のＰＷＭ制御によるスイッ
チング波形説明図、に示されるようなＴ１，Ｔ３：充電
時間、Ｔ２，Ｔ４：放電時間に示すＰＷＭ制御波形にな
る。 、さらに、スイッチング素子Ｑのオン・オフにより、
昇圧トランスＬの充電電流は、前記図３の昇圧トランス
Ｌ内に蓄えられるエネルギー説明図、の斜線部で示され
るように、昇圧トランスの充電電流を充電時間で積分し
た面積１４はほぼ一定にすることができ、これによって
発生する高電圧も一定電圧になる。 そして、図１に示したように、交流全波整流電圧と
コンデンサの充電電流検出電圧が加算されて電圧比較回
路５の入力（一）に加わると、電圧比較回路５の出力パ
ルスのデューティ比が変化し、コイルに蓄えられるエネ
ルギーは本回路図３のように一定になるため、直流出力
電圧に含まれるリップル電圧が小さくなり、直流出力電
圧Vが安定になる。そのため、図４、図５に示すよう
に、本回路の交流電源の負荷電流は正弦波波形よりも最
大値が抑えられた電流波形となる。結果として本回路の
交流電流波形は歪み、交流の最大値が抑えられた半円形
に近い電流波形１３が生成される。一方、コンデンサ入
力型の平滑回路を有する他の電気機器の交流電流波形１
１と、本回路で得られた半円形に近い電流波形１３と合
成され、この合成波形１２はほぼ正弦波に近い高調波の
少ない波形となるため、本回路及び他の電気機器を含め
た総合的な力率の改善が図られる。 また、直流出力電圧Ｖの負荷９が変動した場合、電
圧比較回路５に加わる加算電圧は直流出力電圧Ｖからの
電圧で制御され、特に無負荷時の異常上昇を押さえるこ
とができる。
電圧が加わっているので、三角波発生回路４で得られた
三角波と電圧比較され、図２のＰＷＭ制御によるスイッ
チング波形説明図、に示されるようなＴ１，Ｔ３：充電
時間、Ｔ２，Ｔ４：放電時間に示すＰＷＭ制御波形にな
る。 、さらに、スイッチング素子Ｑのオン・オフにより、
昇圧トランスＬの充電電流は、前記図３の昇圧トランス
Ｌ内に蓄えられるエネルギー説明図、の斜線部で示され
るように、昇圧トランスの充電電流を充電時間で積分し
た面積１４はほぼ一定にすることができ、これによって
発生する高電圧も一定電圧になる。 そして、図１に示したように、交流全波整流電圧と
コンデンサの充電電流検出電圧が加算されて電圧比較回
路５の入力（一）に加わると、電圧比較回路５の出力パ
ルスのデューティ比が変化し、コイルに蓄えられるエネ
ルギーは本回路図３のように一定になるため、直流出力
電圧に含まれるリップル電圧が小さくなり、直流出力電
圧Vが安定になる。そのため、図４、図５に示すよう
に、本回路の交流電源の負荷電流は正弦波波形よりも最
大値が抑えられた電流波形となる。結果として本回路の
交流電流波形は歪み、交流の最大値が抑えられた半円形
に近い電流波形１３が生成される。一方、コンデンサ入
力型の平滑回路を有する他の電気機器の交流電流波形１
１と、本回路で得られた半円形に近い電流波形１３と合
成され、この合成波形１２はほぼ正弦波に近い高調波の
少ない波形となるため、本回路及び他の電気機器を含め
た総合的な力率の改善が図られる。 また、直流出力電圧Ｖの負荷９が変動した場合、電
圧比較回路５に加わる加算電圧は直流出力電圧Ｖからの
電圧で制御され、特に無負荷時の異常上昇を押さえるこ
とができる。
【００１０】（実施例２）図６は本発明の他の実施例の
昇圧型交流／直流変換回路のブロック図である。図にお
いて、１は交流電源、２は全波整流回路、３は加算回
路、４は三角波発生回路、５は電圧比較回路、６はパル
ス幅変調回路、７は電流電圧変換回路、８は昇圧回路、
９は負荷、Ｃはコンデンサ、Ｒ１〜Ｒ４は抵抗、Ｄ１，
Ｄ２はダイオード、Ｌは昇圧トランス、Ｑはスイッチン
グ素子、Ｖは直流出力電圧を示す。
昇圧型交流／直流変換回路のブロック図である。図にお
いて、１は交流電源、２は全波整流回路、３は加算回
路、４は三角波発生回路、５は電圧比較回路、６はパル
ス幅変調回路、７は電流電圧変換回路、８は昇圧回路、
９は負荷、Ｃはコンデンサ、Ｒ１〜Ｒ４は抵抗、Ｄ１，
Ｄ２はダイオード、Ｌは昇圧トランス、Ｑはスイッチン
グ素子、Ｖは直流出力電圧を示す。
【００１１】電流電圧変換回路７は抵抗Ｒ１とダイオー
ドＤ２の並列回路で構成し、抵抗Ｒ１及びダイオードＤ
２（カソード側）の一方の端子はコンデンサＣに接続さ
れ、他端は全波整流回路２の接地端に接続される。前記
電流電圧変換回路７において、コンデンサＣの充電時電
流は直列に接続された抵抗Ｒ１の両端に発生する電圧と
して加算回路３に入力し、コンデンサＣの放電時電流は
ダイオードＤ２を通して流れるため、抵抗Ｒ１の両端に
は発生しない。一方、加算回路３は３本の抵抗Ｒ２〜Ｒ
４で構成し、抵抗Ｒ２の一方の端子は全波整流回路２の
出力に接続され、抵抗Ｒ３の一方の端子はコンデンサＣ
と整流ダイオードＤ１の接続点に接続され、抵抗Ｒ４の
一方の端子はコンデンサＣと並列接続された抵抗Ｒ１及
びダイオードＤ２の接続点に接続され、それぞれＲ２，
Ｒ３，Ｒ４の他端は電圧比較回路５（−）端子に接続さ
れる。
ドＤ２の並列回路で構成し、抵抗Ｒ１及びダイオードＤ
２（カソード側）の一方の端子はコンデンサＣに接続さ
れ、他端は全波整流回路２の接地端に接続される。前記
電流電圧変換回路７において、コンデンサＣの充電時電
流は直列に接続された抵抗Ｒ１の両端に発生する電圧と
して加算回路３に入力し、コンデンサＣの放電時電流は
ダイオードＤ２を通して流れるため、抵抗Ｒ１の両端に
は発生しない。一方、加算回路３は３本の抵抗Ｒ２〜Ｒ
４で構成し、抵抗Ｒ２の一方の端子は全波整流回路２の
出力に接続され、抵抗Ｒ３の一方の端子はコンデンサＣ
と整流ダイオードＤ１の接続点に接続され、抵抗Ｒ４の
一方の端子はコンデンサＣと並列接続された抵抗Ｒ１及
びダイオードＤ２の接続点に接続され、それぞれＲ２，
Ｒ３，Ｒ４の他端は電圧比較回路５（−）端子に接続さ
れる。
【００１２】前記加算回路３において、抵抗Ｒ１は抵抗
Ｒ４に比べて抵抗値が十分小さく、また、抵抗Ｒ４は抵
抗Ｒ２，Ｒ３に比べて抵抗値が十分小さいため、交流の
全波整流電圧は抵抗Ｒ２を通して、コンデンサＣに生成
する直流出力電圧Ｖは抵抗Ｒ３を通して、さらに抵抗Ｒ
１の両端に発生するコンデンサＣの充電時電流による電
圧は、抵抗Ｒ４を通して加算され電圧比較回路５の入力
に加算電圧を生じる。この加算電圧と三角波発生回路４
で得られた三角波によって電圧比較回路５出力端にＰＷ
Ｍ制御用パルスを生成し、パルス幅変調回路６を介して
スイッチング素子ＱのＦＥＴ（電界効果トランジスタ）
のゲートを駆動する。一方、昇圧回路８は、スイッチン
グ素子ＱのＦＥＴのドレイン・ソース間のオン・オフに
より昇圧トランスＬに蓄えられたエネルギーが放出さ
れ、その発生した高電圧はダイオードＤ１を通してコン
デンサＣに充電される。上記の作用によって、実施例１
で述べたと同様に昇圧回路８の異常高電圧の抑制と、交
流の全波整流電圧とコンデンサＣの充電時電圧によるＰ
ＷＭ制御によって、直流出力電圧Ｖの安定化と重畳する
リップル電圧の低減を図っている。その他の構成及び作
用は実施例１と同様である。
Ｒ４に比べて抵抗値が十分小さく、また、抵抗Ｒ４は抵
抗Ｒ２，Ｒ３に比べて抵抗値が十分小さいため、交流の
全波整流電圧は抵抗Ｒ２を通して、コンデンサＣに生成
する直流出力電圧Ｖは抵抗Ｒ３を通して、さらに抵抗Ｒ
１の両端に発生するコンデンサＣの充電時電流による電
圧は、抵抗Ｒ４を通して加算され電圧比較回路５の入力
に加算電圧を生じる。この加算電圧と三角波発生回路４
で得られた三角波によって電圧比較回路５出力端にＰＷ
Ｍ制御用パルスを生成し、パルス幅変調回路６を介して
スイッチング素子ＱのＦＥＴ（電界効果トランジスタ）
のゲートを駆動する。一方、昇圧回路８は、スイッチン
グ素子ＱのＦＥＴのドレイン・ソース間のオン・オフに
より昇圧トランスＬに蓄えられたエネルギーが放出さ
れ、その発生した高電圧はダイオードＤ１を通してコン
デンサＣに充電される。上記の作用によって、実施例１
で述べたと同様に昇圧回路８の異常高電圧の抑制と、交
流の全波整流電圧とコンデンサＣの充電時電圧によるＰ
ＷＭ制御によって、直流出力電圧Ｖの安定化と重畳する
リップル電圧の低減を図っている。その他の構成及び作
用は実施例１と同様である。
【００１３】
【発明の効果】 本願発明によれば、下記に示す優れた
効果が発揮される。コンデンサ入力型の平滑回路が組み
込まれた他の電気機器の交流電源受電端に生ずる交流入
力電流と、本回路が組み込まれた電気機器で得られた半
円形に近い交流入力電流波形とが合成され、この合成波
形はほぼ正弦波に近い高調波の少ない波形となるため、
同一の交流電源に接続された、本回路と、コンデンサ入
力型の平滑回路が組み込まれた他の電気機器とを組み合
わせて使用することにより総合的な力率の改善が図られ
る。また、交流の全波整流電圧とコンデンサの充電時電
圧とのＰＷＭ制御によって安定化した直流出力電圧が得
られ、重畳するリップル電圧も少なくなり、負荷が解放
されても異常電圧が生じないため、回路素子の破損等が
防止できる。さらに、本回路では、交流電源のゼロクロ
ス付近の電流も利用できるので、コンデンサ入力型の多
い家電機器等に本回路を利用すれば力率改善を行うこと
ができる。
効果が発揮される。コンデンサ入力型の平滑回路が組み
込まれた他の電気機器の交流電源受電端に生ずる交流入
力電流と、本回路が組み込まれた電気機器で得られた半
円形に近い交流入力電流波形とが合成され、この合成波
形はほぼ正弦波に近い高調波の少ない波形となるため、
同一の交流電源に接続された、本回路と、コンデンサ入
力型の平滑回路が組み込まれた他の電気機器とを組み合
わせて使用することにより総合的な力率の改善が図られ
る。また、交流の全波整流電圧とコンデンサの充電時電
圧とのＰＷＭ制御によって安定化した直流出力電圧が得
られ、重畳するリップル電圧も少なくなり、負荷が解放
されても異常電圧が生じないため、回路素子の破損等が
防止できる。さらに、本回路では、交流電源のゼロクロ
ス付近の電流も利用できるので、コンデンサ入力型の多
い家電機器等に本回路を利用すれば力率改善を行うこと
ができる。
【図１】本発明実施例の昇圧型交流／直流変換回路のブ
ロック図。
ロック図。
【図２】ＰＭＷによるスイッチング波形説明図。
【図３】昇圧トランス内に蓄えられるエネルギー説明
図。
図。
【図４】コンデンサ入力型の平滑回路を有する他の電気
機器の交流電源電流波形と、本発明回路の交流電源電流
波形と、その両者の合成波形説明図。
機器の交流電源電流波形と、本発明回路の交流電源電流
波形と、その両者の合成波形説明図。
【図５】同一交流電源に接続された、本発明の力率改善
回路を使った電気機器とコンデンサ入力型の平滑回路を
有する他の電気機器と組み合わせて、本回路の交流電源
の電流波形により他の電気機器との総合的な力率の改善
を行う電流波形説明図。
回路を使った電気機器とコンデンサ入力型の平滑回路を
有する他の電気機器と組み合わせて、本回路の交流電源
の電流波形により他の電気機器との総合的な力率の改善
を行う電流波形説明図。
【図６】本発明の他の実施例の昇圧型交流／直流変換回
路のブロック図。
路のブロック図。
１：交流電源 ２：全波整流回路 ３：加算回路 ４：三角波発生回
路 ５：電圧比較回路 ６：パルス幅変調
回路 ７：電流電圧変換器 ８：昇圧回路 ９：負荷 １０：入力電流 １１：コンデンサ入力型の他の電気機器の交流電源電流
波形 １２：コンデンサ入力型交流電源電流波形と本発明の回
路交流電源電流波形との合成波形 １３：本発明回路の交流電源電流波形 １４：昇圧トランスの充電電流を充電時間で積分した面
積 Ｃ：コンデンサ Ｄ：ダイオード Ｌ：昇圧トランス Ｑ：スイッチング
素子 Ｖ：直流電圧 Ｒ１〜Ｒ４：抵抗 Ｄ１，Ｄ２：ダイオード
路 ５：電圧比較回路 ６：パルス幅変調
回路 ７：電流電圧変換器 ８：昇圧回路 ９：負荷 １０：入力電流 １１：コンデンサ入力型の他の電気機器の交流電源電流
波形 １２：コンデンサ入力型交流電源電流波形と本発明の回
路交流電源電流波形との合成波形 １３：本発明回路の交流電源電流波形 １４：昇圧トランスの充電電流を充電時間で積分した面
積 Ｃ：コンデンサ Ｄ：ダイオード Ｌ：昇圧トランス Ｑ：スイッチング
素子 Ｖ：直流電圧 Ｒ１〜Ｒ４：抵抗 Ｄ１，Ｄ２：ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 博雅 鹿児島県姶良郡隼人町小田1445番地１ 鹿児島県工業技術センター内 (72)発明者 尾前 宏 鹿児島県姶良郡隼人町小田1445番地１ 鹿児島県工業技術センター内 (72)発明者 上薗 剛 鹿児島県姶良郡隼人町小田1445番地１ 鹿児島県工業技術センター内 (72)発明者 森山 知巳 鹿児島県国分市重久4601番１ 国分電機 株式会社内 (72)発明者 菅 健一 鹿児島県国分市重久4601番１ 国分電機 株式会社内 (72)発明者 安倍 秀治 鹿児島県国分市重久4601番１ 国分電機 株式会社内 審査官 川端 修 (56)参考文献 特開 平11−98820（ＪＰ，Ａ) 特開 平７−99775（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/12
Claims (2)
- 【請求項１】 コンデンサ入力型の平滑回路が組み込ま
れた他の電気機器と、後記本回路が組み込まれた電気機
器とを同一の交流電源に接続し、それぞれの交流電源受
電端に生ずる交流入力電流が合成されることにより総合
的な力率の改善を行う回路であって、上記本回路は、 交流電源に接続された全波整流回路と、
該全波整流回路出力の一端に接続された昇圧トランス
と、該昇圧トランス出力と前記全波整流回路出力の他端
（接地端）に接続されたスイッチング素子とによる昇圧
回路と、 該昇圧回路出力を整流ダイオードを通して充電するコン
デンサと、 該コンデンサと接地端間に直列に接続された該コンデン
サの充電時電流を検出出力し、放電時電流は検出出力し
ない電流電圧変換回路を有し、かつ全波整流回路出力電
圧と、前記電流電圧変換回路より出力された電圧と、整
流ダイオード出力の直流出力電圧とを加算する加算回路
並びに三角波を発生する三角波発生回路を備え、 さらに、前記加算回路の出力並びに三角波発生回路の出
力を入力し、電圧比較する電圧比較回路及び該電圧比較
回路の出力を前記スイッチング素子の制御入力端子に入
力してパルス幅を変化させるパルス幅変調回路と、 前記整流ダイオード出力の直流出力を受電する負荷によ
って構成されてなり、 前記総合的な力率の改善を行う回路が、前記全波整流回
路出力電圧と、前記電流電圧変換回路より出力された電
圧及び整流ダイオード出力の直流出力電圧とを加算回路
に入力し、該加算回路出力並びに三角波発生回路の出力
を、電圧比較回路からパルス幅変調回路を介して前記ス
イッチング素子のオン・オフ時間のパルス幅を変化させ
ることによって直流出力電圧の安定化と異常電圧の抑制
ができ、かつ前記電流電圧変換回路が、充電時電流を検
出出力し、放電時電流は検出出力しないことにより、交
流電源受電端に交流の最大値が抑えられた半円形に近い
波形の電流を生成することを特徴とする力率改善回路。 - 【請求項２】 前記電流電圧変換回路が、電流検出抵抗
と、アノード側を前記全波整流回路の接地端に接続され
たダイオードとが並列接続されてなることを特徴とする
請求項１に記載の力率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000132943A JP3288367B2 (ja) | 1999-06-28 | 2000-05-01 | 力率改善回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18192399 | 1999-06-28 | ||
| JP11-181923 | 1999-06-28 | ||
| JP2000132943A JP3288367B2 (ja) | 1999-06-28 | 2000-05-01 | 力率改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001078457A JP2001078457A (ja) | 2001-03-23 |
| JP3288367B2 true JP3288367B2 (ja) | 2002-06-04 |
Family
ID=26500912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000132943A Expired - Fee Related JP3288367B2 (ja) | 1999-06-28 | 2000-05-01 | 力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288367B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4175149A1 (en) | 2021-11-02 | 2023-05-03 | Canon Kabushiki Kaisha | Power source device and image forming apparatus |
-
2000
- 2000-05-01 JP JP2000132943A patent/JP3288367B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4175149A1 (en) | 2021-11-02 | 2023-05-03 | Canon Kabushiki Kaisha | Power source device and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001078457A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279868B2 (en) | Power factor correction circuits | |
| US20100259240A1 (en) | Bridgeless PFC converter | |
| KR100806774B1 (ko) | Ａｃ/ｄｃ 변환기 및 이를 이용한 ａｃ/ｄｃ 변환 방법 | |
| JP3263225B2 (ja) | 電源高調波電流の抑制手段 | |
| JP3987949B2 (ja) | 交流直流変換回路 | |
| JPH1198685A (ja) | 遊技機用電源回路 | |
| JP4107626B2 (ja) | Ｘ線装置用電力供給方法及び装置 | |
| JP3901088B2 (ja) | 電源回路及び電子機器 | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| JP3288367B2 (ja) | 力率改善回路 | |
| US6697269B2 (en) | Single-stage converter compensating power factor | |
| JP5151889B2 (ja) | 電源回路 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP3463865B2 (ja) | Ａｃーｄｃコンバータ | |
| JP6840030B2 (ja) | 三相交流用絶縁型スイッチング電源 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JP3635515B2 (ja) | 電源回路 | |
| JP2622325B2 (ja) | 高周波電源装置 | |
| JP3638064B2 (ja) | ワンコンバータ方式充電器の制御回路 | |
| JP3462333B2 (ja) | Ｏａ機器用電源装置 | |
| JP3252347B2 (ja) | アクティブフィルタ | |
| JP3392997B2 (ja) | スイッチングレギュレータ | |
| JP3244070B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3567358B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |