JP3463865B2 - Ａｃーｄｃコンバータ - Google Patents
ＡｃーｄｃコンバータInfo
- Publication number
- JP3463865B2 JP3463865B2 JP16442099A JP16442099A JP3463865B2 JP 3463865 B2 JP3463865 B2 JP 3463865B2 JP 16442099 A JP16442099 A JP 16442099A JP 16442099 A JP16442099 A JP 16442099A JP 3463865 B2 JP3463865 B2 JP 3463865B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input voltage
- inductor
- output
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＣーＤＣコンバ
ータ及び電源回路に関する。更に詳しくは、入力電圧の
広範囲の変化に対応できるワールドワイド入力ＡＣーＤ
Ｃコンバータに係る。 【０００２】 【従来の技術】近年、交流入力電圧を直流電圧に変換し
て出力するＡＣーＤＣコンバータでは、高調波歪みを電
源ラインに発生させないようにする目的で、交流入力電
圧を整流する整流回路と、ＤＣ／ＤＣコンバータとの間
に、力率改善回路として動作するＡＣーＤＣコンバータ
を接続する回路構成が採られる。ＡＣーＤＣコンバータ
としては、整流された入力電圧をスイッチングし、入力
電圧よりも高い直流出力電圧を出力する昇圧型のものが
知られている。 【０００３】力率改善回路として動作する従来のＡＣー
ＤＣコンバータでは、例えばＡＣ１００Ｖ系で用いられ
た場合でも、ＡＣ２００Ｖ系で用いられた場合でも、ほ
ぼ一定の直流出力電圧が得られるように動作する。即
ち、広い入力電圧範囲で一定の直流出力電圧を生じるよ
うに動作する。このため、ＡＣ１００Ｖ系で用いられた
場合のように、入力される入力電圧が低くなる程、高い
昇圧比で動作させなければならない。このことは、入力
電圧が低くなる程、ＡＣーＤＣコンバータの負担が増え
ることを意味する。 【０００４】負担軽減手段として、特許第２７３９７０
５号掲載公報は、交流入力電圧を検出し、交流入力電圧
に対応させて、出力設定電圧を変化させる技術を開示し
ている。また、特開平８ー２９４２８２号公報は昇圧型
力率改善回路において、入力電圧の変化に比例して、自
回路の出力電圧を制御する制御手段を設けることによ
り、スイッチングトランジスタのオン期間の増大を抑制
し、損失を低減させる技術を開示している。 【０００５】ところが、上述した従来技術の場合、入力
電圧を検出し、出力電圧を変化させるため、部品点数が
増え、コストアップを招いていた。また、負荷が軽い時
は、直流出力電圧が低くなるため、負荷として、ＤＣー
ＤＣコンバータを用いた場合、その保持時間が短くなっ
てしまう。 【０００６】 【発明が解決しようとする課題】本発明の課題は、力率
改善回路として動作し、広範囲の入力電圧に対応できる
昇圧型ＡＣーＤＣコンバータを提供することである。 【０００７】本発明のもう一つの課題は、入力電圧が低
く、かつ、負荷が重い場合の回路部品に対する負担を軽
減するのに好適なＡＣーＤＣコンバータを提供すること
である。 【０００８】本発明の更にもう一つの課題は、実質的な
回路変更、及び、回路部品点数の増大を招くことがな
く、コストの安価なＡＣーＤＣコンバータを提供するこ
とである。 【０００９】 【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るＡＣーＤＣコンバータは、昇圧回路
と、制御回路とを含む。前記昇圧回路は、インダクタ
と、ダイオードと、スイッチング素子と、コンデンサと
を含み、整流された入力電圧が供給され、前記入力電圧
よりも高い直流出力電圧を出力する。 【００１０】前記インダクタは、一端に前記入力電圧が
供給される。前記ダイオードは、一端が前記インダクタ
の他端に接続され、他端が直流出力端子の一つに導か
れ、前記インダクタとともに電源ラインの一つを構成す
る。 【００１１】前記スイッチング素子は、２つの主電極が
前記インダクタ及び前記ダイオードの接続点と、電源ラ
インの他方とに接続されている。前記コンデンサは、一
端が前記ダイオードの前記他端に導かれ、他端が前記電
源ラインの前記他方に導かれている。 【００１２】前記制御回路は、出力電圧検出信号、イン
ダクタ電流検出信号及び入力電圧検出信号が入力され、
前記スイッチング素子にパルス幅制御動作を与えて、前
記直流出力電圧を安定化し、かつ、前記インダクタに流
れる電流を、入力された前記入力電圧の波形に追従させ
る。 【００１３】制御回路は電圧誤差増幅器を含む。前記電
圧誤差増幅器は、基準電圧と前記直流出力電圧との誤差
を、予め定められた利得で増幅して、前記出力電圧検出
信号を生成するものであり、前記利得が１０〜２０ｄＢ
の範囲内に設定されている。 【００１４】本発明に係るＡＣーＤＣコンバータにおい
て、昇圧回路は、整流された入力電圧が供給され、この
入力電圧よりも高い直流出力電圧を出力する。この昇圧
回路において、インダクタは一端に入力電圧が供給さ
れ、ダイオードは、一端がインダクタの他端に接続さ
れ、他端が直流出力端子の一つに導かれ、インダクタと
ともに電源ラインの一つを構成する。スイッチング素子
は、２つの主電極がインダクタ及びダイオードの接続点
と、電源ラインの他方とに接続されている。コンデンサ
は、一端がダイオードの他端に導かれ、他端が電源ライ
ンの他方に導かれている。このような回路構成になる昇
圧回路は、周知であり、その昇圧動作もよく知られてい
る。簡単に言えば、スイッチング素子のオン期間に、イ
ンダクタに蓄積されたエネルギーを、スイッチング素子
がターンオフした時に、ダイオードを通して、コンデン
サに与える。コンデンサの端子電圧は、入力電圧と、ス
イッチング素子のデューティ（オンデューティ）とによ
って定まり、入力電圧よりも高い値に昇圧され得る。こ
のコンデンサの端子電圧が直流出力電圧として利用され
る。 【００１５】スイッチング素子のスイッチング動作は、
制御回路によって制御される。制御回路は、出力電圧検
出信号が入力され、スイッチング素子にパルス幅制御動
作を与えて、直流出力電圧を安定化する。これにより、
例えばＡＣ１００Ｖ系で用いられた場合でも、ＡＣ２０
０Ｖ系で用いられた場合でも、ほぼ一定の直流出力電圧
が得られ、広い入力電圧範囲で動作するようになる。 【００１６】制御回路は、更に、インダクタ電流検出信
号及び入力電圧検出信号が入力され、スイッチング素子
にパルス幅制御動作を与えて、インダクタに流れる電流
を、入力電圧の波形に追従させる。この制御動作によ
り、高力率が実現される。 【００１７】制御回路は、電圧誤差増幅器を含んでい
る。電圧誤差増幅器は、基準電圧と直流出力電圧との誤
差を、予め定められた利得で増幅して、出力電圧検出信
号を生成する。従来は、直流出力電圧が一定になるよう
に制御する目的で、電圧誤差増幅器の利得を４０ｄＢ以
上に設定していた。直流出力電圧はＡＣ２００Ｖ系で設
定され、ＡＣ１００Ｖ系で動作させた場合も、ＡＣ２０
０系の入力を前提として設定された直流出力電圧が維持
され。入力電圧と、直流出力電圧との間の昇圧比が大き
くなっていた。このため、入力電圧が低くなり、かつ、
負荷が重くなるにつれて、回路部品に対する負担が大き
くなるという問題点があった。 【００１８】本発明では、電圧誤差増幅器の利得を１０
〜２０ｄＢの範囲内に設定する。これにより、入力電圧
が低く、かつ、負荷が重くなると、直流出力電圧が低下
することになる。従って、入力電圧が低く、かつ、負荷
が重くなると、直流出力電圧の安定性は悪くなるが、昇
圧比が小さくなるので、回路部品に対する負担が軽くな
る。 【００１９】しかも、電圧誤差増幅器の利得を変更すれ
ばよく、実質的な回路変更、及び、回路部品点数の増大
を招くことがないので、コストアップを招くことがな
い。 【００２０】本発明の他の目的、構成及び利点は、実施
例である添付図面を参照して、更に詳しく説明する。 【００２１】 【発明の実施の形態】図１は本発明に係るＡＣーＤＣコ
ンバータを備えた電源回路の電気回路図である。ＡＣー
ＤＣコンバータは、力率改善回路として動作する回路で
あって、昇圧回路２と、制御回路３とを含む。 【００２２】昇圧回路２は、スイッチング素子１と、イ
ンダクタ５と、ダイオード７と、コンデンサ９とを含
む。この昇圧回路２は、入力端子６、８に整流された入
力電圧Ｖｉｎが供給され、入力電圧Ｖｉｎよりも高い値
に昇圧された直流出力電圧Ｖ０を出力する。直流出力電
圧Ｖ０は出力端子２１、２３から負荷１５に供給され
る。負荷１５の代表例は、ＤＣーＤＣコンバータであ
る。 【００２３】入力電圧Ｖｉｎは、商用電源１３から交流
入力端子１７、１８に供給された交流電圧Ｖａｃを、整
流回路１１により整流して得られた電圧である。整流回
路１１は本発明に係るＡＣーＤＣコンバータの一部とし
て構成してもよいし、外部要件としてもよい。 【００２４】インダクタ５は、一端が入力端子６に接続
され、入力電圧Ｖｉｎが供給される。ダイオード７は、
アノードがインダクタ５の他端に接続され、カソードが
直流出力端子２１に導かれ、インダクタ５とともに電源
ライン１０を構成する。 【００２５】スイッチング素子１は、２つの主電極がイ
ンダクタ５及びダイオード７の接続点である電源ライン
１０と、電源ライン１２とに接続されている。コンデン
サ９は、一端がダイオード７のカソードに導かれ、他端
が電源ライン１２に導かれている。 【００２６】制御回路３は、出力電圧検出信号Ｓ１、イ
ンダクタ電流検出信号Ｓ２及び入力電圧検出信号Ｓ３が
入力され、スイッチング素子１にパルス幅制御動作を与
えて、直流出力電圧Ｖ０を安定化し、かつ、インダクタ
５に流れる電流ＩＬを、入力電圧Ｖｉｎの波形に追従さ
せる。 【００２７】制御回路３は、制御部４と、電圧誤差増幅
器２５とを含む。制御部４はスイッチング素子１にパル
ス幅制御動作を与える。電圧誤差増幅器２５は、基準電
圧源２７から供給された基準電圧Ｖｒｅと、直流出力電
圧Ｖ０との誤差を、予め定められた利得Ｇで増幅して、
出力電圧検出信号Ｓ１を生成する。本発明では、電圧誤
差増幅器２５は、利得Ｇが１０〜２０ｄＢの範囲内に設
定される。 【００２８】電圧誤差増幅器２５は、通常、図示されて
いるように、増幅器Ａ１と、第１の抵抗Ｒ１と、第２の
抵抗Ｒ２とを含んで構成される。増幅器Ａ１は、第１の
入力端（−）と、第２の入力端（＋）と、出力端とを含
んいる。第１の抵抗Ｒ１は第１の入力端（−）と、増幅
器Ａ１の出力端との間に接続される。第２の抵抗Ｒ２
は、一端が第１の入力端（−）に接続され、他端が直流
出力電圧Ｖ０の現れる電源ライン１０に接続される。 【００２９】よく知られているように、電圧誤差増幅器
２５の利得Ｇは、第１の抵抗Ｒ１の抵抗値をｒ１とし、
第２の抵抗Ｒ２の抵抗値をｒ２としたとき、抵抗値ｒ１
と抵抗値ｒ２とによって定まる。従って、抵抗値ｒ１と
抵抗値ｒ２との比を適切に設定することにより、電圧誤
差増幅器２５の利得Ｇを、１０〜２０ｄＢの範囲内に、
容易に設定することができる。 【００３０】上述したＡＣーＤＣコンバータの昇圧回路
２において、インダクタ５は一端に入力電圧Ｖｉｎが供
給され、ダイオード７は、アノードがインダクタ５の他
端に接続され、カソードが直流出力端子２１に導かれ、
インダクタ５とともに電源ライン１０を構成する。スイ
ッチング素子１は、２つの主電極がインダクタ５及びダ
イオード７の接続点である電源ライン１０と、電源ライ
ン１２とに接続されている。コンデンサ９は、一端がダ
イオード７のカソードに導かれ、他端が電源ライン１２
に導かれている。 【００３１】この回路構成になる昇圧回路２は、周知で
あり、その昇圧動作もよく知られている。簡単に言え
ば、スイッチング素子１のオン期間に、インダクタ５に
蓄積されたエネルギーを、スイッチング素子１がターン
オフした時に、ダイオード７を通して、コンデンサ９に
与える。コンデンサ９の端子電圧は、入力電圧Ｖｉｎ
と、スイッチング素子１のデューティ（オンデューテ
ィ）とによって定まり、入力電圧Ｖｉｎよりも高い値に
昇圧され得る。このコンデンサ９の端子電圧が直流出力
電圧Ｖ０として、出力端子２１、２３に供給され、負荷
１５によって利用される。 【００３２】スイッチング素子１のスイッチング動作
は、制御回路３によって制御される。制御回路３は、入
力された出力電圧検出信号Ｓ１に基づき、スイッチング
素子１にパルス幅制御動作を与えて、直流出力電圧Ｖ０
を安定化する。これにより、交流電源１３が、例えばＡ
Ｃ１００Ｖ系の場合でも、ＡＣ２００Ｖ系の場合でも、
ほぼ一定の直流出力電圧Ｖ０が得られるから、広い入力
電圧範囲で動作するＡＣーＤＣコンバータが得られる。 【００３３】制御回路３には、更に、インダクタ電流検
出信号Ｓ２及び入力電圧検出信号Ｓ３が入力される。制
御回路３はこれらのインダクタ電流検出信号Ｓ２及び入
力電圧検出信号Ｓ３に基づき、スイッチング素子１にパ
ルス幅制御動作を与えて、インダクタ５に流れる電流Ｉ
Ｌを、入力電圧Ｖｉｎの波形に追従させる。この制御動
作により、高力率が実現される。インダクタ５に流れる
電流ＩＬは、電流検出手段３３によって検出される。 【００３４】従来は、入力電圧Ｖｉｎが低く、かつ、負
荷１５が重い時でも、入力電圧Ｖｉｎが高く、かつ、負
荷１５が軽い時でも、一律に、一定の直流出力電圧Ｖ０
が得られるように制御することを前提とし、電圧誤差増
幅器２５の利得Ｇを４０ｄＢ以上に設定してあった。こ
のため、入力電圧Ｖｉｎが低くなり、かつ、負荷１５が
重くなるにつれて、回路部品に対する負担が大きくなる
という問題点があった。 【００３５】この問題点を解決するため、本発明では、
電圧誤差増幅器２５の利得Ｇを１０〜２０ｄＢの範囲内
に設定する。これにより、入力電圧Ｖｉｎが低くなり、
かつ、負荷１５が重くなるにつれて、直流出力電圧Ｖ０
が低下することになる。このため、直流出力電圧Ｖ０の
安定性は悪くなるが、回路部品に対する負担が軽減され
る。上述の利得Ｇの範囲では、交流電圧ＶａｃがＡＣ８
５Ｖ〜ＡＣ２６５Ｖの間で変化した時、最大電力時の直
流出力電圧Ｖ０が３００Ｖ〜３９０Ｖの範囲となる。 【００３６】図２は本発明に係るＡＣーＤＣコンバータ
の更に具体的な実施例を示す電気回路図である。図にお
いて、図１に現れた構成部分と同一の構成部分について
は、同一の参照符号を付してある。制御回路３は、更
に、乗算器２９と、電流誤差増幅器３１と、パルス幅変
調回路３５とを含む。乗算器２９は、出力電圧検出信号
Ｓ１と、入力電圧検出信号Ｓ３とを乗算して、乗算信号
Ｓ４を出力する。 【００３７】電流誤差増幅器３１は、乗算器２９から供
給される乗算信号Ｓ４を基準信号として、インダクタ電
流検出信号Ｓ２との誤差を増幅して出力する。 【００３８】パルス幅変調回路３５は、電流誤差増幅器
３１から供給された信号Ｓ５に基づき、スイッチング素
子１にパルス幅変調制御を与える。パルス幅変調回路３
５におけるパルス幅変調は、例えば三角波発振器３７か
ら供給される三角波信号と、電流誤差増幅器３１から供
給された信号Ｓ５とを比較することによって行われる。 【００３９】図２に示したＡＣーＤＣコンバータは、平
均電流モード制御を行う回路として、従来より知られて
いる。制御回路３に含まれる電圧誤差増幅器２５、乗算
器２９、電流誤差増幅器３１及びパルス幅変調回路３５
の働きにより、スイッチング素子１にパルス幅制御動作
を与え、直流出力電圧Ｖ０を安定化し、かつ、インダク
タ５に流れる電流ＩＬを、入力電圧Ｖｉｎの波形に追従
させる。この実施例の特徴は、電圧誤差増幅器２５の利
得Ｇを１０〜２０ｄＢの範囲内に設定してあることであ
る。 【００４０】図３は図２の回路構成によって得られた入
力電圧ー直流出力電圧特性データである。図３のデータ
では、入力電圧Ｖｉｎが２６５Ｖのとき、直流出力電圧
Ｖ０がＤＣ３８０Ｖとなるように設定されている。負荷
率７０％では、曲線Ｌ０７として示すように、入力電圧
Ｖｉｎが８５Ｖになっても、設定されたＤＣ３８０Ｖよ
りも少し低下するだけであるが、負荷率１００％（定格
負荷）では、曲線Ｌ１に示すように、入力電圧Ｖｉｎが
８５Ｖのとき、直流出力電圧Ｖ０はＤＣ３３０Ｖにな
る。従って、図３に示した実施例によれば、入力電圧Ｖ
ｉｎが低くなり、かつ、負荷１５が重くなるにつれて、
直流出力電圧Ｖ０が低下させ、回路部品に対する負担を
軽減することができ、しかも、負荷が軽い時は、直流出
力電圧Ｖ０を不必要に低下させずに済む。 【００４１】 【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 （ａ）力率改善回路として動作し、広範囲の入力電圧に
対応できる昇圧型ＡＣーＤＣコンバータを提供すること
ができる。 （ｂ）入力電圧が低く、かつ、負荷が重い場合の回路部
品に対する負担を軽減するのに好適なＡＣーＤＣコンバ
ータを提供することができる。 （ｃ）実質的な回路変更、及び、回路部品点数の増大を
招くことがなく、コストの安価なＡＣーＤＣコンバータ
を提供することができる。
ータ及び電源回路に関する。更に詳しくは、入力電圧の
広範囲の変化に対応できるワールドワイド入力ＡＣーＤ
Ｃコンバータに係る。 【０００２】 【従来の技術】近年、交流入力電圧を直流電圧に変換し
て出力するＡＣーＤＣコンバータでは、高調波歪みを電
源ラインに発生させないようにする目的で、交流入力電
圧を整流する整流回路と、ＤＣ／ＤＣコンバータとの間
に、力率改善回路として動作するＡＣーＤＣコンバータ
を接続する回路構成が採られる。ＡＣーＤＣコンバータ
としては、整流された入力電圧をスイッチングし、入力
電圧よりも高い直流出力電圧を出力する昇圧型のものが
知られている。 【０００３】力率改善回路として動作する従来のＡＣー
ＤＣコンバータでは、例えばＡＣ１００Ｖ系で用いられ
た場合でも、ＡＣ２００Ｖ系で用いられた場合でも、ほ
ぼ一定の直流出力電圧が得られるように動作する。即
ち、広い入力電圧範囲で一定の直流出力電圧を生じるよ
うに動作する。このため、ＡＣ１００Ｖ系で用いられた
場合のように、入力される入力電圧が低くなる程、高い
昇圧比で動作させなければならない。このことは、入力
電圧が低くなる程、ＡＣーＤＣコンバータの負担が増え
ることを意味する。 【０００４】負担軽減手段として、特許第２７３９７０
５号掲載公報は、交流入力電圧を検出し、交流入力電圧
に対応させて、出力設定電圧を変化させる技術を開示し
ている。また、特開平８ー２９４２８２号公報は昇圧型
力率改善回路において、入力電圧の変化に比例して、自
回路の出力電圧を制御する制御手段を設けることによ
り、スイッチングトランジスタのオン期間の増大を抑制
し、損失を低減させる技術を開示している。 【０００５】ところが、上述した従来技術の場合、入力
電圧を検出し、出力電圧を変化させるため、部品点数が
増え、コストアップを招いていた。また、負荷が軽い時
は、直流出力電圧が低くなるため、負荷として、ＤＣー
ＤＣコンバータを用いた場合、その保持時間が短くなっ
てしまう。 【０００６】 【発明が解決しようとする課題】本発明の課題は、力率
改善回路として動作し、広範囲の入力電圧に対応できる
昇圧型ＡＣーＤＣコンバータを提供することである。 【０００７】本発明のもう一つの課題は、入力電圧が低
く、かつ、負荷が重い場合の回路部品に対する負担を軽
減するのに好適なＡＣーＤＣコンバータを提供すること
である。 【０００８】本発明の更にもう一つの課題は、実質的な
回路変更、及び、回路部品点数の増大を招くことがな
く、コストの安価なＡＣーＤＣコンバータを提供するこ
とである。 【０００９】 【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るＡＣーＤＣコンバータは、昇圧回路
と、制御回路とを含む。前記昇圧回路は、インダクタ
と、ダイオードと、スイッチング素子と、コンデンサと
を含み、整流された入力電圧が供給され、前記入力電圧
よりも高い直流出力電圧を出力する。 【００１０】前記インダクタは、一端に前記入力電圧が
供給される。前記ダイオードは、一端が前記インダクタ
の他端に接続され、他端が直流出力端子の一つに導か
れ、前記インダクタとともに電源ラインの一つを構成す
る。 【００１１】前記スイッチング素子は、２つの主電極が
前記インダクタ及び前記ダイオードの接続点と、電源ラ
インの他方とに接続されている。前記コンデンサは、一
端が前記ダイオードの前記他端に導かれ、他端が前記電
源ラインの前記他方に導かれている。 【００１２】前記制御回路は、出力電圧検出信号、イン
ダクタ電流検出信号及び入力電圧検出信号が入力され、
前記スイッチング素子にパルス幅制御動作を与えて、前
記直流出力電圧を安定化し、かつ、前記インダクタに流
れる電流を、入力された前記入力電圧の波形に追従させ
る。 【００１３】制御回路は電圧誤差増幅器を含む。前記電
圧誤差増幅器は、基準電圧と前記直流出力電圧との誤差
を、予め定められた利得で増幅して、前記出力電圧検出
信号を生成するものであり、前記利得が１０〜２０ｄＢ
の範囲内に設定されている。 【００１４】本発明に係るＡＣーＤＣコンバータにおい
て、昇圧回路は、整流された入力電圧が供給され、この
入力電圧よりも高い直流出力電圧を出力する。この昇圧
回路において、インダクタは一端に入力電圧が供給さ
れ、ダイオードは、一端がインダクタの他端に接続さ
れ、他端が直流出力端子の一つに導かれ、インダクタと
ともに電源ラインの一つを構成する。スイッチング素子
は、２つの主電極がインダクタ及びダイオードの接続点
と、電源ラインの他方とに接続されている。コンデンサ
は、一端がダイオードの他端に導かれ、他端が電源ライ
ンの他方に導かれている。このような回路構成になる昇
圧回路は、周知であり、その昇圧動作もよく知られてい
る。簡単に言えば、スイッチング素子のオン期間に、イ
ンダクタに蓄積されたエネルギーを、スイッチング素子
がターンオフした時に、ダイオードを通して、コンデン
サに与える。コンデンサの端子電圧は、入力電圧と、ス
イッチング素子のデューティ（オンデューティ）とによ
って定まり、入力電圧よりも高い値に昇圧され得る。こ
のコンデンサの端子電圧が直流出力電圧として利用され
る。 【００１５】スイッチング素子のスイッチング動作は、
制御回路によって制御される。制御回路は、出力電圧検
出信号が入力され、スイッチング素子にパルス幅制御動
作を与えて、直流出力電圧を安定化する。これにより、
例えばＡＣ１００Ｖ系で用いられた場合でも、ＡＣ２０
０Ｖ系で用いられた場合でも、ほぼ一定の直流出力電圧
が得られ、広い入力電圧範囲で動作するようになる。 【００１６】制御回路は、更に、インダクタ電流検出信
号及び入力電圧検出信号が入力され、スイッチング素子
にパルス幅制御動作を与えて、インダクタに流れる電流
を、入力電圧の波形に追従させる。この制御動作によ
り、高力率が実現される。 【００１７】制御回路は、電圧誤差増幅器を含んでい
る。電圧誤差増幅器は、基準電圧と直流出力電圧との誤
差を、予め定められた利得で増幅して、出力電圧検出信
号を生成する。従来は、直流出力電圧が一定になるよう
に制御する目的で、電圧誤差増幅器の利得を４０ｄＢ以
上に設定していた。直流出力電圧はＡＣ２００Ｖ系で設
定され、ＡＣ１００Ｖ系で動作させた場合も、ＡＣ２０
０系の入力を前提として設定された直流出力電圧が維持
され。入力電圧と、直流出力電圧との間の昇圧比が大き
くなっていた。このため、入力電圧が低くなり、かつ、
負荷が重くなるにつれて、回路部品に対する負担が大き
くなるという問題点があった。 【００１８】本発明では、電圧誤差増幅器の利得を１０
〜２０ｄＢの範囲内に設定する。これにより、入力電圧
が低く、かつ、負荷が重くなると、直流出力電圧が低下
することになる。従って、入力電圧が低く、かつ、負荷
が重くなると、直流出力電圧の安定性は悪くなるが、昇
圧比が小さくなるので、回路部品に対する負担が軽くな
る。 【００１９】しかも、電圧誤差増幅器の利得を変更すれ
ばよく、実質的な回路変更、及び、回路部品点数の増大
を招くことがないので、コストアップを招くことがな
い。 【００２０】本発明の他の目的、構成及び利点は、実施
例である添付図面を参照して、更に詳しく説明する。 【００２１】 【発明の実施の形態】図１は本発明に係るＡＣーＤＣコ
ンバータを備えた電源回路の電気回路図である。ＡＣー
ＤＣコンバータは、力率改善回路として動作する回路で
あって、昇圧回路２と、制御回路３とを含む。 【００２２】昇圧回路２は、スイッチング素子１と、イ
ンダクタ５と、ダイオード７と、コンデンサ９とを含
む。この昇圧回路２は、入力端子６、８に整流された入
力電圧Ｖｉｎが供給され、入力電圧Ｖｉｎよりも高い値
に昇圧された直流出力電圧Ｖ０を出力する。直流出力電
圧Ｖ０は出力端子２１、２３から負荷１５に供給され
る。負荷１５の代表例は、ＤＣーＤＣコンバータであ
る。 【００２３】入力電圧Ｖｉｎは、商用電源１３から交流
入力端子１７、１８に供給された交流電圧Ｖａｃを、整
流回路１１により整流して得られた電圧である。整流回
路１１は本発明に係るＡＣーＤＣコンバータの一部とし
て構成してもよいし、外部要件としてもよい。 【００２４】インダクタ５は、一端が入力端子６に接続
され、入力電圧Ｖｉｎが供給される。ダイオード７は、
アノードがインダクタ５の他端に接続され、カソードが
直流出力端子２１に導かれ、インダクタ５とともに電源
ライン１０を構成する。 【００２５】スイッチング素子１は、２つの主電極がイ
ンダクタ５及びダイオード７の接続点である電源ライン
１０と、電源ライン１２とに接続されている。コンデン
サ９は、一端がダイオード７のカソードに導かれ、他端
が電源ライン１２に導かれている。 【００２６】制御回路３は、出力電圧検出信号Ｓ１、イ
ンダクタ電流検出信号Ｓ２及び入力電圧検出信号Ｓ３が
入力され、スイッチング素子１にパルス幅制御動作を与
えて、直流出力電圧Ｖ０を安定化し、かつ、インダクタ
５に流れる電流ＩＬを、入力電圧Ｖｉｎの波形に追従さ
せる。 【００２７】制御回路３は、制御部４と、電圧誤差増幅
器２５とを含む。制御部４はスイッチング素子１にパル
ス幅制御動作を与える。電圧誤差増幅器２５は、基準電
圧源２７から供給された基準電圧Ｖｒｅと、直流出力電
圧Ｖ０との誤差を、予め定められた利得Ｇで増幅して、
出力電圧検出信号Ｓ１を生成する。本発明では、電圧誤
差増幅器２５は、利得Ｇが１０〜２０ｄＢの範囲内に設
定される。 【００２８】電圧誤差増幅器２５は、通常、図示されて
いるように、増幅器Ａ１と、第１の抵抗Ｒ１と、第２の
抵抗Ｒ２とを含んで構成される。増幅器Ａ１は、第１の
入力端（−）と、第２の入力端（＋）と、出力端とを含
んいる。第１の抵抗Ｒ１は第１の入力端（−）と、増幅
器Ａ１の出力端との間に接続される。第２の抵抗Ｒ２
は、一端が第１の入力端（−）に接続され、他端が直流
出力電圧Ｖ０の現れる電源ライン１０に接続される。 【００２９】よく知られているように、電圧誤差増幅器
２５の利得Ｇは、第１の抵抗Ｒ１の抵抗値をｒ１とし、
第２の抵抗Ｒ２の抵抗値をｒ２としたとき、抵抗値ｒ１
と抵抗値ｒ２とによって定まる。従って、抵抗値ｒ１と
抵抗値ｒ２との比を適切に設定することにより、電圧誤
差増幅器２５の利得Ｇを、１０〜２０ｄＢの範囲内に、
容易に設定することができる。 【００３０】上述したＡＣーＤＣコンバータの昇圧回路
２において、インダクタ５は一端に入力電圧Ｖｉｎが供
給され、ダイオード７は、アノードがインダクタ５の他
端に接続され、カソードが直流出力端子２１に導かれ、
インダクタ５とともに電源ライン１０を構成する。スイ
ッチング素子１は、２つの主電極がインダクタ５及びダ
イオード７の接続点である電源ライン１０と、電源ライ
ン１２とに接続されている。コンデンサ９は、一端がダ
イオード７のカソードに導かれ、他端が電源ライン１２
に導かれている。 【００３１】この回路構成になる昇圧回路２は、周知で
あり、その昇圧動作もよく知られている。簡単に言え
ば、スイッチング素子１のオン期間に、インダクタ５に
蓄積されたエネルギーを、スイッチング素子１がターン
オフした時に、ダイオード７を通して、コンデンサ９に
与える。コンデンサ９の端子電圧は、入力電圧Ｖｉｎ
と、スイッチング素子１のデューティ（オンデューテ
ィ）とによって定まり、入力電圧Ｖｉｎよりも高い値に
昇圧され得る。このコンデンサ９の端子電圧が直流出力
電圧Ｖ０として、出力端子２１、２３に供給され、負荷
１５によって利用される。 【００３２】スイッチング素子１のスイッチング動作
は、制御回路３によって制御される。制御回路３は、入
力された出力電圧検出信号Ｓ１に基づき、スイッチング
素子１にパルス幅制御動作を与えて、直流出力電圧Ｖ０
を安定化する。これにより、交流電源１３が、例えばＡ
Ｃ１００Ｖ系の場合でも、ＡＣ２００Ｖ系の場合でも、
ほぼ一定の直流出力電圧Ｖ０が得られるから、広い入力
電圧範囲で動作するＡＣーＤＣコンバータが得られる。 【００３３】制御回路３には、更に、インダクタ電流検
出信号Ｓ２及び入力電圧検出信号Ｓ３が入力される。制
御回路３はこれらのインダクタ電流検出信号Ｓ２及び入
力電圧検出信号Ｓ３に基づき、スイッチング素子１にパ
ルス幅制御動作を与えて、インダクタ５に流れる電流Ｉ
Ｌを、入力電圧Ｖｉｎの波形に追従させる。この制御動
作により、高力率が実現される。インダクタ５に流れる
電流ＩＬは、電流検出手段３３によって検出される。 【００３４】従来は、入力電圧Ｖｉｎが低く、かつ、負
荷１５が重い時でも、入力電圧Ｖｉｎが高く、かつ、負
荷１５が軽い時でも、一律に、一定の直流出力電圧Ｖ０
が得られるように制御することを前提とし、電圧誤差増
幅器２５の利得Ｇを４０ｄＢ以上に設定してあった。こ
のため、入力電圧Ｖｉｎが低くなり、かつ、負荷１５が
重くなるにつれて、回路部品に対する負担が大きくなる
という問題点があった。 【００３５】この問題点を解決するため、本発明では、
電圧誤差増幅器２５の利得Ｇを１０〜２０ｄＢの範囲内
に設定する。これにより、入力電圧Ｖｉｎが低くなり、
かつ、負荷１５が重くなるにつれて、直流出力電圧Ｖ０
が低下することになる。このため、直流出力電圧Ｖ０の
安定性は悪くなるが、回路部品に対する負担が軽減され
る。上述の利得Ｇの範囲では、交流電圧ＶａｃがＡＣ８
５Ｖ〜ＡＣ２６５Ｖの間で変化した時、最大電力時の直
流出力電圧Ｖ０が３００Ｖ〜３９０Ｖの範囲となる。 【００３６】図２は本発明に係るＡＣーＤＣコンバータ
の更に具体的な実施例を示す電気回路図である。図にお
いて、図１に現れた構成部分と同一の構成部分について
は、同一の参照符号を付してある。制御回路３は、更
に、乗算器２９と、電流誤差増幅器３１と、パルス幅変
調回路３５とを含む。乗算器２９は、出力電圧検出信号
Ｓ１と、入力電圧検出信号Ｓ３とを乗算して、乗算信号
Ｓ４を出力する。 【００３７】電流誤差増幅器３１は、乗算器２９から供
給される乗算信号Ｓ４を基準信号として、インダクタ電
流検出信号Ｓ２との誤差を増幅して出力する。 【００３８】パルス幅変調回路３５は、電流誤差増幅器
３１から供給された信号Ｓ５に基づき、スイッチング素
子１にパルス幅変調制御を与える。パルス幅変調回路３
５におけるパルス幅変調は、例えば三角波発振器３７か
ら供給される三角波信号と、電流誤差増幅器３１から供
給された信号Ｓ５とを比較することによって行われる。 【００３９】図２に示したＡＣーＤＣコンバータは、平
均電流モード制御を行う回路として、従来より知られて
いる。制御回路３に含まれる電圧誤差増幅器２５、乗算
器２９、電流誤差増幅器３１及びパルス幅変調回路３５
の働きにより、スイッチング素子１にパルス幅制御動作
を与え、直流出力電圧Ｖ０を安定化し、かつ、インダク
タ５に流れる電流ＩＬを、入力電圧Ｖｉｎの波形に追従
させる。この実施例の特徴は、電圧誤差増幅器２５の利
得Ｇを１０〜２０ｄＢの範囲内に設定してあることであ
る。 【００４０】図３は図２の回路構成によって得られた入
力電圧ー直流出力電圧特性データである。図３のデータ
では、入力電圧Ｖｉｎが２６５Ｖのとき、直流出力電圧
Ｖ０がＤＣ３８０Ｖとなるように設定されている。負荷
率７０％では、曲線Ｌ０７として示すように、入力電圧
Ｖｉｎが８５Ｖになっても、設定されたＤＣ３８０Ｖよ
りも少し低下するだけであるが、負荷率１００％（定格
負荷）では、曲線Ｌ１に示すように、入力電圧Ｖｉｎが
８５Ｖのとき、直流出力電圧Ｖ０はＤＣ３３０Ｖにな
る。従って、図３に示した実施例によれば、入力電圧Ｖ
ｉｎが低くなり、かつ、負荷１５が重くなるにつれて、
直流出力電圧Ｖ０が低下させ、回路部品に対する負担を
軽減することができ、しかも、負荷が軽い時は、直流出
力電圧Ｖ０を不必要に低下させずに済む。 【００４１】 【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 （ａ）力率改善回路として動作し、広範囲の入力電圧に
対応できる昇圧型ＡＣーＤＣコンバータを提供すること
ができる。 （ｂ）入力電圧が低く、かつ、負荷が重い場合の回路部
品に対する負担を軽減するのに好適なＡＣーＤＣコンバ
ータを提供することができる。 （ｃ）実質的な回路変更、及び、回路部品点数の増大を
招くことがなく、コストの安価なＡＣーＤＣコンバータ
を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るＡＣーＤＣコンバータの電気回路
図である。 【図２】本発明に係るＡＣーＤＣコンバータの更に具体
的な実施例を示す電気回路図である。 【図３】図２の回路構成によって得られた入力電圧ー直
流出力電圧特性データである。 【符号の説明】 １ スイッチング素子 ２ 昇圧回路 ３ 制御回路 ５ インダクタ ７ ダイオード ９ コンデンサ ２５ 電圧誤差増幅器 Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗
図である。 【図２】本発明に係るＡＣーＤＣコンバータの更に具体
的な実施例を示す電気回路図である。 【図３】図２の回路構成によって得られた入力電圧ー直
流出力電圧特性データである。 【符号の説明】 １ スイッチング素子 ２ 昇圧回路 ３ 制御回路 ５ インダクタ ７ ダイオード ９ コンデンサ ２５ 電圧誤差増幅器 Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/155
H02M 7/12
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 昇圧回路と、制御回路とを含み、商用交
流電圧１００Ｖ系及び商用交流電圧２００Ｖ系で共用さ
れるＡＣーＤＣコンバータであって、 前記昇圧回路は、インダクタと、ダイオードと、スイッ
チング素子と、コンデンサとを含み、商用交流電圧１０
０Ｖ系または商用交流電圧２００Ｖ系の交流入力電圧か
ら整流された入力電圧が供給され、前記入力電圧よりも
高い直流出力電圧を出力するものであり、 前記インダクタは、一端に前記入力電圧が供給され、 前記ダイオードは、一端が前記インダクタの他端に接続
され、他端が直流出力端子の一つに導かれ、前記インダ
クタとともに電源ラインの一つを構成し、 前記スイッチング素子は、２つの主電極が前記インダク
タ及び前記ダイオードの接続点と、電源ラインの他方と
に接続されており、 前記コンデンサは、一端が前記ダイオードの前記他端に
導かれ、他端が前記電源ラインの前記他方に導かれてお
り、 前記制御回路は、出力電圧検出信号、インダクタ電流検
出信号及び入力電圧検出信号が入力され、前記スイッチ
ング素子にパルス幅制御動作を与えて、前記直流出力電
圧を安定化し、かつ、前記インダクタに流れる電流を、
入力された前記入力電圧の波形に追従させる回路であっ
て、電圧誤差増幅器を含んでおり、 前記電圧誤差増幅器は、基準電圧と前記直流出力電圧と
の誤差を、予め定められた利得で増幅して、前記出力電
圧検出信号を生成するものであり、前記利得が１０〜２
０ｄＢの範囲内に設定されており、前記利得の範囲では、前記交流入力電圧がＡＣ８５Ｖ〜
ＡＣ２６５Ｖの間で変化したとき、最大電力時の直流出
力電圧が３００Ｖ〜３９０Ｖの範囲となる ＡＣーＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16442099A JP3463865B2 (ja) | 1999-06-10 | 1999-06-10 | Ａｃーｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16442099A JP3463865B2 (ja) | 1999-06-10 | 1999-06-10 | Ａｃーｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000358361A JP2000358361A (ja) | 2000-12-26 |
| JP3463865B2 true JP3463865B2 (ja) | 2003-11-05 |
Family
ID=15792816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16442099A Expired - Lifetime JP3463865B2 (ja) | 1999-06-10 | 1999-06-10 | Ａｃーｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463865B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373734B1 (en) * | 2000-09-15 | 2002-04-16 | Artesyn Technologies, Inc. | Power factor correction control circuit and power supply including same |
| JP2002374670A (ja) * | 2001-06-14 | 2002-12-26 | Nippon Pachinko Buhin Kk | イオン発生装置用回路モジュール |
| JP5870708B2 (ja) * | 2011-01-26 | 2016-03-01 | 株式会社豊田自動織機 | Ａｃ−ｄｃ変換回路および力率改善方法 |
| JP2020150571A (ja) * | 2019-03-11 | 2020-09-17 | Tdk株式会社 | 電源装置および医療システム |
| CN117240084B (zh) * | 2023-09-19 | 2024-03-19 | 广州市因博电子科技有限公司 | 一种开关电源电路 |
-
1999
- 1999-06-10 JP JP16442099A patent/JP3463865B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000358361A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2767781B2 (ja) | Ａｃ−ｄｃコンバータ | |
| US9331588B2 (en) | Control circuits and control methods for flyback converters and AC-DC power converters thereof | |
| US8134849B2 (en) | AC to DC power converter using an energy-storage capacitor for providing hold-up time function | |
| JP3294343B2 (ja) | 電源装置 | |
| TWI373900B (en) | High efficiency charging circuit and power supplying system | |
| KR19990012879A (ko) | 전원공급장치의 역률개선회로 | |
| JP2008199896A (ja) | 力率補正回路 | |
| KR20010098937A (ko) | 발광 다이오드 구동 장치 | |
| CN114759779A (zh) | 操作于连续传导和峰值电流控制模式的开关变换器的控制单元 | |
| JP2002252983A (ja) | 交流直流変換回路 | |
| JP3463865B2 (ja) | Ａｃーｄｃコンバータ | |
| JPH1198685A (ja) | 遊技機用電源回路 | |
| JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
| US6697269B2 (en) | Single-stage converter compensating power factor | |
| JP2607569B2 (ja) | スイッチング電源装置 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JPH0833341A (ja) | 力率改善型スイッチング電源回路 | |
| JPH11339993A (ja) | 放電灯点灯装置 | |
| JPH10164832A (ja) | 直流昇降圧装置 | |
| JP2984519B2 (ja) | スイッチング電源 | |
| US20240072648A1 (en) | Switching control circuit and power factor correction circuit | |
| JP3789362B2 (ja) | スイッチング電源装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JP2002044954A (ja) | 電源回路 | |
| JP3252347B2 (ja) | アクティブフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030806 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3463865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |