JP3392997B2

JP3392997B2 - スイッチングレギュレータ

Info

Publication number: JP3392997B2
Application number: JP32468995A
Authority: JP
Inventors: 広人大石
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1995-12-13
Filing date: 1995-12-13
Publication date: 2003-03-31
Anticipated expiration: 2015-12-13
Also published as: JPH09168279A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチングレギ
ュレータに関し、特に全波整流回路の交流入力電流の流
れる時間を広げることにより、交流入力の力率を改善し
安定したスイッチング動作を行い出力電圧の安定化を図
る回路に関するものである。

【０００２】

【従来の技術】従来のこの種のＯＡ機器用の電源装置の
場合は、一般的に商用電源の交流入力にコンデンサイン
プット型整流平滑回路を配置し、その後にＤＣ／ＤＣコ
ンバータで構成したいわゆるスイッチングレギュレータ
方式をとっていた。しかしながら、入力部にコンデンサ
インプット型整流平滑回路を配置しているため入力電流
はコンデンサへの充電電流となり、交流入力の電流のピ
ーク値，実効値ともに大きく、平滑コンデンサの内部損
失による発熱，寿命の低下や商用電源ラインでの高調波
障害等の危険性も指摘され始めた。

【０００３】これらを解決する手段の一つとして、特開
平３−65050号公報に記載されているスイッチングレギ
ュレータが提案されている。図５は従来のスイッチング
レギュレータの構成を示す回路図である。図５におい
て、１は交流電源、２は第１の整流手段であるダイオー
ドブリッジ、３は一次巻線Ｎp，リセット巻線Ｎr，二次
巻線Ｎsの巻線を有するトランス、４はスイッチング素
子、５はダイオードＤ４，Ｄ５、チョークコイルＬ１、
大容量のコンデンサＣ３により構成される整流平滑手
段、６は、出力電圧情報をフィードバックして、スイッ
チング素子４をオン／オフ制御するパルス幅制御回路，
ドライブ回路を含むドライブ手段である。さらに、Ｃ１
は小容量の第１のコンデンサ、Ｃ２は大容量の第２のコ
ンデンサ、Ｄ２は第２の整流手段である第２のダイオー
ド、Ｄ３は第３の整流手段である第３のダイオードであ
る。

【０００４】図５に示すように、交流電源１から入力さ
れた交流入力を整流するダイオードブリッジ２と、その
整流出力端間に接続された第１のコンデンサＣ１と、ダ
イオードブリッジ２のプラス側出力端に一端が接続され
る一次巻線Ｎpの他端とダイオードブリッジ２のマイナ
ス側出力端との間にスイッチング素子４が配置される。
また、ダイオードブリッジ２のマイナス側出力端からリ
セット巻線Ｎrの一端に順方向となるように第２のダイ
オードＤ２が接続され、さらにダイオードブリッジ２の
マイナス側出力端は第２のコンデンサＣ２のマイナス側
に接続される。そして、第２のコンデンサＣ２のプラス
側から一次巻線Ｎpの一端に順方向となるように第３の
ダイオードＤ３を接続するとともに、第２のコンデンサ
Ｃ２のプラス側はリセット巻線Ｎrの他端に接続され
る。最後に、トランス３の二次巻線Ｎsに接続される整
流平滑手段５と、スイッチング素子４を制御するドライ
ブ手段６とから構成される。

【０００５】また、図６は従来のスイッチングレギュレ
ータにおける各波形を示す図で、図６(ａ)は図５に示す
ダイオードブリッジに印加される交流入力の電圧波形、
図６(ｂ)はダイオードブリッジの直流出力端の電圧波
形、図６(ｃ)は図５に示すトランスの一次巻線，スイッ
チング素子に印加される電圧波形、図６(ｄ)はダイオー
ドブリッジの直流出力端の電流波形、図６(ｅ)はダイオ
ードブリッジに印加される交流入力の電流波形を表すも
のである。

【０００６】従来のスイッチングレギュレータについ
て、図５，図６をもとにその動作を説明する。これは、
１石フォワード形スイッチングレギュレータの回路であ
る。まず、交流電源１から入力された交流電圧(図６
(ａ)参照)は、ダイオードブリッジ２で全波整流され、
小容量の第１のコンデンサＣ１で平滑される。第１のコ
ンデンサＣ１に平滑された直流電圧(略脈流、図６(ｂ)
参照)はトランス３の一次巻線Ｎpとスイッチング素子４
との直列回路に供給され、高周波(通常20〜200kHz)で駆
動されているスイッチング素子４によりオン／オフされ
る。このとき図６(ｃ)に示す電圧波形がトランス３の一
次巻線Ｎp，スイッチング素子に印加される。

【０００７】これによりトランス３の二次巻線Ｎsに交
流起電力が生じ、この起電力をスイッチング素子４がオ
ンのときのみ出力するように、整流平滑手段５のダイオ
ードＤ４で整流しチョークコイルＬ１とコンデンサＣ３
に印加して平滑され出力電圧Ｖoutを出力する。ダイオ
ードＤ５はスイッチング素子４がオフのときに、チョー
クコイルＬ１にスイッチング素子４がオン時に蓄えられ
ていたエネルギーを出力し続けるための転流用のダイオ
ードである。

【０００８】ドライブ手段６は出力電圧Ｖoutを出力基
準電圧Ｖref(図示せず)と比較し、その差信号を所定の
周波数でパルス幅変調した駆動信号をスイッチング素子
４のベース・エミッタ間に印加してスイッチング素子４
を駆動する。このときのパルス幅(オン時間)は、出力電
圧Ｖoutを出力基準電圧Ｖrefとの信号差に対応してお
り、出力電圧Ｖoutが出力基準電圧Ｖrefより高ければ狭
く、低い場合は広くなるように変調されている。この一
連のフィードバック動作により出力電圧は常に一定とな
り、安定化されるものである。

【０００９】トランス３の一次側に配置されたリセット
巻線Ｎrは、スイッチング素子４がオフのときにトラン
ス３のリセット巻線Ｎrに発生するフライバックエネル
ギーを、ダイオードＤ２，リセット巻線Ｎr，第２のコ
ンデンサＣ２からなる直列回路の第２のコンデンサＣ２
に蓄え、ダイオードＤ３を介してトランス３の一次巻線
Ｎpに帰還させようとするものである。このようにする
ことにより図６(ｃ)に示すスイッチング波形となり、ま
たこのときのダイオードブリッジ２の出力の電流波形は
図６(ｄ)のようになり、交流入力の電流波形では図６
(ｅ)のようになる。この結果ダイオードブリッジ２の直
流出力端における脈流電圧の谷の部分(交流入力の零レ
ベル近傍)でもスイッチング動作が行われ、交流入力の
広い範囲で電流が流れ力率が改善される。

【００１０】より具体的な例として図５に示す構成の回
路を、100Ｖ入力，150Ｗ出力，第１のコンデンサＣ１＝
0.22μＦ，第２のコンデンサＣ２＝100μＦで試作した
結果では、力率0.88，変換効率75％，入力電流はピーク
値４Ａ，実効値2.28Ａとなった。一般的なスイッチング
レギュレータ方式の電源の場合の力率は0.5から0.6程度
でありこれと比較すると力率は向上したものの、変換効
率の低下等の不具合もある。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うな構成のスイッチングレギュレータでは、スイッチン
グ素子がオフのとき発生するフライバックエネルギーは
トランスのリセット巻線から取り出され大容量の第２の
コンデンサに蓄えられることになる。このリセット巻線
の巻数は一次巻線とほぼ同じとするのが一般的であり、
フライバックエネルギーはその時の入力電圧の波高値に
略比例する傾向にあり、ダイオードブリッジから出力さ
れる脈流の波高値の高いときにはそれなりのフライバッ
クエネルギーとして取り出されるが、ダイオードブリッ
ジから出力される脈流の波高値の低い谷間では殆ど取り
出すことができず、谷間の電圧を持ち上げるまでには至
らない。このため、図６(ｄ)，図６(ｅ)に示したこれら
の波形からも明らかなように、脈流の電流波形の谷間で
はスイッチング動作がかろうじて行われているとはいう
ものの、電圧が低いこともあって電流の流れていない期
間ができる。

【００１２】この傾向は入力電圧によっても影響を受
け、入力電圧の高いときは大きいフライバックエネルギ
ーが取り出せるが、低い入力電圧では殆ど取り出せなく
なる。したがって、ダイオードブリッジから出力される
脈流の波高値の低い谷間の近傍や、低入力電圧時では安
定したスイッチング動作は行われない。さらに通常のコ
ンデンサインップト型の整流平滑回路方式と比較すれ
ば、入力電流のピーク値や実効値は低減されるものの、
その効果は満足できるものではない。

【００１３】また、コンデンサインップト型の整流平滑
回路を配置した一般的なスイッチングレギュレータと違
い、トランスの一次巻線に印加される電圧の変化幅が、
交流入力100Ｖの場合に約140Ｖと極めて大きく、トラン
スの一次巻線と二次巻線との巻数比を大きくとる必要が
ありトランスの大型化を招いていた。さらに、このよう
な回路構成では、入力が略脈流のために出力に大きなリ
ップル電圧を含み、入力の瞬断に対しても弱いものであ
るという問題があった。

【００１４】本発明は、前記従来技術の問題を解決する
ものであり、トランスからスイッチング素子がオフのと
きのみでなく、オンのときの起電力も積極的に取り出し
て、入力からみた脈流の谷間の部分のスイッチング動作
をより安定化させて高力率で高信頼性のスイッチングレ
ギュレータを提供することを目的とする。

【００１５】

【課題を解決するための手段】この目的を達成するため
に、本発明は、交流入力を整流する第１の整流手段と、
第１の整流手段の出力端子間に接続される小容量の第１
のコンデンサと、第１の整流手段のプラス側出力端に一
端が接続される一次巻線およびリセット巻線，電力帰還
用巻線，二次巻線を有するトランスと、一次巻線の他端
と第１の整流手段のマイナス側出力端との間に配置され
るスイッチング素子と、第１の整流手段のマイナス側出
力端からリセット巻線の一端との間に順方向に接続され
る第２の整流手段と、リセット巻線の他端と第１の整流
手段のマイナス側出力端との間に配置される大容量の第
２のコンデンサと、第２のコンデンサのプラス側から一
次巻線の一端との間に順方向に接続される第３の整流手
段と、第２のコンデンサのプラス側に一端が接続される
インダクタと、第１の整流手段のマイナス側出力端と電
力帰還用巻線の他端が接続され、電力帰還用巻線の一端
からインダクタの他端との間に順方向に接続される第４
の整流手段と、電力帰還用巻線の他端からインダクタの
他端との間に順方向に接続される第５の整流手段と、二
次巻線に接続される整流平滑手段と、スイッチング素子
をオン／オフ制御するドライブ手段と備える。

【００１６】また、第１の整流手段の出力端と第１のコ
ンデンサとの間で、第１の整流手段の出力端の片端に第
１のインダクタを、または第１の整流手段の出力端の両
端に第１，第２のインダクタを配置するように構成した
ものである。

【００１７】前記構成によれば、スイッチング素子のオ
ン／オフ時の起電力を取り出すため、トランスに電力帰
還を主目的とした電力帰還用巻線とフライバックエネル
ギーをリセットするリセット巻線とに分けることで、電
力帰還とフライバックエネルギーリセットの最適化を図
ることができる。

【００１８】また、第１の整流手段の出力端の片端また
は両端にインダクタを配置して、商用周波数における入
力電流波形の改善のみならず、インダクタのコア材の選
択により低周波から高周波までの波形改善が図られ、雑
音端子電圧，電界強度等のＥＭＩ（Electro Magnetic I
nterference）に対しても低減することができる。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は本発明の実施の形態
１におけるスイッチングレギュレータの構成を示す回路
図である。また以下の各図において、前記従来例の図５
で説明した同一の作用効果の部材には同一の符号を付
す。図１において、１は交流電源、２はダイオードブリ
ッジ、３´は一次巻線Ｎp，リセット巻線Ｎr，電力帰還
用巻線Ｎfおよび二次巻線Ｎsを有するトランス、４はス
イッチング素子、５は整流平滑手段、６はドライブ手段
である。また、Ｃ１は第１のコンデンサ、Ｃ２は第２の
コンデンサ、Ｄ２は第２のダイオード、Ｄ３は第３のダ
イオード、Ｄ10は第４の整流手段である第４のダイオー
ド、Ｄ11は第５の整流手段である第５のダイオード、Ｌ
10はインダクタであるチョークコイルであり、第４のダ
イオードＤ10，第５のダイオードＤ11，チョークコイル
Ｌ10および第２のコンデンサＣ２によりトランス３´の
一次側に整流平滑手段を構成している。

【００２０】また、図２は本実施の形態のスイッチング
レギュレータにおける各波形を示す図で、図２(ａ)はダ
イオードブリッジに印加される交流入力の電圧波形、図
２(ｂ)はダイオードブリッジの直流出力端の電圧波形、
図２(ｃ)はトランスの一次巻線，スイッチング素子に印
加される電圧波形、図２(ｄ)はダイオードブリッジの直
流出力端の電流波形、図２(ｅ)はダイオードブリッジに
印加される交流入力の電流波形を表すものである。

【００２１】本実施の形態１は前記従来例の図５に示し
た構成において、ダイオードブリッジ２のマイナス側出
力端と他端が接続される電力帰還用巻線Ｎfを設けたト
ランス３´と、第２のコンデンサＣ２のプラス側に一端
が接続されるチョークコイルＬ10と、電力帰還用巻線Ｎ
fの一端からチョークコイルＬ10の他端との間に順方向
に接続される第４のダイオードＤ10と、電力帰還用巻線
Ｎfの他端からチョークコイルＬ10の他端との間に順方
向に接続される第５のダイオードＤ11とを備えたもので
ある。

【００２２】本実施の形態１はフライバックエネルギー
のみならず、スイッチング素子４がオンのとき、電力帰
還用巻線Ｎfに発生した起電力を取り出せるように、第
４のダイオードＤ10，第５のダイオードＤ11，チョーク
コイルＬ10，第２のコンデンサＣ２からなるフォワード
型整流平滑回路を構成し、スイッチング素子４のオン時
の起電力を第２のコンデンサＣ２に充電し、この充電さ
れた電力を次のスイッチング動作に第３のダイオードＤ
３を介して一次巻線Ｎpに供給するようにし、安定した
スイッチング動作を行うものである。スイッチング素子
４にオン時のトランス３´の二次巻線Ｎsに発生した起
電力は二次回路に出力電圧Ｖoutとして出力される。

【００２３】また、このスイッチング素子４のオン時の
トランス３´の電力帰還用巻線Ｎfに発生した起電力は
第４のダイオードＤ10を通過してチョークコイルＬ10に
蓄えられるとともに、第２のコンデンサＣ２，電力帰還
用巻線Ｎfのループで第２のコンデンサＣ２に充電され
る。

【００２４】次に、このスイッチング素子４がオフする
とチョークコイルＬ10に蓄えられていたエネルギーは、
第２のコンデンサＣ２，第５のダイオードＤ11，チョー
クコイルＬ10のループで第２のコンデンサＣ２に充電さ
れ、第３のダイオードＤ３を介してトランス３´の一次
巻線Ｎpに帰還される。

【００２５】また、スイッチング素子４のオフ時のトラ
ンス３´リセット巻線Ｎrに発生したフライバックエネ
ルギーも第２のコンデンサＣ２，第２のダイオードＤ
２，リセット巻線Ｎrのループで第２のコンデンサＣ２
に充電され、同様に第３のダイオードＤ３を介してトラ
ンス３´の一次巻線Ｎpに帰還される。

【００２６】この電圧は図２(ｂ)に示すような波形とな
り前記従来例の図６(ｂ)と比較して交流入力電圧０ボル
ト近辺(位相０，180度)の電圧が大幅に高くなり、略直
流電圧となるものである。スイッチング素子４のスイッ
チング波形を数ミリ秒単位で観察すると図２(ｃ)に示す
ように、交流入力電圧０ボルト近辺でも安定したスイッ
チング動作が確認できる。

【００２７】このときダイオードブリッジ２の出力端の
電流波形は図２(ｄ)に、また交流入力の電流波形では図
２(ｅ)にそれぞれ示すように、いずれも交流入力電圧の
広い範囲で安定して電流が流れ、ピーク電流も少ないこ
とがうかがわれる。この結果、力率の向上を図ることが
できる。第１のコンデンサＣ１は１μＦ以下，第２のコ
ンデンサＣ２は出力電力にもよるが数100μＦでもって
所望の機能を得るに十分となり、従来例に対して第４，
第５のダイオードＤ10，Ｄ11，チョークコイルＬ10の素
子を追加するだけで機能的条件を満たすことができる。

【００２８】さらに従来例と比較するとトランス３´の
一次巻線Ｎpに印加される電圧の変化幅ΔＶが小さくな
る(図２(ｂ)参照)。このことは言い換えると、コンデン
サインプット型整流平滑回路を配置した一般的なスイッ
チングレギュレータに使用されるトランス３´の一次と
二次の巻数比を同程度にできるので、トランス３´のコ
ンパクト化を図ることができ、ひいては部品の実装も従
来と同程度に抑えることが可能となる。

【００２９】さらに、トランス３´の電力帰還を主目的
とする電力帰還用巻線Ｎfとフライバックエネルギーを
リセットするリセット巻線Ｎrとに分けることで電力帰
還の最適化とフライバックエネルギーリセットの最適化
が図られ、より信頼性の高い高力率，高効率の電源をコ
ンパクトで低コストに実現できる。

【００３０】図１に示す実施の形態１の回路で100Ｖ入
力，240Ｗ出力(24Ｖ10Ａ)のスイッチングレギュレータ
を構成した場合、入力電流の実効値3.45Ａ，ピーク値７
Ａ、変換効率78％，力率0.89となり、従来例と比較して
高出力化が行われ、かつ力率及び変換効率の改善を図る
ことができる。

【００３１】図３は本発明の実施の形態２におけるスイ
ッチングレギュレータの構成を示す回路図である。図３
において、１は交流電源、２はダイオードブリッジ、３
´はトランス、４はスイッチング素子、５は整流平滑手
段、６はドライブ手段である。また、Ｃ１は第１のコン
デンサ、Ｃ２は第２のコンデンサ、Ｄ２は第２のダイオ
ード、Ｄ３は第３のダイオード、Ｄ10は第４のダイオー
ド、Ｄ11は第５のダイオード、Ｌ10はチョークコイル、
Ｌ11は第１のインダクタである。

【００３２】本実施の形態２は前記実施の形態１の図１
に示した構成において、ダイオードブリッジ２のプラス
側出力端と第１のコンデンサＣ１との間に第１のインダ
クタＬ11を備えたものである。前記実施の形態１と同様
かそれ以上の効果を得ようとするもので、基本的な動作
は前記実施の形態１と同じであるためその説明は省略す
る。この第１のインダクタＬ11としては、珪素鋼板，ア
モルファス箔，フェライトコア，ダストコア等の材料を
単体もしくは複合でコア材として使用するので、商用周
波数，スイッチング周波数，スイッチング周波数の高次
成分と目的に応じて選択できるものである。

【００３３】この第１のインダクタＬ11の使用による効
果としては、入力電流波形の高周波成分を低減でき、よ
り一層の波形改善と力率向上が図れるとともに、雑音端
子電圧，電解強度等のＥＭＩに対しても低減効果が大き
いことが挙げられる。また、本実施の形態２の説明に用
いた構成において、第１のインダクタＬ11はダイオード
ブリッジ２のプラス側出力端に設けたが、ダイオードブ
リッジ２のマイナス側出力端に設けてもよい。

【００３４】図４は本発明の実施の形態３におけるスイ
ッチングレギュレータの構成を示す回路図である。図４
において、１は交流電源、２はダイオードブリッジ、３
´はトランス、４はスイッチング素子、５は整流平滑手
段、６はドライブ手段である。また、Ｃ１は第１のコン
デンサ、Ｃ２は第２のコンデンサ、Ｄ２は第２のダイオ
ード、Ｄ３は第３のダイオード、Ｄ10は第４のダイオー
ド、Ｄ11は第５のダイオード、Ｌ10はチョークコイル、
Ｌ11は第１のインダクタ、Ｌ12は第２のインダクタであ
る。

【００３５】本実施の形態３は前記実施の形態１の図１
に示した構成において、ダイオードブリッジ２のプラス
側出力端と第１のコンデンサＣ１との間に第１のインダ
クタＬ11を、またダイオードブリッジ２のマイナス側出
力端と第１のコンデンサＣ１との間に第２のインダクタ
Ｌ12を備えたものである。前記実施の形態１，２と同様
かそれ以上の効果を得ようとするもので、基本的な動作
は前記実施の形態１，２と同じであるためその説明は省
略する。

【００３６】第２のインダクタＬ12の使用による効果
は、前記実施の形態２と同様に入力電流波形の高周波成
分を低減でき、より一層の力率向上が図れるとともに、
雑音端子電圧，電解強度等のＥＭＩに対しても低減効果
をより大きなものとすることである。特に、ダイオード
ブリッジ２のプラス側，マイナス側の両出力端に第１，
第２のインダクタＬ11，Ｌ12が配置されることになるの
で、ＥＭＩに対する低減に絶大なる効果を発揮できる。

【００３７】

【発明の効果】以上説明したように、本発明によれば、
トランスに電力帰還を主目的とした電力帰還用巻線を設
け、ダイオードとチョークコイルからなるフォワード型
整流回路を配置し、スイッチング素子のオン／オフ時の
電力帰還用巻線，リセット巻線に発生する起電力を取り
出して、一次巻線に印加される交流入力電圧０ボルト近
辺の電圧を高くし、それにより一次巻線に印加される電
圧の変化幅を小さくして、スイッチング動作を安定させ
て、信頼性の高い高力率，高効率の電源をコンパクトに
低コストで実現することができる。

【００３８】また、ダイオードブリッジの出力端子の片
端または両端にインダクタを配置し、商用周波数におけ
る入力電流波形の改善のみならず、インダクタのコア材
の選択により低周波から高周波までの波形改善が図ら
れ、より一層の波形改善と力率向上がなされるとともに
雑音端子電圧，電界強度等のＥＭＩに対する低減を大き
くできるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるスイッチングレ
ギュレータの構成を示す回路図である。

【図２】(ａ)はダイオードブリッジに印加される交流入
力の電圧波形、(ｂ)はダイオードブリッジの直流出力端
の電圧波形、(ｃ)はトランスの一次巻線，スイッチング
素子に印加される電圧波形、(ｄ)はダイオードブリッジ
の直流出力端の電流波形、(ｅ)はダイオードブリッジに
印加される交流入力の電流波形を表すものである。

【図３】本発明の実施の形態２におけるスイッチングレ
ギュレータの構成を示す回路図である。

【図４】本発明の実施の形態３におけるスイッチングレ
ギュレータの構成を示す回路図である。

【図５】従来のスイッチングレギュレータの構成を示す
回路図である。

【図６】(ａ)は図５に示すダイオードブリッジに印加さ
れる交流入力の電圧波形、(ｂ）はダイオードブリッジ
の直流出力端の電圧波形、（ｃ)は図５に示すトランス
の一次巻線，スイッチング素子に印加される電圧波形、
(ｄ)はダイオードブリッジの直流出力端の電流波形、
(ｅ)はダイオードブリッジに印加される交流入力の電流
波形を表すものである。

【符号の説明】

１…交流電源、２…ダイオードブリッジ、３´…ト
ランス、４…スイッチング素子、５…整流平滑手
段、６…ドライブ手段、Ｃ１…第１のコンデンサ、
Ｃ２…第２のコンデンサ、Ｄ２…第２のダイオー
ド、Ｄ３…第３のダイオード、Ｄ10…第４のダイオ
ード、Ｄ11…第５のダイオード、Ｌ10…チョークコ
イル、Ｌ11…第１のインダクタ、Ｌ12…第２のイン
ダクタ。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/28 H02M 3/335 H02M 7/06

Claims

(57)【特許請求の範囲】

【請求項１】交流入力を整流する第１の整流手段と、
該第１の整流手段の出力端子間に接続される小容量の第
１のコンデンサと、前記第１の整流手段のプラス側出力
端に一端が接続される一次巻線およびリセット巻線，電
力帰還用巻線，二次巻線を有するトランスと、該トラン
スの一次巻線の他端と前記第１の整流手段のマイナス側
出力端との間に配置されるスイッチング素子と、前記第
１の整流手段のマイナス側出力端から前記トランスのリ
セット巻線の一端との間に順方向となるように接続され
る第２の整流手段と、前記トランスのリセット巻線の他
端と前記第１の整流手段のマイナス側出力端との間に配
置される大容量の第２のコンデンサと、該第２のコンデ
ンサのプラス側から前記トランスの一次巻線の一端との
間に順方向となるように接続される第３の整流手段と、
前記第２のコンデンサのプラス側に一端が接続されるイ
ンダクタと、前記第１の整流手段のマイナス側出力端と
前記トランスの電力帰還用巻線の他端が接続され、該電
力帰還用巻線の一端から前記インダクタの他端との間に
順方向となるように接続される第４の整流手段と、前記
電力帰還用巻線の他端から前記インダクタの他端との間
に順方向となるように接続される第５の整流手段と、前
記トランスの二次巻線に接続される整流平滑手段と、前
記スイッチング素子をオン／オフ制御するドライブ手段
とを備えたことを特徴とするスイッチングレギュレー
タ。
【請求項２】第１の整流手段の出力端と第１のコンデ
ンサとの間で、前記第１の整流手段の出力端の片端に第
１のインダクタを配置することを特徴とする請求項１記
載のスイッチングレギュレータ。
【請求項３】第１の整流手段の出力端と第１のコンデ
ンサとの間で、前記第１の整流手段の出力端の両端にそ
れぞれ第１，第２のインダクタを配置することを特徴と
する請求項１記載のスイッチグレギュレータ。