JP4622423B2

JP4622423B2 - パルス幅変調信号発生回路

Info

Publication number: JP4622423B2
Application number: JP2004283909A
Authority: JP
Inventors: 彰安田; 隆木村
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 2004-09-29
Filing date: 2004-09-29
Publication date: 2011-02-02
Anticipated expiration: 2024-09-29
Also published as: EP1800402B1; CN101065901A; EP1800402A2; WO2006039290A2; JP2008522454A; EP1800402A4; US20060072658A1; JP2006101112A; US8155164B2; WO2006039290A3

Description

本発明は、スペクトル拡散波形の発生、およびスペクトル拡散波形を用いた信号変換等の信号処理の方法および装置に関するものである。

従来、図２１に示すようなパルス幅変調器（ＰＷＭ変調器）（またはこれを用いたＤ級増幅器）が知られている。このＰＷＭ変調器は、入力信号源と、この入力信号源からの入力信号と比較するための三角波（または鋸歯状波）をキャリアとして発生する三角波発生器と、入力信号と三角波を比較してパルス幅変調信号（ＰＷＭ変調信号）する比較器とで構成されている。三角波発生器には、周波数が周期的に変化する三角波を発生するものや、図２２に示すように周波数が非周期的に変化する三角波（図２２（ａ）は鋸歯状波、図２２（ｂ）は三角波を示す）を発生するものが知られている。図２３に示すように、このような三角波と比較するＰＷＭ変調器は、図２３（ａ）に示す入力信号を受けて図２３（ｂ）に示すように周期が変化する方形波を発生する。

図２３（ｃ）と（ｄ）とは、従来のＰＷＭ変調器の出力であるＰＷＭ変調信号の周波数スペクトルを示す図であり、対比のため、図２３（ｃ）には、周期が固定の三角波を使用したＰＷＭ変調器（従来例１）のもの、そして図２３（ｄ）には、周期が周期的または非周期的に変化する三角波を使用した図２１のＰＷＭ変調器（従来例２）のものを示している。図示のように、従来例１の三角波が固定の周期の場合には、信号のスペクトルがベースバンドに現れ、そして三角波であるキャリアの離散したスペクトル（三角波の基本波成分およびその高調波周波数に大きなピークをもつ）が三角波周波数であるサンプリング周波数ｆｓを中心として現れる。すなわち、このような三角波に起因する高調波は、通常、ＰＷＭ変調器あるいはこれを使用したＤ級増幅器に後置されるLCフィルタによって除去されるが、フィルタで除去できなかった高調波成分は、負荷に伝達されることになる。一方、図２３（ｄ）に示す周波数スペクトル図では、同様に、信号スペクトルがベースバンドに現れるとともに、キャリアであるノイズが、スペクトル拡散されることによってＤＣから高い周波数の広い範囲にわたって分散することにより、図２３（ｃ）と比べキャリア・ノイズのピークがかなり低下していることが分かる。これにより、D級増幅器と負荷を接続する配線から輻射される三角波の高調波成分が、機器の小型化が進むことによって別の回路ブロックに影響を与える、という問題に対処している。

しかし、図２１のＰＷＭ変調器においては、キャリア・ノイズがスペクトル拡散により広い範囲にわたって分散するが、図２３（ｄ）から分かるように、信号が存在するベースバンドにも一様に分散している。尚、サンプリング周波数ｆｓ近辺には、キャリア・ノイズの周波数スペクトル分布にノッチ（すなわちスペクトル成分が低下した部分）が現れている。

したがって、本発明の目的は、周波数スペクトル分布を整形した周波数スペクトル拡散波形を発生する方法および回路を提供することである。
本発明の別の目的は、このような周波数スペクトル拡散波形を使用して信号変換を行う方法および回路を提供することである。

本発明の別の目的は、上記のような信号変換方法を用いた伝送の方法および装置を提供することである。
本発明の別の目的は、周波数スペクトル拡散波形を使用して信号のノイズシェーピングを行う方法および回路を提供することである。

本発明の別の目的は、上記のような周波数スペクトル分布を整形した周波数スペクトル拡散波形を基準波として使用するＰＷＭコントローラを提供することである。
本発明のさらに別の目的は、上記のようなＰＷＭコントローラを備えたＤ級増幅器を提供することである。

本発明による、波形発生方法は、スペクトルが拡散した波形を発生するステップと、前記スペクトル拡散波形の周波数スペクトル分布を整形するステップと、を備える。前記周波数スペクトル分布整形ステップは、前記スペクトル拡散波形が、少なくとも１つの帯域にスペクトル成分減少部分をもつ周波数スペクトル分布を有するように整形するようにできる。前記スペクトル拡散波形は、周波数が非周期的または周期的に変化するものとすることができる。また、前記スペクトル拡散波形発生ステップは、クロックを発生するステップと、該クロックから生じるクロックを受けて、周波数が非周期的に変化するＰＮ符号を発生するステップと、を含み、前記周波数スペクトル分布整形ステップは、前記クロックと前記ＰＮ符号と論理演算して前記スペクトル拡散波形を発生するステップ、を含むようにできる。また、前記スペクトル拡散波形を発生するステップは、さらに、前記クロックを分周して分周クロックを発生するステップ、を含み、前記ＰＮ符号を発生するステップは、前記分周クロックを、前記のクロックから生じるクロックとして使用するようにすることができる。前記論理演算するステップは、ＥＸ−ＯＲ演算を実行するようにできる。

また、本発明による信号変換方法は、信号を、該信号により基準波をパルス幅変調することによってパルス幅変調信号を発生するステップであって、前記基準波が、周波数が非周期的または周期的に変化し、かつ少なくとも１つの帯域にスペクトル成分減少部分をもつ周波数スペクトル分布を有する、前記のステップ、を備える。前記少なくとも１つの帯域は、ベースバンドを含むようにできる。また、前記パルス幅変調ステップは、前記基準波を発生するステップを含み、該基準波を発生するステップは、クロックを発生するステップと、該クロックから生じるクロックを受けて、周波数が非周期的に変化するＰＮ符号を発生するステップと、前記クロックと前記ＰＮ符号と論理演算して前記基準波を発生するステップと、を含むようにできる。前記基準波を発生するステップは、さらに、前記クロックを分周して分周クロックを発生するステップ、を含み、前記ＰＮ符号を発生するステップは、前記分周クロックを、前記のクロックから生じるクロックとして使用するようにできる。前記論理演算するステップは、ＥＸ−ＯＲ演算を実行するようにできる。

本発明による伝送方法は、送信側において、上述の信号変換方法によって信号を変換してパルス幅変調信号を発生するステップと、前記パルス幅変調信号を、伝送路を介して伝送するステップと、受信側において、前記伝送路から受けた前記変調信号を処理するステップと、を備える。前記伝送路は、有線の伝送路とすることができる。前記伝送路は、同一の回路基板上にあるものとすることができる。

さらに、本発明による、ノイズシェーピング方法は、上述の信号変換方法を使用して、信号に含まれるノイズの周波数スペクトル分布を整形すること、を特徴とする。前記少なくとも１つの帯域は、ベースバンドを含み、これによって、ベースバンドにおけるノイズ成分を低減するようにできる。

また、本発明による波形発生器は、スペクトルが拡散した波形を発生するスペクトル拡散波形発生回路と、前記スペクトル拡散波形の周波数スペクトル分布を整形する周波数スペクトル分布整形回路と、を備える。前記周波数スペクトル分布整形回路は、前記スペクトル拡散波形が、少なくとも１つの帯域にスペクトル成分減少部分をもつ周波数スペクトル分布を有するように整形することができる。前記スペクトル拡散波形は、周波数が非周期的または周期的に変化するものとできる。前記スペクトル拡散波形発生回路は、クロック発生器と、該クロック発生器から生じるクロックを受けて前記ＰＮ符号を発生するＰＮ符号発生器と、を備え、前記周波数スペクトル分布整形回路は、前記クロック発生器が発生するクロックと前記ＰＮ符号とを受けてそれらの論理演算を行うことにより前記スペクトル分布整形したスペクトル拡散波形を発生する論理回路を備えたものとできる。前記スペクトル拡散波形発生回路は、前記クロック発生器が発生するクロックを分周する分周器を含み、前記ＰＮ符号発生器は、前記分周クロックから前記ＰＮ符号を発生するようにできる。前記論理回路は、ＥＸ−ＯＲゲートとすることができる。さらに、本発明の波形発生器は、前記論理回路が発生する前記スペクトル拡散波形を積分する積分器を備え、これによりアナログ形態の波形を発生するようにできる。

本発明による信号変換回路は、信号を、該信号により基準波をパルス幅変調することによってパルス幅変調信号を発生するパルス幅変調器であって、前記基準波が、周波数が非周期的または周期的に変化し、かつ少なくとも１つの帯域にスペクトル成分減少部分をもつ周波数スペクトル分布を有する、前記のパルス幅変調器、を備える。前記少なくとも１つの帯域は、ベースバンドを含むようにできる。前記パルス幅変調器は、基準波発生器を含み、該基準波発生器は、周波数が非周期的に変化するＰＮ符号を発生するＰＮ符号発生器と、前記ＰＮ符号の周波数スペクトル分布を整形して前記基準波を発生する周波数スペクトル分布整形回路と、を含むようにできる。

本発明による伝送装置は、上述の信号変換装置によって信号を変換してパルス幅変調信号を発生する送信器と、前記パルス幅変調信号を伝送路を介して受ける受信器であって、前記受けたパルス幅変調信号を処理する受信器と、を備える。前記伝送路は、有線の伝送路とすることができる。前記伝送路は、同一の回路基板上にあるものとすることができる。

さらに、本発明によるノイズシェーピング回路は、上述の信号変換回路を使用して、信号に含まれるノイズの周波数スペクトル分布を整形すること、を特徴とする。前記少なくとも１つの帯域は、ベースバンドを含み、これによって、ベースバンドにおけるノイズ成分を低減するようにできる。

さらにまた、本発明によるＰＷＭコントローラは、入力信号との比較のため、周波数が非周期的または周期的に変化する基準波であって、少なくとも１つの帯域にスペクトル成分減少部分をもつ周波数スペクトル分布を有した前記の基準波を使用すること、を特徴とする。前記少なくとも１つの帯域は、ベースバンドを含むようにできる。前記ＰＷＭコントローラは、前記入力信号を受けるための入力端子と、前記基準波を発生する基準波発生器であって、周波数が非周期的または周期的に変化する波形を発生する波形発生回路と、前記波形の周波数スペクトル分布を、少なくとも１つの帯域にスペクトル成分減少部分を有するように整形して基準波を発生する周波数スペクトル分布整形回路と、を備え、前記基準波を、前記入力端子で受けた前記入力信号でＰＷＭ変調することにより、前記入力信号のスペクトルが拡散しかつ前記少なくとも１つの帯域にスペクトル成分減少部分を有するＰＷＭ変調出力信号を発生するパルス幅変調器と、を備えるようにできる。前記入力信号は、第１と第２の差動の入力信号であり、前記パルス幅変調器は、第１と第２のパルス幅変調器部を備え、前記第１パルス幅変調器部は、前記第１差動入力信号を受け、第１の差動のＰＷＭ変調出力信号を発生し、前記第２パルス幅変調器部は、前記第２差動入力信号を受け、第２の差動のＰＷＭ変調出力信号を発生し、前記第１と第２の差動ＰＷＭ変調出力信号が、差動出力信号を構成するようにできる。あるいはまた、前記波形発生回路は、クロック発生器と、該クロック発生器から生ずるクロックを受けて、ＰＮ符号を発生するＰＮ符号発生器と、を備え、前記周波数スペクトル分布整形回路は、前記クロック発生器が発生するクロックと前記ＰＮ符号とを受けてそれらの論理演算を行うことにより前記基準波を発生する論理回路、を備えるようにできる。前記波形発生回路は、前記クロック発生器が発生するクロックを分周する分周器を含み、前記ＰＮ符号発生器が受ける前記クロック発生器からのクロックは、前記分周器が発生するクロックとすることができる。前記論理回路は、ＥＸ−ＯＲゲートとすることができる。また、本発明のＰＷＭコントローラは、前記論理回路が発生する前記基準波を積分する積分器を備え、これによりアナログ形態の基準波を発生するようにできる。前記基準波は、周波数が変化する周波数範囲を有するようにできる。前記パルス幅変調器は、入力と出力を有するフィルタと、２つの入力を有する比較器と、を備え、前記フィルタは、前記入力に前記入力信号を受け、前記出力に、前記入力信号をフィルタ処理をした後の前記入力信号を発生し、前記比較器は、前記入力の内の一方に前記フィルタからの前記フィルタ処理された入力信号を受け、他方の入力に、前記基準波を受けるようにできる。前記パルス幅変調器は、フィードバック回路を有し、該フィードバック回路は、入力が前記パルス幅変調器内の第１の点に結合され、出力が前記パルス幅変調器内の第２の点に結合されてフィードバック信号を供給するようにできる。さらに、ＰＷＭコントローラは、前記ＰＷＭ変調信号を受ける出力段を含むようにできる。前記フィードバック回路の前記入力は、前記比較器の出力または前記出力段の出力に結合されたものとできる。前記フィードバック回路は、加算器を有し、該加算器は、２つの入力と１つの出力を有し、該入力の一方が前記入力信号を受け、他方の入力が前記フィードバック信号を受け、前記出力が、前記フィルタの入力に結合されたものとできる。前記パルス幅変調器は、２つの入力と１つの出力を有する加算器と、入力と出力を有するフィルタと、１つの入力を有する比較器と、を備え、前記加算器は、前記入力の一方に前記入力信号を受け、前記入力の他方に前記基準波を受け、前記フィルタは、前記入力が前記加算器の前記出力に結合され、前記比較器は、前記入力が前記フィルタの前記出力に結合され、前記フィルタからの出力をしきい値と比較することにより前記パルス幅変調信号を発生するようにできる。前記パルス幅変調器は、フィードバック回路を有し、該フィードバック回路は、入力が前記パルス幅変調器内の第１の点に結合され、出力が前記パルス幅変調器内の第２の点に結合されてフィードバック信号を供給するようにできる。さらに、前記ＰＷＭコントローラは、前記ＰＷＭ変調信号を受ける出力段を含むことができる。あるいはまた、前記フィードバック回路の前記入力は、前記比較器の出力または前記出力段の出力に結合されたものとできる。前記フィードバック回路は、加算器を有し、該加算器は、前記入力信号と前記基準波に対し前記フィードバック信号を加算するようにできる。前記フィルタは、積分器とすることができる。前記パルス幅変調器の前記加算器および前記フィルタは、複数の加算器／フィルタ段を備え、該加算器／フィルタ段の各々は、入力として、前記入力信号と前記基準波とを受けるようにできる。前記パルス幅変調器は、フィードバック回路を備え、前記フィードバック回路は、入力が前記パルス幅変調器内の第１の点に結合され、出力が各前記加算器／フィルタ段の入力に結合されてフィードバック信号を供給するようにできる。さらに、本発明のＰＷＭコントローラは、前記複数の加算器／フィルタ段の各々に供給する前記入力信号の比率を定める第１の組の係数回路と、前記複数の加算器／フィルタ段の各々に供給する前記基準波の比率を定める第２の組の係数回路と、前記複数の加算器／フィルタ段の各々に供給する前記フィードバック信号の比率を定める第２の組の係数回路と、を備えることができる。

さらに、本発明によるＤ級増幅器は、上述のＰＷＭコントローラを備える。

本発明によれば、周波数スペクトル分布を整形した周波数スペクトル拡散波形を発生することができる。これにより、ノイズの周波数スペクトル分布を拡散させるとともに、ノイズの周波数スペクトルにおいて、ベースバンドのような希望する帯域にスペクトル成分低下部分またはノッチを形成することができる。これにより、不要な輻射成分を低減するために従来必要であったフィルタ等を不要とすることができ、機器の小型化、低コスト化を実現することが可能となる。また、本発明によれば、このような周波数スペクトル拡散波形を使用したＰＷＭ変調またはＤ級増幅のような信号変換を行うことができる。さらに、本発明によれば、上記のような信号変換方法を用いて伝送を行うことができる。

以下、本発明の種々の実施形態について、図面を参照して詳細に説明する。
図１は、本発明の１実施形態による波形発生器Ｘを示している。この波形発生器Ｘは、スペクトル拡散波形発生回路１と、周波数スペクトル分布整形回路２とを備えている。スペクトル拡散波形発生回路１は、周波数スペクトルが拡散した波形を発生する回路であり、これは、周波数が、例えば一定の周波数範囲内で、非周期的または周期的に変化する波形を発生する。周波数スペクトル拡散波形は、実質上、広い範囲にわたって分布した周波数スペクトル成分を有している。これにより、特定の周波数または周波数帯域に周波数スペクトル成分が集中するのを回避することができる。周波数が非周期的に変化する波形を発生する回路の例としては、ＰＮ符号発生器がある（周波数が周期的に変化する波形を発生する回路の例としては、マルチバイブレータ等の発振器回路がある）。この発生されたスペクトル拡散波形を受ける周波数スペクトル分布整形回路２は、スペクトル拡散波形の周波数スペクトル成分の分布を整形するよう動作する。例えば、スペクトル拡散波形の周波数スペクトル分布を整形することによって、少なくとも１つの帯域にスペクトル成分減少部分またはノッチをもつようにすることができる。このスペクトル成分減少部分またはノッチを、信号が存在する帯域に形成した場合には、その帯域における信号への周波数スペクトル拡散波形の影響を低減または実質上除去することができる。例えば、図２３（ｄ）に示すように、信号帯域がベースバンドの場合、このベースバンドにおけるノイズ成分を低減させることができる。また、信号帯域がベースバンド以外の周波数帯域の場合、この周波数帯域に、他の信号が存在する場合、このような他の信号への影響を低減または実質上除去することができる。通常の一定周期の方形波の場合、その周期Tcで決まる周波数1/Tcにその大きなスペクトル成分を有し、1/Tcの整数倍にも大きな成分を持つが、この大きなスペクトル成分が、AM放送をはじめ、各種無線通信システムの搬送波周波数や中間周波数と一致もしくは隣接した場合には、これらのシステムに大きな影響を与え好ましくない。本発明によれば、このような影響を低減または実質上除去することができる。

次に、図２を参照して、本発明の１実施形態による信号変換回路Ｙを説明する。この信号変換回路Ｙは、図１の波形発生器Ｘを利用したものである。図示のように、信号変換回路Ｙは、基準波発生器３と、パルス幅変調器（ＰＷＭ変調器）４と、入力信号を受ける入力端子５と、基準波発生器３からの基準波を受ける入力端子６とを備えている。パルス幅変調器４は、入力端子５に受けた入力信号で、入力端子６に受けた基準波をパルス幅変調することにより、出力端子７にパルス幅変調信号出力を発生する。詳細には、基準波発生器３は、図１の波形発生器Ｘと同じものであって、スペクトル拡散波形発生回路１と周波数スペクトル分布整形回路２とを備えており、したがって発生器３が発生する基準波は、スペクトル拡散波形でしかもその周波数スペクトル分布が調整されたものである。このような基準波を入力信号との比較信号として使用することにより、ＰＷＭ変調器４が発生するＰＷＭ変調信号出力は、ベースバンドに信号のスペクトル成分を含み、しかも、基準波の周波数スペクトルが、広い範囲にわたって分散するとともに、ベースバンドにおいてノッチを有する。これにより、周波数スペクトル拡散と、ベースバンドにおけるノイズ低減の双方を同時に実現することができる。

図２のこの信号変換回路Ｙにおいては、上記のように、ベースバンドにおけるノイズ低減も生じさせるため、本発明による周波数スペクトル分布整形は、ノイズシェーピングとしての機能も備えている。したがって、図２の信号変換回路Ｙは、ノイズシェーピング回路としても使用することができる。

次に、図３を参照して、本発明の１実施形態の伝送装置Ｚを説明する。この伝送装置Ｚは、図示のように、送信器８と、受信器９とを備えており、これらは、互いに伝送路で結合されている。送信器８は、内部に信号変換回路８０を備え、これは、図２に示したのと同じ回路構造のものであり、送信すべき信号をパルス幅変調することによってＰＷＭ変調信号に変換する。このような信号変換された信号を伝送路を介して受ける受信器９は、ＰＷＭ変調信号を復調して希望する信号処理を行う信号処理回路９０を備えている。本発明のこの伝送装置Ｚによれば、伝送路で伝送するＰＷＭ変調信号は、上記のように、周波数スペクトルが拡散しているため、周囲の回路に与える影響を低減することができる。しかも、ＰＷＭ変調信号は、周波数スペクトル分布を整形できるため、選択した帯域における周波数スペクトル成分をさらに低減したものとすることができ、これにより、周囲の回路が特に影響を受ける帯域におけるノイズ・レベルをさらに低減することができる。この伝送装置は、例えば、ＩＣチップ、基板、ボードのような同一の回路基板内において実施することにより、近接した回路への影響を最小限にすることができる。

次に、図４を参照して、図２の基準波発生器３の１実施形態の基準波発生器Ａについて説明する。尚、図２の要素と対応する要素には、同じ参照番号に“Ａ”を付してある。図示のように、基準波発生器Ａは、ＰＮ符号発生器１Ａと、スペクトル分布整形回路２Ａとしての変換器２０Ａおよび信号源２２Ａとを備えている。さらに、必要に応じて、基準波発生器Ａは、積分器２４Ａを備えることもできる。詳細には、ＰＮ符号発生器１Ａは、周知の回路構成のものであって、周期が擬似的にランダムに変化する方形波であるＰＮ符号を発生する。このＰＮ符号は、周波数スペクトルが拡散していて白色である。一方、信号源２２Ａは、このＰＮ符号の周波数スペクトルを整形するのに使用する信号を発生する。これらＰＮ符号と信号源２２Ａの信号を２つの入力にそれぞれ受ける変換器２０Ａは、変換の結果を出力に発生する。この出力は方形波である。次の積分器２４Ａは、方形波を積分することによって三角波または鋸歯状波に変換する回路であり、これは、ＰＷＭ変調器が基準波として方形波ではなく三角波または鋸歯状波を使用する場合に設けることができる。

次に、図５を参照して、図４の基準波発生器をさらに具体化した１実施形態の基準波発生器Ｂについて説明する。尚、図４の要素と対応する要素には、同じ参照番号に“Ｂ”を付してある。図示のように、基準波発生器Ｂは、ＰＮ符号発生器１Ｂとしてクロック発生器１０ＢとＰＮ符号発生器１２Ｂとを備え、そしてスペクトル分布整形回路２Ｂとして排他的論理和（ＥＸ−ＯＲ）ゲート２０Ｂを備えている。詳細には、クロック発生器１０Ｂは、ＰＮ符号の基準周期を定めるクロックを発生する回路である。ＰＮ符号発生器１２Ｂは、このクロックを受け、このクロック周期の整数倍の周期の方形波をランダムに発生することによりＰＮ符号を形成する。ＰＮ符号は、ランダム信号であって、そのスペクトルは、周波数によらずほぼ一定の値をとる白色雑音となり、したがって高周波成分は白色雑音となり、その周波数あたりの電力は低くなる。これにより、ラジオなどRF信号を用いるシステムに対する影響を最小限度に抑えることができる。ＥＸ−ＯＲゲート２０Ｂは、このＰＮ符号を一方の入力に受け、他方の入力にクロック発生器１０Ｂからのクロックを受け、そしてこれらの排他的論理和演算を行った結果を出力する。ここで、クロック発生器１０Ｂは、スペクトル分布整形回路２Ｂの一部としても機能している。

図６は、図５の基準波発生器Ｂを変形した１実施形態の基準波発生器Ｃであり、図５の要素と対応する要素には同じ番号に“Ｃ”を付している。図６の基準波発生器Ｃは、図５のものと同じように、クロック発生器１０ＣとＰＮ符号発生器１２ＣとＥＸ−ＯＲゲート２０Ｃとを備えているが、異なっている点は、分周器１４Ｃ（分周比Ｍ１）をクロック発生器１０ＣとＰＮ符号発生器１２Ｃとの間に接続している点である。分周器１４Ｃは、クロック発生器からのクロックをＭ１分の１に分周してそしてその結果をＰＮ符号発生器１２Ｃに供給する。この分周は、ＰＮ符号の基準周期を大きく、したがって基準周波数を低くするように機能する。したがって、ＥＸ−ＯＲゲート２０Ｃは、図５のものと比べ、ＰＮ符号の基準周期よりも短い周期のクロック（したがって、高い周波数のクロック）を受けることになる。分周器１４Ｃは、基準波のスペクトルを、周波数軸方向に圧縮する機能を有し、分周比Ｍ１が高くなるにつれ、周波数スペクトル分布が低周波数側へと圧縮される。本発明のこの実施形態でも、直流付近および低周波領域にノッチを持った特性が実現でき、直流付近でのノイズ・レベルをさらに低減することができる。このため、この基準波発生器を用いたＰＷＭ変調器で構成されるＤ級増幅器においては、その入力信号周波数成分に対しては、雑音を付加することなく、高いSNRを維持することが可能となる一方、高周波成分は白色雑音となり、その周波数あたりの電力は低くなる。このため、ラジオなどRF信号を用いるシステムに対する影響を最小限度に抑えることが可能となる。

次に、図７および図８を参照して、図５および図６の基準波発生器ＢおよびＣの動作について説明する。図７(ａ)は、ＰＮ符号発生器１２ＢまたはＰＮ符号発生器１２Ｃが発生するＰＮ符号を示しており、図７（ｂ）は、クロック発生器１０Ｂまたはクロック発生器１０Ｃが発生するクロックを示しており、そして図７（ｃ）は、ＰＮ符号とクロックの排他的論理和結果の基準波を示している。排他的論理和演算は、ＰＮ符号の周期をクロックの周期で細分化するように機能し、これによって、ＰＮ符号の周波数スペクトル分布を、クロック周波数だけ、周波数軸上でシフトさせるように作用する。

図８は、上記のようにして発生した基準波を使用してＰＷＭ変調した場合のＰＷＭ変調信号出力の周波数スペクトルを示している。すなわち、図８（ａ）は、図７（ｃ）に示したＥＸ−ＯＲゲートが発生する基準波を示し、図８（ｂ）は、入力信号（図では正弦波）を示し、そして図８（ｃ）は、入力信号を基準波によるＰＷＭ変調信号出力の周波数スペクトルを示している。図８（ｃ）から分かるように、基準波であるキャリアの周波数スペクトル分布は、高周波数側にシフトしている。そのシフト量は、図２３（ｃ）と比較すれば分かるように、クロックの周波数に相当する周波数ｆｓである。このシフトの結果、直流付近にノッチが位置するようになっており、ベースバンドにおけるノイズ成分が低減している。これにより、本発明のＰＷＭ変調を用いるＤ級増幅器においては、その入力信号周波数成分に対しては雑音を実質上付加することがなく、高いSNRを維持することが可能となる一方で、高周波成分は白色雑音となり、その周波数あたりの電力は低くなる。このため、ラジオなどRF信号を用いるシステムに対する影響を最小限度に抑えることが可能となる。

次に、図９を参照して、別の実施形態の基準波発生器Ｄについて説明する。尚、図６の要素と対応する要素には同じ番号に“Ｄ”を付してある。この基準波発生器Ｄが図６の基準波発生器と異なっている点は、周波数スペクトル分布整形回路２Ｃの一部として、クロック発生器１０Ｄの出力とＥＸ−ＯＲゲート２０Ｄの一方の入力との間に分周器２２Ｄを更に設けた点である。その他の点、すなわち、クロック発生器１０Ｄと分周器１４ＤとＰＮ符号発生器１２Ｄとを備えている点は、同じである。詳細には、分周器２２Ｄは、クロック発生器１０ＤからのクロックをＭ２分の１に分周してその分周出力をＥＸ−ＯＲゲート２０Ｄの入力に供給する。この分周器２２Ｄは、基準波の周波数スペクトル分布を周波数軸上でスライドさせるように機能する。この実施形態では、分周比Ｍ１およびＭ２の設定により、ＰＮ符号発生器のクロック周波数(基準周期を構成)と出力される基準波の周波数を任意の比に設定することができる。この比を変化させることにより、基準波におけるノッチの位置を制御することができる。

ここで、図９Ａの基準波の周波数スペクトル図を参照して、図９の回路の動作について説明する。図９Ａの（ａ）には、分周比Ｍ１＝１，Ｍ２＝１の場合、すなわち図５の基準波発生器Ｂと等価の場合の周波数スペクトル分布を示している（これは、図８（ｃ）の示したものと同じである）。この状態で、次に分周比Ｍ１＝２にしたとき、図９Ａの（ｂ）に示すように、周波数スペクトル分布が、上述のように周波数軸方向で１／２に圧縮されていることが分かる。この状態で、次に分周比Ｍ２＝２にしたとき、図９Ａの（ｃ）に示すように、周波数スペクトル分布が周波数軸上でｆｓだけシフトする。このように、図９の実施形態では、ノッチの位置をより細かく決定することができる。

次に、図１０を参照して、さらに別の実施形態の基準波発生器Ｅについて説明する。尚、図９の要素と対応する要素には同じ番号に“Ｅ”を付してある。この基準波発生器Ｅが図９のものと異なっているのは、２つの位相シフタ１６Ｅおよび２６Ｅと、別のＥＸ−ＯＲゲート２４ＥとＯＲゲート２８Ｅとを追加している点であり、その他の点、すなわちクロック発生器１０Ｅ、分周器１４Ｅ、ＰＮ符号発生器１２Ｅ、分周器２２ＥおよびＥＸ−ＯＲゲート２０Ｅを備えている点は同じである。詳細には、この実施形態では、位相シフタ１６Ｅおよび２６Ｅは、ＰＮ符号発生器の出力と分周器２２Ｅの出力のそれぞれを位相シフトさせ、その結果の出力間の排他的論理和をＥＸ−ＯＲゲート２４Ｅでとり、そしてこの排他的論理和出力をＥＸ−ＯＲゲート２０Ｅの排他的論理和出力とＯＲ演算して基準波を形成する。すなわち、位相シフトにより、位相が回転した信号を作り、この信号を利用して、周波数変換の際に発生する負方向（例えばｆ１−ｆ２）もしくは正方向（例えばｆ１＋ｆ２）への周波数変換による成分をキャンセルすることができる。周知のように、例えばｆ１とｆ２の周波数の信号を乗算すると、ｆ１＋ｆ２とｆ１−ｆ２の二つの周波数の信号が生じ、そして通常の平衡変調器では、９０度位相をシフトさせた信号を用いてｆ１＋ｆ２もしくはｆ１−ｆ２のいずれか一方を取り出すことができる。本実施形態においては、位相シフタ１６Ｅおよび２６ＥとＥＸ−ＯＲゲート２４Ｅを用いて、片方のみ（（ｆ１−ｆ２）または（ｆ１＋ｆ２））の成分を取り出してＯＲ演算に使用することにより、雑音成分をより一層低減することができる。したがって、この実施形態では、分周比Ｍ１およびＭ２により設定したノッチにおけるノイズをさらに低減することができる。

次に、図１１を参照して、さらに別の実施形態の基準波発生器Ｆについて説明する。尚、図６の要素と対応する要素には同じ番号に“Ｆ”を付してある。この基準波発生器Ｆが図６のものと異なっているのは、変調器１６Ｆと信号源１８Ｆを追加して点である。その他の点、すなわち、クロック発生器１０Ｆ、分周器１４Ｆ、ＰＮ符号発生器１２ＦおよびＥＸ−ＯＲゲート２０Ｆを備えた点は同じである。詳細には、変調器１６Ｆは、信号源１８Ｆからの信号によりクロック発生器１０Ｆからのクロックを周波数変調または位相変調を行う(周波数変調または位相変調は周波数成分を分散させる作用をもつ)。これにより、分周器したがってＰＮ符号発生器へ入力されるクロックの周波数が変動する。このような構成とすることにより、スペクトル拡散の度合いがさらに高まり、これによって、ノイズのピーク・レベルをさらに低減することができる。

図５、図６、及び図９〜図１１の基準波発生器では、方形波を出力として発生するが、三角波にする必要がある場合には、図４に示したように、積分器をさらに備えるようにすることができる。但し、積分器のみの使用では、三角波の振幅は、方形波の周期に依存して変化するものとなる。

次に、図１２を参照して、一定の振幅の三角波の形態の基準波を発生する１実施形態の基準波発生器Ｇについて説明する。尚、図４および図５の要素と対応する要素には“Ｇ”を付してある。図示のように、基準波発生器Ｇは、図５、図６、図９、図１０、図１１に示した各基準波発生器からの方形波の基準波を受ける三角波発生器２４Ｇとゲイン・コントローラ２６Ｇを備えている。ゲイン・コントローラ２６Ｇは、受けた方形波の周期に依存したゲインを発生する。このゲインを受ける三角波発生器２４Ｇは、内部に積分器を備え、そしてコントローラ２６Ｇからのゲインに応じて方形波を積分することにより、一定の振幅の三角波を発生する。

図１３（ａ）は、三角波発生器２４Ｇが受ける方形波の基準波の波形図であり、そして図１３（ｂ）は、この方形波から発生する一定の振幅の三角波を示している。このように、図１２の基準波発生器Ｇが発生する一定の振幅の三角波は、ＰＷＭ変調のための三角波として使用するのに適している。

次に、図１４を参照して、図２の信号変換回路をより具体化した１実施形態のＰＷＭコントローラＨについて説明する。尚、図１４においては、図２と対応する要素には、同じ番号に記号“Ｈ”を付してある。ＰＷＭコントローラＨは、スピーカ、モータ等の任意の負荷を駆動するため、入力信号をパルス幅変調された形態の信号に変換するものである。図示のように、このＰＷＭコントローラＨは、入力信号を受ける入力端子５Ｈと、前述のように発生された基準波を受ける入力端子６Ｈと、加算器４０Ｈと、フィルタ（Ｈ（ｓ））４２Ｈと、２入力をもつ比較器４４Ｈと、パルス幅変調信号出力を発生する出力端子７Ｈと、フィードバック回路（Ｇ（ｓ））４６Ｈを備えている。詳細には、入力端子５Ｈに接続した入力をもつ加算器４０Ｈは、他方の入力がフィードバック回路４６Ｈの出力に結合され、そして出力に、入力信号とフィードバック信号の加算結果を発生する。この加算器出力を受けるフィルタ４２Ｈは、適当なフィルタ処理（伝達関数はＨ（ｓ））を施した後の信号を出力に発生する。フィルタ出力を非反転入力に受ける比較器４４Ｈは、反転入力に入力端子６Ｈで受けた基準波を受け、そしてフィルタ出力を基準波と比較することによりパルス幅変調した信号を出力端子７Ｈに発生する。この出力端子７Ｈのパルス幅変調信号は、さらにフィードバック回路４６Ｈの入力に結合されて、フィードバック信号を出力に発生する（伝達関数はＧ（ｓ））。尚、入力端子６Ｈに受ける基準波は、三角波や鋸歯状波であることが好ましい。このような構成のＰＷＭコントローラＨにおいては、入力信号を、周波数スペクトルが拡散ししかもノイズ成分の周波数スペクトルがベースバンドにノッチをもつ基準波でＰＷＭ変調するため、その結果のパルス幅変調信号も、図８（ｃ）に示したように、ノイズ成分の周波数スペクトルが拡散し、またベースバンドにおけるノイズ成分が少なくなっている。このようなＰＷＭ変調信号を使用することにより、周囲の回路やシステムへの影響を低減ないしは除去すると伴に、信号帯域内のノイズを低減することができる。また、本実施形態においては、フィルタ４２Ｈに十分な利得をもたせることにより、出力における歪みなどによるＰＷＭ変調信号出力の誤差をフィードバックによって抑圧することができる。

次に、図１５を参照して、別の実施形態のＰＷＭコントローラＩについて説明する。尚、図１５においては、図２または図１４と対応する要素には、同じ番号に記号“Ｉ”を付してある。図示のＰＷＭコントローラＩが図１４のものと異なっている点は、出力段４８Ｉをさらに設けている点である。その他の点、すなわち、入力信号を受ける入力端子５Ｉと、基準波を受ける入力端子６Ｉと、加算器４０Ｉと、フィルタ（Ｈ（ｓ））４２Ｉと、２入力をもつ比較器４４Ｉと、パルス幅変調信号出力を発生する出力端子７Ｉと、フィードバック回路（Ｇ（ｓ））４６Ｉを備えている点は、同じである。この実施形態においては、フィードバック回路４６Ｉの入力が比較器４４Ｉではなく出力段４６Ｉの出力に結合することにより、出力段における歪み等によるＰＷＭ変調信号の誤差を抑圧することができる。その他の動作および利点は、図１４の実施形態と同様である。

次に、図１６を参照して、別の実施形態のＰＷＭコントローラＪについて説明する。尚、図１６においては、図２または図１４と対応する要素には、同じ番号に記号“Ｊ”を付してある。図示のＰＷＭコントローラＪが、図１４のものと異なっている点は、入力信号を基準波と直接比較するのではなく、入力信号および基準波と、フィードバック信号を合成しフィルタ処理した後、その信号の符号を判定してＰＷＭ変調信号に変換する点である。このため、フィルタ出力を単にしきい値（例えばゼロの値）と比較する比較器４４Ｊに変更し、これに伴い入力端子６Ｊを加算器４０Ｊの入力に結合して基準値を入力信号およびフィードバック信号と加算するようにしている。その他の点、すなわち、入力信号を受ける入力端子５Ｊと、基準波を受ける入力端子６Ｊと、フィルタ（Ｈ（ｓ））４２Ｊと、パルス幅変調信号出力を発生する出力端子７Ｊと、フィードバック経路４６Ｊを備えている点は、同じである。尚、フィードバック経路４６Ｊは、単に結線としたが、図１４に示したような回路とすることもできる。図１６に示したこの実施形態においては、図１４および図１５の実施形態におけるような三角波形態の基準波が不要となり、方形波形態の基準波を入力端子６Ｊに直接供給することができる。このため、図５および図６に示したようなデジタル回路の基準波発生器を使用することができるため、機器の小型化、低コスト化に貢献することが可能となる。

次に、図１７を参照して、さらに別の実施形態のＰＷＭコントローラＫについて説明する。尚、図１７においては、図２または図１６と対応する要素には、同じ番号に記号“Ｋ”を付してある。図示のＰＷＭコントローラＫが、図１６のものと異なっている点は、フィルタ４２Ｊを積分器４２Ｋで構成した点のみである。その他の点、すなわち、入力信号を受ける入力端子５Ｋと、基準波を受ける入力端子６Ｋと、加算器４０Ｋと、比較器４４Ｋ、パルス幅変調信号出力を発生する出力端子７Ｋと、フィードバック経路４６Ｋを備えている点は、同じである。この実施形態においては、フィルタを構成する積分器は、演算増幅器等で容易に実現でき、しかも大きな直流利得を得ることができる。このように積分器を使用すれば、フィードバック・ループのループ・ゲインを大きくすることができ、これによりＰＷＭ変調信号出力をより精度の高いものとすることができる。尚、方形波の基準波は、積分器により三角波に変換されるため、比較器に三角波を入力したのと等価の動作となる。

次に、図１８を参照して、さらに別の実施形態のＰＷＭコントローラＬについて説明する。尚、図１８においては、図２または図１６と対応する要素には、同じ番号に記号“Ｌ”を付してある。図示のＰＷＭコントローラＬが、図１６のものと異なっている点は、フィルタ４２Ｊを多段にしたこと、すなわち、多段のフィルタ４２Ｌ−１〜ｎを設け、これに伴い、各フィルタ段へ供給する入力に係数を乗算する係数回路群（ａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎ）の複数の組４１Ｌ−１〜３を設け、また、多数の加算器４０Ｌ−１〜ｎを設けた点である。その他の点、すなわち、入力信号を受ける入力端子５Ｌと、基準波を受ける入力端子６Ｌと、比較器４４Ｌ、パルス幅変調信号出力を発生する出力端子７Ｌと、フィードバック経路４６Ｌを備えている点は、同じである。詳細には、多段のフィルタ４２Ｌ−１〜ｎの各々は、伝達関数Ｈ１（ｓ）〜Ｈｎ（ｓ）を有している。また、各フィルタ段の入力に結合した加算器には、各組の係数回路群４１Ｌ−１〜３に含まれるこの加算器に対応する係数回路（ａｉ，ｂｉ，ｃｉ）が、フィードバック信号にａｉ（ｉ＝１〜ｎ）の係数を乗算して供給し、基準波にｂｉ（ｉ＝１〜ｎ）の係数を乗算して供給し、そして入力信号にｃｉ（ｉ＝１〜ｎ）の係数を乗算して供給する。この本実施形態のＰＷＭコントローラにおいては、フィルタを多段構成にすることにより、ループ・ゲインを図１６および図１７の実施形態と比べ大きくすることができ、これにより、信号帯域内のノイズや歪みを低減することができる。この結果、高精度のＤ級増幅器をこのＰＷＭコントローラを使用して構成することができる。尚、本実施形態では、複数のフィルタを縦続接続しているため、１段の場合と比べ位相特性が劣化して、ループの安定性が低くなるという問題がある。しかし、本実施形態では、係数回路（ａ１〜ａｎ）によりフィードバック・ループの安定性を改善するようにフィードバック・ループの極を任意に設定できるため、安定なＤ級増幅器を実現することができる。

今度は、図１９を参照して、図１４の実施形態をより具体化した差動構成のＰＷＭコントローラＭについて説明する。尚、図１９においては、図２と対応する要素には、同じ番号に記号“Ｍ”を付してある。図示のＰＷＭコントローラＭは、図２のものと異なり、１対のＰＷＭ変調器４Ｍｐおよび４Ｍｎを差動構成で設けている。したがって、入力信号を１対のＰＷＭ変調器４Ｍｐおよび４Ｍｎに対し互いに逆相で供給するため、入力端子５Ｍは、正側のＰＷＭ変調器４Ｍｐの非反転入力にそのまま結合されると伴に、負側のＰＷＭ変調器４Ｍｎの非反転入力にはインバータ５０Ｍを介して結合している。また、基準波は、１対のＰＷＭ変調器４Ｍｐおよび４Ｍｎに対し同相で供給するため、入力端子６Mは、ＰＷＭ変調器４Ｍｐおよび４Ｍｎの双方の反転入力に対し同じように直接接続している。１対のＰＷＭ変調器４Ｍｐおよび４Ｍｎは、各出力にＰＷＭ変調差動出力を発生する。この実施形態においては、正側の出力端子７Ｍｐと負側の出力端子７Ｍｎとの差動出力間には、逆相で供給した信号成分が差信号として現れるが、同相で供給した基準波の成分は、実質上キャンセルされて現れない。したがって、本実施形態のＰＷＭコントローラでは、入力信号成分以外の成分、すなわちスペクトル拡散によるノイズを大幅に低減することができ、これにより高精度の例えばＤ級増幅器を構成することができる。

次に、図２０を参照して、図１９の実施形態をより具体化した１実施形態のＰＷＭコントローラＮについて説明する。尚、図２０においては、図１９と対応する要素には、同じ番号に記号“Ｎ”を付してある。図示のＰＷＭコントローラＮは、図１６のＰＷＭコントローラＪを図１９の実施形態にしたがって差動構成にしたものに相当している。詳細には、正側のＰＷＭ変調器４Ｍｐに相当する回路として、入力端子５Ｎからの入力信号と入力端子６Ｎからの基準波とフィードバック信号とを受ける加算器４０Ｎｐと、フィルタ（Ｈ（ｓ））４２Ｎｐと、比較器４４Ｎｐ、パルス幅変調信号差動出力を発生する出力端子７Ｎｐと、フィードバック回路４６Ｎｐを備えている。同様に、負側のＰＷＭ変調器４Ｍｎに相当する回路として、入力端子５Ｎからの入力信号と入力端子６Ｎからの基準波とフィードバック信号とを受ける加算器４０Ｎｎと、フィルタ（Ｈ（ｓ））４２Ｎｎと、比較器４４Ｎｎ、パルス幅変調信号差動出力を発生する出力端子７Ｎｎと、フィードバック回路４６Ｎｎを備えている。尚、負側の加算器４０Ｎｎには、入力信号は、インバータ５０Ｎを介して供給される。この実施形態のＰＷＭコントローラＮにおいては、図１６の実施形態と同様に、フィルタに十分な利得を与えることによって、出力における歪み等のＰＷＭ変調信号の誤差をフィードバックによって抑圧することができる。尚、図２０のコントローラの正側および負側のＰＷＭ変調器は、図１７、図１８に示したような回路構成に変更することもできる。

当業者には理解されるように、上述の種々の実施形態のＰＷＭコントローラは、Ｄ級増幅器以外に、例えばＤＣ−ＤＣコンバータ、ＡＣ−ＡＣコンバータ、モータ・ドライバ等に使用することができる。

図１は、本発明の１実施形態による波形発生器を示すブロック図。図２は、本発明の１実施形態による信号変換回路を示すブロック図。図３は、本発明の１実施形態の伝送装置を示すブロック図。図４は、図２の基準波発生器をより具体化した１実施形態の基準波発生器を示すブロック図。図５は、図４の基準波発生器をさらに具体化した１実施形態の基準波発生器を示すブロック図。図６は、図５の基準波発生器を変形した１実施形態の基準波発生器を示すブロック図。図７は、図５および図６の基準波発生器の動作を説明するための波形図。図８は、図５および図６の基準波発生器の動作を説明するための波形図および周波数スペクトル図。図９は、別の実施形態の基準波発生器Ｄを示すブロック図。図９Ａは、図９の基準波発生器の動作を説明するための周波数スペクトル図。図１０は、さらに別の実施形態の基準波発生器を示すブロック図。図１１は、さらに別の実施形態の基準波発生器を示すブロック図。図１２は、一定の振幅の三角波の形態の基準波を発生する１実施形態の基準波発生器を示すブロック図。図１３は、図１２の基準波発生器の動作を説明するための波形図。図１４は、図２の信号変換回路をより具体化した１実施形態のＰＷＭコントローラを示す回路図。図１５は、別の実施形態のＰＷＭコントローラを示す回路図。図１６は、別の実施形態のＰＷＭコントローラを示す回路図。図１７は、別の実施形態のＰＷＭコントローラを示す回路図。図１８は、別の実施形態のＰＷＭコントローラを示す回路図。図１９は、図１４の実施形態をより具体化した差動構成のＰＷＭコントローラを示す回路図。図２０は、図１９の実施形態をより具体化した１実施形態のＰＷＭコントローラを示す回路図。図２１は、従来のパルス幅変調器を示す回路図。図２２は、従来のパルス幅変調器において使用される三角波を示す波形図。図２３は、従来のパルス幅変調器についての波形と、周波数が固定の三角波を使用した従来のＰＷＭ変調器での周波数スペクトルと、周波数が変化する三角波を使用した従来のＰＷＭ変調器での周波数スペクトルを示す図。

符号の説明

１スペクトル拡散波形発生回路
２周波数スペクトル分布整形回路
３基準波発生器
４パルス幅変調器
５入力信号の入力端子
６基準波の入力端子
７出力端子
８送信器
９受信器

Claims

入力信号に応答してパルス幅変調信号を発生するパルス幅変調信号発生回路であって、
第１のクロック信号に応答してＰＮ符号を発生するＰＮ符号発生器と、
第２のクロック信号と上記ＰＮ符号との排他的論理和演算を行って演算結果を出力する論理回路と、
上記論理回路の出力信号に応答して三角波信号又は鋸波信号を発生して基準信号として出力する基準信号発生器と、
入力信号とフィードバック信号とを加算して加算信号を出力する加算器と、
上記加算信号を入力するフィルタ回路と、
上記フィルタ回路の出力信号と上記基準信号とを比較して比較信号を出力する比較器と、
上記比較信号を入力して上記フィードバック信号を上記加算器に出力するフィードバック回路と、
を含む、パルス幅変調信号発生回路。
入力信号に応答してパルス幅変調信号を発生するパルス幅変調信号発生回路であって、
第１のクロック信号に応答してＰＮ符号を発生するＰＮ符号発生器と、
第２のクロック信号と上記ＰＮ符号との排他的論理和演算を行って演算結果を基準信号として出力する論理回路と、
入力信号と上記基準信号とフィードバック信号とを加算して加算信号を出力する加算器と、
上記加算信号を入力するフィルタ回路と、
上記フィルタ回路の出力信号と基準値とを比較して比較信号を出力する比較器と、
上記比較信号を入力して上記フィードバック信号を上記加算器に出力するフィードバック回路と、
を含む、パルス幅変調信号発生回路。
請求項１又は２に記載のパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
上記クロック信号を分周して上記第１のクロック信号を出力する分周器と、
を更に含み、
上記クロック信号が上記第２のクロック信号である、パルス幅変調信号発生回路。
請求項１又は２に記載のパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
上記クロック信号を分周して上記第１のクロック信号を出力する第１の分周器と、
上記クロック信号を分周して上記第２のクロック信号を出力する第２の分周器と、
を更に含む、パルス幅変調信号発生回路。
請求項１又は２に記載のパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
信号源から供給される信号に応じて上記クロック信号を周波数変調又は位相変調して出力する変調器と、
上記変調器の出力信号を分周して上記第１のクロック信号を出力する分周器と、
を更に含み、
上記第２のクロック信号が上記分周器の出力信号である、パルス幅変調信号発生回路。
請求項１乃至５の何れかに記載のパルス幅変調信号発生回路であって、
上記比較信号を入力して出力信号を出力する出力段を更に含み、
上記フィードバック回路が上記出力段の出力信号を入力して上記フィードバック信号を上記加算器に出力する、パルス幅変調信号発生回路。
請求項２乃至６の何れかに記載のパルス幅変調信号発生回路であって、
上記フィルタ回路が積分回路である、パルス幅変調信号発生回路。
入力信号に応答してパルス幅変調信号を発生するパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
上記クロック信号を分周して第１のクロック信号として出力する第１の分周器と、
上記クロック信号を分周して第２のクロック信号として出力する第２の分周器と、
上記第１のクロック信号に応答してＰＮ符号を発生するＰＮ符号発生器と、
上記ＰＮ符号の位相をシフトする第１の位相シフタと、
上記第２のクロック信号の位相をシフトする第２の位相シフタと、
上記ＰＮ符号と上記第２のクロック信号との排他的論理和演算を行って演算結果を出力する第１の論理回路と、
上記第１の位相シフタの出力信号と上記第２の位相シフタの出力信号との排他的論理和演算を行って演算結果を出力する第２の論理回路と、
上記第１の論理回路の出力信号と上記第２の論理回路の出力信号との論理和演算を行って演算結果を出力する第３の論理回路と、
上記第３の論理回路の出力信号に応答して三角波信号又は鋸波信号を発生して基準信号として出力する基準信号発生器と、
入力信号とフィードバック信号とを加算して加算信号を出力する加算器と、
上記加算信号を入力するフィルタ回路と、
上記フィルタ回路の出力信号と上記基準信号とを比較して比較信号を出力する比較器と、
上記比較信号を入力して上記フィードバック信号を上記加算器に出力するフィードバック回路と、
を含む、パルス幅変調信号発生回路。
入力信号に応答してパルス幅変調信号を発生するパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
上記クロック信号を分周して第１のクロック信号として出力する第１の分周器と、
上記クロック信号を分周して第２のクロック信号として出力する第２の分周器と、
上記第１のクロック信号に応答してＰＮ符号を発生するＰＮ符号発生器と、
上記ＰＮ符号の位相をシフトする第１の位相シフタと、
上記第２のクロック信号の位相をシフトする第２の位相シフタと、
上記ＰＮ符号と上記第２のクロック信号との排他的論理和演算を行って演算結果を出力する第１の論理回路と、
上記第１の位相シフタの出力信号と上記第２の位相シフタの出力信号との排他的論理和演算を行って演算結果を出力する第２の論理回路と、
上記第１の論理回路の出力信号と上記第２の論理回路の出力信号との論理和演算を行って演算結果を基準信号として出力する第３の論理回路と、
入力信号と上記基準信号とフィードバック信号とを加算して加算信号を出力する加算器と、
上記加算信号を入力するフィルタ回路と、
上記フィルタ回路の出力信号と基準値とを比較して比較信号を出力する比較器と、
上記比較信号を入力して上記フィードバック信号を上記加算器に出力するフィードバック回路と、
を含む、パルス幅変調信号発生回路。
請求項９に記載のパルス幅変調信号発生回路であって、
上記フィルタ回路が積分回路である、パルス幅変調信号発生回路。
請求項８乃至１０の何れかに記載のパルス幅変調信号発生回路であって、
上記比較信号を入力して出力信号を出力する出力段を更に含み、
上記フィードバック回路が上記出力段の出力信号を入力して上記フィードバック信号を上記加算器に出力する、パルス幅変調信号発生回路。
入力信号に応答してパルス幅変調信号を発生するパルス幅変調信号発生回路であって、
第１のクロック信号に応答してＰＮ符号を発声するＰＮ符号発生器と、
第２のクロック信号と上記ＰＮ符号との排他的論理和演算を行って演算結果を基準信号として出力する論理回路と、
フィードバック信号に係数を乗算して出力する第１の乗算器Ａと、
上記基準信号に係数を乗算して出力する第１の乗算器Ｂと、
入力信号に係数を乗算して出力する第１の乗算器Ｃと、
上記第１の乗算器Ａの出力信号と上記第１の乗算器Ｂの出力信号と上記第１の乗算器Ｃの出力信号とを加算して出力する第１の加算器と、
上記第１の加算器の出力信号を入力する第１のフィルタ回路と、
上記フィードバック信号に係数を乗算して出力する第２の乗算器Ａと、
上記基準信号に係数を乗算して出力する第２の乗算器Ｂと、
上記入力信号に係数を乗算して出力する第２の乗算器Ｃと、
上記第１のフィルタ回路の出力信号と上記第２の乗算器Ａの出力信号と上記第２の乗算器Ｂの出力信号と上記第２の乗算器Ｃの出力信号とを加算して出力する第２の加算器と、
上記第２の加算器の出力信号を入力する第２のフィルタ回路と、
上記フィードバック信号に係数を乗算して出力する第ｎの乗算器Ａと、
上記基準信号に係数を乗算して出力する第ｎの乗算器Ｂと、
上記入力信号に係数を乗算して出力する第ｎの乗算器Ｃと、
第ｎ−１のフィルタ回路の出力信号と上記第ｎの乗算器Ａの出力信号と上記第ｎの乗算器Ｂの出力信号と上記第ｎの乗算器Ｃの出力信号とを加算して出力する第ｎの加算器と、
上記第ｎの加算器の出力信号を入力する第ｎのフィルタ回路と、
上記第ｎのフィルタ回路の出力信号と基準値とを比較して比較信号を出力する比較器と、
上記比較信号を入力して上記フィードバック信号を上記第１乃至第ｎの加算器Ａに出力するフィードバック回路と、
を含む、パルス幅変調信号発生回路。
請求項１２に記載のパルス幅変調信号発生回路であって、
上記比較信号を入力して出力信号を出力する出力段を更に含み、
上記フィードバック回路が上記出力段の出力信号を入力して上記フィードバック信号を上記加算器に出力する、パルス幅変調信号発生回路。
入力信号に応答してパルス幅変調信号を発生するパルス幅変調信号発生回路であって、
第１のクロック信号に応答してＰＮ符号を発声するＰＮ符号発生器と、
第２のクロック信号と上記ＰＮ符号との排他的論理和演算を行って演算結果を基準信号として出力する論理回路と、
入力信号と上記基準信号と第１のフィードバック信号とを加算して第１の加算信号を出力する第１の加算器と、
上記入力信号の反転信号と上記基準信号と第２のフィードバック信号又は上記入力信号と上記基準信号の反転信号と第２のフィードバック信号とを加算して第２の加算信号を出力する第２の加算器と、
上記第１の加算信号を入力する第１のフィルタ回路と、
上記第２の加算信号を入力する第２のフィルタ回路と、
上記第１のフィルタ回路の出力信号と第１の基準値とを比較して第１の比較信号を出力する第１の比較器と、
上記第２のフィルタ回路の出力信号と第２の基準値とを比較して第２の比較信号を出力する第２の比較器と、
上記第１の比較信号を入力して上記第１のフィードバック信号を上記第１の加算器に出力する第１のフィードバック回路と、
上記第２の比較信号を入力して上記第２のフィードバック信号を上記第２の加算器に出力する第２のフィードバック回路と、
を含む、パルス幅変調信号発生回路。
請求項１４に記載のパルス幅変調信号発生回路であって、
上記第１の比較信号を入力して第１の出力信号を出力する第１の出力段と、
上記第２の比較信号を入力して第２の出力信号を出力する第２の出力段と、
を更に含み、
上記第１のフィードバック回路が上記第１の出力信号を入力して上記第１のフィードバック信号を上記第１の加算器に出力し、上記第２のフィードバック回路が上記第２の出力信号を入力して上記第２のフィードバック信号を上記第２の加算器に出力する、
パルス幅変調信号発生回路。
請求項１４又は１５に記載のパルス幅変調信号発生回路であって、
上記第１及び第２のフィルタ回路が積分回路である、パルス幅変調信号発生回路。
請求項１２乃至１６の何れかに記載のパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
上記クロック信号を分周して上記第１のクロック信号を出力する分周器と、
を更に含み、
上記クロック信号が上記第２のクロック信号である、パルス幅変調信号発生回路。
請求項１２乃至１６の何れかに記載のパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
上記クロック信号を分周して上記第１のクロック信号を出力する第１の分周器と、
上記クロック信号を分周して上記第２のクロック信号を出力する第２の分周器と、
を更に含む、パルス幅変調信号発生回路。
請求項１２乃至１６の何れかに記載のパルス幅変調信号発生回路であって、
クロック信号を発生するクロック発生器と、
信号源から供給される信号に応じて上記クロック信号を周波数変調又は位相変調して出力する変調器と、
上記変調回路の出力信号を分周して上記第１のクロック信号を出力する分周器と、
を更に含み、
上記第２のクロック信号が上記変調器の出力信号である、パルス幅変調信号発生回路。