JP3475415B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3475415B2 JP3475415B2 JP10125494A JP10125494A JP3475415B2 JP 3475415 B2 JP3475415 B2 JP 3475415B2 JP 10125494 A JP10125494 A JP 10125494A JP 10125494 A JP10125494 A JP 10125494A JP 3475415 B2 JP3475415 B2 JP 3475415B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- current
- power supply
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＤＣ−ＤＣコンバータ、
特に過電流保護手段を具備したＤＣ−ＤＣコンバータに
関するものである。
特に過電流保護手段を具備したＤＣ−ＤＣコンバータに
関するものである。
【０００２】
【従来の技術】従来のＤＣ−ＤＣコンバータは、図３に
示すように、直流電源１と、１次〜３次巻線２a、２b、
２cを有するトランス２と、直流電源１の両端に接続さ
れたトランス２の１次巻線２aとスイッチング素子とし
てのトランジスタ３の直列回路と、トランス２の２次巻
線２bに整流平滑回路４を介して接続された負荷５と、
トランス２の３次巻線２cの電圧により動作し且つトラ
ンジスタ３のベース端子（制御端子）に制御信号を付与
してトランジスタ３をオン・オフ制御する制御回路６
と、直流電源１の一端と制御回路６の電源端子６aとの
間に接続された起動用抵抗７と、トランジスタ３に流れ
る電流をその電流に対応した電圧として検出する電流検
出手段としての電流検出用抵抗８と、入力電圧ＶINに対
応した電圧を検出する入力電圧検出手段９と、電流検出
用抵抗８により検出した電圧と入力電圧検出手段９によ
り検出された電圧とを合成して合成電圧値を形成する抵
抗１１と、電流検出用抵抗８と抵抗１１との合成電圧値
が制限電流値に対応した電圧値以上になったときにトラ
ンジスタ３に流れる電流を制限する過電流保護手段１０
とを備えている。抵抗１１は、一端が入力電圧検出手段
９に接続され、他端がトランジスタ３と電流検出用抵抗
８との接続点に接続される。また、１２は出力整流ダイ
オード、１３は出力平滑コンデンサ、１４は制御電源用
ダイオード、１５は制御電源用コンデンサ、１６は第１
の基準電源、１７はオペアンプ（演算増幅器）、１８、
１９はフォトカプラを構成する発光ダイオード及び受光
トランジスタを示す。過電流保護手段１０は、オペアン
プ２０と第４の基準電源２１とから構成されている。更
に、制御回路６内には、Ｒ-Ｓフリップフロップ２２、
三角波発振器２３、ＰＷＭ（パルス幅変調）コンパレー
タ２４、第３の基準電源２５及びＮＯＲゲート２６で構
成され、トランジスタ３のベース端子（制御端子）に制
御パルス信号を付与するＰＷＭ制御手段２７が設けられ
ている。また、２８は第２の基準電源、２９は直列抵抗
を示す。入力電圧検出手段９は、定電圧素子としてのツ
ェナダイオード３０及び直列抵抗３１から成り、直流電
源１の一端と抵抗１１との間に接続されている。
示すように、直流電源１と、１次〜３次巻線２a、２b、
２cを有するトランス２と、直流電源１の両端に接続さ
れたトランス２の１次巻線２aとスイッチング素子とし
てのトランジスタ３の直列回路と、トランス２の２次巻
線２bに整流平滑回路４を介して接続された負荷５と、
トランス２の３次巻線２cの電圧により動作し且つトラ
ンジスタ３のベース端子（制御端子）に制御信号を付与
してトランジスタ３をオン・オフ制御する制御回路６
と、直流電源１の一端と制御回路６の電源端子６aとの
間に接続された起動用抵抗７と、トランジスタ３に流れ
る電流をその電流に対応した電圧として検出する電流検
出手段としての電流検出用抵抗８と、入力電圧ＶINに対
応した電圧を検出する入力電圧検出手段９と、電流検出
用抵抗８により検出した電圧と入力電圧検出手段９によ
り検出された電圧とを合成して合成電圧値を形成する抵
抗１１と、電流検出用抵抗８と抵抗１１との合成電圧値
が制限電流値に対応した電圧値以上になったときにトラ
ンジスタ３に流れる電流を制限する過電流保護手段１０
とを備えている。抵抗１１は、一端が入力電圧検出手段
９に接続され、他端がトランジスタ３と電流検出用抵抗
８との接続点に接続される。また、１２は出力整流ダイ
オード、１３は出力平滑コンデンサ、１４は制御電源用
ダイオード、１５は制御電源用コンデンサ、１６は第１
の基準電源、１７はオペアンプ（演算増幅器）、１８、
１９はフォトカプラを構成する発光ダイオード及び受光
トランジスタを示す。過電流保護手段１０は、オペアン
プ２０と第４の基準電源２１とから構成されている。更
に、制御回路６内には、Ｒ-Ｓフリップフロップ２２、
三角波発振器２３、ＰＷＭ（パルス幅変調）コンパレー
タ２４、第３の基準電源２５及びＮＯＲゲート２６で構
成され、トランジスタ３のベース端子（制御端子）に制
御パルス信号を付与するＰＷＭ制御手段２７が設けられ
ている。また、２８は第２の基準電源、２９は直列抵抗
を示す。入力電圧検出手段９は、定電圧素子としてのツ
ェナダイオード３０及び直列抵抗３１から成り、直流電
源１の一端と抵抗１１との間に接続されている。
【０００３】上記の構成において、直流電源１より起動
用抵抗７を介して制御回路６の電源端子６aに電圧が印
加されると、制御回路６内のＰＷＭ制御手段２７が動作
を開始し、トランジスタ３のベース端子に制御パルス信
号が付与される。これにより、トランジスタ３はオン・
オフ動作を開始し、トランス２の１次巻線２aに直流電
源１の電圧を断続的に印加して交流電圧を発生する。ト
ランス２の１次巻線２aに発生した交流電圧により、２
次巻線２bに降圧又は昇圧された交流電圧が誘起され
る。これと同時に、トランス２の３次巻線２cにも交流
電圧が誘起され、この交流電圧は制御電源用ダイオード
１４及び制御電源用コンデンサ１５により整流及び平滑
され、電源端子６aを通して制御回路６に直流電圧が供
給される。トランス２の２次巻線２bに誘起された交流
電圧は整流平滑回路４の出力整流ダイオード１２及び出
力平滑コンデンサ１３により整流及び平滑され、負荷５
に降圧又は昇圧された直流電圧が供給される。オペアン
プ１７は、負荷５に供給される直流電圧を第１の基準電
源１６の電圧Ｖ1と比較し、その比較出力に応じてフォ
トカプラの発光ダイオード１８を発光させる。これによ
り、フォトカプラの受光トランジスタ１９に制御電流が
流れ、受光トランジスタ１９の出力がＰＷＭコンパレー
タ２４にて第３の基準電源２５の電圧Ｖ3及び三角波発
振器２３の鋸歯状波電圧と比較されてトランジスタ３の
ベース端子に付与する制御パルス信号のパルス幅が制御
される。これにより、負荷５に供給される直流電圧が一
定に保持される。
用抵抗７を介して制御回路６の電源端子６aに電圧が印
加されると、制御回路６内のＰＷＭ制御手段２７が動作
を開始し、トランジスタ３のベース端子に制御パルス信
号が付与される。これにより、トランジスタ３はオン・
オフ動作を開始し、トランス２の１次巻線２aに直流電
源１の電圧を断続的に印加して交流電圧を発生する。ト
ランス２の１次巻線２aに発生した交流電圧により、２
次巻線２bに降圧又は昇圧された交流電圧が誘起され
る。これと同時に、トランス２の３次巻線２cにも交流
電圧が誘起され、この交流電圧は制御電源用ダイオード
１４及び制御電源用コンデンサ１５により整流及び平滑
され、電源端子６aを通して制御回路６に直流電圧が供
給される。トランス２の２次巻線２bに誘起された交流
電圧は整流平滑回路４の出力整流ダイオード１２及び出
力平滑コンデンサ１３により整流及び平滑され、負荷５
に降圧又は昇圧された直流電圧が供給される。オペアン
プ１７は、負荷５に供給される直流電圧を第１の基準電
源１６の電圧Ｖ1と比較し、その比較出力に応じてフォ
トカプラの発光ダイオード１８を発光させる。これによ
り、フォトカプラの受光トランジスタ１９に制御電流が
流れ、受光トランジスタ１９の出力がＰＷＭコンパレー
タ２４にて第３の基準電源２５の電圧Ｖ3及び三角波発
振器２３の鋸歯状波電圧と比較されてトランジスタ３の
ベース端子に付与する制御パルス信号のパルス幅が制御
される。これにより、負荷５に供給される直流電圧が一
定に保持される。
【０００４】トランジスタ３に流れる電流は、電流検出
用抵抗８によりその電流に対応した電圧として検出され
る。電流検出用抵抗８により検出された電圧は、抵抗１
１により入力電圧検出手段９で検出された電圧と合成さ
れる。電流検出用抵抗８の電圧と抵抗１１の電圧との合
成値は、オペアンプ２０により制限電流値に対応した電
圧を与える第４の基準電源２１の電圧Ｖ4と比較され
る。負荷５が過負荷状態になり、トランジスタ３に流れ
る電流が増大すると、電流検出用抵抗８と抵抗１１との
合成電圧値が第４の基準電源２１の電圧値より高くな
る。これにより、オペアンプ２０の出力は高レベルとな
り、Ｒ-Ｓフリップフロップ２２のセット端子に高レベ
ル信号が印加されてＲ-Ｓフリップフロップ２２の出力
信号が高レベルとなる。Ｒ-Ｓフリップフロップ２２の
出力信号が高レベルになると、ＮＯＲゲート２６の出力
は低レベルとなり、トランジスタ３がオフ状態となる。
また、Ｒ-Ｓフリップフロップ２２のリセット端子に
は、三角波発振器２３の鋸歯状波信号が印加され、この
鋸歯状波信号により１周期毎にＲ-Ｓフリップフロップ
２２がリセットされる。以上により、トランジスタ３に
流れる電流が制限され、過負荷状態でのトランジスタ３
の保護が可能となる。図４(Ａ)〜(Ｅ)は、それぞれＮＯ
Ｒゲート２６の出力信号波形（図３のｆ点）、ＰＷＭコ
ンパレータ２４の出力信号波形（図３のｄ点）、Ｒ-Ｓ
フリップフロップ２２の出力信号波形（図３のｅ点）、
三角波発振器２３の鋸歯状波信号波形（図３のａ点）、
トランジスタ３のコレクタ電流波形を示す。また、図４
(Ｄ)において符号ｂ及び符号ｃの波形は、それぞれ受光
トランジスタ１９の出力電圧波形（図３のｂ点）、第３
の基準電源の電圧Ｖ3の波形（図３のｃ点）を示し、ｔD
はデッドタイム、即ちＲ-Ｓフリップフロップ２２のリ
セット期間を示す。
用抵抗８によりその電流に対応した電圧として検出され
る。電流検出用抵抗８により検出された電圧は、抵抗１
１により入力電圧検出手段９で検出された電圧と合成さ
れる。電流検出用抵抗８の電圧と抵抗１１の電圧との合
成値は、オペアンプ２０により制限電流値に対応した電
圧を与える第４の基準電源２１の電圧Ｖ4と比較され
る。負荷５が過負荷状態になり、トランジスタ３に流れ
る電流が増大すると、電流検出用抵抗８と抵抗１１との
合成電圧値が第４の基準電源２１の電圧値より高くな
る。これにより、オペアンプ２０の出力は高レベルとな
り、Ｒ-Ｓフリップフロップ２２のセット端子に高レベ
ル信号が印加されてＲ-Ｓフリップフロップ２２の出力
信号が高レベルとなる。Ｒ-Ｓフリップフロップ２２の
出力信号が高レベルになると、ＮＯＲゲート２６の出力
は低レベルとなり、トランジスタ３がオフ状態となる。
また、Ｒ-Ｓフリップフロップ２２のリセット端子に
は、三角波発振器２３の鋸歯状波信号が印加され、この
鋸歯状波信号により１周期毎にＲ-Ｓフリップフロップ
２２がリセットされる。以上により、トランジスタ３に
流れる電流が制限され、過負荷状態でのトランジスタ３
の保護が可能となる。図４(Ａ)〜(Ｅ)は、それぞれＮＯ
Ｒゲート２６の出力信号波形（図３のｆ点）、ＰＷＭコ
ンパレータ２４の出力信号波形（図３のｄ点）、Ｒ-Ｓ
フリップフロップ２２の出力信号波形（図３のｅ点）、
三角波発振器２３の鋸歯状波信号波形（図３のａ点）、
トランジスタ３のコレクタ電流波形を示す。また、図４
(Ｄ)において符号ｂ及び符号ｃの波形は、それぞれ受光
トランジスタ１９の出力電圧波形（図３のｂ点）、第３
の基準電源の電圧Ｖ3の波形（図３のｃ点）を示し、ｔD
はデッドタイム、即ちＲ-Ｓフリップフロップ２２のリ
セット期間を示す。
【０００５】一般に、フライバック型のＤＣ−ＤＣコン
バータにおいては、負荷電流を一定に制限する場合、１
次側のスイッチング電流は入力電圧により変化するた
め、制限電流値を入力電圧に応じて補正する必要があ
る。図３の回路では、ツェナダイオード３０及び直列抵
抗３１で構成された入力電圧検出手段９により、その補
正を行っている。このため、入力電圧ＶINがツェナダイ
オード３０のブレークダウン電圧を越えたとき、ツェナ
ダイオード３０が導通状態となり、入力電圧ＶINの変化
に対して負荷電流を一定に制限することができる。ま
た、ツェナダイオード３０のブレークダウン電圧を適当
に選択することにより、補正を開始する電圧を設定する
ことができる。
バータにおいては、負荷電流を一定に制限する場合、１
次側のスイッチング電流は入力電圧により変化するた
め、制限電流値を入力電圧に応じて補正する必要があ
る。図３の回路では、ツェナダイオード３０及び直列抵
抗３１で構成された入力電圧検出手段９により、その補
正を行っている。このため、入力電圧ＶINがツェナダイ
オード３０のブレークダウン電圧を越えたとき、ツェナ
ダイオード３０が導通状態となり、入力電圧ＶINの変化
に対して負荷電流を一定に制限することができる。ま
た、ツェナダイオード３０のブレークダウン電圧を適当
に選択することにより、補正を開始する電圧を設定する
ことができる。
【０００６】
【発明が解決しようとする課題】ところで、図３のＤＣ
−ＤＣコンバータでは、直流電源１の電圧、即ち入力電
圧ＶINが高い場合、入力電圧検出手段９を構成するツェ
ナダイオード３０及び直列抵抗３１での電圧降下が大き
くなるので、入力電圧検出手段９における消費電力が非
常に大きい欠点があった。また、一般には商用交流を整
流平滑したものを直流電源１として使用することが多い
ため、直流電源１の電圧は例えば１００〜２４０Ｖ程度
と高い場合が多い。そのため、ツェナダイオード３０の
定格が例えば１００Ｖ以上のものを使用しなければなら
ないので、ツェナダイオードとしては一般的ではなく、
高価なものとなる欠点があった。
−ＤＣコンバータでは、直流電源１の電圧、即ち入力電
圧ＶINが高い場合、入力電圧検出手段９を構成するツェ
ナダイオード３０及び直列抵抗３１での電圧降下が大き
くなるので、入力電圧検出手段９における消費電力が非
常に大きい欠点があった。また、一般には商用交流を整
流平滑したものを直流電源１として使用することが多い
ため、直流電源１の電圧は例えば１００〜２４０Ｖ程度
と高い場合が多い。そのため、ツェナダイオード３０の
定格が例えば１００Ｖ以上のものを使用しなければなら
ないので、ツェナダイオードとしては一般的ではなく、
高価なものとなる欠点があった。
【０００７】そこで、本発明は入力電圧検出手段におけ
る消費電力を低減できるＤＣ−ＤＣコンバータを提供す
ることを目的とする。
る消費電力を低減できるＤＣ−ＤＣコンバータを提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明によるＤＣ−ＤＣ
コンバータは、直流電源(1)と、直流電源(1)の両端に接
続されたトランス(2)の１次巻線(2a)とスイッチング素
子(3)との直列回路と、トランス(2)の２次巻線(2b)に整
流平滑回路(4)を介して接続された負荷(5)と、スイッチ
ング素子(3)の制御端子に制御信号を付与してスイッチ
ング素子(3)をオン・オフ制御する制御回路(6)と、直流
電源(1)の一端と制御回路(6)の電源端子(6a)との間に接
続された起動用抵抗(7)と、スイッチング素子(3)に流れ
る電流に対応した電圧を電流として検出する電流検出手
段(8)と、電流検出手段(8)が検出した電圧が制限電流値
に対応する基準電圧(V4)以上のときにスイッチング素子
(3)を流れる電流を制限する過電流保護手段(10)とを備
えている。起動用抵抗(7)と制御回路(6)の電源端子(6a)
との間に直列に分圧用抵抗(32)を接続し、電流検出手段
(8)に一端を接続した抵抗(11)の他端に過電流保護手段
(10)を接続する。起動用抵抗(7)と分圧用抵抗(32)の接
続点と抵抗(11)の他端との間に入力電圧検出手段(9)を
接続し、入力電圧検出手段(9)により検出した直流電源
(1)からの入力電圧(VIN)に対応する電圧と、電流検出手
段(8)により検出した電圧とを合成して合成電圧値を形
成して、合成電圧値が、基準電圧(V4)以上のときに、過
電流保護手段(10)によりスイッチング素子(3)に流れる
電流を制限する。本発明の実施例では、入力電圧検出手
段(9)と抵抗(11)との接続点を過電流保護手段(10)の一
方の入力端子に接続し、過電流保護手段(10)の他方の入
力端子に基準電圧(V4)を印加する。本発明の他の実施例
では、電流検出手段(8)の一端と過電流保護手段(10)の
一方の入力端子との間に抵抗(11)と基準電源(21)とを直
列に接続し、抵抗(11)と基準電源(21)との接続点と起動
用抵抗(7)と分圧用抵抗(32)との接続点との間に入力電
圧検出手段(9)を接続し、過電流保護手段(10)の他方の
入力端子を電流検出手段(8)の他端と直流電源(1)の接続
点に接続する。入力電圧検出手段(9)により検出した直
流電源(1)からの入力電圧(VIN)に対応する電圧と、基準
電源(21)の基準電圧(V4)とを合成して合成電圧値を形成
し、電流検出手段(8)により検出した電圧が、合成電圧
値以上のときに、過電流保護手段(10)によりスイッチン
グ素子(3)に流れる電流を制限する。合成電圧値は、入
力電圧検出手段(9)の検出出力に応じて変化する制限電
流値である。
コンバータは、直流電源(1)と、直流電源(1)の両端に接
続されたトランス(2)の１次巻線(2a)とスイッチング素
子(3)との直列回路と、トランス(2)の２次巻線(2b)に整
流平滑回路(4)を介して接続された負荷(5)と、スイッチ
ング素子(3)の制御端子に制御信号を付与してスイッチ
ング素子(3)をオン・オフ制御する制御回路(6)と、直流
電源(1)の一端と制御回路(6)の電源端子(6a)との間に接
続された起動用抵抗(7)と、スイッチング素子(3)に流れ
る電流に対応した電圧を電流として検出する電流検出手
段(8)と、電流検出手段(8)が検出した電圧が制限電流値
に対応する基準電圧(V4)以上のときにスイッチング素子
(3)を流れる電流を制限する過電流保護手段(10)とを備
えている。起動用抵抗(7)と制御回路(6)の電源端子(6a)
との間に直列に分圧用抵抗(32)を接続し、電流検出手段
(8)に一端を接続した抵抗(11)の他端に過電流保護手段
(10)を接続する。起動用抵抗(7)と分圧用抵抗(32)の接
続点と抵抗(11)の他端との間に入力電圧検出手段(9)を
接続し、入力電圧検出手段(9)により検出した直流電源
(1)からの入力電圧(VIN)に対応する電圧と、電流検出手
段(8)により検出した電圧とを合成して合成電圧値を形
成して、合成電圧値が、基準電圧(V4)以上のときに、過
電流保護手段(10)によりスイッチング素子(3)に流れる
電流を制限する。本発明の実施例では、入力電圧検出手
段(9)と抵抗(11)との接続点を過電流保護手段(10)の一
方の入力端子に接続し、過電流保護手段(10)の他方の入
力端子に基準電圧(V4)を印加する。本発明の他の実施例
では、電流検出手段(8)の一端と過電流保護手段(10)の
一方の入力端子との間に抵抗(11)と基準電源(21)とを直
列に接続し、抵抗(11)と基準電源(21)との接続点と起動
用抵抗(7)と分圧用抵抗(32)との接続点との間に入力電
圧検出手段(9)を接続し、過電流保護手段(10)の他方の
入力端子を電流検出手段(8)の他端と直流電源(1)の接続
点に接続する。入力電圧検出手段(9)により検出した直
流電源(1)からの入力電圧(VIN)に対応する電圧と、基準
電源(21)の基準電圧(V4)とを合成して合成電圧値を形成
し、電流検出手段(8)により検出した電圧が、合成電圧
値以上のときに、過電流保護手段(10)によりスイッチン
グ素子(3)に流れる電流を制限する。合成電圧値は、入
力電圧検出手段(9)の検出出力に応じて変化する制限電
流値である。
【０００９】
【作用】起動用抵抗(7)に対して直列に接続される入力
電圧検出手段(9)での電圧降下は入力電圧(VIN)から起動
用抵抗(7)での電圧降下分を差し引いた値となるので、
入力電圧検出手段(9)での電圧降下が小さくなり、入力
電圧検出手段(9)での消費電力を低減することができ
る。
電圧検出手段(9)での電圧降下は入力電圧(VIN)から起動
用抵抗(7)での電圧降下分を差し引いた値となるので、
入力電圧検出手段(9)での電圧降下が小さくなり、入力
電圧検出手段(9)での消費電力を低減することができ
る。
【００１０】
【実施例】以下、本発明によるＤＣ−ＤＣコンバータの
２つの実施例を図１及び図２に基づいて説明する。但
し、これらの図面では図３に示す箇所と同一の部分には
同一の符号を付し、その説明を省略する。本発明の実施
例のＤＣ−ＤＣコンバータは、図１に示すように、図３
の回路の起動用抵抗７と制御回路６の電源端子６aとの
間に分圧用抵抗３２を直列に挿入し、起動用抵抗７と分
圧用抵抗３２との接続点に入力電圧検出手段９を接続し
たものである。その他の構成は図３の回路と同一であ
る。また、通常時及び過負荷時の基本的な動作は、前述
の図３の回路における動作と同様であるので、説明は省
略する。上記の構成において、入力電圧ＶINは起動用抵
抗７及び分圧用抵抗３２により分圧される。このため、
入力電圧検出手段９で検出される電圧は起動用抵抗７及
び分圧用抵抗３２により分圧された電圧であるから、入
力電圧ＶINよりも低くかつ入力電圧ＶINに比例する。こ
れにより、入力電圧検出手段９での電圧降下が小さくな
るので、入力電圧検出手段９における消費電力を低減す
ることができる。したがって、入力電圧検出手段９のツ
ェナダイオード３０の定格は小さい一般的なもので良
く、直列抵抗３１も小型でかつ安価なものを使用でき
る。また、起動時以外の動作時には、起動用抵抗７を入
力電圧検出手段９の直列抵抗として有効に利用できる。
２つの実施例を図１及び図２に基づいて説明する。但
し、これらの図面では図３に示す箇所と同一の部分には
同一の符号を付し、その説明を省略する。本発明の実施
例のＤＣ−ＤＣコンバータは、図１に示すように、図３
の回路の起動用抵抗７と制御回路６の電源端子６aとの
間に分圧用抵抗３２を直列に挿入し、起動用抵抗７と分
圧用抵抗３２との接続点に入力電圧検出手段９を接続し
たものである。その他の構成は図３の回路と同一であ
る。また、通常時及び過負荷時の基本的な動作は、前述
の図３の回路における動作と同様であるので、説明は省
略する。上記の構成において、入力電圧ＶINは起動用抵
抗７及び分圧用抵抗３２により分圧される。このため、
入力電圧検出手段９で検出される電圧は起動用抵抗７及
び分圧用抵抗３２により分圧された電圧であるから、入
力電圧ＶINよりも低くかつ入力電圧ＶINに比例する。こ
れにより、入力電圧検出手段９での電圧降下が小さくな
るので、入力電圧検出手段９における消費電力を低減す
ることができる。したがって、入力電圧検出手段９のツ
ェナダイオード３０の定格は小さい一般的なもので良
く、直列抵抗３１も小型でかつ安価なものを使用でき
る。また、起動時以外の動作時には、起動用抵抗７を入
力電圧検出手段９の直列抵抗として有効に利用できる。
【００１１】また、本発明の他の実施例のＤＣ−ＤＣコ
ンバータは、図２に示すように、図１の回路の電流検出
用抵抗８、抵抗１１、オペアンプ２０及び第４の基準電
源２１の接続を一部変更し、入力電圧検出手段９を図１
の回路と同様に接続したものである。その他の構成は図
１の回路と同一である。通常時の動作については、図１
又は図３の回路における動作と同様であるので、説明は
省略する。上記の構成において、電流検出用抵抗８によ
り検出された電圧は、入力電圧検出手段９により検出さ
れた電圧及び第４の基準電源２１の電圧Ｖ4の合成値と
オペアンプ２０により比較される。したがって、制限電
流値に対応する前記合成値は入力電圧検出手段９の検出
電圧に応じて変化させることができる。負荷５が過負荷
状態になり、トランジスタ３に流れる電流が増大する
と、過電流保護手段１０が作動され、電流検出用抵抗８
の電圧が入力電圧検出手段９の電圧及び第４の基準電源
２１の基準電圧Ｖ4の合成値より高くなる。このとき、
オペアンプ２０の出力が高レベルとなり、Ｒ-Ｓフリッ
プフロップ２２の出力信号が低レベルから高レベルとな
り、ＮＯＲゲート２６の出力が低レベルとなるから、ト
ランジスタ３がオフ状態となる。これにより、トランジ
スタ３に流れる電流が制限される。また、入力電圧ＶIN
は図１の回路と同様に起動用抵抗７及び分圧用抵抗３２
により分圧されるので、入力電圧検出手段９の検出電圧
は入力電圧ＶINよりも低くかつ入力電圧ＶINの電圧に比
例する。このため、入力電圧検出手段９での電圧降下が
小さくなり、入力電圧検出手段９での消費電力が減少す
るので、図２の回路においても図１の回路と同様な効果
を得ることができる。
ンバータは、図２に示すように、図１の回路の電流検出
用抵抗８、抵抗１１、オペアンプ２０及び第４の基準電
源２１の接続を一部変更し、入力電圧検出手段９を図１
の回路と同様に接続したものである。その他の構成は図
１の回路と同一である。通常時の動作については、図１
又は図３の回路における動作と同様であるので、説明は
省略する。上記の構成において、電流検出用抵抗８によ
り検出された電圧は、入力電圧検出手段９により検出さ
れた電圧及び第４の基準電源２１の電圧Ｖ4の合成値と
オペアンプ２０により比較される。したがって、制限電
流値に対応する前記合成値は入力電圧検出手段９の検出
電圧に応じて変化させることができる。負荷５が過負荷
状態になり、トランジスタ３に流れる電流が増大する
と、過電流保護手段１０が作動され、電流検出用抵抗８
の電圧が入力電圧検出手段９の電圧及び第４の基準電源
２１の基準電圧Ｖ4の合成値より高くなる。このとき、
オペアンプ２０の出力が高レベルとなり、Ｒ-Ｓフリッ
プフロップ２２の出力信号が低レベルから高レベルとな
り、ＮＯＲゲート２６の出力が低レベルとなるから、ト
ランジスタ３がオフ状態となる。これにより、トランジ
スタ３に流れる電流が制限される。また、入力電圧ＶIN
は図１の回路と同様に起動用抵抗７及び分圧用抵抗３２
により分圧されるので、入力電圧検出手段９の検出電圧
は入力電圧ＶINよりも低くかつ入力電圧ＶINの電圧に比
例する。このため、入力電圧検出手段９での電圧降下が
小さくなり、入力電圧検出手段９での消費電力が減少す
るので、図２の回路においても図１の回路と同様な効果
を得ることができる。
【００１２】本発明の実施態様は前記の実施例に限定さ
れず種々の変更が可能である。例えば上記の実施例では
スイッチング素子としてバイポーラ形トランジスタを使
用した例を示したが、ＭＯＳ-ＦＥＴ（ＭＯＳ型電界効
果トランジスタ）、Ｊ-ＦＥＴ（接合型電界効果トラン
ジスタ）、ＳＣＲ（逆阻止３端子サイリスタ）等の他の
スイッチング素子を使用してもよい。また、上記の実施
例ではＲ-Ｓフリップフロップ２２のリセット信号とし
て三角波発振器２３の鋸歯状波信号を使用したが、リセ
ット信号を発生する回路を個別に設けてもよい。この場
合は三角波発振器２３の出力として鋸歯状波信号の他に
通常の三角波信号も使用できる。
れず種々の変更が可能である。例えば上記の実施例では
スイッチング素子としてバイポーラ形トランジスタを使
用した例を示したが、ＭＯＳ-ＦＥＴ（ＭＯＳ型電界効
果トランジスタ）、Ｊ-ＦＥＴ（接合型電界効果トラン
ジスタ）、ＳＣＲ（逆阻止３端子サイリスタ）等の他の
スイッチング素子を使用してもよい。また、上記の実施
例ではＲ-Ｓフリップフロップ２２のリセット信号とし
て三角波発振器２３の鋸歯状波信号を使用したが、リセ
ット信号を発生する回路を個別に設けてもよい。この場
合は三角波発振器２３の出力として鋸歯状波信号の他に
通常の三角波信号も使用できる。
【００１３】
【発明の効果】本発明によれば、入力電圧検出手段での
電圧降下が小さくなるので、入力電圧検出手段における
消費電力を低減することができる。このため、入力電圧
検出手段が定電圧素子及び抵抗を含む場合、定電圧素子
の定格は小さい一般的なもので良く、抵抗での電力損失
も極めて少ないので、小型でかつ安価なものを使用でき
る利点がある。
電圧降下が小さくなるので、入力電圧検出手段における
消費電力を低減することができる。このため、入力電圧
検出手段が定電圧素子及び抵抗を含む場合、定電圧素子
の定格は小さい一般的なもので良く、抵抗での電力損失
も極めて少ないので、小型でかつ安価なものを使用でき
る利点がある。
【図１】 本発明によるＤＣ−ＤＣコンバータの実施例
を示す電気回路図
を示す電気回路図
【図２】 本発明の他の実施例を示す電気回路図
【図３】 従来のＤＣ−ＤＣコンバータを示す電気回路
図
図
【図４】 図３の回路の各部の電圧及び電流を示す波形
図
図
１．．．直流電源、２．．．トランス、２a．．．１次
巻線、２b．．．２次巻線、２c．．．３次巻線、
３．．．トランジスタ（スイッチング素子）、４．．．
整流平滑回路、５．．．負荷、６．．．制御回路、６
a．．．電源端子、７．．．起動用抵抗、８．．．電流
検出用抵抗（電流検出手段）、９．．．入力電圧検出手
段、１０．．．過電流保護手段、１１．．．抵抗、２
７．．．ＰＷＭ制御手段、３０．．．ツェナダイオード
（定電圧素子）、３１．．．直列抵抗、３２．．．分圧
用抵抗
巻線、２b．．．２次巻線、２c．．．３次巻線、
３．．．トランジスタ（スイッチング素子）、４．．．
整流平滑回路、５．．．負荷、６．．．制御回路、６
a．．．電源端子、７．．．起動用抵抗、８．．．電流
検出用抵抗（電流検出手段）、９．．．入力電圧検出手
段、１０．．．過電流保護手段、１１．．．抵抗、２
７．．．ＰＷＭ制御手段、３０．．．ツェナダイオード
（定電圧素子）、３１．．．直列抵抗、３２．．．分圧
用抵抗
Claims (4)
- 【請求項１】 直流電源と、該直流電源の両端に接続さ
れたトランスの１次巻線とスイッチング素子との直列回
路と、前記トランスの２次巻線に整流平滑回路を介して
接続された負荷と、前記スイッチング素子の制御端子に
制御信号を付与して前記スイッチング素子をオン・オフ
制御する制御回路と、前記直流電源の一端と前記制御回
路の電源端子との間に接続された起動用抵抗と、前記ス
イッチング素子に流れる電流に対応した電圧を前記電流
として検出する電流検出手段と、該電流検出手段が検出
した電圧が制限電流値に対応する基準電圧以上のときに
前記スイッチング素子を流れる電流を制限する過電流保
護手段とを備えたＤＣ−ＤＣコンバータにおいて、 前記起動用抵抗と前記制御回路の電源端子との間に直列
に分圧用抵抗を接続し、 前記電流検出手段に一端を接続した抵抗の他端に前記過
電流保護手段を接続し、 前記起動用抵抗と分圧用抵抗の接続点と前記抵抗の他端
との間に入力電圧検出手段を接続し、 前記入力電圧検出手段により検出した前記直流電源から
の入力電圧に対応する電圧と、前記電流検出手段により
検出した電圧とを合成して合成電圧値を形成し、該合成
電圧値が、前記基準電圧以上のときに、過電流保護手段
により前記スイッチング素子に流れる電流を制限するこ
とを特徴とするＤＣ−ＤＣコンバータ。 - 【請求項２】 前記入力電圧検出手段と前記抵抗との接
続点を前記過電流保護手段の一方の入力端子に接続し、 前記過電流保護手段の他方の入力端子に前記基準電圧を
印加した請求項１に記載のＤＣ−ＤＣコンバータ。 - 【請求項３】 直流電源と、該直流電源の両端に接続さ
れたトランスの１次巻線とスイッチング素子との直列回
路と、前記トランスの２次巻線に整流平滑回路を介して
接続された負荷と、前記スイッチング素子の制御端子に
制御信号を付与して前記スイッチング素子をオン・オフ
制御する制御回路と、前記直流電源の一端と前記制御回
路の電源端子との間に接続された起動用抵抗と、前記ス
イッチング素子に流れる電流に対応した電圧を前記電流
として検出する電流検出手段と、該電流検出手段が検出
した電圧が基準電圧以上のときに前記スイッチング素子
を流れる電流を制限する過電流保護手段とを備えたＤＣ
−ＤＣコンバータにおいて、 前記起動用抵抗と前記制御回路の電源端子との間に直列
に分圧用抵抗を接続し、 前記電流検出手段の一端と前記過電流保護手段の一方の
入力端子との間に抵抗と基準電源とを直列に接続し、 前記抵抗と基準電源との接続点と前記起動用抵抗と分圧
用抵抗との接続点との間に入力電圧検出手段を接続し、 前記過電流保護手段の他方の入力端子を前記電流検出手
段の他端と直流電源の接続点に接続し、 前記入力電圧検出手段により検出した前記直流電源から
の入力電圧に対応する電圧と、前記基準電源の基準電圧
とを合成して合成電圧値を形成し、 前記電流検出手段により検出した電圧が、前記合成電圧
値以上のときに、過電流保護手段により前記スイッチン
グ素子に流れる電流を制限することを特徴とするＤＣ−
ＤＣコンバータ。 - 【請求項４】 前記合成電圧値は、前記入力電圧検出手
段の検出出力に応じて変化する制限電流値である請求項
３に記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125494A JP3475415B2 (ja) | 1994-05-16 | 1994-05-16 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125494A JP3475415B2 (ja) | 1994-05-16 | 1994-05-16 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312861A JPH07312861A (ja) | 1995-11-28 |
| JP3475415B2 true JP3475415B2 (ja) | 2003-12-08 |
Family
ID=14295783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10125494A Expired - Fee Related JP3475415B2 (ja) | 1994-05-16 | 1994-05-16 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475415B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535082B1 (ko) * | 2003-12-02 | 2005-12-07 | 현대자동차주식회사 | 두 개의 배터리를 입출력으로 하는 직류 컨버터의돌입전류 방지회로 |
| JP5495383B2 (ja) * | 2010-06-02 | 2014-05-21 | Ｆｄｋ株式会社 | 絶縁型スイッチング電源 |
| JP5699470B2 (ja) | 2010-07-21 | 2015-04-08 | ソニー株式会社 | スイッチング電源装置 |
-
1994
- 1994-05-16 JP JP10125494A patent/JP3475415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312861A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381151B1 (en) | High efficiency switching controller | |
| KR100704119B1 (ko) | 전류 제어 스위칭 모드 전력 공급기 | |
| JP3116338B2 (ja) | スイッチング電源 | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP3517849B2 (ja) | 直流電源装置 | |
| JP3351464B2 (ja) | 自励発振型スイッチング電源装置 | |
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1080135A (ja) | 交流−直流変換装置 | |
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP2551190B2 (ja) | スイッチング電源回路 | |
| JP4680453B2 (ja) | スイッチング電源 | |
| JPH0336222Y2 (ja) | ||
| JP3145739B2 (ja) | スイッチング電源 | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JP2799749B2 (ja) | 昇降圧形コンバータ回路の制御方法 | |
| US20240048046A1 (en) | High efficiency boost power factor correction circuit having shared pin and conversion control circuit thereof | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| JP2600224Y2 (ja) | スイッチング電源装置 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH09182425A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3129036B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |