JP2802810B2 - 電源装置の過電流保護方法及び過電流保護回路 - Google Patents
電源装置の過電流保護方法及び過電流保護回路Info
- Publication number
- JP2802810B2 JP2802810B2 JP9381890A JP9381890A JP2802810B2 JP 2802810 B2 JP2802810 B2 JP 2802810B2 JP 9381890 A JP9381890 A JP 9381890A JP 9381890 A JP9381890 A JP 9381890A JP 2802810 B2 JP2802810 B2 JP 2802810B2
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent
- circuit
- power supply
- switching element
- overcurrent protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、DC−DCコンバータ，チョッパのような電源
回路における過電流を有効に制限する過電流保護方法お
よび過電流保護回路に関する。
回路における過電流を有効に制限する過電流保護方法お
よび過電流保護回路に関する。
第３図は，過電流保護機能を有する従来の電源回路を
示し,1,2は直流入力端子,3は１次巻線と２次巻線とを有
する変圧器,4は変圧器３の１次巻線と直列接続されたエ
ンハンスメント形電界効果トランジスタのようなスイッ
チング素子,5はスイッチング素子４を流れる電流を検出
する電流検出用抵抗器,6は変圧器３の２次巻線と直列に
接続された整流用ダイオード,7はフライホイールダイオ
ード,8と９は平滑回路を構成するインダクタとコンデン
サ,10と11は出力端子,12は出力電圧検出回路,13は出力
電圧検出信号を直流的に絶縁して１次側に伝達するホト
カプラ,14はスイッチング素子４のオンパルス幅を制御
する制御回路,15は制御回路14の過電流保護回路,16は電
流ピーク検出回路である。
示し,1,2は直流入力端子,3は１次巻線と２次巻線とを有
する変圧器,4は変圧器３の１次巻線と直列接続されたエ
ンハンスメント形電界効果トランジスタのようなスイッ
チング素子,5はスイッチング素子４を流れる電流を検出
する電流検出用抵抗器,6は変圧器３の２次巻線と直列に
接続された整流用ダイオード,7はフライホイールダイオ
ード,8と９は平滑回路を構成するインダクタとコンデン
サ,10と11は出力端子,12は出力電圧検出回路,13は出力
電圧検出信号を直流的に絶縁して１次側に伝達するホト
カプラ,14はスイッチング素子４のオンパルス幅を制御
する制御回路,15は制御回路14の過電流保護回路,16は電
流ピーク検出回路である。
電流ピーク検出回路16は第４図に示すように，逆流防
止用ダイオードD,コンデンサC,および抵抗器R1,R2から
なり，電流検出抵抗器４を流れる電流にピーク値に相応
する電圧が逆流防止用ダイオードD,抵抗器R1を介してコ
ンデンサＣに充電され，検出信号として演算回路15bの
検出端子に入力される。過電流保護回路15の演算回路15
Aはその検出信号と基準電圧源15Bの基準電圧とを演算
し，前者が後者を超えるとき過電流信号を出力して，制
御回路14がスイッチング素子４に与えるオンパルスの幅
を狭く制限させ，電流を抑制してスイッチング素子４に
流れる電流が異常に増大するのを防止している。
止用ダイオードD,コンデンサC,および抵抗器R1,R2から
なり，電流検出抵抗器４を流れる電流にピーク値に相応
する電圧が逆流防止用ダイオードD,抵抗器R1を介してコ
ンデンサＣに充電され，検出信号として演算回路15bの
検出端子に入力される。過電流保護回路15の演算回路15
Aはその検出信号と基準電圧源15Bの基準電圧とを演算
し，前者が後者を超えるとき過電流信号を出力して，制
御回路14がスイッチング素子４に与えるオンパルスの幅
を狭く制限させ，電流を抑制してスイッチング素子４に
流れる電流が異常に増大するのを防止している。
しかし，変圧器３に流れる励磁電流を無視すると，ス
イッチング素子４に流れる電流は第５図に示すように，
初期に流れるサージ電流は別として回路のインダクタン
ス等の影響で，スイッチング素子４に流れる電流Ｉの頂
部はほぼ直線的に上昇する電流波形となり，したがって
各電流波形の中間の時刻t1,t2,t3,t4,・・・の電流値I1
はほぼ出力電流I0に比例するので，第６図に示すように
スイッチング素子４に流れる電流Ｉの幅が狭くなるに従
い，電流値I1および出力電流I0は増大する。
イッチング素子４に流れる電流は第５図に示すように，
初期に流れるサージ電流は別として回路のインダクタン
ス等の影響で，スイッチング素子４に流れる電流Ｉの頂
部はほぼ直線的に上昇する電流波形となり，したがって
各電流波形の中間の時刻t1,t2,t3,t4,・・・の電流値I1
はほぼ出力電流I0に比例するので，第６図に示すように
スイッチング素子４に流れる電流Ｉの幅が狭くなるに従
い，電流値I1および出力電流I0は増大する。
また，フライホイールダイオード７が逆方向特性を回
復するまでの期間ダイオード７を逆電流が通流するため
にサージ電流ISがスイッチング素子４を流れて制御回路
14を誤動作させる危険性があるので，これを防止するた
めもあって前述のような電流ピーク検出回路16を用いて
いる。
復するまでの期間ダイオード７を逆電流が通流するため
にサージ電流ISがスイッチング素子４を流れて制御回路
14を誤動作させる危険性があるので，これを防止するた
めもあって前述のような電流ピーク検出回路16を用いて
いる。
電流ピーク検出回路16は，コンデンサＣと抵抗器R1な
どからなる充電時定数を有し，この充電時定数は，制御
回路14の誤動作を防止するため，電流検出抵抗器５を流
れる電流のサージ電流ISにより検出電圧Ｖに生ずるスパ
イク電圧VSを吸収して，鎖線で示す電流Ｖ′とするよう
な値に選定される。
どからなる充電時定数を有し，この充電時定数は，制御
回路14の誤動作を防止するため，電流検出抵抗器５を流
れる電流のサージ電流ISにより検出電圧Ｖに生ずるスパ
イク電圧VSを吸収して，鎖線で示す電流Ｖ′とするよう
な値に選定される。
このため従来回路では，スイッチング素子４のオンパ
ルス幅が狭くなるに従って，コンデンサＣと抵抗器R1な
どからなる充電時定数による時間遅れの悪影響が顕著に
なり，第６図に示すようにスイッチング素子４を流れる
電流のピーク値は更に増大する。これに伴い出力電流も
増大し，定格電流の２〜３倍以上の電流が負荷に供給さ
れると共に，スイッチング素子４に不要で有害な電流が
流れてしまうという欠点があった。
ルス幅が狭くなるに従って，コンデンサＣと抵抗器R1な
どからなる充電時定数による時間遅れの悪影響が顕著に
なり，第６図に示すようにスイッチング素子４を流れる
電流のピーク値は更に増大する。これに伴い出力電流も
増大し，定格電流の２〜３倍以上の電流が負荷に供給さ
れると共に，スイッチング素子４に不要で有害な電流が
流れてしまうという欠点があった。
本発明ではこのような欠点を除去するため，過電流状
態が生じてスイッチング素子のオンパルス幅が設定幅以
下になるときには，オンパルス幅が狭くなるのに従って
過電流用基準電圧と検出信号間の差を強制的に大きくす
ることを特徴とする。
態が生じてスイッチング素子のオンパルス幅が設定幅以
下になるときには，オンパルス幅が狭くなるのに従って
過電流用基準電圧と検出信号間の差を強制的に大きくす
ることを特徴とする。
過電流状態が生じてスイッチング素子のオンパルス幅
が狭くなるのに従って前記過電流用基準電圧と前記検出
信号間の差を大きくするので，実際の過電流検出信号よ
りも大きな過電流検出信号で働くのと実質的に同じにな
り，したがって制御回路などの時間遅れがあっても電流
の制限がより厳しく行われ，従来より有効に過電流制限
を行うことができる。
が狭くなるのに従って前記過電流用基準電圧と前記検出
信号間の差を大きくするので，実際の過電流検出信号よ
りも大きな過電流検出信号で働くのと実質的に同じにな
り，したがって制御回路などの時間遅れがあっても電流
の制限がより厳しく行われ，従来より有効に過電流制限
を行うことができる。
以下に本発明に係る電源装置の過電流検出方法および
過電流検出回路の実施例を説明する。
過電流検出回路の実施例を説明する。
先ず第１図により本発明の一実施例を説明すると，同
図において第３図で示した記号と同一の記号は同一の部
材を示すものとする。
図において第３図で示した記号と同一の記号は同一の部
材を示すものとする。
制御回路14の過電流検出回路15は，過電流用基準電圧
源15Aと，演算回路15Bと，演算回路15Bの基準端子と過
電流用基準電圧源15Aの一端との間の接続された抵抗器1
5Cと，スイッチング素子４の制御電極と過電流用基準電
圧源15Aの他端との間に互いに直列接続されたダイオー
ド15D,抵抗器15E,コンデンサ15F,そのコンデンサと並列
接続された抵抗器15Gとからなる充放電回路から構成さ
れ，抵抗器15Eとコンデンサ15Fと抵抗器15Gの接続点は
演算回路15Bの基準端子と抵抗器15Cとの接続点に接続さ
れている。
源15Aと，演算回路15Bと，演算回路15Bの基準端子と過
電流用基準電圧源15Aの一端との間の接続された抵抗器1
5Cと，スイッチング素子４の制御電極と過電流用基準電
圧源15Aの他端との間に互いに直列接続されたダイオー
ド15D,抵抗器15E,コンデンサ15F,そのコンデンサと並列
接続された抵抗器15Gとからなる充放電回路から構成さ
れ，抵抗器15Eとコンデンサ15Fと抵抗器15Gの接続点は
演算回路15Bの基準端子と抵抗器15Cとの接続点に接続さ
れている。
次にこの過電流検出回路の動作を説明すると，通常の
状態ではスイッチング素子４の制御電極に印加されるオ
ンパルスの幅は大きく，コンデンサ15Fがダイオード15D
と抵抗器15Eを介して充電される期間はオンパルスの幅
に等しいので，コンデンサ15Fの電圧は比較的高い。し
たがって，この状態ではコンデンサ15Fの充電電圧は過
電流用基準電圧を低下させない。
状態ではスイッチング素子４の制御電極に印加されるオ
ンパルスの幅は大きく，コンデンサ15Fがダイオード15D
と抵抗器15Eを介して充電される期間はオンパルスの幅
に等しいので，コンデンサ15Fの電圧は比較的高い。し
たがって，この状態ではコンデンサ15Fの充電電圧は過
電流用基準電圧を低下させない。
次に出力短絡事故などの発生により，スイッチング素
子４を流れる電流が設定値以上に増大すると，過電流検
出回路15が働いてスイッチング素子４のオンパルスの幅
を狭くさせる。そのオンパルスの幅が小さくなると，ス
イッチング素子４の制御電極にオンパルスの存在しない
期間が長くなり，オンパルス期間に充電された充放電回
路のコンデンサ15Fはこの期間に抵抗器15Gを介して放電
されるので，コンデンサ15Fの充電電圧はスイッチング
素子４に印加されるオンパルスの幅が狭くなるに従って
低下する。
子４を流れる電流が設定値以上に増大すると，過電流検
出回路15が働いてスイッチング素子４のオンパルスの幅
を狭くさせる。そのオンパルスの幅が小さくなると，ス
イッチング素子４の制御電極にオンパルスの存在しない
期間が長くなり，オンパルス期間に充電された充放電回
路のコンデンサ15Fはこの期間に抵抗器15Gを介して放電
されるので，コンデンサ15Fの充電電圧はスイッチング
素子４に印加されるオンパルスの幅が狭くなるに従って
低下する。
これに伴い演算回路15Bの基準入力端子に印加される
過電流用基準電圧が低下し，検出信号と過電流用基準電
圧との間の差を更に大きくする。したがって，制御回路
14の前記時間遅れ及び回路動作などに起因する出力電流
の増大を有効に抑制することができる。
過電流用基準電圧が低下し，検出信号と過電流用基準電
圧との間の差を更に大きくする。したがって，制御回路
14の前記時間遅れ及び回路動作などに起因する出力電流
の増大を有効に抑制することができる。
次に第２図に示す実施例は，オンパルスの幅が狭くな
るに従って検出信号を更に大きくする回路構成の一例で
ある。
るに従って検出信号を更に大きくする回路構成の一例で
ある。
Ｐ導電形トランジスタ15Hのベースは，抵抗器15Eを介
してエンハンスメント形の電界効果トランジスタの様な
スイッチング素子４の制御電極に接続され，そのエミッ
タは制御用電源15Iに，またそのコレクタは抵抗器15Eを
介してコンデンサ15Fに接続される。抵抗器15Eとコンデ
ンサ15Fとの接続点は演算回路15Bの検出入力端子に結合
される。
してエンハンスメント形の電界効果トランジスタの様な
スイッチング素子４の制御電極に接続され，そのエミッ
タは制御用電源15Iに，またそのコレクタは抵抗器15Eを
介してコンデンサ15Fに接続される。抵抗器15Eとコンデ
ンサ15Fとの接続点は演算回路15Bの検出入力端子に結合
される。
トランジスタ15Hは，スイッチング素子４の制御電極
にオンパルスが印加されている期間オフで，その制御電
極にオンパルスが存在しない期間オンである。したがっ
て，過電流状態に至ってスイッチング素子４に印加され
るオンパルスの幅が狭くなるに従って，トランジスタ15
Hのオン期間が長くなり，これに伴いコンデンサ15Fを充
電する時間が長くなるため，その充電電圧が上昇し，演
算回路15Bの検出入力端子の電圧を上昇させる。
にオンパルスが印加されている期間オフで，その制御電
極にオンパルスが存在しない期間オンである。したがっ
て，過電流状態に至ってスイッチング素子４に印加され
るオンパルスの幅が狭くなるに従って，トランジスタ15
Hのオン期間が長くなり，これに伴いコンデンサ15Fを充
電する時間が長くなるため，その充電電圧が上昇し，演
算回路15Bの検出入力端子の電圧を上昇させる。
これにより制御回路14の前記時間遅れおよび回路動作
などに起因する出力電流の増大を有効に抑制することが
できる。
などに起因する出力電流の増大を有効に抑制することが
できる。
なお，以上の実施例ではDC−DCコンバータについて述
べたが，チョッパなどでも全く同様に本発明を適用で
き，また交流入力電源が用いられる場合，入力端子には
整流器及び平滑回路などが接続されるのは当然である。
べたが，チョッパなどでも全く同様に本発明を適用で
き，また交流入力電源が用いられる場合，入力端子には
整流器及び平滑回路などが接続されるのは当然である。
以上述べたように本発明によれば，過電流発生時には
スイッチング素子のオンパルス幅を設定幅以下にすると
ともに，そのオンパルス幅が狭くなるのに従って過電流
用基準電圧と検出信号間の差を強制的に大きくしている
ので，制御回路の時間遅れなどがあっても極めて有効に
電流の制限を行うことができる。
スイッチング素子のオンパルス幅を設定幅以下にすると
ともに，そのオンパルス幅が狭くなるのに従って過電流
用基準電圧と検出信号間の差を強制的に大きくしている
ので，制御回路の時間遅れなどがあっても極めて有効に
電流の制限を行うことができる。
第１図は本発明の係る電源装置の過電流保護回路の一実
施例を示す図，第２図は本発明の他の一実施例を示す
図，第３図は従来の電源装置の過電流保護回路を示す
図，第４図は電流ピーク検出回路の例を示す図，第５図
乃至第７図は電源装置の各部の電流波形，電圧波形を示
す図である。 1,2……入力端子,3……変圧器 ４……スイッチング素子,5……電流検出抵抗器 10,11……出力端子,12……出力電圧検出回路 14……制御回路,15……過電流検出回路 16……電流ピーク検出回路，
施例を示す図，第２図は本発明の他の一実施例を示す
図，第３図は従来の電源装置の過電流保護回路を示す
図，第４図は電流ピーク検出回路の例を示す図，第５図
乃至第７図は電源装置の各部の電流波形，電圧波形を示
す図である。 1,2……入力端子,3……変圧器 ４……スイッチング素子,5……電流検出抵抗器 10,11……出力端子,12……出力電圧検出回路 14……制御回路,15……過電流検出回路 16……電流ピーク検出回路，
Claims (5)
- 【請求項１】１つ以上のスイッチング素子，電流検出手
段，および電流検出手段により検出された検出信号と過
電流用基準電圧とを演算して前記検出信号が前記過電流
用基準電圧を超えるとき，スイッチング素子のオンパル
ス幅を制限して過電流を抑制する過電流保護回路を備え
た電源において，前記スイッチング素子のオンパルス幅
が設定幅以下になるときには，前記オンパルス幅が狭く
なるのに従って前記過電流用基準電圧と前記検出信号間
の差を大きくすることを特徴とする電源装置の過電流保
護方法。 - 【請求項２】前記スイッチング素子のオンパルス幅が狭
くなるのに従って前記過電流用基準電圧を低下させるこ
とを特徴とする請求項（１）に記載した電源装置の過電
流保護方法。 - 【請求項３】前記スイッチング素子のオンパルス幅が狭
くなるのに従って前記検出信号に電圧を与えて前記検出
信号をより大きくすることを特徴とする請求項（１）に
記載した電源装置の過電流保護方法。 - 【請求項４】１つ以上のスイッチング素子，電流検出手
段，および電流検出手段により検出された検出信号と過
電流用基準電圧とを演算する演算回路を有して前記検出
信号が前記過電流用基準電圧を超えるときスイッチング
素子のオンパルス幅を制限して過電流を抑制する過電流
保護回路を備えた電源において，前記演算回路の基準入
力端子に充放電回路を接続するとともに，それらの接続
点をダイオードを介して前記スイッチング素子の制御電
極に接続したことを特徴とする電源装置の過電流保護回
路。 - 【請求項５】１つ以上のスイッチング素子，電流検出手
段，および電流検出手段により検出された検出信号と過
電流用基準電圧とを演算する演算回路を有して前記検出
信号が前記過電流用基準電圧を超えるときスイッチング
素子のオンパルス幅を制限して過電流を抑制する過電流
保護回路を備えた電源において，前記演算回路の検出入
力端子に接続される検出信号線と共通線との間に充放電
回路を接続するとともに，前記スイッチング素子の制御
電極の制御電圧により制御されるトランジスタを介して
前記充放電回路を電流源に接続したことを特徴とする電
源装置の過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9381890A JP2802810B2 (ja) | 1990-04-09 | 1990-04-09 | 電源装置の過電流保護方法及び過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9381890A JP2802810B2 (ja) | 1990-04-09 | 1990-04-09 | 電源装置の過電流保護方法及び過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03293964A JPH03293964A (ja) | 1991-12-25 |
| JP2802810B2 true JP2802810B2 (ja) | 1998-09-24 |
Family
ID=14092979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9381890A Expired - Lifetime JP2802810B2 (ja) | 1990-04-09 | 1990-04-09 | 電源装置の過電流保護方法及び過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802810B2 (ja) |
-
1990
- 1990-04-09 JP JP9381890A patent/JP2802810B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03293964A (ja) | 1991-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0615298Y2 (ja) | 無切換連続可変電源回路 | |
| JPS6024664B2 (ja) | スイツチング形電源回路 | |
| US4456950A (en) | Current spike protection circuit for switch-mode power supplies | |
| US4876497A (en) | Power factor corrector | |
| JP2802810B2 (ja) | 電源装置の過電流保護方法及び過電流保護回路 | |
| JP3038800B2 (ja) | スイッチング電源回路 | |
| JPH07231650A (ja) | 昇圧チョッパー回路 | |
| JPS5961469A (ja) | Ｄｃ−ｄｃコンバ−タの過電流保護回路 | |
| JPS5836592B2 (ja) | 電源装置 | |
| JPH05211715A (ja) | スイッチング電源の過電流保護回路 | |
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JP3257093B2 (ja) | パルス幅制御インバータ回路 | |
| JPS648525B2 (ja) | ||
| JPS5921582Y2 (ja) | フライバツクトランスの高圧異常上昇防止回路 | |
| JP2841779B2 (ja) | 半導体遮断器 | |
| JPS6223270Y2 (ja) | ||
| JPH0732598B2 (ja) | スイッチング電源装置 | |
| JP2720895B2 (ja) | リンギングチョークコンバータ制御回路 | |
| JP3183411B2 (ja) | リンギングチョークコンバータの保護回路 | |
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
| JPS6125354Y2 (ja) | ||
| JP3129036B2 (ja) | スイッチング電源装置 | |
| JPS6112471B2 (ja) | ||
| JPH0779544B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100717 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100717 |