JPS62144567A - スイッチング電源保護回路 - Google Patents
スイッチング電源保護回路Info
- Publication number
- JPS62144567A JPS62144567A JP60283035A JP28303585A JPS62144567A JP S62144567 A JPS62144567 A JP S62144567A JP 60283035 A JP60283035 A JP 60283035A JP 28303585 A JP28303585 A JP 28303585A JP S62144567 A JPS62144567 A JP S62144567A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching power
- transistor
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、スイッチング電源の保護回路に関するもので
ある。
ある。
し従来の技術〕
スイッチング電源の負荷短絡に対する保護回路として、
誤差増幅器の出力電圧をモニタする回路構成が知られて
いる。すなわち、負荷短絡が生ずると、電源出力電圧は
零となるので、誤差増幅器の出力は正常動作時に比べ、
大きく変化する。そこで、誤差増幅器の出力をモニタし
、その出力に対しである検出レベルを設け、誤差増幅器
の出力がその値を越えたときに、スイッチング電源の主
トランジスタをし令断するように構成すれば、短絡保護
が可能となる。この場合、電源起動時には、出力が本な
ので、保護回路が動作してしまい、電源がスタートしな
いことになるので、誤差増幅器の出力レベルが設定値を
越えてから、保護回路が動作するまでに遅れ時間を設け
ることが行われる。これにより、短時間の負荷短絡やノ
イズ等で保護回路が誤動作してしまうこともなくなる。
誤差増幅器の出力電圧をモニタする回路構成が知られて
いる。すなわち、負荷短絡が生ずると、電源出力電圧は
零となるので、誤差増幅器の出力は正常動作時に比べ、
大きく変化する。そこで、誤差増幅器の出力をモニタし
、その出力に対しである検出レベルを設け、誤差増幅器
の出力がその値を越えたときに、スイッチング電源の主
トランジスタをし令断するように構成すれば、短絡保護
が可能となる。この場合、電源起動時には、出力が本な
ので、保護回路が動作してしまい、電源がスタートしな
いことになるので、誤差増幅器の出力レベルが設定値を
越えてから、保護回路が動作するまでに遅れ時間を設け
ることが行われる。これにより、短時間の負荷短絡やノ
イズ等で保護回路が誤動作してしまうこともなくなる。
しかし、遅れ時間設定用に、従来は 専用のコンデンサ
を使用していたため１部品、〜数の増大やＩＣ化する場
合にピン数が増えるといった問題点があった。
を使用していたため１部品、〜数の増大やＩＣ化する場
合にピン数が増えるといった問題点があった。
［発明が解決しようとする問題点］
そこで、本発明の目的は北述した遅れ時間設定のための
コンデンサを、スイッチング電源では一般的に使用され
ているソフトスタート時間設定用のコンデンサと共通に
用いるように適切に構成することにより、上述の問題点
の解決を図ったスイッチング電源保護回路を提供するこ
とにある。
コンデンサを、スイッチング電源では一般的に使用され
ているソフトスタート時間設定用のコンデンサと共通に
用いるように適切に構成することにより、上述の問題点
の解決を図ったスイッチング電源保護回路を提供するこ
とにある。
［問題点を解決するための手段］
このような目的を達成するために、本発明は、スイッチ
ング電源の出力電圧を誤差増幅器に導き、その誤差出力
を第１比較手段により所定の発振出力と比較して得られ
る出力により主トランジスタを駆動し、その主トランジ
スタの出力を整流してスイッチング電源出力を取り出す
と共に、誤差出力を第２比較手段により所定の基準電圧
と比較することにより、出力電圧が零となるときを検出
してスイッチング電源の主トランジスタをし今所するよ
うに制御するスイッチング電源保護回路において、＄２
比較手段の出力に応動して充電および放電を制御される
コンデンサと、コンデンサの出力を所定の基準電圧と比
較する第３比較手段と、第３比較手段の出力により前記
主トランジスタをし令断するか否かを制御する手段とを
具え、発振出力と誤差出力との比較により得られる出力
の最大パルス幅をコンデンサの出力電圧により規定する
ことにより、スイッチング電源の主トランジスタの短絡
保護動作のディレータイムおよびスイッチング電源のソ
フトスタート時間の双方をコンデンサにより設定するよ
うにしたことを特徴とする。
ング電源の出力電圧を誤差増幅器に導き、その誤差出力
を第１比較手段により所定の発振出力と比較して得られ
る出力により主トランジスタを駆動し、その主トランジ
スタの出力を整流してスイッチング電源出力を取り出す
と共に、誤差出力を第２比較手段により所定の基準電圧
と比較することにより、出力電圧が零となるときを検出
してスイッチング電源の主トランジスタをし今所するよ
うに制御するスイッチング電源保護回路において、＄２
比較手段の出力に応動して充電および放電を制御される
コンデンサと、コンデンサの出力を所定の基準電圧と比
較する第３比較手段と、第３比較手段の出力により前記
主トランジスタをし令断するか否かを制御する手段とを
具え、発振出力と誤差出力との比較により得られる出力
の最大パルス幅をコンデンサの出力電圧により規定する
ことにより、スイッチング電源の主トランジスタの短絡
保護動作のディレータイムおよびスイッチング電源のソ
フトスタート時間の双方をコンデンサにより設定するよ
うにしたことを特徴とする。
［作用］
スイッチング電源においては、起動時に出力型ｎ−ル
詮 ｈＬヂ ザｒｌ−ｆギ ス −ノーｐ１． フ
カ − ｋ ａｌ リタ ｌ斗 「ゝノ、自ツ ｔ、ζ
ものであり、はとんどの回路で用いられている。
詮 ｈＬヂ ザｒｌ−ｆギ ス −ノーｐ１． フ
カ − ｋ ａｌ リタ ｌ斗 「ゝノ、自ツ ｔ、ζ
ものであり、はとんどの回路で用いられている。
このソフトスタート時間設定にはコンデンサが必要であ
り、その値も１０ルＦ程度であり、ＩＣ化はできない容
量である。従って、制御回路をＩＣ化する場合にも、こ
のコンデンサは外付けとなる。
り、その値も１０ルＦ程度であり、ＩＣ化はできない容
量である。従って、制御回路をＩＣ化する場合にも、こ
のコンデンサは外付けとなる。
本発明では、このコンデンサを上述の短絡保護回路の遅
れ時間設定用としても使用することにより、部品点数の
増加やＩＣのピン数の増加を抑える。
れ時間設定用としても使用することにより、部品点数の
増加やＩＣのピン数の増加を抑える。
［実施例］
以下に、図面を参照して本発明の詳細な説明する。
第１図は本発明の１実施例を示し、図中の点線枠内はＩ
Ｃ化する場合の構成部分の例である。第１図において、
１は発振器、２はＰＷＭ用コンパレータであり、発振器
１の出力Ａ、誤差増幅器３の出力Ｂおよびコンパレータ
２の出力りの最大パルス幅を規定する電圧Ｃが入力され
る。４は誤差増幅器３に対する；ｌｓ準電圧である。５
はコンパレータ２の出力りを供給される出力トランジス
タである。６は誤差増幅器３の出力Ｂを基準電圧７と比
較するコンパレータであり、その比較出力をトランジス
タ８および抵抗９を介して、コンデンサ３２の充電制御
用トランジスタ１０および１１に供給する。
Ｃ化する場合の構成部分の例である。第１図において、
１は発振器、２はＰＷＭ用コンパレータであり、発振器
１の出力Ａ、誤差増幅器３の出力Ｂおよびコンパレータ
２の出力りの最大パルス幅を規定する電圧Ｃが入力され
る。４は誤差増幅器３に対する；ｌｓ準電圧である。５
はコンパレータ２の出力りを供給される出力トランジス
タである。６は誤差増幅器３の出力Ｂを基準電圧７と比
較するコンパレータであり、その比較出力をトランジス
タ８および抵抗９を介して、コンデンサ３２の充電制御
用トランジスタ１０および１１に供給する。
トランジスタ１１からの電圧Ｃを上述したようにコンパ
レータ２に印加すると共に、コンパレータ１２にも印加
し、ここで基準電圧１３と比較する。コンパレータ１２
の出力をラッチ回路１４に供給し、ここにラッチする。
レータ２に印加すると共に、コンパレータ１２にも印加
し、ここで基準電圧１３と比較する。コンパレータ１２
の出力をラッチ回路１４に供給し、ここにラッチする。
ラッチ回路１４の出力をトランジスタ１５に供給し、コ
ンパレータ２の出力りを出力トランジスタ５に供給する
か否かを制御する。
ンパレータ２の出力りを出力トランジスタ５に供給する
か否かを制御する。
以上により点線枠内のＩＣ回路部分を構成するが、その
外部回路とは、図示の端子４１〜４４を介して接続され
る。端子４１には基準電圧Ｖ を抵抗ｅｆ１ ２１とコンデンサ２２の直列接続による時定数回路に印
加して得た時定数出力を供給し、この時定数出力を発振
器ｌに供給する。
外部回路とは、図示の端子４１〜４４を介して接続され
る。端子４１には基準電圧Ｖ を抵抗ｅｆ１ ２１とコンデンサ２２の直列接続による時定数回路に印
加して得た時定数出力を供給し、この時定数出力を発振
器ｌに供給する。
端子４２には、出力トランジスタ５の出力を抵抗２３を
介して取り出す。さらにその出力をトランジスタ２４と
主トランジスタ２６および抵抗２５により増幅し、さら
に変圧器２７を介して取り出す。その変圧器出力をダイ
オード２８で整流し、さらにコンデンサ２８で平滑化し
て、出力端子３５よりスイッチング電源出力電圧を得る
。
介して取り出す。さらにその出力をトランジスタ２４と
主トランジスタ２６および抵抗２５により増幅し、さら
に変圧器２７を介して取り出す。その変圧器出力をダイ
オード２８で整流し、さらにコンデンサ２８で平滑化し
て、出力端子３５よりスイッチング電源出力電圧を得る
。
このスイッチング電源電圧を抵抗３ｏと３Ｌとで分圧し
た電圧を端子４３を介して誤差増幅器３に入力する。
た電圧を端子４３を介して誤差増幅器３に入力する。
トランジスタ１１の出力端子４４を介してコンデンサ３
２に供給する。さらに、端子４４には基準電圧ｖｒｅｆ
２を抵抗３３と３４とで分圧した電圧をも印加する。
２に供給する。さらに、端子４４には基準電圧ｖｒｅｆ
２を抵抗３３と３４とで分圧した電圧をも印加する。
コンパレータ２の入力Ａ、ＢおよびＣと出力りとの関係
を第２図に示す。
を第２図に示す。
ここで、出力電圧が上昇しようとすると、その変化は抵
抗３０と３１を介して誤差増幅器３に供給され、その出
力Ｂは低下する。その結果コンパレータ出力りのパルス
幅がせばまり、出力電圧は安定化される。入力Ｃは最大
パルス幅を規定し、誤差増幅器３の出力電圧Ｂが、パル
ス幅を広げる方向へ動いたときに、コンパレータ２の最
大パルス幅は、第２図に示すように、入力Ｃにより決ま
る。
抗３０と３１を介して誤差増幅器３に供給され、その出
力Ｂは低下する。その結果コンパレータ出力りのパルス
幅がせばまり、出力電圧は安定化される。入力Ｃは最大
パルス幅を規定し、誤差増幅器３の出力電圧Ｂが、パル
ス幅を広げる方向へ動いたときに、コンパレータ２の最
大パルス幅は、第２図に示すように、入力Ｃにより決ま
る。
通常動作時には、誤差増幅器３の出力電圧範囲は、発振
器１の出力波形のピーク値を越えることはないが、起動
時には、この限りでない、すなわち、起動時には、出力
端子３５における出力電圧は零であるので、誤差増幅器
３の出力Ｂは正側に最大限振り切れている。従って、こ
の時のパルス幅は入力幅は入力Ｃにより規定される。
器１の出力波形のピーク値を越えることはないが、起動
時には、この限りでない、すなわち、起動時には、出力
端子３５における出力電圧は零であるので、誤差増幅器
３の出力Ｂは正側に最大限振り切れている。従って、こ
の時のパルス幅は入力幅は入力Ｃにより規定される。
起動後は、コンデンサ３２の電位は零から徐々に充電さ
れ立上ってくるので、パルス幅も徐々に広がってくるこ
とにより、ソフトスタート動作がなされる。この間は誤
差増幅器３の出力Ｂは基準電圧７を越えているので、コ
ンパレータ６の出力はＨとなり、トランジスタ８は導通
し、従って、トランジスタ１１からは定電流が出力され
てコンデンサ３２を充電して行く。ここで、コンデンサ
３２の電位が基準電圧１３を越える前に、出力端子３５
における出力電圧は所定の電圧に達し、誤差増幅器３の
出力Ｂは１８ｉ／＄電圧７以下となり、トランジスタ８
はしゃ断される。そして、コンデンサ３２の充電状態は
、抵抗３３と３４により決まる電圧で安定する。
れ立上ってくるので、パルス幅も徐々に広がってくるこ
とにより、ソフトスタート動作がなされる。この間は誤
差増幅器３の出力Ｂは基準電圧７を越えているので、コ
ンパレータ６の出力はＨとなり、トランジスタ８は導通
し、従って、トランジスタ１１からは定電流が出力され
てコンデンサ３２を充電して行く。ここで、コンデンサ
３２の電位が基準電圧１３を越える前に、出力端子３５
における出力電圧は所定の電圧に達し、誤差増幅器３の
出力Ｂは１８ｉ／＄電圧７以下となり、トランジスタ８
はしゃ断される。そして、コンデンサ３２の充電状態は
、抵抗３３と３４により決まる電圧で安定する。
この状態が第２図の波形Ｃに示されている。この状態で
は、コンデンサ３２の電位は基準電圧１３以下であり、
従ってコンパレータ１２の出力はＬである。このためラ
ッチ回路１４の出力ＱはＬのままであり、回路動作に影
響を与えない。
は、コンデンサ３２の電位は基準電圧１３以下であり、
従ってコンパレータ１２の出力はＬである。このためラ
ッチ回路１４の出力ＱはＬのままであり、回路動作に影
響を与えない。
この状態で、出力端子３５を短絡すると、その出力電圧
は零に降下する。従って、誤差増幅器３の出力Ｂは正側
に振れ、基準電圧７を越える。その結果、トランジスタ
８が導通して、トランジスタ１１により、コンデンサ３
２は更に充電され始める。
は零に降下する。従って、誤差増幅器３の出力Ｂは正側
に振れ、基準電圧７を越える。その結果、トランジスタ
８が導通して、トランジスタ１１により、コンデンサ３
２は更に充電され始める。
そして、その充電電圧が基準電圧１３を越えると、コン
パレータ１２の出力がＨとなり、そのＨレベルがラッチ
回路１４にラッチされ、トランジスタ１５により、出力
トランジスタ５をしゃ断させ続ける。
パレータ１２の出力がＨとなり、そのＨレベルがラッチ
回路１４にラッチされ、トランジスタ１５により、出力
トランジスタ５をしゃ断させ続ける。
このため、主トランジスタ２６もしめ断されて、短絡か
ら保護される。
ら保護される。
この様に、本発明では、短絡状態が、ある時間継続し、
コンデンサ３２の電位が基準電圧１３を越えると、出力
トランジスタ５．２６がしり断されるが、その前に短絡
が解除されれば、回路は、上述したような正常動作を続
けるため、実用上好都合である。
コンデンサ３２の電位が基準電圧１３を越えると、出力
トランジスタ５．２６がしり断されるが、その前に短絡
が解除されれば、回路は、上述したような正常動作を続
けるため、実用上好都合である。
［発明の効果］
本発明によれば、１つのコンデンサで、ソフトスタート
と短絡保護の両回路を構成できるので、部品点数および
ＩＣ化した場合のピン数の増加を抑えることができる。
と短絡保護の両回路を構成できるので、部品点数および
ＩＣ化した場合のピン数の増加を抑えることができる。
特に、ＩＣ化においては、１ビンの増加は、１ランク上
のピン数のパッケージを必要とすることにつながる場合
があり、そのような場合に本発明の効果は極めて大きい
。
のピン数のパッケージを必要とすることにつながる場合
があり、そのような場合に本発明の効果は極めて大きい
。
第１図は本発明の１実施例を示す回路図、第２図は第１
図示のコンパレータ２の入出力の関係を示す信号波形図
である。 １・・・発振器、 ２・・・コンパレータ、 ３・・・誤差増幅器、 ４・・・基べら電圧、 ５・・・出力トランジスタ。 ６・・・コンパレータ、 ７・・・基鵡電圧、 ８・・・トランジスタ、 ８・・・抵抗、 １０・・・トランジスタ、 １１・・・トランジスタ、 １２・・・コンパレータ。 １３・・・基準電圧、 １４・・・ラッチ回路、 １５・・・トランジスタ、 ２１．２３，２５，３０．３１・・・抵抗、２２ 、２
９・・・コンデンサ、 ２４・・・トランジスタ、 ２Ｂ・・・主トランジスタ、 ２７・・・変圧器、 ２８・・・ダイオード、 ３２・・・コンデンサ、 ３３．３４・・・抵抗。 ３５・・・出力端子、 ４Ｘ〜４４・・・ＩＣ端子。
図示のコンパレータ２の入出力の関係を示す信号波形図
である。 １・・・発振器、 ２・・・コンパレータ、 ３・・・誤差増幅器、 ４・・・基べら電圧、 ５・・・出力トランジスタ。 ６・・・コンパレータ、 ７・・・基鵡電圧、 ８・・・トランジスタ、 ８・・・抵抗、 １０・・・トランジスタ、 １１・・・トランジスタ、 １２・・・コンパレータ。 １３・・・基準電圧、 １４・・・ラッチ回路、 １５・・・トランジスタ、 ２１．２３，２５，３０．３１・・・抵抗、２２ 、２
９・・・コンデンサ、 ２４・・・トランジスタ、 ２Ｂ・・・主トランジスタ、 ２７・・・変圧器、 ２８・・・ダイオード、 ３２・・・コンデンサ、 ３３．３４・・・抵抗。 ３５・・・出力端子、 ４Ｘ〜４４・・・ＩＣ端子。
Claims (1)
- 【特許請求の範囲】 １）スイッチング電源の出力電圧を誤差増幅器に導き、
その誤差出力を第１比較手段により所定の発振出力と比
較して得られる出力により主トランジスタを駆動し、そ
の主トランジスタを介してスイッチング電源出力を取り
出すと共に、前記誤差出力を第２比較手段により所定の
基準電圧と比較することにより、前記出力電圧が零とな
るときに前記スイッチング電源の主トランジスタをしゃ
断するように制御するスイッチング電源保護回路におい
て、 前記第２比較手段の出力に応動して充電および放電を制
御されるコンデンサと、 該コンデンサの出力を所定の基準電圧と比較する第３比
較手段と、 該第３比較手段の出力により前記主トランジスタをしゃ
断するか否かを制御する手段と を具え、 前記発振出力と前記誤差出力との比較により得られる出
力の最大パルス幅を前記コンデンサの出力電圧により規
定することにより、前記スイッチング電源の主トランジ
スタの短絡保護動作のディレータイムおよび前記スイッ
チング電源のソフトスタート時間の双方を前記コンデン
サにより設定するようにしたことを特徴とするスイッチ
ング電源保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283035A JPS62144567A (ja) | 1985-12-18 | 1985-12-18 | スイッチング電源保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283035A JPS62144567A (ja) | 1985-12-18 | 1985-12-18 | スイッチング電源保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144567A true JPS62144567A (ja) | 1987-06-27 |
| JPH0470869B2 JPH0470869B2 (ja) | 1992-11-12 |
Family
ID=17660373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283035A Granted JPS62144567A (ja) | 1985-12-18 | 1985-12-18 | スイッチング電源保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144567A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304766A (ja) * | 1992-04-09 | 1993-11-16 | Nec Corp | 電源回路 |
| JP2004140367A (ja) * | 2002-10-16 | 2004-05-13 | Samsung Electronics Co Ltd | 電子機器の回路が保護可能な電源供給装置 |
| JP2005168292A (ja) * | 2003-12-02 | 2005-06-23 | Hyundai Motor Co Ltd | Ｄｃ／ｄｃコンバータの突入電流防止回路 |
| DE10031188B4 (de) * | 2000-06-27 | 2005-09-01 | Infineon Technologies Ag | Schaltnetzteil mit einer Funktionalität zur Erkennung einer unterbrochenen Rückkopplungsschleife |
| DE19529333B4 (de) * | 1994-08-09 | 2006-06-29 | Funai Electric Co., Ltd., Daito | Selbsterregender Rücklaufkonverter und Verfahren zur Steuerung eines selbsterregenden Rücklaufkonverters |
| JP2006191726A (ja) * | 2005-01-05 | 2006-07-20 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2021093904A (ja) * | 2019-12-11 | 2021-06-17 | 台達電子工業股▲ふん▼有限公司 | デューティ比制限回路を有する電源供給装置、デューティ比制限回路及びその動作方法 |
-
1985
- 1985-12-18 JP JP60283035A patent/JPS62144567A/ja active Granted
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304766A (ja) * | 1992-04-09 | 1993-11-16 | Nec Corp | 電源回路 |
| DE19529333B4 (de) * | 1994-08-09 | 2006-06-29 | Funai Electric Co., Ltd., Daito | Selbsterregender Rücklaufkonverter und Verfahren zur Steuerung eines selbsterregenden Rücklaufkonverters |
| DE10031188B4 (de) * | 2000-06-27 | 2005-09-01 | Infineon Technologies Ag | Schaltnetzteil mit einer Funktionalität zur Erkennung einer unterbrochenen Rückkopplungsschleife |
| JP2004140367A (ja) * | 2002-10-16 | 2004-05-13 | Samsung Electronics Co Ltd | 電子機器の回路が保護可能な電源供給装置 |
| JP2005168292A (ja) * | 2003-12-02 | 2005-06-23 | Hyundai Motor Co Ltd | Ｄｃ／ｄｃコンバータの突入電流防止回路 |
| JP4559201B2 (ja) * | 2003-12-02 | 2010-10-06 | 現代自動車株式会社 | Ｄｃ／ｄｃコンバータの突入電流防止回路 |
| JP2006191726A (ja) * | 2005-01-05 | 2006-07-20 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP4661221B2 (ja) * | 2005-01-05 | 2011-03-30 | 富士電機システムズ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP2021093904A (ja) * | 2019-12-11 | 2021-06-17 | 台達電子工業股▲ふん▼有限公司 | デューティ比制限回路を有する電源供給装置、デューティ比制限回路及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0470869B2 (ja) | 1992-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621313A (en) | Soft-start capacitor discharge circuit | |
| JP3639189B2 (ja) | 負荷駆動回路 | |
| US4682278A (en) | Procedure and device for detecting the non-conducting state of turn-off thyristors | |
| JP3694726B2 (ja) | 安定化電源コンバータの一次側コントローラ | |
| US5818707A (en) | Simplified active power factor correction controller IC | |
| JPH07110132B2 (ja) | 電圧変換装置 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| US7355830B2 (en) | Overcurrent protection device | |
| US5057765A (en) | Current regulation circuit for inductive loads | |
| JPH02299460A (ja) | 直流―直流変換器 | |
| US5157270A (en) | Reset signal generating circuit | |
| JPS62144567A (ja) | スイッチング電源保護回路 | |
| EP0590666B1 (en) | Switching boosting circuit | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| JPH01258459A (ja) | 電池を電源とした集積回路 | |
| JP3504016B2 (ja) | スイッチング電源回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JPH0353860B2 (ja) | ||
| JPH10108457A (ja) | スイッチング電源用制御回路 | |
| US5705948A (en) | Self clocking, variable frequency boost circuit | |
| JP3221051B2 (ja) | 昇圧チョッパ形直流電源装置 | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JP2601724Y2 (ja) | 起動回路 | |
| JP2970054B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002034237A (ja) | 車載用電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |