JP2005198369A

JP2005198369A - 短絡保護回路

Info

Publication number: JP2005198369A
Application number: JP2003435958A
Authority: JP
Inventors: Tatsumaro Hori; 竜麿堀; Takeshi Tanaka; 豪田中
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-07-21
Anticipated expiration: 2023-12-26
Also published as: JP4149373B2

Abstract

【課題】負荷が短絡したときに短絡電流を抑制し、短絡が解消されたときに電源回路の動作を復帰させ、電源投入時に確実に電源回路を起動させることができる短絡保護回路を提供する。
【解決手段】通常時にスイッチ回路ＳＷ１により、オペアンプＯＰ１の一方の入力端子が抵抗Ｒ１，Ｒ２の接続点Ａに接続され、接続点Ａの電圧が一定になるように制御される。負荷が短絡した時には、オペアンプＯＰ１の一方の入力端子が、抵抗Ｒ３に接続され、ＭＯＳトランジスタＭ２に流れる電流が一定になるように制御され、短絡時にＭＯＳトランジスタＭ１から負荷に流れる電流が抑制される。短絡が解消し、或いは電源投入後、接続点Ａの電圧が上昇すれば、オペアンプＯＰ１の一方の入力端子が再び抵抗Ｒ１，Ｒ２の接続点Ａに接続される。
【選択図】図1

Description

本発明は定電圧電源源等に組込まれた短絡保護回路に関する。

特許文献１の短絡保護回路では、負荷を電圧駆動するドライバＦＥＴと、プルアップ用ＦＥＴとを備えている。出力端子が短絡状態になると、プルアップ用ＦＥＴがオンする。プルアップ用ＦＥＴがオンすることにより、ドライバＦＥＴのゲート電圧が上昇し、ドライバＦＥＴがオフする。その結果、定電圧電源から出力電流が供給されなくなる。
特開平５−７６１３３号公報

しかしながら、従来の短絡保護回路を備えた定電圧電源では、電源電圧投入時に、出力電圧の立上りが遅れると、出力端子が短絡状態であると誤認し定電圧電源が正常に起動できない。又、出力端子が短絡状態になった場合に、短絡状態が解除されても定電圧電源が再起動できない。尚、この不具合を回避するためには、別途、この不具合を回避するための手段を設けなければならなかった。

本発明は、電源電圧投入時でも定電圧電源を確実に起動させることができ、短絡状態になっても、その短絡状態が解除されれば、直ちに定電圧電源を正常に復帰させることができる短絡保護回路を提供することを目的とする。

上記目的を達成するために、本発明の第１の観点に係る短絡保護回路は、電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、活性化された状態で前記制御用トランジスタに流れる電流を一定化させる制御用安定化回路と、活性化された状態で前記出力用トランジスタの出力電圧を一定化させる出力用安定化回路と、前記出力電圧と基準電圧とを比較する比較回路と、前記比較回路の検出結果に基づき、前記制御用安定化回路と前記出力用安定化回路とを選択的に活性化させる切替回路と、を備えることを特徴とする。

このような構成を採用したことにより、例えば負荷が短絡状態になったときに、それが比較回路での比較で検出される。切替回路は、それまで活性化していた出力用安定化回路の代わりに、制御用安定化回路を活性化させる。よって、制御用トランジスタに流れる電流が一定化され、出力用トランジスタに流れる電流も一定化される。したがって、負荷の短絡から、その負荷及び出力用トランジスタが保護される。短絡状態が解消された場合は、切替回路が、制御用安定化回路の代わりに出力用安定化回路を活性化させるので、出力用トランジスタの出力電圧が一定化される。即ち、短絡状態が解消された場合は、電源回路が正常な動作に復帰する。また、電源投入直後は、出力電圧のレベルが低くても制御用安定化回路が制御用トランジスタに流れる電流を一定化させるように動作するだけで、出力電圧のレベルが上昇すれば、出力用安定化回路が活性化されて出力電圧を一定化させる。即ち、電源投入時でも電源回路が確実に起動し、電源回路として動作する。

尚、電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、前記出力電圧と基準電圧とを比較する比較回路と、前記比較回路の検出結果に基づき、前記出力電圧が前記基準電圧より高いときに、前記出力用トランジスタの出力電圧を一定化させ、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタに流れる電流を一定化させる制御回路を備えてもよい。

また、電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、活性化された状態で前記制御用トランジスタの出力電圧を一定化させる制御用安定化回路と、活性化された状態で前記出力用トランジスタの出力電圧を一定化させる出力用安定化回路と、前記出力電圧と基準電圧とを比較する比較回路と、前記比較回路の検出結果に基づき、前記制御用安定化回路と前記出力用安定化回路とを選択的に活性化する切替回路と、を備えてもよい。

また、電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、前記出力電圧と基準電圧とを比較する比較回路と、前記比較回路の検出結果に基づき、前記出力電圧が前記基準電圧より高いときに、前記出力用トランジスタの出力電圧を一定化させ、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタの出力電圧を一定化させる制御回路を備えてもよい。

また、電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、前記出力電圧と基準電圧とを比較する比較回路と、前記比較回路の検出結果に基づいて、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタに流れる電流を一定化させる制御回路を備えてもよい。

また、電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、前記出力電圧と基準電圧とを比較する比較回路と、前記比較回路の検出結果に基づいて、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタの出力電圧を一定化させる制御回路を備えてもよい。

電源電圧投入時に、出力電圧の立上りが遅れても、定電圧電源が正常に起動できる。又、負荷が短絡状態になった場合でも、短絡状態が解除されれば定電圧電源が正常な動作に復帰することができる。

図１は本発明に係る短絡保護回路１が組込まれた定電圧電源を示す回路図であり、図２は定電圧電源２を示す回路図である。

ＭＯＳトランジスタＭ１のソース端子は電源電位ＶＣＣに接続され、ゲート端子は演算増幅器（以下、オペアンプという）ＯＰ１の出力端子に接続され、ドレイン端子は抵抗Ｒ１の一方の端子に接続されている。抵抗Ｒ１の他方の端子は抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２の他方の端子は電源電位ＧＮＤに接続されている。

オペアンプＯＰ１は、ＭＯＳトランジスタＭ１のオン状態を制御する制御回路であり、オペアンプＯＰ１の正入力端子は基準電圧Ｖｒｅｆ１に接続され、オペアンプＯＰ１の負入力端子は、切替回路であるスイッチ回路ＳＷ１に接続され、基準電圧Ｖｒｅｆ１の他方の端子は電源電位ＧＮＤに接続されている。

一方、ＭＯＳトランジスタＭ２のソース端子は電源電位ＶＣＣに接続され、ゲート端子はオペアンプＯＰ１の出力端子に接続され、ドレイン端子は抵抗Ｒ３の一方の端子に接続され、抵抗Ｒ３の他方の端子は電源電位ＧＮＤに接続されている。

又、ＭＯＳトランジスタＭ１のドレイン端子に、比較回路であるコンパレータＣＭＰ１の正入力端子が接続されている。コンパレータＣＭＰ１の負入力端子は基準電圧Ｖｒｅｆ２の一方の端子に接続され、出力端子はスイッチ回路ＳＷ１に接続されている。基準電圧Ｖｒｅｆ２の他方の端子は電源電位ＧＮＤに接続されている。

抵抗Ｒ１と抵抗Ｒ２の接続部（図示したＡ点）と、ＭＯＳトランジスタＭ２のドレイン端子と抵抗Ｒ３の接続部（図示したＢ点）は、スイッチ回路ＳＷ１に接続されている。

上述の回路で、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２はカレントミラー回路を構成しており、ＭＯＳトランジスタＭ１を流れる電流とＭＯＳトランジスタＭ２を流れる電流の比は、ゲート幅やゲート長を調整することにより適宜設定される。

又、出力端子Ｖｏｕｔが電源電位ＧＮＤに短絡されていないとき、出力端子Ｖｏｕｔに出力される出力電圧Ｖｏが、基準電圧Ｖｒｅｆ２の出力電圧Ｖ２より高くなるように設定されており、出力電圧Ｖｏが出力電圧Ｖ２より高いときにコンパレータＣＭＰ１の出力端子には高いレベルが出力され、出力電圧Ｖｏが出力電圧Ｖ２より低いときにコンパレータＣＭＰ１の出力端子には低いレベルが出力される。

又、スイッチ回路ＳＷ１は、コンパレータＣＭＰ１の出力端子のレベルに応じて接続状態が切替る回路であり、コンパレータＣＭＰ１の出力端子が高レベルのとき、オペアンプＯＰ１の負入力端子はスイッチ回路ＳＷ１を介して抵抗Ｒ１と抵抗Ｒ２の接続部（図示したＡ点）に接続され、コンパレータＣＭＰ１の出力端子が低レベルのとき、オペアンプＯＰ１の負入力端子はスイッチ回路ＳＷ１を介してＭＯＳトランジスタＭ２のドレイン端子と抵抗Ｒ３の接続部（図示したＢ点）に接続される。

次に、本実施形態の短絡保護回路１及び定電圧電源２の動作を説明する。
まず、図１に示した回路図で、定電圧電源（図２に示した定電圧電源２）が正常に動作している場合（出力端子Ｖｏｕｔの出力電圧Ｖｏが基準電圧Ｖｒｅｆ２の出力電圧Ｖ２より高い場合）を、図３に示した等価回路を参照して説明する。

出力端子Ｖｏｕｔの出力電圧Ｖｏが基準電圧Ｖｒｅｆ２の出力電圧Ｖ２よりも高い場合、図３の等価回路に示したように、オペアンプＯＰ１の負入力端子は抵抗Ｒ１と抵抗Ｒ２の接続部（図示したＡ点）に接続されるので、オペアンプＯＰ１及び抵抗Ｒ１，Ｒ２が出力安定化回路として働き、Ａ点の電位Ｖａは、基準電圧Ｖｒｅｆ１の出力電圧Ｖ１に一定化される。抵抗Ｒ１、Ｒ２を流れる電流Ｉ１は、
Ｉ１＝Ｖ１／Ｒ２（１）
で与えられる。従って、出力端子Ｖｏｕｔに出力される出力電圧Ｖｏは、
Ｖｏ＝Ｖ１（Ｒ１＋Ｒ２）／Ｒ２（２）
で与えられる。

ここで、出力端子Ｖｏｕｔに接続されている負荷抵抗をＲｏとすれば、出力端子Ｖｏｕｔから出力される出力電流Ｉｏは、
Ｉｏ＝Ｖ１（Ｒ１＋Ｒ２）／（Ｒ２・Ｒｏ）（３）
で与えられる。

又、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２はミラー回路を構成しているので、ＭＯＳトランジスタＭ１を流れる電流（Ｉ１＋Ｉｏ）とＭＯＳトランジスタＭ２を流れる電流Ｉ２は、
Ｉ２＝（Ｉ１＋Ｉｏ）／Ｋ（４）
の関係を満たす。

ここで、Ｋは定数であり、ＭＯＳトランジスタＭ１のゲート幅をＷ１、ゲート長をＬ１とし、ＭＯＳトランジスタＭ２のゲート幅をＷ２、ゲート長をＬ２とすれば、定数Ｋは、
Ｋ＝（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２）（５）
で与えられる。尚、短絡保護回路における消費電力を抑えるためには、定数Ｋの値を大きくすることが好ましい。

次に、出力端子Ｖｏｕｔの短絡等により出力端子Ｖｏｕｔの出力電圧Ｖｏが低下した場合（出力端子Ｖｏｕｔの出力電圧Ｖｏが基準電圧Ｖｒｅｆ２の出力電圧Ｖ２より低い場合）を、図４に示した等価回路を参照して説明する。

出力端子Ｖｏｕｔの出力電圧Ｖｏが基準電圧Ｖｒｅｆ２の出力電圧Ｖ２より低い場合、図４の等価回路に示したように、オペアンプＯＰ１の負入力端子はＭＯＳトランジスタＭ２のドレイン端子と抵抗Ｒ３の接続部（図示したＢ点）に接続されるので、Ｂ点の電位Ｖｂは、基準電圧Ｖｒｅｆ１の出力電圧Ｖ１と等しくなり、抵抗Ｒ３及びオペアンプＯＰ１が制御安定化回路として機能し、抵抗Ｒ３を流れる電流Ｉ２は、
Ｉ２＝Ｖ１／Ｒ３（６）
に一定化される。

出力端子Ｖｏｕｔの短絡等により出力端子Ｖｏｕｔの出力電圧Ｖｏが低下したときは、出力端子Ｖｏｕｔから出力される出力電流Ｉｏが増加し、Ｉｏ≫Ｉ１となるが、出力電流Ｉｏは、概ね
Ｉｏ＝Ｋ・Ｉ２＝Ｋ・Ｖ１／Ｒ３（７）
で与えられる。

つまり、出力端子Ｖｏｕｔが接地電位ＧＮＤに短絡された場合であっても、出力電流Ｉｏは、ＭＯＳトランジスタＭ２を流れる電流の電流値に定数Ｋを乗じた値に抑えられる。又、式（７）からも分かるように抵抗Ｒ３の抵抗値を大きくすれば、出力電流Ｉｏの電流値を小さくすることができる。

又、本発明に係る短絡保護回路１を備えた定電圧電源２は、出力端子Ｖｏｕｔが接地電位ＧＮＤに短絡されても、その後短絡状態が解除されれば、正常な動作に、つまり、オペアンプＯＰ１の負入力端子がスイッチ回路ＳＷ１を介して抵抗Ｒ１と抵抗Ｒ２の接続部（図示したＡ点）に接続されているときの動作に復帰する。

ここで、短絡状態が解除されたときの負荷抵抗をＲｏ’とすれば、そのときの出力端子Ｖｏｕｔの出力電圧Ｖｏ’は、
Ｖｏ’＝Ｋ・Ｒｏ’・Ｖ１／Ｒ３（８）
で与えられる。

従って、負荷抵抗の抵抗値がＲｍｉｎを超えたときに、正常な動作に復帰させる場合には、基準電圧Ｖｒｅｆ２の出力電圧Ｖ２を、
Ｖ２＝Ｋ・Ｒｍｉｎ・Ｖ１／Ｒ３
で与えられる電圧値に設定すればよい。

以上のように、本実施形態の短絡保護回路１を備えた定電圧電源２では、負荷が短絡状態になった場合に、ＭＯＳトランジスタＭ１を介して負荷に流れる電流を抑制でき、短絡状態が解除されれば自動的に通常状態に復帰して定電圧電源回路として動作することができる。また、電源投入時にも、接続点Ａの電圧が上昇すれば、自動的に通常の定電圧電源回路として動作し、起動できないという問題は、生じない。

尚、本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、短絡保護回路１が組込まれる電源回路としては、必ずしも定電圧電源回路でなくてもよい。この場合、オペアンプＯＰ１は、例えば出力電圧を安定化させる出力安定化回路としての動作は行わず、負荷が短絡したときにＭＯＳトランジスタＭ２に所定の電流を流す電流制御回路として動作するようにしてもよい。

本発明に係る短絡保護回路を備えた定電圧電源を示す回路図である。定電圧電源を示す回路図である。図１の短絡保護回路の等価回路を示す図である。図１の短絡保護回路の等価回路を示す図である。

符号の説明

Ｍ１、Ｍ２ＭＯＳトランジスタ
Ｒ１、Ｒ２、Ｒ３抵抗
Ｖｒｅｆ１、Ｖｒｅｆ２基準電圧
ＯＰ１オペアンプ
ＣＭＰ１コンパレータ
ＳＷ１スイッチ回路

Claims

電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、
活性化された状態で前記制御用トランジスタに流れる電流を一定化させる制御用安定化回路と、
活性化された状態で前記出力用トランジスタの出力電圧を一定化させる出力用安定化回路と、
前記出力電圧と基準電圧とを比較する比較回路と、
前記比較回路の検出結果に基づき、前記制御用安定化回路と前記出力用安定化回路とを選択的に活性化させる切替回路と、
を備えることを特徴とする短絡保護回路。
電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、
前記出力電圧と基準電圧とを比較する比較回路と、
前記比較回路の検出結果に基づき、前記出力電圧が前記基準電圧より高いときに、前記出力用トランジスタの出力電圧を一定化させ、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタに流れる電流を一定化させる制御回路を備えることを特徴とする短絡保護回路。
電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、
活性化された状態で前記制御用トランジスタの出力電圧を一定化させる制御用安定化回路と、
活性化された状態で前記出力用トランジスタの出力電圧を一定化させる出力用安定化回路と、
前記出力電圧と基準電圧とを比較する比較回路と、
前記比較回路の検出結果に基づき、前記制御用安定化回路と前記出力用安定化回路とを選択的に活性化する切替回路と、
を備えることを特徴とする短絡保護回路。
電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、
前記出力電圧と基準電圧とを比較する比較回路と、
前記比較回路の検出結果に基づき、前記出力電圧が前記基準電圧より高いときに、前記出力用トランジスタの出力電圧を一定化させ、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタの出力電圧を一定化させる制御回路を備えることを特徴とする短絡保護回路。
電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、
前記出力電圧と基準電圧とを比較する比較回路と、
前記比較回路の検出結果に基づいて、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタに流れる電流を一定化させる制御回路を備えることを特徴とする短絡保護回路。
電源回路の出力電圧を出力する出力用トランジスタに対してカレントミラーを構成する制御用トランジスタと、
前記出力電圧と基準電圧とを比較する比較回路と、
前記比較回路の検出結果に基づいて、前記出力電圧が前記基準電圧より低いときに、前記制御用トランジスタの出力電圧を一定化させる制御回路を備えることを特徴とする短絡保護回路。