JP2007264776A - シリーズレギュレータ回路 - Google Patents

Abstract

【課題】電圧降下を検出することができ、静止状態での消費電流を低減することのできるシリーズレギュレータ回路を提供する。
【解決手段】電源電圧ＶＤＤラインに接続された定電流源１１は、バイポーラトランジスタ１３に接続されている。バイポーラトランジスタ１３のエミッタ端子及びベース端子は、抵抗１４，１５をそれぞれ介して接地ＧＮＤラインに接続されている。定電流源１１には、ＭＯＳトランジスタＰ１のソース端子とＭＯＳトランジスタＮ３のゲート端子が接続されている。ＭＯＳトランジスタＮ３のソース端子は、抵抗１７，１６を介してベース端子に接続されている。コンパレータ２０は、出力電圧Ｖoutが接続ノードＮＤ１の電圧を
下回ったときに信号を出力する。ＭＯＳトランジスタＰ１は、オンするとトリガー電流を接続ノードＮＤ１に流し、これに伴い第１カレントミラー回路ＣＭ１はバックアップ電流を接続ノードＮＤ１に流す。
【選択図】図１

Description

本発明は、電圧降下を検出する機能を備えたシリーズレギュレータ回路に関する。

従来、電源の投入時に電圧が安定しないことにより、動作に不具合が生じることがある。この不具合を解消するために、電圧が安定した場合に各回路の動作を初期化するためのリセット信号を出力するパワーオンリセット回路が検討されている（例えば、特許文献１参照。）。特許文献１に記載のパワーオンリセット回路では、基準電圧を発生する基準電圧発生器と、電源電圧に比例する起動電圧を発生する電源電圧検出器と、基準電圧と起動電圧とを比較してリセット信号を発生するリセット信号発生器とを備える。更に、このパワーオンリセット回路は遅延回路を備える。そして、リセット信号発生器は、電源電圧が所定レベルに達するまでは第１のロジック状態を出力し、電源電圧が所定レベルに達した場合には第２のロジック状態を出力する。第２のロジック状態を出力すると、遅延回路による遅延後、リセット回路が非活性化されて、第２のロジック状態を維持する。

一方、電源電圧のレベルに応じて信号が切り換わる回路として、電圧降下検出回路も検討されている（例えば、非特許文献１参照。）。この電圧降下検出回路は、例えば何らかの原因による電源の短絡等に起因する電圧降下を検出する。これにより、負荷電流の急激な増加による電圧降下等の不具合の回避に有効である。この電圧降下検出回路を図３に示す。図３の電圧降下検出回路１００では、入力電圧ＶＩＮから抵抗Ｒの電圧降下だけ低下した電圧と、定電圧源１０１の定電圧Ｖrefとを比較するコンパレータ１０２を備えてい
る。このコンパレータ１０２の出力端子が、ｎチャンネルのＭＯＳトランジスタ１０３のゲート端子に接続されている。このため、コンパレータ１０２は、定電圧Ｖrefとの比較
結果をＭＯＳトランジスタ１０３に供給する。これにより、ＭＯＳトランジスタ１０３のゲート端子の電圧に応じて、出力電圧Ｖo が変化するので、電圧降下を検出できる。

一方、従来から、入力電圧が変化しても、一定の出力電圧を確保するための回路として、シリーズレギュレータ回路が知られている（例えば、特許文献２、３参照。）。特許文献２には、参照電位発生回路に関する技術が記載されており、この回路において定電流源としてシリーズレギュレータが使用されている。このシリーズレギュレータの構成を、図４を用いて説明する。このシリーズレギュレータ回路１１０は、電源電圧ＶＤＤラインに接続される定電流源１１１と、これにコレクタ端子が接続されているバイポーラ型のトランジスタ１１２とを備えている。トランジスタ１１２のエミッタ端子は、抵抗１１３を介して接地ＧＮＤラインに接続されている。

シリーズレギュレータ回路１１０は、ｎチャンネルのＭＯＳトランジスタ１１４を備えており、このＭＯＳトランジスタ１１４のドレイン端子は電源電圧ＶＤＤラインに接続されている。また、ＭＯＳトランジスタ１１４のソース端子は、抵抗１１５，１１６を介して接地ＧＮＤラインに接続されているとともに、この電圧が出力電圧Ｖout となる。更に、ＭＯＳトランジスタ１１４のゲート端子は、定電流源１１１とトランジスタ１１２のコレクタ端子との接続ノードに接続されている。そして、抵抗１１５，１１６の接続ノードがトランジスタ１１２のベース端子に接続されている。

このシリーズレギュレータ回路１１０における出力電圧Ｖout は、負荷電流に応じた電圧となる。ここで、負荷電流が増加して出力電圧が低下した場合、トランジスタ１１２のベース端子に印加されるベース電圧Ｖbgが下がり、これに応じてコレクタ電流が少なくなる。この場合、コレクタ端子側の電圧、すなわちＭＯＳトランジスタ１１４のゲート端子
の電圧が高くなる。これにより、ＭＯＳトランジスタ１１４のドレイン・ソース間の抵抗値が下がり、出力電圧Ｖout が上昇することになる。すなわち、抵抗１１５，１１６に直列接続されたＭＯＳトランジスタ１１４の抵抗値が下がり、出力電圧Ｖout がほぼ一定に維持されることになる。

また、特許文献３には、別の構成のシリーズレギュレータ回路が開示されている。このシリーズレギュレータ回路の構成を図５に示す。図５に示すシリーズレギュレータ回路１２０は、定電圧源１２１と、オペアンプ１２２と、ｎチャンネルのＭＯＳトランジスタ１２３とを備える。ＭＯＳトランジスタ１２３は、ドレイン端子が電源電圧ＶＤＤラインに、ソース端子が抵抗１２４，１２５を介して接地ＧＮＤラインに、ゲート端子がオペアンプ１２２の出力端子に接続されている。オペアンプ１２２は、定電圧源１２１の定電圧Ｖrefより、抵抗１２４，１２５の接続ノードの電圧が低下している場合には、ＭＯＳトラ
ンジスタ１２３のゲート電圧を変更して、出力電圧Ｖout を高くする。逆に、定電圧Ｖrefより、抵抗１２４，１２５の接続ノードの電圧が上昇している場合には、ＭＯＳトラン
ジスタ１２３のゲート電圧を変更して、出力電圧Ｖout を低くする。これにより、出力電圧Ｖout をほぼ一定に維持する。
特開２０００−３１８０７号公報（図２） 特開平９−２６５３３０号公報（図１） 特開２００２−３４３８７４号公報（図１） National Semiconductor "LMS33460 3V Under Voltage Detector" 、［online］、［平成１８年１月２６日検索］、インターネット＜ＵＲＬ：http://www.national.com/ds/LM/LMS33460.pdf＞

上述した電圧降下検出回路１００やシリーズレギュレータ回路１１０，１２０は、出力電圧Ｖout が変動した場合における回路動作の安定化を目的としている。そこで、これらの回路を組み合わせた集積回路を構成することも可能である。

例えば、図６に示すシリーズレギュレータ回路１５０は電圧降下検出も行なう。このシリーズレギュレータ回路１５０は、図３に示した電圧降下検出回路１００と図４に示したシリーズレギュレータ回路１１０とを組み合わせた構成をしている。具体的には、シリーズレギュレータ回路１５０は、定電圧源１０１と、この定電圧源１０１の定電圧Ｖrefと
シリーズレギュレータ回路１１０の出力電圧Ｖout とを比較するコンパレータ１０２とを備えている。これにより、シリーズレギュレータ回路１５０は、出力電圧Ｖout が定電圧Ｖrefより下回った場合に、コンパレータ１０２から電圧降下検出電圧Ｖudを出力する。

また、図７に示すような電圧降下検出を行なうシリーズレギュレータ回路１６０も考えられる。このシリーズレギュレータ回路１６０は、図３に示した電圧降下検出回路１００と図５に示したシリーズレギュレータ回路１２０とを組み合わせた構成をしている。具体的には、このシリーズレギュレータ回路１６０は、定電圧源１２１の定電圧Ｖrefがオペ
アンプ１２２及びコンパレータ１０２の一方の入力端子に供給されている。オペアンプ１２２は、他方の入力端子が抵抗１６２，１２５の接続ノードに、出力端子がｎチャンネルのＭＯＳトランジスタ１２３のゲート端子に接続されている。ＭＯＳトランジスタ１２３のソース端子は、出力電圧Ｖout となっており、抵抗１６１、１６２、１２５を介して接地ＧＮＤに接続されている。また、コンパレータ１０２は、他方の入力端子が抵抗１６１，１６２の接続ノードに接続されている。

なお、図６及び図７のシリーズレギュレータ回路１５０，１６０において、電圧降下検出回路１００及びシリーズレギュレータ回路１１０，１２０で用いた構成と同じ構成の部
分については、同一の符号を付した。

ここで、図６に示すシリーズレギュレータ回路１５０における静止状態での消費電流をＩＤＤＱ１とする。この場合、消費電流ＩＤＤＱ１は、定電流源１１１及びトランジスタ１１２を流れる電流値Ｉｐの電流と、ＭＯＳトランジスタ１１４を流れる電流ＩＢと、定電圧源１０１で消費される電流ＩＲと、コンパレータ１０２で消費される電流ＩＣとの合計値となる。

一方、図７に示すシリーズレギュレータ回路１６０における静止状態での消費電流をＩＤＤＱ２とする。この場合、消費電流ＩＤＤＱ２は、定電圧源１２１で消費される電流ＩＲ、オペアンプ１２２で消費されるＩＯＰ、ＭＯＳトランジスタ１２３を流れる電流ＩＢ及びコンパレータ１０２で消費される電流ＩＣの合計値となる。

このようなシリーズレギュレータ回路では、一体化させることによりサイズダウンを図ることができたとしても、消費電流の低減については不十分であった。
本発明は、上述した問題に鑑みてなされ、その目的は、電圧降下を検出することができ、静止状態での消費電流を低減することのできるシリーズレギュレータ回路を提供することにある。

上記問題点を解決するために、本発明は、電源ラインに接続された定電流源と、接地ラインとの間に接続した第１トランジスタと、前記電源ラインと出力端子との間に接続した第２トランジスタと、前記出力端子と前記接地ラインとの間に直列に接続した第１抵抗、第２抵抗、第３抵抗と、前記出力端子の電圧と、前記第１抵抗と前記第２抵抗との間の基準ノードの電圧とを比較するコンパレータとを備え、前記第１トランジスタの制御端子は、前記第２抵抗と第３抵抗との間に接続され、前記第２トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの間に接続され、この制御端子には前記出力端子の電圧が低下した場合にトリガー電流を供給するスイッチ素子を接続し、前記トリガー電流に対応したバックアップ電流を前記基準ノードに供給するバックアップ電流供給手段を設けたことを要旨とする。

このため、負荷電流等が所定範囲内で変動しているときには、第１トランジスタ及び第２トランジスタによるフィードバックによって出力端子の電圧がほぼ一定に維持される。また、この場合には、出力端子から第１抵抗を介した基準ノードの電圧がほぼ一定になるので、コンパレータの出力から、出力電圧が低下していないことを検知することが可能になる。この場合の消費電流は、定電流源と第１トランジスタが接続されたラインに流れる電流、第２トランジスタが接続されているラインに流れる電流及びコンパレータで消費される電流の合計となる。従って、静止状態での電流消費を低減することができる。また、負荷電流等が所定範囲を超えて出力電圧が降下する場合には、スイッチ素子が切り換わることによりトリガー電流を流し、このトリガー電流に対応したバックアップ電流を基準ノードに供給するので、基準ノードの電圧を一定に保つことができる。このため、負荷電流の増加等に応じて出力端子の電圧が降下した場合であっても、これに伴って基準ノードの電圧の降下を抑制することができるので、コンパレータの出力から、基準ノードの電圧よりも出力電圧が降下したことをより正確に検出することが可能になる。よって、静止状態での電流消費を低減することができるとともに、電圧降下をより正確に検出することができる。

本発明のシリーズレギュレータ回路において、前記トリガー電流に対応する補償電流を、前記定電流源と前記第１トランジスタとの間のノードに供給する補償電流供給手段を設けたことを要旨とする。このため、スイッチ素子が切り換わった場合、定電流源からスイ
ッチ素子を介してトリガー電流が供給されるので、定電流源から第１トランジスタに供給される電流が、トリガー電流分だけ目減りすることになる。そこで、第１トランジスタにトリガー電流に対応する補償電流を、定電流源と第１トランジスタとの間のノードに供給することにより、第１トランジスタに供給される電流を、ほぼ一定に維持することができる。従って、負荷電流の増加等による電圧降下が生じスイッチ素子が切り換わっても、第１トランジスタの動作をより安定化させることができ、コンパレータによる電圧降下の検出をより確実に行なうことができる。

本発明のシリーズレギュレータ回路において、前記補償電流供給手段が接続された前記ノードと、前記定電流源との間に整流手段を設けたことを要旨とする。整流手段を設けたことにより、補償電流の逆流を抑制できる。これにより、より確実に補償電流を第１トランジスタに供給することができるので、第１トランジスタの動作をより安定化させることができる。

本発明のシリーズレギュレータ回路において、前記バックアップ電流供給手段及び前記補償電流供給手段を、カレントミラー回路を用いて構成するとともに、前記補償電流供給手段は、前記バックアップ電流供給手段の増幅率の逆数倍の値の前記バックアップ電流を供給する。このため、カレントミラー回路を用いて、バックアップ電流を基準ノードに供給することができるとともに、トリガー電流と同じ電流値の補償電流を第１トランジスタに供給することができる。

本発明のシリーズレギュレータ回路において、前記定電流源は、前記第１トランジスタの温度依存性を補償する温度依存性を備えた電流源である。これにより、使用時の温度により第１トランジスタの動作が変化しても、全体として動作状態を安定化させることができる。

本発明によれば、電圧降下を検出することができ、静止状態での消費電流を低減することができる。

以下、本発明を具体化した一実施形態について図１及び図２を用いて説明する。
図１に示すように、本実施形態のシリーズレギュレータ回路１０の電源電圧ＶＤＤラインには、定電流源１１が接続されて、電流値Ｉｐの電流を供給する。この定電流源１１は、整流手段としてのダイオード１２を介して、バイポーラトランジスタ１３のコレクタ端子に接続されている。このダイオード１２は、バイポーラトランジスタ１３から定電流源１１への逆流を抑制する。

バイポーラトランジスタ１３は、第１トランジスタとして機能する。バイポーラトランジスタ１３のエミッタ端子は、抵抗１４を介して接地ＧＮＤラインに接続されている。このバイポーラトランジスタ１３の制御端子としてのベース端子は、第３抵抗としての抵抗１５を介して接地ＧＮＤラインに接続されている。なお、本実施形態においては、バイポーラトランジスタ１３は温度依存特性を有するため、このトランジスタ特性を補償するように、上述した定電流源１１には温度依存特性を有する定電流源を用いる。

定電流源１１とダイオード１２のアノード端子との間には、ｎチャンネルのＭＯＳトランジスタＮ３の制御端子としてのゲート端子が接続されている。このＭＯＳトランジスタＮ３は第２トランジスタとして機能し、このＭＯＳトランジスタＮ３のドレイン端子は電源電圧ＶＤＤラインに接続されている。このＭＯＳトランジスタＮ３のソース端子は、直列に接続された抵抗１７，１６を介してバイポーラトランジスタ１３のベース端子に接続
されている。また、ＭＯＳトランジスタＮ３のソース端子が、シリーズレギュレータ回路１０の出力端子となる。このため、ＭＯＳトランジスタＮ３のソース端子の電圧は、このシリーズレギュレータ回路１０の出力電圧Ｖout として出力される。

更に、ＭＯＳトランジスタＮ３のソース端子は、コンパレータ２０の一方の入力端子に接続されている。このコンパレータ２０の他方の入力端子は、抵抗１７，１６の接続ノードＮＤ１に接続されている。なお、抵抗１７は第１抵抗、抵抗１６は第２抵抗、接続ノードＮＤ１は基準ノードに相当する。本実施形態のコンパレータ２０は、ＭＯＳトランジスタＮ３のソース端子の電圧と、接続ノードＮＤ１の電圧とを比較する。コンパレータ２０は、出力電圧Ｖoutが接続ノードＮＤ１の電圧（以下、基準電圧と記載する）を下回った
ときに、出力端子からハイレベルの電圧降下検出電圧Ｖudを出力する。

一方、ダイオード１２のアノード端子には、スイッチ素子としてのｐチャンネルのＭＯＳトランジスタＰ１のソース端子が接続されている。このＭＯＳトランジスタＰ１のゲート端子には、制御電圧ＶＰが印加されている。本実施形態では、この制御電圧ＶＰは所定範囲を超えたときのソース端子の電圧よりも閾値分低い値を用いる。ここで、所定範囲とは、ＭＯＳトランジスタＮ３による制御によって出力電圧Ｖout がほぼ一定に維持できる範囲のことである。すなわち、ＭＯＳトランジスタＰ１は、制御電圧ＶＰよりも、ソース端子の電圧（ＭＯＳトランジスタＮ３のゲート端子の電圧）が閾値分高くなった場合にオンして、トリガー電流を流す。更に、このＭＯＳトランジスタＰ１のドレイン端子には、バックアップ電流供給手段としての第１カレントミラー回路ＣＭ１が接続されている。

第１カレントミラー回路ＣＭ１は、２つのｎチャンネルのＭＯＳトランジスタＮ１，Ｎ２から構成されている。ＭＯＳトランジスタＮ１のドレイン端子は、ＭＯＳトランジスタＰ１のドレイン端子に接続されているとともに、ＭＯＳトランジスタＮ１，Ｎ２のゲート端子に接続されている。また、ＭＯＳトランジスタＮ１，Ｎ２のソース端子は、接続ノードＮＤ１に接続されている。ＭＯＳトランジスタＮ２は、ＭＯＳトランジスタＮ１のＮ倍のサイズであり、補償電流供給手段としての第２カレントミラー回路ＣＭ２を介して電源電圧ＶＤＤに接続されている。従って、第１カレントミラー回路ＣＭ１は、ＭＯＳトランジスタＰ１，Ｎ１のラインに流れる電流値Ｉｅのトリガー電流と、ＭＯＳトランジスタＮ２を含むラインを介してこのトリガー電流のＮ倍（Ｉｅ・Ｎ）のバックアップ電流とを接続ノードＮＤ１に供給する。

第２カレントミラー回路ＣＭ２は、２つのｐチャンネルのＭＯＳトランジスタＰ２，Ｐ３から構成されている。ＭＯＳトランジスタＰ２，Ｐ３のソース端子は、電源電圧ＶＤＤラインに接続されている。また、このＭＯＳトランジスタＰ２のドレイン端子は、第１カレントミラー回路ＣＭ１のＭＯＳトランジスタＮ２のドレイン端子に接続されるとともに、ＭＯＳトランジスタＰ２，Ｐ３のゲート端子に接続されている。ＭＯＳトランジスタＰ３はＭＯＳトランジスタＰ２の１／Ｎ倍のサイズであり、このＭＯＳトランジスタＰ３のドレイン端子は、ダイオード１２のカソード端子とバイポーラトランジスタ１３のコレクタ端子との接続ノードに接続されている。従って、第２カレントミラー回路ＣＭ２は、ＭＯＳトランジスタＰ３を介して、ＭＯＳトランジスタＰ２，Ｎ２に流れるバックアップ電流の１／Ｎ倍の補償電流を供給する。この結果、第２カレントミラー回路ＣＭ２は、トリガー電流と同じ値Ｉｅの補償電流をダイオード１２のカソード端子に供給することになる。

次に、本実施形態のシリーズレギュレータ回路１０の動作について説明する。なお、以下の説明では、負荷電流の変動に基づく動作について説明するが、電源電圧ＶＤＤの変動に基づく動作であっても同様である。

ここでは、まず、シリーズレギュレータ回路１０において、負荷電流が所定範囲内で変動し、出力電流が規定の範囲内にある場合について説明する。この場合、ＭＯＳトランジスタＰ１のゲート端子の制御電圧ＶＰは、ダイオード１２のアノード端子の電圧よりも低くなっている。このため、ＭＯＳトランジスタＰ１はオフされ、第１及び第２カレントミラー回路ＣＭ１，ＣＭ２には、電流が流れない。この場合の等価回路を、図２に示す。図２に示すように、シリーズレギュレータ回路１０は、ＭＯＳトランジスタＰ１がオフされている状態では、ＭＯＳトランジスタＮ３を介してバイポーラトランジスタ１３へのフィードバックが行なわれることにより、その出力電圧Ｖout を一定に保つことができる。

例えば、負荷電流が所定範囲内で減少した場合には、出力電圧Ｖout はこれに伴って上昇する。このとき、バイポーラトランジスタ１３のベース電圧Ｖbgが高くなるので、バイポーラトランジスタ１３のコレクタ電流が多くなる。この結果、ＭＯＳトランジスタＮ３のゲート端子の電圧が低くなる。これによって、ＭＯＳトランジスタＮ３のソース電圧も低下する。従って、ＭＯＳトランジスタＮ３によって、出力電圧Ｖout が、ほぼ一定の電圧に維持されることになる。

また、負荷電流が所定範囲内で増加した場合には、バイポーラトランジスタ１３のベース電圧Ｖbgが低くなる。この場合、バイポーラトランジスタ１３のコレクタ電流が少なくなり、ＭＯＳトランジスタＮ３のゲート端子の電圧は高くなる。これにより、ＭＯＳトランジスタＮ３のソース電圧も上昇し、出力電圧Ｖout はほぼ一定の電圧を維持する。

このように負荷電流が所定範囲内で減少又は増加する場合には、この電圧変化を打ち消すようにＭＯＳトランジスタＮ３が動作して、出力電圧Ｖout をほぼ一定に維持する。また、このような動作状態では、ＭＯＳトランジスタＰ１がオフされており、第１カレントミラー回路ＣＭ１が動作しないため、接続ノードＮＤ１への電流供給はない。この場合、接続ノードＮＤ１の電圧は、出力電圧Ｖout よりも抵抗１７による電圧降下分だけ低い電圧を維持しており、シリーズレギュレータ回路１０は、電圧が維持されていることを検出する。具体的には、コンパレータ２０は、出力電圧Ｖout が基準電圧より高い電圧となっているため、電圧変化がないことを示す信号（ローレベル）を電圧降下検出電圧Ｖudとして出力する。

次に、過大な負荷電流が生じた場合について説明する。例えば、短絡等により、所定範囲を超えるような負荷電流が生じると、出力電圧Ｖout が低下することになる。この場合、負荷電流が増加していく過程において所定範囲を超えるまでは、上述したように、ＭＯＳトランジスタＮ３の動作により出力電圧Ｖout がほぼ一定となる。そして、負荷電流が更に増加して所定範囲を超えた場合、上述のバイポーラトランジスタ１３の動作により、ＭＯＳトランジスタＮ３のゲート端子の電圧が更に上昇する。このとき、ＭＯＳトランジスタＮ３のゲート端子に接続されているＭＯＳトランジスタＰ１のソース端子の電圧が制御電圧ＶＰより閾値以上に高くなると、ＭＯＳトランジスタＰ１がオンされる。これにより、ＭＯＳトランジスタＰ１には電流値Ｉｅのトリガー電流が流れる。この結果、第１カレントミラー回路ＣＭ１のＭＯＳトランジスタＮ１には、このトリガー電流が流れ、ＭＯＳトランジスタＮ２には電流値（Ｉｅ・Ｎ）のバックアップ電流が流れる。そして、第１カレントミラー回路ＣＭ１は、これらトリガー電流及びバックアップ電流を接続ノードＮＤ１に供給する。

一方、第１カレントミラー回路ＣＭ１のＭＯＳトランジスタＮ２のバックアップ電流は、第２カレントミラー回路ＣＭ２のＭＯＳトランジスタＰ２を介して電源電圧ＶＤＤラインから供給される。この場合、第２カレントミラー回路ＣＭ２のＭＯＳトランジスタＰ３にはトリガー電流と同じ大きさの補償電流が流れる。そして、このＭＯＳトランジスタＰ３に流れる補償電流は、バイポーラトランジスタ１３のコレクタ端子に供給される。なお
、ダイオード１２は、この補償電流の逆流を阻止している。

ここで、トリガー電流がＭＯＳトランジスタＰ１に流れているため、ダイオード１２には電流値（Ｉｐ−Ｉｅ）の電流が流れる。バイポーラトランジスタ１３のコレクタ端子には、ＭＯＳトランジスタＰ３からトリガー電流と同じ電流値Ｉｅの補償電流が供給されるため、バイポーラトランジスタ１３のコレクタ電流は電流値Ｉｐとなる。これにより、バイポーラトランジスタ１３の動作は一定となる。これに応じて接続ノードＮＤ１の電位が一定に維持される。すなわち、接続ノードＮＤ１の電圧を一定にするように、第１カレントミラー回路ＣＭ１からトリガー電流及びバックアップ電流が流れる。この場合、コンパレータ２０は、接続ノードＮＤ１の電圧（基準電圧）よりも出力電圧Ｖout が低いことを検出する。具体的には、コンパレータ２０は、電圧変化があることを示す信号（ハイレベル）を電圧降下検出電圧Ｖudとして出力する。これにより、シリーズレギュレータ回路１０は出力電圧Ｖout の電圧降下を検出できる。

本実施形態によれば、以下のような効果を得ることができる。
○ 本実施形態では、電源電圧ＶＤＤラインに接続された定電流源１１と接地ＧＮＤラインとの間にバイポーラトランジスタ１３が接続されている。バイポーラトランジスタ１３は、ベース端子が抵抗１５を介して接地ＧＮＤラインに接続されている。定電流源１１には、ＭＯＳトランジスタＮ３のゲート端子が接続されている。このＭＯＳトランジスタＮ３のソース端子は、シリーズレギュレータ回路１０の出力端子として機能し、直列に接続された抵抗１７，１６を介してバイポーラトランジスタ１３のベース端子が接続されている。コンパレータ２０は、出力端子及び接続ノードＮＤ１に接続されており、出力電圧Ｖout が接続ノードＮＤ１の電圧を下回ったときに、ハイレベル信号の電圧降下検出電圧Ｖudを出力する。このため、負荷電流が所定範囲内で変動するときには、ＭＯＳトランジスタＮ３及びバイポーラトランジスタ１３の協働によって、シリーズレギュレータ回路１０の出力電圧Ｖout は、ほぼ一定を出力する。この場合、シリーズレギュレータ回路１０によって消費される電流（静止状態での電流）は、図２に示すように、定電流源１１とバイポーラトランジスタ１３とを流れる電流値Ｉｐの電流と、ＭＯＳトランジスタＮ３を流れる電流ＩＢと、コンパレータ２０で消費される電流ＩＣとの合計値である。従って、消費電流を低減することができる。

また、定電流源１１とバイポーラトランジスタ１３との間には、ＭＯＳトランジスタＰ１のソース端子が接続されている。ＭＯＳトランジスタＰ１は、ソース端子の電圧が制御電圧ＶＰより閾値分高くなった場合にオンして、トリガー電流を接続ノードＮＤ１に流す。第１カレントミラー回路ＣＭ１は、トリガー電流に応じてバックアップ電流を接続ノードＮＤ１に流す。これにより、負荷電流が所定範囲を超えても、トリガー電流とバックアップ電流とが供給されることにより、接続ノードＮＤ１の基準電圧をほぼ一定に維持することができる。従って、コンパレータ２０は、ほぼ一定の基準電圧と出力電圧Ｖout とを比較し、電圧降下検出電圧Ｖudを出力する。このため、出力電圧Ｖout の変化を確実に検出することができる。

○ 本実施形態では、トリガー電流は、定電流源１１からバイポーラトランジスタ１３に供給される電流の一部がトリガー電流として引き抜かれる。消費電流を低減させるために、定電流源１１及びバイポーラトランジスタ１３を含むラインに流れる電流を小さくすると、その一部となるトリガー電流も小さくなる。バックアップ電流を生成して接続ノードＮＤ１に流す第１カレントミラー回路ＣＭ１を設けることにより、小さなトリガー電流であっても、バックアップ電流の供給により基準電圧を一定に保つことができる。

○ 本実施形態では、第１カレントミラー回路ＣＭ１は、ＭＯＳトランジスタＰ１を流れるトリガー電流と、このＮ倍のバックアップ電流とを接続ノードＮＤ１に供給する。ま
た、第２カレントミラー回路ＣＭ２では、第１カレントミラー回路ＣＭ１が供給するバックアップ電流の１／Ｎ倍の補償電流を生成し、この補償電流をバイポーラトランジスタ１３のコレクタ端子に供給する。すなわち、補償電流はトリガー電流と同じ電流値Ｉｅとなる。また、ダイオード１２は、定電流源１１からバイポーラトランジスタ１３に対して一方向で電流を供給する。従って、定電流源１１からバイポーラトランジスタ１３に向かう電流に、ＭＯＳトランジスタＰ１に流れ出したトリガー電流と同じ電流値Ｉｅの補償電流が、第２カレントミラー回路ＣＭ２から戻される。このため、バイポーラトランジスタ１３のコレクタ電流を、負荷電流が変動してもほぼ一定にすることができ、バイポーラトランジスタ１３の動作を安定化させることができる。よって、シリーズレギュレータ回路１０は、より正確に電圧降下を検出することができる。

○ 本実施形態では、定電流源１１には温度依存特性を有する定電流源を用いる。これにより、バイポーラトランジスタ１３は温度依存特性を有する場合にも、このトランジスタ特性を補償して、出力電圧Ｖout や基準電圧をほぼ一定にすることができる。更に、コレクタ端子に接続される抵抗１４は、温度依存性があるため、定電流源１１と協働することにより、バイポーラトランジスタ１３の温度依存性を更に補償することになる。

また、上記実施形態は以下のように変更してもよい。
・ 上記実施形態においては、ＭＯＳトランジスタＰ１がオンされた場合に、接続ノードＮＤ１に電流を供給するために第１カレントミラー回路ＣＭ１を用いた。ＭＯＳトランジスタＰ１がオンされた場合に、接続ノードＮＤ１に電流を流す電流供給回路は、カレントミラー回路に限定されるものではない。例えば、ＭＯＳトランジスタＰ１がオンされたときに電流が供給されて稼動するような増幅回路であってもよい。

・ 上記実施形態においては、バイポーラトランジスタ１３のベース端子の電圧をほぼ一定にするために、ダイオード１２のアノード端子からＭＯＳトランジスタＰ１に流れるトリガー電流と同じ電流値Ｉｅの補償電流を第２カレントミラーからバイポーラトランジスタ１３のコレクタ端子に供給した。ＭＯＳトランジスタＰ１にトリガー電流が供給されたことによって、バイポーラトランジスタ１３のベース電圧Ｖbgに生じる変動が小さい場合には、第２カレントミラー回路ＣＭ２及びダイオード１２を省略することも可能である。この場合には、シリーズレギュレータ回路１０の構成をより簡素化することができる。

・ 上記実施形態においては、コンパレータ２０は、出力電圧Ｖout が接続ノードＮＤ１の基準電圧を下回ったときに、出力端子からハイレベルの電圧降下検出電圧Ｖudを出力した。これに代えて、コンパレータ２０は、出力電圧Ｖout が接続ノードＮＤ１の基準電圧を下回ったときに、ローレベルの電圧降下検出電圧Ｖudを出力してもよい。すなわち、コンパレータは、出力電圧が接続ノードＮＤ１の基準電圧を下回ったときに、出力信号が変化する構成であればよい。

本発明のシリーズレギュレータ回路の配線回路図。 本発明のシリーズレギュレータ回路のノーマル動作時の等価回路図。 従来における電圧降下検出回路の回路図。 従来のシリーズレギュレータ回路の回路図。 従来の他のシリーズレギュレータ回路の回路図。 従来技術から考えられるシリーズレギュレータ回路の配線回路図。 従来技術から考えられるシリーズレギュレータ回路の他の配線回路図。

符号の説明

ＣＭ１…バックアップ電流供給手段としての第１カレントミラー回路、ＣＭ２…補償電
流供給手段としての第２カレントミラー回路、Ｐ１…スイッチ素子としてのＭＯＳトランジスタ、Ｎ３…第２トランジスタとしてのＭＯＳトランジスタ、１０…シリーズレギュレータ回路、１１…定電流源、１２…整流手段としてのダイオード、１３…第１トランジスタとしてのバイポーラトランジスタ、１５…第３抵抗としての抵抗、１６…第２抵抗としての抵抗、１７…第１抵抗としての抵抗、２０…コンパレータ。

Claims (5)

1. 電源ラインに接続された定電流源と、接地ラインとの間に接続した第１トランジスタと、
   前記電源ラインと出力端子との間に接続した第２トランジスタと、
   前記出力端子と前記接地ラインとの間に直列に接続した第１抵抗、第２抵抗、第３抵抗と、
   前記出力端子の電圧と、前記第１抵抗と前記第２抵抗との間の基準ノードの電圧とを比較するコンパレータとを備え、
   前記第１トランジスタの制御端子は、前記第２抵抗と第３抵抗との間に接続され、
   前記第２トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの間に接続され、この制御端子には前記出力端子の電圧が低下した場合にトリガー電流を供給するスイッチ素子を接続し、
   前記トリガー電流に対応したバックアップ電流を前記基準ノードに供給するバックアップ電流供給手段を設けたことを特徴とするシリーズレギュレータ回路。
2. 前記トリガー電流に対応する補償電流を、前記定電流源と前記第１トランジスタとの間のノードに供給する補償電流供給手段を設けたことを特徴とする請求項１に記載のシリーズレギュレータ回路。
3. 前記補償電流供給手段が接続された前記ノードと、前記定電流源との間に整流手段を設けたことを特徴とする請求項２に記載のシリーズレギュレータ回路。
4. 前記バックアップ電流供給手段及び前記補償電流供給手段を、カレントミラー回路を用いて構成するとともに、前記補償電流供給手段は、前記バックアップ電流供給手段の増幅率の逆数倍の値の前記バックアップ電流を供給することを特徴とする請求項２又は請求項３に記載のシリーズレギュレータ回路。
5. 前記定電流源は、前記第１トランジスタの温度依存性を補償する温度依存性を備えた電流源であることを特徴とする請求項１〜４のいずれか１項に記載のシリーズレギュレータ回路。

Images