JP2009071947A - 電源切換回路 - Google Patents
電源切換回路 Download PDFInfo
- Publication number
- JP2009071947A JP2009071947A JP2007236332A JP2007236332A JP2009071947A JP 2009071947 A JP2009071947 A JP 2009071947A JP 2007236332 A JP2007236332 A JP 2007236332A JP 2007236332 A JP2007236332 A JP 2007236332A JP 2009071947 A JP2009071947 A JP 2009071947A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- switch element
- turned
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】 負荷の短絡を検出した際には負荷への電源電圧の供給を遮断し、かつ、電源電圧の供給開始時に正常に負荷に電源電圧を供給する。
【解決手段】 電源電圧の供給開始から所定期間は、トランジスタQ4に代わりトランジスタQ5がトランジスタQ3をオンにする。マイコン1からの制御信号がトランジスタQ2に供給され、トランジスタQ2がオンになる。これにより、MOSFETQ1がオンにされる。従って、電源電圧の供給開始時にも電源電圧を負荷2に供給できる。所定期間経過後には、トランジスタQ5に代わりトランジスタQ4がトランジスタQ3をオンにし、負荷2に電源電圧が供給される。負荷が短絡した際には、トランジスタQ4がトランジスタQ3をオフにするので、MOSFETQ1がオフ状態になり、MOSFETQ1の破損が防止される。
【選択図】図1
【解決手段】 電源電圧の供給開始から所定期間は、トランジスタQ4に代わりトランジスタQ5がトランジスタQ3をオンにする。マイコン1からの制御信号がトランジスタQ2に供給され、トランジスタQ2がオンになる。これにより、MOSFETQ1がオンにされる。従って、電源電圧の供給開始時にも電源電圧を負荷2に供給できる。所定期間経過後には、トランジスタQ5に代わりトランジスタQ4がトランジスタQ3をオンにし、負荷2に電源電圧が供給される。負荷が短絡した際には、トランジスタQ4がトランジスタQ3をオフにするので、MOSFETQ1がオフ状態になり、MOSFETQ1の破損が防止される。
【選択図】図1
Description
本発明は、負荷に電源電圧を供給するか否かを切り換える電源切換回路に関する。
図2は、従来の電源切換回路200を示す回路図である。電源切換回路200は、MOSFETQ1をオン状態にすることにより、後段に接続される負荷2に電源電圧V1を供給し、MOSFETQ1をオフ状態にすることにより、負荷2に電源電圧を供給しないようにする回路である。
詳細には、ユーザ操作に基づいて電源スイッチSW1がオン状態にされると、電源電圧V1がマイコン1の電源供給端子1Aに供給され、マイコン1は制御信号出力端子1Bからハイレベル(論理ハイ)の制御信号を出力する。ハイレベルの制御信号がトランジスタQ2のベースに供給され、トランジスタQ2はオン状態になり、抵抗R1、R2によって電源電圧V1が分圧されて、MOSFETQ1のソース電位がゲート電位よりも高くなり、MOSFETQ1がオン状態になる。その結果、MOSFETQ1のソース−ドレイン間に電流が流れ、負荷2に電源電圧が供給される。
また、ユーザ操作に基づいて電源スイッチSW1がオフ状態になると、電源電圧V1がマイコン1の電源供給端子1Aに供給されず、マイコン1は制御信号出力端子1Bからハイレベル(論理ハイ)の制御信号を出力しない(ローレベルの制御信号を出力する)。ハイレベルの制御信号がトランジスタQ2のベースに供給されないので、トランジスタQ2はオフ状態になり、MOSFETQ1のゲート−ソース間電圧が導通開始電圧未満になり、MOSFETQ1がオフ状態になる。その結果、MOSFETQ1のソース−ドレイン間に電流が流れず、負荷2に電源電圧が供給されない。
ここで、電源スイッチSW1がオン状態のときに、負荷2が何らかの原因で短絡すると、MOSFETQ1のドレインが接地電位に接続された状態になり、その電位が0Vになる。その結果、MOSFETQ1のソース−ドレイン間に過大な電流が流れ、過大な電力が消費され、MOSFETQ1が熱による破損するという問題が生じる。
上記問題を解決するために、図3に示す電源切換回路300が考えられる。電源切換回路300においては、トランジスタQ3、Q4が追加されている。負荷2が短絡して、MOSFETQ1のドレイン電位が0Vになった場合に、トランジスタQ4がオフ状態になり、トランジスタQ3もオフ状態になる。その結果、マイコン1から出力されたハイレベルの制御信号は、トランジスタQ2のベースに供給されなくなる。トランジスタQ2がオフ状態になるので、MOSFETQ1のゲート−ソース間が導通開始電圧未満になって、MOSFETQ1がオフ状態になる。その結果、MOSFETQ1のソース−ドレイン間に電流が流れなくなり、MOSFETQ1の破損が防止される。
しかし、電源切換回路300においては、電源スイッチSW1をオフ状態からオン状態にする際、すなわち、電源電圧V1の供給開始時には、MOSFETQ1をオン状態にできないという問題が生じる。つまり、電源スイッチSW1のオフ時には、上記の通り、MSOFETQ1がオフになっており、MOSFETQ1のドレイン電位は0Vである。そのため、トランジスタQ4、Q3がオフ状態になっており、電源スイッチSW1がオンになって、マイコン1に電源電圧V1が供給開始されても、ハイレベルの制御信号がトランジスタQ2のベースに供給されず、トランジスタQ2をオン状態にできない。その結果、トランジスタQ1をオン状態にできないので、負荷2に電源電圧を供給できない。
本発明は上記従来の課題を解決するためになされたものであり、その目的は、負荷の短絡を検出した際には負荷への電源電圧の供給を遮断し、かつ、電源電圧の供給開始時に正常に負荷に電源電圧を供給できる電源切換回路を提供することである。
本発明の好ましい実施形態による電源切換回路は、オン状態になることにより電源電圧を負荷に供給し、オフ状態になることにより該負荷に電源電圧を供給しないスイッチ手段と、電源電圧が供給されることにより、該スイッチ手段をオン状態にするための制御信号を出力する制御手段と、オン状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給し、オフ状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給しない第1スイッチ素子と、該スイッチ手段の出力に基づいて該負荷が短絡されたか否かを検出し、該負荷の短絡が検出された際に、該第1スイッチ素子をオフ状態にする第2スイッチ素子と、電源電圧が供給開始してから所定期間のみ、該第2スイッチ素子の状態とは無関係に、該第1スイッチ素子をオン状態にする第3スイッチ素子とを備える。
電源電圧の供給開始から所定期間は、第2スイッチ素子の代わりに第3スイッチ素子が第1スイッチ素子をオン状態に制御する。従って、制御手段からの制御信号が第1スイッチ素子を介してスイッチ手段に供給され、スイッチ手段がオン状態にされる。従って、電源電圧の供給開始時にも電源電圧を負荷に供給することができる。所定期間経過後には、第3スイッチ素子に代わり第2スイッチ素子が第1スイッチ素子をオン状態に制御し、負荷に電源電圧が供給される。負荷が短絡した際には、第2スイッチ素子が第1スイッチ素子をオフ状態に制御するので、スイッチ手段がオフ状態になり、スイッチ手段が破損することを防止できる。
好ましい実施形態においては、前記第1スイッチ素子の制御電極に、前記第2スイッチ素子と前記第3スイッチ素子とが並列接続されており、該第3スイッチ素子の制御電極には、電源電圧が供給開始されて前記所定期間のみ、電源電圧によって充電されるコンデンサが接続されている。
第2スイッチ素子と第3スイッチ素子とが並列接続されているので、電源供給開始から所定期間は、第2スイッチ素子が第1スイッチ素子をオン状態にできないにも関わらず、第3スイッチ素子が第1スイッチ素子をオン状態できる。また、コンデンサが第3スイッチ素子の制御電極に接続されているので、電源電圧によってコンデンサが充電される際の充電電流が第3トランジスタの制御電極に流れ、第1スイッチ素子をオン状態にするように第3スイッチ素子を動作させることができる。
好ましい実施形態においては、前記第1スイッチ素子がpnp型トランジスタであり、前記第2、第3スイッチ素子がnpn型トランジスタであり、該第2スイッチ素子および第3スイッチ素子は、各コレクタが該第1スイッチ素子のベースに接続され、各エミッタが接地電位に接続され、該第2スイッチ素子のベースが前記スイッチ手段の出力端に接続され、該第3スイッチ素子のベースがコンデンサの一端に接続され、該コンデンサの他端が電源に接続されている。
第1〜第3スイッチ素子を設けることによって、負荷の短絡を検出した際には負荷への電源電圧の供給を遮断し、かつ、電源電圧の供給開始時に正常に負荷に電源電圧を供給開始できる。
以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態による電源切換回路100を示す概略回路図である。電源切換回路100は、電源電圧V1を負荷2に供給するか否かを切り換える回路であって、制御手段(例えば、マイコン)1と、スイッチ手段3と、第1スイッチ素子Q3と、第2スイッチ素子Q4と、第3スイッチ素子Q5と、コンデンサC1と、電源スイッチSW1とを備えている。
電源スイッチSW1は、ユーザ操作によってオン状態またはオフ状態にされるものであり、オン状態とされることにより電源電圧V1を電源切換回路100に供給し、オフ状態とされることにより電源電圧V1が電源切換回路100に供給されないようにする。
マイコン1は、電源スイッチSW1を介して電源電圧V1が供給されたときにスイッチ手段3をオン状態に制御し、電源電圧V1が供給されないときにスイッチ手段3をオフ状態に制御する。詳細には、マイコン1は、電源供給端子1Aと、制御信号出力端子1Bとを有しており、電源供給端子1Aに電源電圧V1が供給されているときに、制御信号出力端子1Bからスイッチ手段3をオン状態にするためのハイレベルの制御信号を出力し、電源供給端子1Aに電源電圧V1が供給されていないときに、制御信号出力端子1Bからスイッチ手段3をオフ状態にするためのローレベルの制御信号を出力する。
第1スイッチ素子Q3は、オン状態になることにより、マイコン1からの制御信号をスイッチ手段3に出力し、オフ状態になることにより、マイコン1からの制御信号をスイッチ手段3に出力しないように遮断する。第1スイッチ素子Q3は、例えば、pnp型のトランジスタであり、エミッタがマイコン1の制御信号出力端子1Bに接続され、コレクタがスイッチ手段3のトランジスタQ2のベースに接続されている。
スイッチ手段3は、オン状態になることにより電源スイッチSW1からの電源電圧V1を負荷2に供給し、オフ状態になることにより電源スイッチSW1からの電源電圧V1を負荷2に供給しないように遮断する。スイッチ手段3は、例えば、電源電圧V1を負荷2に対して供給又は遮断するMOSFETQ1と、トランジスタQ3を介して制御信号を受けてMOSFETQ1をオンオフ制御するnpn型トランジスタQ2と、MOSFETQ1のソース−ゲート間電圧を決定するための抵抗R1、R2とを備える。
MOSFETQ1のソースは電源スイッチSW1に接続され、ドレインは電源切換回路100の出力端A点(すなわち負荷2)に接続され、ゲートは抵抗R1を介してソースに接続され、かつ、抵抗R2を介してトランジスタQ2のコレクタに接続されている。トランジスタQ2のエミッタは接地電位に接続され、ベースはトランジスタQ3のコレクタに接続されている。
第2スイッチ素子Q4は、スイッチ手段3の出力に基づいて、負荷2が短絡されたか否かを検出し、負荷2が短絡された場合に、トランジスタQ3をオフ状態にする。第2スイッチ素子Q4は、例えば、npn型トランジスタであり、ベースがMOSFETQ1のドレイン(出力端A点および負荷2)に接続され、コレクタがトランジスタQ3のベースに接続され、エミッタが接地電位に接続されている。負荷2が短絡されると、トランジスタQ4のベース電位が0Vになるので、トランジスタQ4がオフ状態になり、トランジスタQ3がオフ状態になる。
第3スイッチ素子Q5は、電源スイッチSW1がオン状態になって電源電圧V1が供給開始されてから所定期間のみ、トランジスタQ4のオンオフ状態とは関係なく、トランジスタQ3をオン状態に維持するものである。つまり、電源電圧V1が供給開始した瞬間はA点電位が0Vであるので、トランジスタQ4がオフ状態になっているが、第3スイッチ素子Q5の作用によってトランジスタQ3をオン状態にする。
第3スイッチ素子Q5は、例えば、npn型トランジスタであり、トランジスタQ3のベースと接地電位との間に、トランジスタQ4と並列になるように接続されている。つまり、トランジスタQ5のコレクタはトランジスタQ3のベースに接続され、エミッタは接地電位に接続されている。
電源電圧V1が供給開始されてから所定期間は、トランジスタQ4がオフ状態であっても、トランジスタQ5がオン状態になることにより、トランジスタQ3をオン状態にできる。一方、所定期間経過後の定常状態において、トランジスタQ5はオフ状態であるので、負荷2が短絡したときにトランジスタQ4がオフ状態になってトランジスタQ3をオフ状態にできる。
トランジスタQ5のベースには、電源電圧V1が供給開始されてから所定期間のみトランジスタQ5のベース−エミッタ間に電流を流し、トランジスタQ5をオン状態にさせるためのコンデンサC1が接続されている。コンデンサC1の一端は、トランジスタQ5のベースに接続されると共に、逆電流防止用のダイオードD1を介して接地電位に接続されている。コンデンサC1の他端は、電源スイッチSW1を介して電源V1に接続されている。電源電圧V1の供給開始から所定期間は、電源電圧V1によってコンデンサC1に電荷が蓄積され、充電される。これにより、コンデンサC1の充電電流がトランジスタQ5のベースにベース電流として流れるので、コンデンサC1が充電動作を行う所定期間だけ、トランジスタQ5をオン状態にすることができる。一方、コンデンサC1が充電し終える所定期間経過後には、充電電流が流れなくなるので、トランジスタQ5をオフ状態にできる。
負荷2は、電源切換回路100が適用される機器に応じて、任意の適切なものが採用され得る。本実施形態では、負荷2は、DC/DCコンバータ、スイッチングIC、DAC(デジタルアナログ変換器)、ADC(アナログデジタル変換器)、オペアンプ等であり、例えば、その前段にカップリングコンデンサC2が接続されている。負荷2が短絡するとは、例えば、カップリングコンデンサC2が短絡することであり、その結果、MOSFETQ1のドレインは接地電位に接続され、0Vになる。
以上の構成を有する電源切換回路100についてその動作を説明する。
[電源スイッチSW1がオフ状態の場合]
ユーザ操作に基づいて電源スイッチSW1がオフ状態とされている場合、電源電圧V1がマイコン1の電源供給端子1Aに供給されないので、マイコン1は、制御信号出力端子1Bからローレベル(論理ロー)の制御信号を出力する(つまり、ハイレベルを出力しない)。一方、MOSFETQ1のドレイン電位は0Vであるので、トランジスタQ4はオフ状態になっており、コンデンサC1に充電電流がながれないので、トランジスタQ5はオフ状態になっており、その結果、トランジスタQ3はオフ状態になっている。トランジスタQ2のベースにはハイレベルの制御信号が供給されないので、トランジスタQ2はオフ状態になっており、その結果、MOSFETQ1のゲート−ソース間電圧が導通開始電圧未満になり、MOSFETQ1がオフ状態になっている。その結果、MOSFETQ1のソース−ドレイン間に電流が流れず、負荷2に電源電圧が供給されない。
[電源スイッチSW1がオフ状態の場合]
ユーザ操作に基づいて電源スイッチSW1がオフ状態とされている場合、電源電圧V1がマイコン1の電源供給端子1Aに供給されないので、マイコン1は、制御信号出力端子1Bからローレベル(論理ロー)の制御信号を出力する(つまり、ハイレベルを出力しない)。一方、MOSFETQ1のドレイン電位は0Vであるので、トランジスタQ4はオフ状態になっており、コンデンサC1に充電電流がながれないので、トランジスタQ5はオフ状態になっており、その結果、トランジスタQ3はオフ状態になっている。トランジスタQ2のベースにはハイレベルの制御信号が供給されないので、トランジスタQ2はオフ状態になっており、その結果、MOSFETQ1のゲート−ソース間電圧が導通開始電圧未満になり、MOSFETQ1がオフ状態になっている。その結果、MOSFETQ1のソース−ドレイン間に電流が流れず、負荷2に電源電圧が供給されない。
[電源スイッチSW1がオン状態にされてから所定期間、つまり、電源電圧V1が供給開始してから所定期間]
ユーザ操作に基づいて電源スイッチSW1がオン状態にされると、電源電圧V1が電源切換回路100に供給開始される。マイコン1の電源供給端子1Aに電源電圧V1が供給されるので、マイコン1は制御信号出力端子1Bからハイレベルの制御信号を出力する。電源電圧V1の供給開始直後は、MOSFETQ1のドレイン電位は未だ0Vである(つまり、ドレイン電位は負荷2の短絡時と同じ)ので、トランジスタQ4はオフ状態のままであり、トランジスタQ4によってはトランジスタQ3をオン状態にできない。一方、コンデンサC1が電源V1に接続された状態になるので、コンデンサC1が電源電圧V1によって充電され、充電電流がベース電流としてトランジスタQ5に流れる。これにより、トランジスタQ5がオン状態になって、トランジスタQ3のベースが接地電位に接続されて、トランジスタQ3がオン状態になる。
ユーザ操作に基づいて電源スイッチSW1がオン状態にされると、電源電圧V1が電源切換回路100に供給開始される。マイコン1の電源供給端子1Aに電源電圧V1が供給されるので、マイコン1は制御信号出力端子1Bからハイレベルの制御信号を出力する。電源電圧V1の供給開始直後は、MOSFETQ1のドレイン電位は未だ0Vである(つまり、ドレイン電位は負荷2の短絡時と同じ)ので、トランジスタQ4はオフ状態のままであり、トランジスタQ4によってはトランジスタQ3をオン状態にできない。一方、コンデンサC1が電源V1に接続された状態になるので、コンデンサC1が電源電圧V1によって充電され、充電電流がベース電流としてトランジスタQ5に流れる。これにより、トランジスタQ5がオン状態になって、トランジスタQ3のベースが接地電位に接続されて、トランジスタQ3がオン状態になる。
トランジスタQ3がオン状態になると、マイコン1からのハイレベルの制御信号がトランジスタQ2のベースに供給され、トランジスタQ2がオン状態になる。これにより、電源電圧V1、抵抗R1、R2によってMOSFETQ1のソース電位およびゲート電位が規定され、MOSFETQ1のソース−ゲート間電圧が導通開始電圧以上になって、MOSFETQ1がオン状態になる。その結果、電源電圧V1が負荷2に供給されるようになる。
MOSFETQ1のオンによってA点電位が上昇すると、トランジスタQ4がオン状態になるので、トランジスタQ4のオンによってトランジスタQ3をオン状態に維持できるようになる。この後に、コンデンサC1が充電し終えるので、トランジスタQ5のベースには充電電流がベース電流として流れなくなって、トランジスタQ5はオフ状態になる。従って、所定期間経過後の定常状態においては、トランジスタQ5はオフ状態であるが、トランジスタQ4がオン状態になることによって、トランジスタQ3をオン状態にしている。
[電源スイッチSW1がオンのときに、負荷2が短絡した場合]
負荷2が短絡すると、MOSFETQ1のドレインは接地電位に接続された状態になり、電位が0Vになる。従って、トランジスタQ4がオフ状態になる。上記の通り、定常状態では、トランジスタQ5もオフ状態になっている。その結果、トランジスタQ3がオフ状態になり、マイコン1から出力されたハイレベルの制御信号は、トランジスタQ3によって遮断され、トランジスタQ2のベースに供給されなくなる。トランジスタQ2がオフ状態になるので、MOSFETQ1のゲート−ソース間電圧が導通開始電圧未満になって、MOSFETQ1がオフ状態になる。その結果、MOSFETQ1のソース−ドレイン間に電流が流れなくなり、MOSFETQ1の破損が防止される。
負荷2が短絡すると、MOSFETQ1のドレインは接地電位に接続された状態になり、電位が0Vになる。従って、トランジスタQ4がオフ状態になる。上記の通り、定常状態では、トランジスタQ5もオフ状態になっている。その結果、トランジスタQ3がオフ状態になり、マイコン1から出力されたハイレベルの制御信号は、トランジスタQ3によって遮断され、トランジスタQ2のベースに供給されなくなる。トランジスタQ2がオフ状態になるので、MOSFETQ1のゲート−ソース間電圧が導通開始電圧未満になって、MOSFETQ1がオフ状態になる。その結果、MOSFETQ1のソース−ドレイン間に電流が流れなくなり、MOSFETQ1の破損が防止される。
以上のように、本実施形態によると、トランジスタQ3〜Q5を設けることによって、負荷2の短絡を検出した際には負荷2への電源電圧V1の供給を遮断し、かつ、電源電圧V1の供給開始時に正常に負荷2に電源電圧V1を供給開始できる。
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。スイッチ手段に適用されるスイッチ素子の種類及び数は上記実施形態に限定されない。また、上記各スイッチ素子の極性は、上記の実施形態に限定されない。つまり、上記回路の接続構成は本発明を実現するための一例に過ぎないが、本例の回路構成を採用することで、より簡単な回路構成で上記効果をきわめて良好に達成することができる。
本発明は、AVアンプや、オーディオプロセッサ等のオーディオ機器に好適に採用され得る。
100 電源切換回路
1 マイコン
2 負荷
3 スイッチ手段
Q3 第1スイッチ素子
Q4 第2スイッチ素子
Q4 第3スイッチ素子
C1 コンデンサ
1 マイコン
2 負荷
3 スイッチ手段
Q3 第1スイッチ素子
Q4 第2スイッチ素子
Q4 第3スイッチ素子
C1 コンデンサ
Claims (3)
- オン状態になることにより電源電圧を負荷に供給し、オフ状態になることにより該負荷に電源電圧を供給しないスイッチ手段と、
電源電圧が供給されることにより、該スイッチ手段をオン状態にするための制御信号を出力する制御手段と、
オン状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給し、オフ状態になることにより、該制御手段からの制御信号を該スイッチ手段に供給しない第1スイッチ素子と、
該スイッチ手段の出力に基づいて該負荷が短絡されたか否かを検出し、該負荷の短絡が検出された際に、該第1スイッチ素子をオフ状態にする第2スイッチ素子と、
電源電圧が供給開始されてから所定期間のみ、該第2スイッチ素子の状態とは無関係に、該第1スイッチ素子をオン状態にする第3スイッチ素子とを備える、電源切換回路。 - 前記第1スイッチ素子の制御電極に、前記第2スイッチ素子と前記第3スイッチ素子とが並列接続されており、
該第3スイッチ素子の制御電極には、電源電圧が供給開始されて前記所定期間のみ、電源電圧によって充電されるコンデンサが接続されている、請求項1に記載の電源切換回路。 - 前記第1スイッチ素子がpnp型トランジスタであり、前記第2、第3スイッチ素子がnpn型トランジスタであり、
該第2スイッチ素子および第3スイッチ素子は、各コレクタが該第1スイッチ素子のベースに接続され、各エミッタが接地電位に接続され、
該第2スイッチ素子のベースが前記スイッチ手段の出力端に接続され、該第3スイッチ素子のベースがコンデンサの一端に接続され、該コンデンサの他端が電源に接続されている、請求項2に記載の電源切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236332A JP2009071947A (ja) | 2007-09-12 | 2007-09-12 | 電源切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007236332A JP2009071947A (ja) | 2007-09-12 | 2007-09-12 | 電源切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009071947A true JP2009071947A (ja) | 2009-04-02 |
Family
ID=40607636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007236332A Pending JP2009071947A (ja) | 2007-09-12 | 2007-09-12 | 電源切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009071947A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330110U (ja) * | 1989-07-31 | 1991-03-25 | ||
JPH0685632A (ja) * | 1992-09-02 | 1994-03-25 | Nissan Motor Co Ltd | 過電流保護機能付mos型トランジスタ |
JP2000105617A (ja) * | 1998-09-29 | 2000-04-11 | Nec Corp | 電源短絡保護回路 |
JP2004326273A (ja) * | 2003-04-23 | 2004-11-18 | Mitsubishi Electric Corp | 電源短絡保護回路 |
JP2005198369A (ja) * | 2003-12-26 | 2005-07-21 | Tdk Corp | 短絡保護回路 |
-
2007
- 2007-09-12 JP JP2007236332A patent/JP2009071947A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330110U (ja) * | 1989-07-31 | 1991-03-25 | ||
JPH0685632A (ja) * | 1992-09-02 | 1994-03-25 | Nissan Motor Co Ltd | 過電流保護機能付mos型トランジスタ |
JP2000105617A (ja) * | 1998-09-29 | 2000-04-11 | Nec Corp | 電源短絡保護回路 |
JP2004326273A (ja) * | 2003-04-23 | 2004-11-18 | Mitsubishi Electric Corp | 電源短絡保護回路 |
JP2005198369A (ja) * | 2003-12-26 | 2005-07-21 | Tdk Corp | 短絡保護回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330406B2 (en) | Motor drive circuit | |
JP2008042230A (ja) | 負荷駆動回路、および保護方法 | |
JP2008035596A (ja) | 保護回路 | |
JP2011041393A (ja) | 出力遮断回路および電子機器 | |
JP5710175B2 (ja) | 電源切替回路 | |
JPH06208423A (ja) | 電源回路 | |
JP2009071947A (ja) | 電源切換回路 | |
WO2019006991A1 (zh) | 供电驱动模块、供电装置及电子烟 | |
JP5435483B2 (ja) | 電源供給装置 | |
JP2010045759A (ja) | 駆動トランジスタ制御回路 | |
JP2009183037A (ja) | スイッチング電源回路及びそれを備えた車両 | |
JP4522125B2 (ja) | 基準電圧発生回路 | |
JP6108617B2 (ja) | 電圧レギュレータ回路 | |
JP5250753B2 (ja) | 負荷駆動回路 | |
JP2005203848A (ja) | 出力回路およびオペアンプ | |
JP4887180B2 (ja) | 短絡保護機能付き半導体装置 | |
JP4536274B2 (ja) | 信号入力回路 | |
JP3299481B2 (ja) | 緊急電源切断装置 | |
JP2010233196A (ja) | スイッチングアンプ | |
JP2005184904A (ja) | 突入電流防止回路 | |
JP4857960B2 (ja) | スイッチング装置 | |
JP2007068244A (ja) | 電源供給用スイッチ装置とそれを用いた電子機器 | |
JP2001094203A (ja) | レーザ駆動装置 | |
JP2011150640A (ja) | 電源用集積回路 | |
KR19990008410U (ko) | 충전 및 외부전원 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100519 |