JP4522125B2 - 基準電圧発生回路 - Google Patents

基準電圧発生回路 Download PDF

Info

Publication number
JP4522125B2
JP4522125B2 JP2004102213A JP2004102213A JP4522125B2 JP 4522125 B2 JP4522125 B2 JP 4522125B2 JP 2004102213 A JP2004102213 A JP 2004102213A JP 2004102213 A JP2004102213 A JP 2004102213A JP 4522125 B2 JP4522125 B2 JP 4522125B2
Authority
JP
Japan
Prior art keywords
reference voltage
transistor
buffer amplifier
capacitor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004102213A
Other languages
English (en)
Other versions
JP2005285062A (ja
Inventor
安昭 林
孝一 羽山
修一 久坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004102213A priority Critical patent/JP4522125B2/ja
Publication of JP2005285062A publication Critical patent/JP2005285062A/ja
Application granted granted Critical
Publication of JP4522125B2 publication Critical patent/JP4522125B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Description

安定した基準電圧を発生する基準電圧発生回路に関する。
ビデオカメラや、デジタルスチルカメラなどの携帯機器は、バッテリー駆動であり、消費電力を極力小さくしたいという要求がある。そこで、これら機器においては、待機(スタンバイ)モードを有し、所定時間以上操作入力がなく、実際に動作していないときには各種の回路への電力供給を断ち、操作待ちの状態になる。従って、内蔵される半導体集積回路(IC)においても、内部の多くの回路への電力供給が停止される。
半導体集積回路におけるスタンバイモードと、通常の動作モードの移行については、特許文献1などに示されている。
特開2001−358294号公報
ここで、スタンバイが解除された場合には、速やかに通常モードに移行することが好ましい。一方、ICにおける各種回路は、基準電圧源や、基準電流源からの基準電圧や、基準電流によって動作するものが多くある。このような回路において、基準電圧は、コンデンサの充電電圧を利用し、電源電圧の変動などによらず安定して基準電圧を維持している。このような回路においては、スタンバイ解除時においてコンデンサへ速やかに充電しなければ、速やかな通常動作モードへの移行ができない。ところが、コンデンサへ速やかに充電できる回路構成にすれば、それだけ電源電圧の変動などの影響を受けやすくなってしまうという問題がある。
本発明は、スタンバイ時にオフされ、通常時において第1基準電圧を発生する第1基準電圧発生手段と、この第1基準電圧発生手段から出力される第1基準電圧がリップル除去用の抵抗を介し供給され充電されるコンデンサと、スタンバイ解除後の所定期間に限定して、前記第1基準電圧発生手段からの第1基準電圧を前記コンデンサに供給して前記コンデンサを充電する解除時充電手段と、を有し、前記コンデンサの充電電圧を第2基準電圧として出力することを特徴とする。
さらに、前記第2基準電圧が入力され、対応する電圧を出力する出力用バッファアンプを有することが好適である。
また、前記解除時充電手段は、前記第1基準電圧を入力として、対応する電圧において充電電流を出力する充電用バッファアンプと、スタンバイ解除後の所定期間経過後に、前記充電用バッファアンプの動作をオフするスイッチと、を有することが好適である。
さらに、前記出力用バッファアンプの出力と、前記第1基準電圧に基づいて発生され第1基準電圧より低い第3基準電圧とが入力され、前記出力用バッファアンプの出力の方が低い場合に前記出力用バッファアンプにその駆動電流を供給する差動アンプを有することが好適である。
本発明によれば、第1基準電圧がリップル除去用の抵抗を介し、コンデンサに供給される。従って、第1基準電圧にリップルがのっても、リップルの充電電圧(第2基準電圧)に対する影響を抑制することができる。一方、スタンバイ解除時には、抵抗を介さず、第1基準電圧によって直接コンデンサを充電できるため、速やかな充電が行え、立ち上がりを速くすることができる。さらに、バッファアンプを設けこの出力によって、コンデンサを充電することで、スタンバイ解除時における立ち上がりをさらに速くすることができる。
以下、本発明の実施形態について、図面に基づいて説明する。
図1は、実施形態の全体構成を示す図である。まず、スタンバイ制御スイッチ10は、操作入力がなく待機時間が所定時間経過した場合に、自動的にオフされる。スタンバイ制御スイッチ10は、一端がグランドに接続され、他端がpnpトランジスタQ1のベースに接続されている。従って、スタンバイ制御スイッチ10がオフの場合には、トランジスタQ1はオフされ、スタンバイ制御スイッチ10がオンされると、トランジスタQ1もオンする。
トランジスタQ1は、エミッタが電源ラインに接続され、コレクタが抵抗R1、R2、R3を介しグランドに接続されている。そして、抵抗R2、R3の接続点には、通常動作モードの時に定電圧を出力するバンドギャップツェナー(BGZ)回路の出力が接続されている。従って、スタンバイ時には、トランジスタQ1はオフし、そのコレクタ側はすべてグランド電位に維持される。一方、通常動作時には、トランジスタQ1がオンするとともにBGZ回路から定電圧が抵抗R2、R3の接続点に供給される。このため、抵抗R3には、BGZ回路から供給される定電圧を抵抗R3の抵抗値で除算した定電流が流れる。従って、抵抗R1と抵抗R2の接続点の電圧は、抵抗R2、抵抗R3の接続点の電圧より抵抗R3に流れる定電流に抵抗R2の抵抗値を乗算した電圧だけ高い電圧(電圧V1)になり、トランジスタQ1のコレクタの電圧は、抵抗R1、抵抗R2の接続点の電圧より抵抗R3に流れる定電流に抵抗R1の抵抗値を乗算した電圧だけ高い電圧(第1基準電圧、例えば2.3V)になる。
トランジスタQ1のコレクタに得られる第1基準電圧は、大抵抗R0を介し、外付けのコンデンサC1の上側端に供給される。このコンデンサC1の他端はグランドに接続されている。従って、コンデンサC1は、大抵抗R0を介し供給される電流によって充電される。また、この第1基準電圧は、バッファアンプAに直接入力されており、このバッファアンプAの出力端は、コンデンサC1の上側端に接続されている。従って、コンデンサC1は、バッファアンプAの出力によっても充電される。さらに、コンデンサC1の上側端は、バッファアンプBに入力されており、このバッファアンプBの出力が基準電流源20に供給されている。
一方、上述の抵抗R1と抵抗R2の接続点に得られる電圧V1は、npnトランジスタQ3のベースに入力されている。このトランジスタQ3のコレクタは、pnpトランジスタQ2のコレクタに接続され、このトランジスタQ2のエミッタは電源ラインに接続されている。また、トランジスタQ3のエミッタは、抵抗R4を介しグランドに接続されているとともに、コレクタが電源ラインに接続されているnpnトランジスタQ4のエミッタに接続されている。そして、このトランジスタQ4のベースには、バッファアンプBの出力端が接続されている。従って、このトランジスタQ3、Q4は電圧V1と、バッファアンプBの出力を比較する差動アンプとして機能する。
トランジスタQ2のベースコレクタ間は短絡されており、このベースには、エミッタが電源ラインに接続されたpnpトランジスタQ5およびトランジスタQ6のベースが共通接続されている。従って、トランジスタQ2と、トランジスタQ5、Q6はカレントミラーを構成し、トランジスタQ2に流れる電流と同一の電流がトランジスタQ5、Q6に流れる。
トランジスタQ5のコレクタは、バッファアンプAに接続されており、バッファアンプAに動作電流を供給する。また、トランジスタQ6のコレクタは、バッファアンプBに接続されており、バッファアンプBに動作電流を供給する。
さらに、トランジスタQ5、Q6のコレクタには、基準電流源20からの定電流出力が供給されており、バッファアンプA,Bは、基準電流源20からの定電流によっても動作可能になっている。
このような回路において、スタンバイ時には、スタンバイスイッチがオフ、BGZ回路の出力が0であり、基準電位、電圧V1ともグランド電位であり、バッファアンプA、バッファアンプB、基準電流源20共オフとなり、またトランジスタQ3、Q4ともオフになる。
スタンバイ解除時には、トランジスタQ1がオンになり、BGZ回路出力が定電圧に立ち上がる。これによって、第1基準電圧、電圧V1も所定電圧になる。
ここで、第1基準電圧は、大抵抗R0を介し、コンデンサC1に供給されるが、例えば200kΩ程度の大抵抗があるため、その電流によって徐々に充電される。一方、電圧V1が立ち上がり、コンデンサC1の充電電圧が徐々に上昇する。また、バッファアンプBの出力は十分低く、従ってトランジスタQ4がオフ、トランジスタQ3がオンし、この電流がトランジスタQ2、Q5、Q6に流れる。そこで、バッファアンプA、バッファアンプBが動作する。
このようにバッファアンプAが動作するため、バッファアンプAの出力によってコンデンサC1が急速に充電される。このようにして、コンデンサC1の充電電圧が上昇してくると、バッファアンプBの出力も上昇し、このバッファアンプBの出力電圧がV1を上回るとトランジスタQ3がオフし、トランジスタQ2、Q5、Q6の電流もオフする。一方、バッファアンプBの出力が徐々に上昇しているため、基準電流源20が動作を開始しており、この基準電流源20の出力によって、バッファアンプA、バッファアンプBはトランジスタQ5、Q6がオフしても動作が継続される。
そして、スタンバイ解除後所定時間が経過して、コンデンサC1の充電電圧(VREF=第2基準電圧)が第1基準電圧と同一となりこの第2基準電圧VREFが安定したときには、外部のマイコンなどからの信号によって、バッファアンプAがオフされる。従って、その後は、コンデンサC1には、第1基準電圧が大抵抗R0を介し供給され、コンデンサC1の充電電圧(第2基準電圧)が第1基準電圧と同一の電圧であってより安定した状態で、これがバッファアンプBによって電流能力を付与された安定化され、基準電流源20に供給される。
この状態では、第1基準電圧にリップルがのって変動しても、大抵抗R0によってリップルの影響は抑制され、コンデンサC1の充電電圧(第2基準電圧)VREFはほとんど変動しない。従って、安定した電圧が基準電流源20に供給され、基準電流源20が安定した定電流を各種回路に供給することができる。
そして、本実施形態によれば、スタンバイ解除においては、バッファアンプAからの出力によって、コンデンサC1が充電されるため、この第2基準電圧VREFの立ち上がりが速く、通常動作への移行を速やかに行えるという効果が得られる。
なお、バッファアンプAを用いず基準電位をスイッチを介し直接コンデンサC1の上側に供給すると、充電時間は上述の例に比べ長くかかるが、大抵抗R0を介する電流のみでコンデンサC1を充電する場合に比べて速い充電が行える。また、バッファアンプAの動作電流をトランジスタQ5のみとした場合、コンデンサC1の充電電圧VREFが第1基準電圧に達する前にバッファアンプAが停止してしまい、電圧VREFが安定するまでの時間が長くなるが、スイッチを設ける必要がなくなる。
次に、図2に基づいて、バッファアンプAについて説明する。アンプスイッチ30は、外部のマイコンとのシリアル通信によって、上述のようにしてスタンバイ解除後所定時間が経過した場合にオンされる。このアンプスイッチ30は、下側端がグランドに接続され、他端がnpnトランジスタQ11のコレクタに接続されている。このトランジスタQ11のコレクタは、図1におけるトランジスタQ5のコレクタに接続されており、トランジスタQ5からの電流および基準電流源20からの定電流が供給されている。また、このトランジスタQ11のエミッタは抵抗R11を介しグランドに接続されている。さらに、トランジスタQ11のコレクタには、npnトランジスタQ12のベースが接続されている。このトランジスタQ12のコレクタは、電源ラインに接続され、エミッタは、トランジスタQ11のベースに接続されている。
従って、アンプスイッチ30がオフされている場合には、トランジスタQ12がオンし、これによって、トランジスタQ11のコレクタベース間が短絡されて、トランジスタQ11にトランジスタQ5および基準電流源20からの電流が流れる。一方、アンプスイッチ30がオンの場合には、トランジスタQ12のベースはグランド電位となり、トランジスタQ12はオフとなり、またトランジスタQ5および基準電流源20からの電流はアンプスイッチ30を介しグランドに流れる。
トランジスタQ11のベースには、エミッタが抵抗を介し、トランジスタR12、R13を介しグランドに接続されているnpnトランジスタQ13、Q14のベースに接続されている。従って、これらトランジスタQ13、Q14は、トランジスタQ11とカレントミラーを形成しており、トランジスタQ11に流れる電流と同一の電流を流す。
トランジスタQ1のコレクタ電位である第1基準電圧は、npnトランジスタQ15のベースに供給される。このトランジスタQ15のエミッタは、トランジスタQ13のコレクタに接続されており、またnpnトランジスタQ16のエミッタにも接続されている。
トランジスタQ15のコレクタは、エミッタが電源ラインに接続されたpnpトランジスタQ17のコレクタに接続されている。トランジスタQ17のベースは、ベースコレクタ間が短絡され、エミッタが電源ラインに接続されたpnpトランジスタQ18のベースに接続されている。従って、トランジスタQ18とトランジスタQ17はカレントミラーを構成しており、トランジスタQ18に流れる電流に対応した電流がトランジスタQ17に流れる。
また、トランジスタQ17とトランジスタQ15のコレクタ同士の接続点は、pnpトランジスタQ19のベースに接続されている。このトランジスタQ19のエミッタは電源ラインに接続されており、コレクタは、トランジスタQ16のベース、トランジスタQ14のコレクタに接続されている。
さらに、トランジスタQ19のコレクタは、抵抗R14を介し、上述したコンデンサC1に接続されている。
このような回路において、アンプスイッチ30がオフしている場合には、トランジスタQ11にトランジスタQ5および基準電流源20からの電流が流れ、これに対応した電流がトランジスタQ13、Q14に流れる。トランジスタQ13に電流が流れるため、トランジスタQ15、Q16は、そのベース電位が一定になるように動作し、Q16のベース電圧、すなわちコンデンサC1の上側電位が第1基準電圧と同一になるように、トランジスタQ19、トランジスタQ17、18が動作して、抵抗R14を介しコンデンサC1が充電される。
一方、アンプスイッチ30がオフされた場合、トランジスタQ11に流れる電流が0になり、このバッファアンプAは動作を停止する。
このようにして、バッファアンプAは、入力される第1基準電圧に応じて、対応する電流をコンデンサC1に供給し、コンデンサの充電電圧(第2基準電圧)VREFが第1基準電圧になるように動作する。そして、アンプスイッチ30がオフされることによって動作を停止する。
図3は、バッファアンプBの構成を示す図である。トランジスタQ6および基準電流源20からの電流は、npnトランジスタQ21のコレクタに供給され、このトランジスタQ21は、エミッタが抵抗R21を介しグランドに接続されている。トランジスタQ21のコレクタには、npnトランジスタQ22のベースが接続され、このトランジスタQ22のコレクタは電源ラインに接続され、エミッタはトランジスタQ21のベースに接続されており、トランジスタQ21はダイオードとして機能する。
トランジスタQ21のベースには、エミッタが抵抗R22を介しグランドに接続されているnpnトランジスタQ23のベースが接続されており、トランジスタQ21とトランジスタQ23はカレントミラーを構成し、トランジスタQ23にはトランジスタQ21に流れる電流と同一の電流が流れる。
トランジスタQ23のコレクタには、npnトランジスタQ24と、npnトランジスタQ25のエミッタが共通接続されている。トランジスタQ24のベースには、コンデンサC1の充電電圧(第2基準電圧)VREFが供給され、コレクタは、エミッタが電源ラインに接続されているpnpトランジスタQ26のコレクタに接続されている。トランジスタQ26のベースには、コレクタベース間が短絡されたpnpトランジスタQ27のベースに接続されている。トランジスタQ27のエミッタは電源ラインに接続されており、トランジスタQ27とトランジスタQ26はカレントミラーを構成する。また、トランジスタQ27のコレクタには、トランジスタQ25のコレクタが接続されている。
トランジスタQ26と、トランジスタQ24のコレクタ同士の接続点は、エミッタが電源ラインに接続されたpnpトランジスタQ28のベースに接続され、このトランジスタQ28のコレクタは、抵抗R24、R25、R26の直列接続を介しグランドに接続されている。また、トランジスタQ28のコレクタは、トランジスタQ25のベースに接続されるとともに、バッファアンプBの出力として、基準電流源20と、トランジスタQ4のベースに接続されている。さらに、抵抗R24と抵抗R25の接続点は、基準電圧1.64Vの出力、抵抗R25と抵抗R26の接続点は、スピーカ基準電圧1.27Vの出力となっている。
このような回路において、トランジスタQ21にトランジスタQ6および基準電流源20からの電流が供給されると、トランジスタQ21、Q23にその電流が流れる。トランジスタQ24のベースには、電圧VREFが供給されており、トランジスタQ24、Q25のベース電位が一定になるように、トランジスタQ26、Q27、Q28が動作し、Q25のベース電圧、出力端の電位がVREFとなる。また、VREFを抵抗R24、R25、R26で分割した電圧が上述のようにして出力される。
なお、上述の例では、カレントミラーの電流比を1対1としたが、カレントミラーを構成するトランジスタのエミッタ面積比を変更することで、カレントミラーの電流比を任意の比にすることができる。
このように、本実施形態によれば、スタンバイ時には、スタンバイ制御スイッチをオフすることで、バッファアンプA、B、基準電流源20の動作が停止され、省電力化が図られる。そして、スタンバイ解除時には、バッファアンプAによって、コンデンサC1が充電され、速やかなVREF立ち上げを達成することができ、基準電流源20等の通常動作までの時間を短くすることができる。さらに、通常動作時においては、バッファアンプAの動作が停止されるため、コンデンサC1は、大抵抗R0を介して基準電位に接続され、基準電位のリップルの影響を抑制して安定したVREFを維持することができる。これによって、基準電流源20の動作を安定にすることができる。
実施形態の全体構成を示す図である。 バッファアンプAの構成を示す図である。 バッファアンプBの構成を示す図である。
符号の説明
10 スタンバイ制御スイッチ、20 基準電流源、30 アンプスイッチ。

Claims (3)

  1. スタンバイ時にオフされ、通常時において第1基準電圧を発生する第1基準電圧発生手段と、
    この第1基準電圧発生手段から出力される第1基準電圧がリップル除去用の抵抗を介し供給され充電されるコンデンサと、
    スタンバイ解除後の所定期間に限定して、前記第1基準電圧発生手段からの第1基準電圧を前記コンデンサに供給して前記コンデンサを充電する解除時充電手段と、
    前記第2基準電圧が入力され、対応する電圧を出力する出力用バッファアンプと、
    前記出力用バッファアンプの出力と、前記第1基準電圧に基づいて発生され第1基準電圧より低い第3基準電圧とが入力され、前記出力用バッファアンプの出力の方が低い場合に前記出力用バッファアンプにその駆動電流を供給する差動アンプと、
    を有し、
    前記コンデンサの充電電圧を第2基準電圧として出力する基準電圧発生回路。
  2. 請求項1に記載の回路において、
    前記解除時充電手段は、
    前記第1基準電圧を入力として、対応する電圧において充電電流を出力する充電用バッファアンプと、
    スタンバイ解除後の所定期間経過後に、前記充電用バッファアンプの動作をオフするスイッチと、
    を有することを特徴とする基準電圧発生回路。
  3. 請求項2に記載の回路において、
    前記スイッチは、外部のマイコンから入力される信号に基づいてオフされること、を特徴とする基準電圧発生回路。
JP2004102213A 2004-03-31 2004-03-31 基準電圧発生回路 Expired - Fee Related JP4522125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004102213A JP4522125B2 (ja) 2004-03-31 2004-03-31 基準電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004102213A JP4522125B2 (ja) 2004-03-31 2004-03-31 基準電圧発生回路

Publications (2)

Publication Number Publication Date
JP2005285062A JP2005285062A (ja) 2005-10-13
JP4522125B2 true JP4522125B2 (ja) 2010-08-11

Family

ID=35183328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004102213A Expired - Fee Related JP4522125B2 (ja) 2004-03-31 2004-03-31 基準電圧発生回路

Country Status (1)

Country Link
JP (1) JP4522125B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055248A1 (ja) * 2005-11-11 2007-05-18 Matsushita Electric Industrial Co., Ltd. 電流源回路
JP5698055B2 (ja) * 2011-03-31 2015-04-08 新日本無線株式会社 定電流回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306167A (ja) * 2000-04-25 2001-11-02 Fuji Electric Co Ltd 基準電圧回路
JP2002323928A (ja) * 2001-04-25 2002-11-08 New Japan Radio Co Ltd 基準電圧発生回路
JP2003133935A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体装置
JP2003195959A (ja) * 2001-12-28 2003-07-11 Ricoh Co Ltd 基準電圧制御回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306167A (ja) * 2000-04-25 2001-11-02 Fuji Electric Co Ltd 基準電圧回路
JP2002323928A (ja) * 2001-04-25 2002-11-08 New Japan Radio Co Ltd 基準電圧発生回路
JP2003133935A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体装置
JP2003195959A (ja) * 2001-12-28 2003-07-11 Ricoh Co Ltd 基準電圧制御回路

Also Published As

Publication number Publication date
JP2005285062A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
JP6500588B2 (ja) レギュレータ用半導体集積回路
JP4556795B2 (ja) 電源回路
JP4522125B2 (ja) 基準電圧発生回路
JP4315724B2 (ja) バンドギャップ型基準電圧回路のスタートアップ回路
US20070154026A1 (en) Mute circuit for eliminating noise during power off and electronic device using the same
JP4342245B2 (ja) ショック音抑制回路
JP6108617B2 (ja) 電圧レギュレータ回路
JP3102635B2 (ja) 電圧安定化回路
JP4403288B2 (ja) レギュレータ回路
JP5250753B2 (ja) 負荷駆動回路
JP2001296930A (ja) 電源装置
JP4646470B2 (ja) コンパレータ回路
JP3581472B2 (ja) パルス信号発生回路
JP4712489B2 (ja) ミュート回路
KR100430344B1 (ko) 바이어스 회로
JP3343833B2 (ja) 電力増幅器
JP3281852B2 (ja) 増幅回路の保護回路
JP4887180B2 (ja) 短絡保護機能付き半導体装置
JP5176472B2 (ja) モータ駆動回路及びこれを用いた半導体集積回路装置
JP2006107196A (ja) 電源回路
JPH08162932A (ja) 電源回路
JP2003198298A (ja) クランプ回路
JP2005196233A (ja) 安定化電源回路
JPS615606A (ja) 半導体集積回路
JPH02218204A (ja) オペアンプ用レベル拡大回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees