JP2002323928A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2002323928A JP2002323928A JP2001128140A JP2001128140A JP2002323928A JP 2002323928 A JP2002323928 A JP 2002323928A JP 2001128140 A JP2001128140 A JP 2001128140A JP 2001128140 A JP2001128140 A JP 2001128140A JP 2002323928 A JP2002323928 A JP 2002323928A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- transistor
- output terminal
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力端子の電圧に現れるノイズを低減しつ
つ、起動時には出力端子の電圧を素早く立ち上げる。 【解決手段】 基準電圧源１が接続される増幅器２の帰
還ノードに接続された中間端子３と出力端子４との間に
接続された抵抗Ｒ１と、出力端子４と接地との間に接続
された容量Ｃ１と、増幅器２の出力ノード２ｃにコレク
タとベースが接続され増幅器２の帰還ノード２ｂにエミ
ッタが接続されたトランジスタＱ１と、増幅器２の出力
ノード２ｃにエミッタが接続されベースが出力端子４に
接続されたトランジスタＱ２と、トランジスタＱ２のコ
レクタと増幅器２の帰還ノード２ｂとの間に接続された
抵抗Ｒ２とを具備するようにした。
つ、起動時には出力端子の電圧を素早く立ち上げる。 【解決手段】 基準電圧源１が接続される増幅器２の帰
還ノードに接続された中間端子３と出力端子４との間に
接続された抵抗Ｒ１と、出力端子４と接地との間に接続
された容量Ｃ１と、増幅器２の出力ノード２ｃにコレク
タとベースが接続され増幅器２の帰還ノード２ｂにエミ
ッタが接続されたトランジスタＱ１と、増幅器２の出力
ノード２ｃにエミッタが接続されベースが出力端子４に
接続されたトランジスタＱ２と、トランジスタＱ２のコ
レクタと増幅器２の帰還ノード２ｂとの間に接続された
抵抗Ｒ２とを具備するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、基準電圧発生回路
に係わり、特に出力電圧に重畳される雑音電圧の低減と
同時に、起動時の出力電圧の立ち上がり時間を短くする
技術に関するものである。
に係わり、特に出力電圧に重畳される雑音電圧の低減と
同時に、起動時の出力電圧の立ち上がり時間を短くする
技術に関するものである。
【０００２】
【従来の技術】図４は従来の基準電圧発生回路を示す図
であり、１は基準電圧源、２は増幅器、３は中間端子、
４は出力端子、Ｃ１は容量、Ｒ１は抵抗、Ｄ１はダイオ
ードである。増幅器２は基準電圧源１の電圧を入力ノー
ド２ａに入力して、出力ノード２ｃに現れる電圧を帰還
ノード２ｂに帰還することにより、基準電圧源１の電圧
を増幅した一定の基準電圧を中間端子３に出力する。容
量Ｃ１と抵抗Ｒ１はローパスフィルタを構成し、出力端
子４の電圧に重畳される、基準電圧源１や増幅器２を構
成する抵抗素子で発生する熱雑音による雑音電圧の実効
値を低減させている。またダイオードＤ１は、抵抗Ｒ１
をバイパスするよう接続され、電源投入時に中間端子３
の電圧Ｖａが０Ｖから次第に上昇していく際、抵抗Ｒ１
をバイパスして容量Ｃ１を充電し、出力端子４の電圧Ｖ
ｂを素早く立ち上がらせる。
であり、１は基準電圧源、２は増幅器、３は中間端子、
４は出力端子、Ｃ１は容量、Ｒ１は抵抗、Ｄ１はダイオ
ードである。増幅器２は基準電圧源１の電圧を入力ノー
ド２ａに入力して、出力ノード２ｃに現れる電圧を帰還
ノード２ｂに帰還することにより、基準電圧源１の電圧
を増幅した一定の基準電圧を中間端子３に出力する。容
量Ｃ１と抵抗Ｒ１はローパスフィルタを構成し、出力端
子４の電圧に重畳される、基準電圧源１や増幅器２を構
成する抵抗素子で発生する熱雑音による雑音電圧の実効
値を低減させている。またダイオードＤ１は、抵抗Ｒ１
をバイパスするよう接続され、電源投入時に中間端子３
の電圧Ｖａが０Ｖから次第に上昇していく際、抵抗Ｒ１
をバイパスして容量Ｃ１を充電し、出力端子４の電圧Ｖ
ｂを素早く立ち上がらせる。
【０００３】
【発明が解決しようとする課題】しかしながら、ダイオ
ードＤ１が電流を流すためには、それがＯＮするための
電圧をアノード・カソード間に印加する必要があり、シ
リコン半導体の場合、この電圧は約０．７Ｖ程度必要で
ある。このため図４における出力端子４の電圧Ｖｂの立
ち上がりは、図５(b)に示すように、ある一定の電圧ま
では早いが、途中からはダイオードＤ１がＯＦＦしてし
まうため、その後は容量Ｃ１は抵抗Ｒ１を介して充電さ
れることになり、電圧Ｖｂの立ち上がりが遅くなる。
ードＤ１が電流を流すためには、それがＯＮするための
電圧をアノード・カソード間に印加する必要があり、シ
リコン半導体の場合、この電圧は約０．７Ｖ程度必要で
ある。このため図４における出力端子４の電圧Ｖｂの立
ち上がりは、図５(b)に示すように、ある一定の電圧ま
では早いが、途中からはダイオードＤ１がＯＦＦしてし
まうため、その後は容量Ｃ１は抵抗Ｒ１を介して充電さ
れることになり、電圧Ｖｂの立ち上がりが遅くなる。
【０００４】抵抗Ｒ１の値を小さくすれば立ち上がりは
早くなるが、Ｒ１とＣ１で構成されるローパスフィルタ
のカットオフ周波数が高くなるため、出力端子４におけ
る雑音電圧の実効値は増加してしまう。
早くなるが、Ｒ１とＣ１で構成されるローパスフィルタ
のカットオフ周波数が高くなるため、出力端子４におけ
る雑音電圧の実効値は増加してしまう。
【０００５】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、出力雑音電圧の実効値を減少
させつつ、出力電圧の立ち上がりを素早くした基準電圧
発生回路を提供することである。
ものであり、その目的は、出力雑音電圧の実効値を減少
させつつ、出力電圧の立ち上がりを素早くした基準電圧
発生回路を提供することである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
請求項１の発明は、基準電圧源の電圧を増幅して出力す
る出力ノードの電圧を帰還ノードに帰還して前記出力ノ
ードの電圧が一定になるよう制御する増幅器と、該増幅
器の帰還ノードに接続された中間端子と出力端子との間
に接続された第１の抵抗と、前記出力端子と接地との間
に接続された容量とを具備する基準電圧発生回路におい
て、前記増幅器の出力ノードにコレクタとベースが接続
され前記増幅器の帰還ノードにエミッタが接続されたＮ
ＰＮ型の第１のトランジスタと、前記増幅器の出力ノー
ドにエミッタが接続されベースが前記出力端子に接続さ
れたＰＮＰ型の第２のトランジスタと、該第２のトラン
ジスタのコレクタと前記増幅器の帰還ノードとの間に接
続された第２の抵抗とを設けたことを特徴とする基準電
圧発生回路とした。
請求項１の発明は、基準電圧源の電圧を増幅して出力す
る出力ノードの電圧を帰還ノードに帰還して前記出力ノ
ードの電圧が一定になるよう制御する増幅器と、該増幅
器の帰還ノードに接続された中間端子と出力端子との間
に接続された第１の抵抗と、前記出力端子と接地との間
に接続された容量とを具備する基準電圧発生回路におい
て、前記増幅器の出力ノードにコレクタとベースが接続
され前記増幅器の帰還ノードにエミッタが接続されたＮ
ＰＮ型の第１のトランジスタと、前記増幅器の出力ノー
ドにエミッタが接続されベースが前記出力端子に接続さ
れたＰＮＰ型の第２のトランジスタと、該第２のトラン
ジスタのコレクタと前記増幅器の帰還ノードとの間に接
続された第２の抵抗とを設けたことを特徴とする基準電
圧発生回路とした。
【０００７】請求項２の発明は、請求項１の発明におい
て、前記第２の抵抗を、アノードが前記第２のトランジ
スタのコレクタに、カソードが前記帰還ノードに接続さ
れたダイオードに置き換えたことを特徴とする基準電圧
発生回路とした。
て、前記第２の抵抗を、アノードが前記第２のトランジ
スタのコレクタに、カソードが前記帰還ノードに接続さ
れたダイオードに置き換えたことを特徴とする基準電圧
発生回路とした。
【０００８】
【発明の実施の形態】図１は本発明の１つの実施形態の
基準電圧発生回路の回路図、図２は図１の詳細な回路図
である。図１において、１は基準電圧源、２は増幅器、
３は中間端子、４は出力端子、Ｃ１は容量、Ｒ１，Ｒ２
は抵抗、Ｑ１はＮＰＮ型のトランジスタ（ダイオード接
続）、Ｑ２はＰＮＰ型のトランジスタである。抵抗Ｒ１
と容量Ｃ１はローパスフィルタを構成している。
基準電圧発生回路の回路図、図２は図１の詳細な回路図
である。図１において、１は基準電圧源、２は増幅器、
３は中間端子、４は出力端子、Ｃ１は容量、Ｒ１，Ｒ２
は抵抗、Ｑ１はＮＰＮ型のトランジスタ（ダイオード接
続）、Ｑ２はＰＮＰ型のトランジスタである。抵抗Ｒ１
と容量Ｃ１はローパスフィルタを構成している。
【０００９】基準電圧源１と増幅器２は、図２に示すよ
うに、ＰＮＰ型のトランジスタＱ３，Ｑ４，Ｑ５とＮＰ
Ｎ型のトランジスタＱ６，Ｑ７、および抵抗Ｒ３，Ｒ４
からなるバンドギャップ型基準電圧発生部で構成されて
いる。基準電圧はトランジスタＱ６，Ｑ７のエミッタ比
と抵抗Ｒ３，Ｒ４の抵抗比により設定される。つまり、
トランジスタＱ７のベース・エミッタ間電圧Ｖbe7と抵
抗Ｒ４に生ずる電圧の和がバンドギャップ電圧（1.205
Ｖ）となるように設定される。トランジスタＱ４，Ｑ５
はトランジスタＱ６，Ｑ７に同じ電流を供給するための
カレントミラー回路を構成する。トランジスタＱ３は出
力用である。
うに、ＰＮＰ型のトランジスタＱ３，Ｑ４，Ｑ５とＮＰ
Ｎ型のトランジスタＱ６，Ｑ７、および抵抗Ｒ３，Ｒ４
からなるバンドギャップ型基準電圧発生部で構成されて
いる。基準電圧はトランジスタＱ６，Ｑ７のエミッタ比
と抵抗Ｒ３，Ｒ４の抵抗比により設定される。つまり、
トランジスタＱ７のベース・エミッタ間電圧Ｖbe7と抵
抗Ｒ４に生ずる電圧の和がバンドギャップ電圧（1.205
Ｖ）となるように設定される。トランジスタＱ４，Ｑ５
はトランジスタＱ６，Ｑ７に同じ電流を供給するための
カレントミラー回路を構成する。トランジスタＱ３は出
力用である。
【００１０】さて、電源電圧Ｖｃｃが投入され、回路が
動作を開始すると、トランジスタＱ３はトランジスタＱ
１，Ｑ２を介して中間端子３に電流を供給し始める。こ
の中間端子３の電圧Ｖａは帰還ノード２ｂからトランジ
スタＱ６，Ｑ７に負帰還され、その電圧Ｖａが一定とな
るように、全体が動作する。このようにして中間端子３
の電圧ＶａはトランジスタＱ３からの電流によりある一
定の電圧Ｖ１まで上昇する。しかし、出力端子４の電圧
Ｖｂは抵抗Ｒ１を通して容量Ｃ１に電荷が蓄積されなけ
ればならないため、中間端子３に比べると電圧が所定値
に上昇するまで時間がかかる。
動作を開始すると、トランジスタＱ３はトランジスタＱ
１，Ｑ２を介して中間端子３に電流を供給し始める。こ
の中間端子３の電圧Ｖａは帰還ノード２ｂからトランジ
スタＱ６，Ｑ７に負帰還され、その電圧Ｖａが一定とな
るように、全体が動作する。このようにして中間端子３
の電圧ＶａはトランジスタＱ３からの電流によりある一
定の電圧Ｖ１まで上昇する。しかし、出力端子４の電圧
Ｖｂは抵抗Ｒ１を通して容量Ｃ１に電荷が蓄積されなけ
ればならないため、中間端子３に比べると電圧が所定値
に上昇するまで時間がかかる。
【００１１】中間端子３の電圧Ｖａがある一定電圧Ｖ１
に瞬時に達したとして、その後、抵抗Ｒ１を通して流れ
る電流により容量Ｃ１の電荷が蓄積されて、出力端子４
の電圧Ｖｂが上昇していく過程は、 Ｖｂ＝Ｖａ[１−exp{−ｔ／(Ｃ１・Ｒ１)｝] (1) により表される。この式より、中間端子３の電圧Ｖａが
いかに早く立ち上がろうとも、Ｒ１とＣ１の値を大きく
するほど、出力端子４の電圧Ｖｂの立ち上がりは中間端
子３に比べて遅くなることが分かる。
に瞬時に達したとして、その後、抵抗Ｒ１を通して流れ
る電流により容量Ｃ１の電荷が蓄積されて、出力端子４
の電圧Ｖｂが上昇していく過程は、 Ｖｂ＝Ｖａ[１−exp{−ｔ／(Ｃ１・Ｒ１)｝] (1) により表される。この式より、中間端子３の電圧Ｖａが
いかに早く立ち上がろうとも、Ｒ１とＣ１の値を大きく
するほど、出力端子４の電圧Ｖｂの立ち上がりは中間端
子３に比べて遅くなることが分かる。
【００１２】ここで、電源投入の後、中間端子３の電圧
Ｖａはある一定電圧ｅ１まで立ちあがったが、出力端子
４の電圧Ｖｂは電圧Ｖａに比べ低い電圧ｅ２までにしか
上昇していない場合を考える。このときトランジスタＱ
２のベース・エミッタ間の電位差は、 Ｖbe2＝ｅ１＋Ｖbe1−ｅ２ (2) となる。ここで、Ｖbe1はトランジスタＱ１のベース・
エミッタ間の電位差で、トランジスタＱ１のコレクタ電
流をＩc1としたとき、 Ｖbe1＝ＶT・ln（Ｉc1／Ｉｓ） (3) となる。但し、ＶT＝Ｋ・Ｔ／ｑ、Ｉs：接合飽和電流、
Ｋ：ボルツマン定数、Ｔ：周囲絶対温度、ｑ：電子の電
荷量である。
Ｖａはある一定電圧ｅ１まで立ちあがったが、出力端子
４の電圧Ｖｂは電圧Ｖａに比べ低い電圧ｅ２までにしか
上昇していない場合を考える。このときトランジスタＱ
２のベース・エミッタ間の電位差は、 Ｖbe2＝ｅ１＋Ｖbe1−ｅ２ (2) となる。ここで、Ｖbe1はトランジスタＱ１のベース・
エミッタ間の電位差で、トランジスタＱ１のコレクタ電
流をＩc1としたとき、 Ｖbe1＝ＶT・ln（Ｉc1／Ｉｓ） (3) となる。但し、ＶT＝Ｋ・Ｔ／ｑ、Ｉs：接合飽和電流、
Ｋ：ボルツマン定数、Ｔ：周囲絶対温度、ｑ：電子の電
荷量である。
【００１３】この電位差Ｖbe1はコレクタ電流Ｉc1によ
り変化するが、シリコン半導体の場合、常温で約０．７
Ｖ程度になる。(3)式で表される電位差Ｖbe1により、ト
ランジスタＱ２は以下に示すようなコレクタ電流 Ｉc2＝Ｉs[exp Ｖbe2/ＶT] (4) を流そうとする。
り変化するが、シリコン半導体の場合、常温で約０．７
Ｖ程度になる。(3)式で表される電位差Ｖbe1により、ト
ランジスタＱ２は以下に示すようなコレクタ電流 Ｉc2＝Ｉs[exp Ｖbe2/ＶT] (4) を流そうとする。
【００１４】しかしながら抵抗Ｒ２があることより、ト
ランジスタＱ２のエミッタ・コレクタ間の電位差Ｖec2
は、 Ｖec2＝Ｖbe1−Ｒ２・Ｉc2 (5) のようになる。この(5)式よりコレクタ電流Ｉc2がある
一定値に達するとトランジスタＱ２のエミッタ・コレク
タ間の電位差Ｖec2が十分取れなくなり、トランジスタ
Ｑ２は動作は飽和領域になる。特に抵抗Ｒ２の値が大き
い場合は、トランジスタＱ２のコレクタ電流がわずかで
も、トランジスタＱ２の動作は飽和領域に入る。
ランジスタＱ２のエミッタ・コレクタ間の電位差Ｖec2
は、 Ｖec2＝Ｖbe1−Ｒ２・Ｉc2 (5) のようになる。この(5)式よりコレクタ電流Ｉc2がある
一定値に達するとトランジスタＱ２のエミッタ・コレク
タ間の電位差Ｖec2が十分取れなくなり、トランジスタ
Ｑ２は動作は飽和領域になる。特に抵抗Ｒ２の値が大き
い場合は、トランジスタＱ２のコレクタ電流がわずかで
も、トランジスタＱ２の動作は飽和領域に入る。
【００１５】バイポーラトランジスタは飽和領域におい
ては、電流増幅率は落ち、コレクタ電流は減少する。こ
のためトランジスタＱ２のエミッタより流れ込んだ電流
の大部分はトランジスタＱ２のベース電流となる。この
電流は抵抗Ｒ１を介さずに、直接的に容量Ｃ１に流れ込
むため、その容量Ｃ１の電荷は急速に蓄積され、出力端
子４の電圧Ｖｂは急速に上昇する。
ては、電流増幅率は落ち、コレクタ電流は減少する。こ
のためトランジスタＱ２のエミッタより流れ込んだ電流
の大部分はトランジスタＱ２のベース電流となる。この
電流は抵抗Ｒ１を介さずに、直接的に容量Ｃ１に流れ込
むため、その容量Ｃ１の電荷は急速に蓄積され、出力端
子４の電圧Ｖｂは急速に上昇する。
【００１６】出力端子４の電位Ｖｂが上昇し、中間端子
３の電位Ｖａに近くなると、電位差Ｖbe2が減少し、コ
レクタ電流Ｉc2も減少する。このことにより電位差Ｖec
2も増加するため、トランジスタＱ２は飽和領域での動
作を脱し、エミッタから流れ込む電流の大半はコレクタ
電流Ｉc2となり、ベース電流は減少する。この状態にな
ったときは容量Ｃ１への充電は抵抗Ｒ１を介して流れ込
む電流だけとなり、出力端子４の電圧Ｖｂの上昇は(1)
式に従い、中間端子３の電圧Ｖａに近づく。
３の電位Ｖａに近くなると、電位差Ｖbe2が減少し、コ
レクタ電流Ｉc2も減少する。このことにより電位差Ｖec
2も増加するため、トランジスタＱ２は飽和領域での動
作を脱し、エミッタから流れ込む電流の大半はコレクタ
電流Ｉc2となり、ベース電流は減少する。この状態にな
ったときは容量Ｃ１への充電は抵抗Ｒ１を介して流れ込
む電流だけとなり、出力端子４の電圧Ｖｂの上昇は(1)
式に従い、中間端子３の電圧Ｖａに近づく。
【００１７】この様子を図５，６に示す。図５(a)は図
４の従来回路における中間端子３の電圧Ｖａの変化であ
り、この電圧Ｖａがある時刻ｔ０において一定電圧値Ｖ
１まで急激に立ち上がっている様子を示す。図５(b)は
図４における出力端子４の電圧Ｖｂの変化を示してい
る。従来回路の場合、出力端子４の電圧Ｖｂが０〜Ｖ２
に上昇するまでは充電用のダイオードＤ１がＯＮしてい
るため、比較的早く立ち上がっているが、Ｖ２〜Ｖ１ま
ではダイオードＤ１がＯＦＦしてしまうため、容量Ｃ１
は抵抗Ｒ１を介して充電されるため、(1)式に従い、そ
の電圧値の上昇率は遅くなる。Ｖ２〜Ｖ１までの電位差
はシリコンの半導体の場合、約０．７Ｖ程度ある。
４の従来回路における中間端子３の電圧Ｖａの変化であ
り、この電圧Ｖａがある時刻ｔ０において一定電圧値Ｖ
１まで急激に立ち上がっている様子を示す。図５(b)は
図４における出力端子４の電圧Ｖｂの変化を示してい
る。従来回路の場合、出力端子４の電圧Ｖｂが０〜Ｖ２
に上昇するまでは充電用のダイオードＤ１がＯＮしてい
るため、比較的早く立ち上がっているが、Ｖ２〜Ｖ１ま
ではダイオードＤ１がＯＦＦしてしまうため、容量Ｃ１
は抵抗Ｒ１を介して充電されるため、(1)式に従い、そ
の電圧値の上昇率は遅くなる。Ｖ２〜Ｖ１までの電位差
はシリコンの半導体の場合、約０．７Ｖ程度ある。
【００１８】図６は本発明の実施形態（図１、図２）に
おける中間端子３の電圧Ｖａ及び出力端子４の電圧Ｖｂ
の上昇を示したものである。本実施形態においては出力
端子４の電圧Ｖａは、トランジスタＱ２のベース電流に
より容量Ｃ１が充電されるため、０〜Ｖ３（Ｖ３＞Ｖ
２）までは急激に立ち上がり、その後は電圧Ｖ１まで抵
抗Ｒ１を介して容量Ｃ１に流れ込む電流により、次第に
電圧Ｖ１に近づいて行く。しかしながら電圧Ｖ３の値は
図５の電圧Ｖ２に比べると高く、図１のＰＮＰ型のトラ
ンジスタＱ２が飽和状態を脱するまで続く。このため出
力端子４の電圧ＶｂがＶ１付近に達するまでの時間は非
常に早くなる。
おける中間端子３の電圧Ｖａ及び出力端子４の電圧Ｖｂ
の上昇を示したものである。本実施形態においては出力
端子４の電圧Ｖａは、トランジスタＱ２のベース電流に
より容量Ｃ１が充電されるため、０〜Ｖ３（Ｖ３＞Ｖ
２）までは急激に立ち上がり、その後は電圧Ｖ１まで抵
抗Ｒ１を介して容量Ｃ１に流れ込む電流により、次第に
電圧Ｖ１に近づいて行く。しかしながら電圧Ｖ３の値は
図５の電圧Ｖ２に比べると高く、図１のＰＮＰ型のトラ
ンジスタＱ２が飽和状態を脱するまで続く。このため出
力端子４の電圧ＶｂがＶ１付近に達するまでの時間は非
常に早くなる。
【００１９】また中間端子３の電圧Ｖａ、出力端子４の
電圧Ｖｂが一定値Ｖ１に達してしまうと、トランジスタ
Ｑ２のベースから出力端子４へのベース電流Ｉb2は、ト
ランジスタＱ２の非飽和領域における電流増幅率をβと
すると、 Ｉb2＝Ｉc1／β (6) となる。通常βは１００程度あるため、ベース電流Ｉb2
の値は非常に小さくなり、出力端子４の電圧Ｖｂの変化
にはほとんど影響を与えなくなる。
電圧Ｖｂが一定値Ｖ１に達してしまうと、トランジスタ
Ｑ２のベースから出力端子４へのベース電流Ｉb2は、ト
ランジスタＱ２の非飽和領域における電流増幅率をβと
すると、 Ｉb2＝Ｉc1／β (6) となる。通常βは１００程度あるため、ベース電流Ｉb2
の値は非常に小さくなり、出力端子４の電圧Ｖｂの変化
にはほとんど影響を与えなくなる。
【００２０】図３は本発明の別の実施形態の基準電圧発
生回路を示す図であり、図１、図２における抵抗Ｒ２を
ダイオードＤ２に置き換えたものである。図１、図２に
おいては、抵抗Ｒ２とトランジスタＱ２のコレクタ電流
で中間端子３とトランジスタＱ２のコレクタとの間に電
位差を発生させていたが、これをダイオードＤ２のＯＮ
電圧に置き換えたものであり、同様に動作する。
生回路を示す図であり、図１、図２における抵抗Ｒ２を
ダイオードＤ２に置き換えたものである。図１、図２に
おいては、抵抗Ｒ２とトランジスタＱ２のコレクタ電流
で中間端子３とトランジスタＱ２のコレクタとの間に電
位差を発生させていたが、これをダイオードＤ２のＯＮ
電圧に置き換えたものであり、同様に動作する。
【００２１】なお、以上においては基準電圧をバンドギ
ャップ型の回路により発生させていたが、これに限られ
るものではなく、他の方式で基準電圧発生する回路にも
適用できることは勿論である。
ャップ型の回路により発生させていたが、これに限られ
るものではなく、他の方式で基準電圧発生する回路にも
適用できることは勿論である。
【００２２】
【発明の効果】以上から本発明によれば、ノイズ低減用
の抵抗の値を大きくして出力端子の電圧に現れるノイズ
を低減しつつ、起動時にはこの抵抗をバイパスして容量
を急速充電できるため、出力端子の電圧を素早く立ち上
がらせることができる。このことにより、低ノイズであ
りながら、素早く起動する基準電圧発生回路を実現する
ことができる。このような特徴を備えることにより、本
発明は待機時の消費電流を低減するために頻繁にＯＮ／
ＯＦＦを繰り返しながらも、出力雑音電圧が低いことを
求められるような用途に適している。
の抵抗の値を大きくして出力端子の電圧に現れるノイズ
を低減しつつ、起動時にはこの抵抗をバイパスして容量
を急速充電できるため、出力端子の電圧を素早く立ち上
がらせることができる。このことにより、低ノイズであ
りながら、素早く起動する基準電圧発生回路を実現する
ことができる。このような特徴を備えることにより、本
発明は待機時の消費電流を低減するために頻繁にＯＮ／
ＯＦＦを繰り返しながらも、出力雑音電圧が低いことを
求められるような用途に適している。
【図１】 本発明の実施形態の基準電圧発生回路の回路
図である。
図である。
【図２】 図１の基準電圧発生回路のより詳しい回路図
である。
である。
【図３】 本発明の別の実施形態の基準電圧発生回路の
回路図である。
回路図である。
【図４】 従来の基準電圧発生回路の回路図である。
【図５】 図４の基準電圧発生回路の電圧Ｖａ、Ｖｂの
特性図である。
特性図である。
【図６】 図１、図２の基準電圧発生回路の電圧Ｖａ、
Ｖｂの特性図である。
Ｖｂの特性図である。
１：基準電圧源、２：増幅器、３：中間端子、４：出力
端子
端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA23 NA31 NB22 NB26 NC03 NC26 NE03 NE11 NE26 5J092 AA03 AA58 CA48 CA65 CA85 FA11 FR02 HA02 HA08 HA25 HA29 HA39 KA02 KA09 KA11 KA12 KA25 KA42 KA47 MA21 TA06
Claims (2)
- 【請求項１】基準電圧源の電圧を増幅して出力する出力
ノードの電圧を帰還ノードに帰還して前記出力ノードの
電圧が一定になるよう制御する増幅器と、該増幅器の帰
還ノードに接続された中間端子と出力端子との間に接続
された第１の抵抗と、前記出力端子と接地との間に接続
された容量とを具備する基準電圧発生回路において、 前記増幅器の出力ノードにコレクタとベースが接続され
前記増幅器の帰還ノードにエミッタが接続されたＮＰＮ
型の第１のトランジスタと、前記増幅器の出力ノードに
エミッタが接続されベースが前記出力端子に接続された
ＰＮＰ型の第２のトランジスタと、該第２のトランジス
タのコレクタと前記増幅器の帰還ノードとの間に接続さ
れた第２の抵抗とを設けたことを特徴とする基準電圧発
生回路。 - 【請求項２】請求項１において、 前記第２の抵抗を、アノードが前記第２のトランジスタ
のコレクタに、カソードが前記帰還ノードに接続された
ダイオードに置き換えたことを特徴とする基準電圧発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001128140A JP4647130B2 (ja) | 2001-04-25 | 2001-04-25 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001128140A JP4647130B2 (ja) | 2001-04-25 | 2001-04-25 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002323928A true JP2002323928A (ja) | 2002-11-08 |
| JP4647130B2 JP4647130B2 (ja) | 2011-03-09 |
Family
ID=18976889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001128140A Expired - Fee Related JP4647130B2 (ja) | 2001-04-25 | 2001-04-25 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4647130B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285062A (ja) * | 2004-03-31 | 2005-10-13 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
| US7187605B2 (en) | 2003-07-01 | 2007-03-06 | Oki Electric Industry Co., Ltd. | Semiconductor storage device |
| JP2007094970A (ja) * | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
| JP2007172222A (ja) * | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電源回路 |
| JP2010050733A (ja) * | 2008-08-21 | 2010-03-04 | Mitsumi Electric Co Ltd | オーディオアンプ |
| JP2020201562A (ja) * | 2019-06-06 | 2020-12-17 | ローム株式会社 | 電源回路及び電源装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11675384B2 (en) | 2021-10-05 | 2023-06-13 | Macronix International Co., Ltd. | Reference voltage generator with extended operating temperature range |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05216546A (ja) * | 1991-10-22 | 1993-08-27 | Burr Brown Corp | 基準電圧回路 |
-
2001
- 2001-04-25 JP JP2001128140A patent/JP4647130B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05216546A (ja) * | 1991-10-22 | 1993-08-27 | Burr Brown Corp | 基準電圧回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187605B2 (en) | 2003-07-01 | 2007-03-06 | Oki Electric Industry Co., Ltd. | Semiconductor storage device |
| JP2005285062A (ja) * | 2004-03-31 | 2005-10-13 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
| JP4522125B2 (ja) * | 2004-03-31 | 2010-08-11 | 三洋電機株式会社 | 基準電圧発生回路 |
| JP2007094970A (ja) * | 2005-09-30 | 2007-04-12 | Toko Inc | 電圧供給回路 |
| JP2007172222A (ja) * | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電源回路 |
| JP2010050733A (ja) * | 2008-08-21 | 2010-03-04 | Mitsumi Electric Co Ltd | オーディオアンプ |
| JP2020201562A (ja) * | 2019-06-06 | 2020-12-17 | ローム株式会社 | 電源回路及び電源装置 |
| JP7273622B2 (ja) | 2019-06-06 | 2023-05-15 | ローム株式会社 | 電源回路及び電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4647130B2 (ja) | 2011-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4212036B2 (ja) | 定電圧発生器 | |
| CN107831819B (zh) | 一种基准电压源以及包括其的基准电流源 | |
| WO1994022068A1 (en) | Circuit to reduce dropout voltage in low dropout voltage regulator | |
| JP2001084044A (ja) | 電源装置 | |
| JP2002323928A (ja) | 基準電圧発生回路 | |
| US20030102919A1 (en) | Amplifier circuit with regenerative biasing | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| CN115903987A (zh) | 一种新型Zener基准电路 | |
| US4381484A (en) | Transistor current source | |
| JP3542022B2 (ja) | レギュレータ | |
| JP4395412B2 (ja) | 定電圧回路 | |
| TW202105113A (zh) | 參考電壓產生電路 | |
| JP2010086057A (ja) | 基準電圧発生回路 | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JP2006114068A (ja) | 電源装置 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JP3146265B2 (ja) | 定電流回路 | |
| JP3074036B2 (ja) | 定電圧回路 | |
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JP4049572B2 (ja) | 定電圧レギュレータ | |
| JP3603802B2 (ja) | 遅延制御回路 | |
| JP2797620B2 (ja) | 比較回路 | |
| JP2723650B2 (ja) | 信号切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4647130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |