JP3146265B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP3146265B2 JP3146265B2 JP20864892A JP20864892A JP3146265B2 JP 3146265 B2 JP3146265 B2 JP 3146265B2 JP 20864892 A JP20864892 A JP 20864892A JP 20864892 A JP20864892 A JP 20864892A JP 3146265 B2 JP3146265 B2 JP 3146265B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current
- pnp
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電流回路に関し、特に
集積回路の定電流回路に関する。
集積回路の定電流回路に関する。
【０００２】
【従来の技術】一般的に定電流回路は、第１枝路の基準
電流をデバイスパラメータの絶対値とは無関係に、第２
枝路にも正確に発生することができる。このような回路
構成は、モノリシック素子間の整合性や追従性の良さの
範囲で回路の直流バイアスレベルを決定できるのでアナ
ログ回路設計において特に有効なブロックである。
電流をデバイスパラメータの絶対値とは無関係に、第２
枝路にも正確に発生することができる。このような回路
構成は、モノリシック素子間の整合性や追従性の良さの
範囲で回路の直流バイアスレベルを決定できるのでアナ
ログ回路設計において特に有効なブロックである。
【０００３】この種の従来の定電流回路について、回路
図を参照して説明する。
図を参照して説明する。
【０００４】図５は従来の定電流回路の一例を示す回路
図である。
図である。
【０００５】図５において、バイアス電流値を決定する
ｐｎｐトランジスタ（以下、トランジスタという）Ｑ１
とバイアス電流を流すトランジスタＱ２とは、同じ形、
同じ大きさのトランジスタを同一方向に配置するので同
じ電気的特性を持ち、トランジスタＱ１及びトランジス
タＱ２の増幅率βは十分大きく、ベース電流はコレクタ
電流に対して非常に小さく無視できる。また、トランジ
スタＱ２のコレクタ電位は、トランジスタＱ１及びトラ
ンジスタＱ２のベース電位よりも低くなるように、電流
源回路Ａ及び負荷回路Ｂは設計されている。
ｐｎｐトランジスタ（以下、トランジスタという）Ｑ１
とバイアス電流を流すトランジスタＱ２とは、同じ形、
同じ大きさのトランジスタを同一方向に配置するので同
じ電気的特性を持ち、トランジスタＱ１及びトランジス
タＱ２の増幅率βは十分大きく、ベース電流はコレクタ
電流に対して非常に小さく無視できる。また、トランジ
スタＱ２のコレクタ電位は、トランジスタＱ１及びトラ
ンジスタＱ２のベース電位よりも低くなるように、電流
源回路Ａ及び負荷回路Ｂは設計されている。
【０００６】まず、この従来の定電流回路の構成につい
て述べる。
て述べる。
【０００７】トランジスタＱ１のエミッタ及びトランジ
スタＱ２のエミッタは、電源Ｖの正端子に接続されてい
る。トランジスタＱ１のベースとコレクタ及びトランジ
スタＱ２のベースは、電流源回路Ａに接続されている。
トランジスタＱ２のコレクタは、負荷回路Ｂに接続され
ている。
スタＱ２のエミッタは、電源Ｖの正端子に接続されてい
る。トランジスタＱ１のベースとコレクタ及びトランジ
スタＱ２のベースは、電流源回路Ａに接続されている。
トランジスタＱ２のコレクタは、負荷回路Ｂに接続され
ている。
【０００８】次に、この従来の定電流回路の動作につい
て説明する。
て説明する。
【０００９】電源ＶからトランジスタＱ１のエミッタと
トランジスタＱ２のエミッタに、電源電圧ＶＣＣを供給
する。全ベース電流ＩＢは ＩＢ＝ＩＢ１＋ＩＢ２ （１） となり、トランジスタＱ１とトランジスタＱ２とは同じ
電気的特性を持っているので ＩＢ１＝ＩＢ２ （２） となる。トランジスタＱ１のコレクタ電流ＩＣ１は ＩＣ１＝ＩＢ１×β （３） となる。電流源電流Ｉ１は Ｉ１＝ＩＣ１＋ＩＢ （４） となる。トランジスタＱ２のコレクタ電流ＩＣ２は ＩＣ２＝ＩＢ２×β （５） となり、負荷回路Ｂに流れ込む。トランジスタＱ１とト
ランジスタＱ２は同じ電気的特性を持つので、トランジ
スタＱ１のベース電流ＩＢ１とトランジスタＱ２のベー
ス電流ＩＢ２は等しい。よって、式（２），（３），
（５）よりトランジスタＱ１のコレクタ電流ＩＣ１は ＩＣ１＝ＩＣ２ （６） となる。全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１ （７） となる。トランジスタＱ１のコレクタ電流ＩＣ１とトラ
ンジスタＱ２のコレクタ電流ＩＣ２は等しいので、式
（６），（７）より電流源電流Ｉ１は Ｉ１＝ＩＣ２ （８） となる。
トランジスタＱ２のエミッタに、電源電圧ＶＣＣを供給
する。全ベース電流ＩＢは ＩＢ＝ＩＢ１＋ＩＢ２ （１） となり、トランジスタＱ１とトランジスタＱ２とは同じ
電気的特性を持っているので ＩＢ１＝ＩＢ２ （２） となる。トランジスタＱ１のコレクタ電流ＩＣ１は ＩＣ１＝ＩＢ１×β （３） となる。電流源電流Ｉ１は Ｉ１＝ＩＣ１＋ＩＢ （４） となる。トランジスタＱ２のコレクタ電流ＩＣ２は ＩＣ２＝ＩＢ２×β （５） となり、負荷回路Ｂに流れ込む。トランジスタＱ１とト
ランジスタＱ２は同じ電気的特性を持つので、トランジ
スタＱ１のベース電流ＩＢ１とトランジスタＱ２のベー
ス電流ＩＢ２は等しい。よって、式（２），（３），
（５）よりトランジスタＱ１のコレクタ電流ＩＣ１は ＩＣ１＝ＩＣ２ （６） となる。全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１ （７） となる。トランジスタＱ１のコレクタ電流ＩＣ１とトラ
ンジスタＱ２のコレクタ電流ＩＣ２は等しいので、式
（６），（７）より電流源電流Ｉ１は Ｉ１＝ＩＣ２ （８） となる。
【００１０】すなわち、この種の定電流回路は、電流源
電流Ｉ１と同じ電流値の電流を負荷回路Ｂに流すことが
できる回路となっていた。
電流Ｉ１と同じ電流値の電流を負荷回路Ｂに流すことが
できる回路となっていた。
【００１１】
【発明が解決しようとする課題】この従来の定電流回路
は、図５に示すように、トランジスタＱ２のコレクタ電
流ＩＣ２と負荷回路ＢとによってトランジスタＱ２のコ
レクタ電位が決まるため、温度変化や構成素子のバラツ
キによってトランジスタＱ２のコレクタに接続される負
荷が変化し、トランジスタＱ２のコレクタ電位が変動し
てトランジスタＱ１とトランジスタＱ２のベース電位よ
り高くなると、トランジスタＱ２が飽和する可能性があ
るという問題点がある。
は、図５に示すように、トランジスタＱ２のコレクタ電
流ＩＣ２と負荷回路ＢとによってトランジスタＱ２のコ
レクタ電位が決まるため、温度変化や構成素子のバラツ
キによってトランジスタＱ２のコレクタに接続される負
荷が変化し、トランジスタＱ２のコレクタ電位が変動し
てトランジスタＱ１とトランジスタＱ２のベース電位よ
り高くなると、トランジスタＱ２が飽和する可能性があ
るという問題点がある。
【００１２】
【課題を解決するための手段】本第１の発明の定電流回
路は、バイアス電流値を決定する第１のｐｎｐトランジ
スタと、バイアス電流を流す第２のｐｎｐトランジスタ
とを有し、前記第１のｐｎｐトランジスタのエミッタを
電源の正端子に接続し、前記第１のｐｎｐトランジスタ
のベースとコレクタとを一定の電流を流す電流源回路の
正端子と前記第２のｐｎｐトランジスタのベースに接続
し、前記第２のｐｎｐトランジスタのエミッタを前記電
源の正端子に接続し、前記第２のｐｎｐトランジスタの
コレクタを負荷回路に接続する集積回路のバイアス電流
を設定する定電流回路において、前記第２のｐｎｐトラ
ンジスタのベースとコレクタとが同電位になったとき、
コレクタからエミッタに電流を流すｎｐｎトランジスタ
と、前記ｎｐｎトランジスタに電流が流れることによっ
て電位差を発生する抵抗と、前記抵抗に電位差が発生す
ることによりエミッタからコレクタに電流を流すことが
でき、前記第２のｐｎｐトランジスタの飽和を防止する
第３のｐｎｐトランジスタと、前記第２のｐｎｐトラン
ジスタのベースとコレクタとが同電位になったとき、前
記ｎｐｎトランジスタに電流が流れるように電圧を設定
する電圧源とを備え、前記第３のｐｎｐトランジスタの
エミッタを前記電源の正端子に接続し、前記第３のｐｎ
ｐトランジスタのベースを前記抵抗と前記ｎｐｎトラン
ジスタのコレクタに接続し、前記第３のｐｎｐトランジ
スタのコレクタを前記第２のｐｎｐトランジスタのベー
スと、前記第１のｐｎｐトランジスタのベースとコレク
タと、電流源回路の正端子とに接続し、前記ｎｐｎトラ
ンジスタのベースを前記第２のｐｎｐトランジスタのコ
レクタと、負荷回路とに接続し、前記ｎｐｎトランジス
タのエミッタを電圧源の正端子に接続し、前記電圧源の
負端子をグランドに接続し、前記抵抗のもう一方の端子
を前記電源の正端子に接続している。
路は、バイアス電流値を決定する第１のｐｎｐトランジ
スタと、バイアス電流を流す第２のｐｎｐトランジスタ
とを有し、前記第１のｐｎｐトランジスタのエミッタを
電源の正端子に接続し、前記第１のｐｎｐトランジスタ
のベースとコレクタとを一定の電流を流す電流源回路の
正端子と前記第２のｐｎｐトランジスタのベースに接続
し、前記第２のｐｎｐトランジスタのエミッタを前記電
源の正端子に接続し、前記第２のｐｎｐトランジスタの
コレクタを負荷回路に接続する集積回路のバイアス電流
を設定する定電流回路において、前記第２のｐｎｐトラ
ンジスタのベースとコレクタとが同電位になったとき、
コレクタからエミッタに電流を流すｎｐｎトランジスタ
と、前記ｎｐｎトランジスタに電流が流れることによっ
て電位差を発生する抵抗と、前記抵抗に電位差が発生す
ることによりエミッタからコレクタに電流を流すことが
でき、前記第２のｐｎｐトランジスタの飽和を防止する
第３のｐｎｐトランジスタと、前記第２のｐｎｐトラン
ジスタのベースとコレクタとが同電位になったとき、前
記ｎｐｎトランジスタに電流が流れるように電圧を設定
する電圧源とを備え、前記第３のｐｎｐトランジスタの
エミッタを前記電源の正端子に接続し、前記第３のｐｎ
ｐトランジスタのベースを前記抵抗と前記ｎｐｎトラン
ジスタのコレクタに接続し、前記第３のｐｎｐトランジ
スタのコレクタを前記第２のｐｎｐトランジスタのベー
スと、前記第１のｐｎｐトランジスタのベースとコレク
タと、電流源回路の正端子とに接続し、前記ｎｐｎトラ
ンジスタのベースを前記第２のｐｎｐトランジスタのコ
レクタと、負荷回路とに接続し、前記ｎｐｎトランジス
タのエミッタを電圧源の正端子に接続し、前記電圧源の
負端子をグランドに接続し、前記抵抗のもう一方の端子
を前記電源の正端子に接続している。
【００１３】本第２の発明の定電流回路は、バイアス電
流値を決定する第１のｐｎｐトランジスタと、バイアス
電流を流す複数の第２のｐｎｐトランジスタとを有し、
前記第１のｐｎｐトランジスタのエミッタを電源の正端
子に接続し、前記第１のｐｎｐトランジスタのベースと
コレクタとを一定の電流を流す電流源回路の正端子と前
記複数の第２のｐｎｐトランジスタのベースとに接続
し、前記複数の第２のｐｎｐトランジスタのエミッタを
前記電源の正端子に接続し、前記複数の第２のｐｎｐト
ランジスタのコレクタを負荷回路に接続する集積回路の
バイアス電流を設定する定電流回路において、前記複数
の第２のｐｎｐトランジスタのベースとコレクタとが同
電位になったとき、コレクタからエミッタに電流を流す
複数のｎｐｎトランジスタと、前記複数のｎｐｎトラン
ジスタに電流が流れることによって電位差を発生する抵
抗と、前記抵抗に電位差が発生することによりエミッタ
からコレクタに電流を流すことができ、前記複数の第２
のｐｎｐトランジスタの飽和を防止する第３のｐｎｐト
ランジスタと、前記複数の第２のｐｎｐトランジスタの
ベースとコレクタとが同電位になったとき、前記複数の
ｎｐｎトランジスタに電流が流れるように電圧を設定す
る電圧源とを備え、前記第３のｐｎｐトランジスタのエ
ミッタを前記電源の正端子に接続し、前記第３のｐｎｐ
トランジスタのベースを前記抵抗と前記複数のｎｐｎト
ランジスタのコレクタとに接続し、前記第３のｐｎｐト
ランジスタのコレクタを前記複数の第２のｐｎｐトラン
ジスタのベースと、前記第１のｐｎｐトランジスタのベ
ースとコレクタと、電流源回路の正端子とを接続し、前
記複数のｎｐｎトランジスタのベースを前記複数の第２
のｐｎｐトランジスタのコレクタと、負荷回路とに接続
し、前記複数のｎｐｎトランジスタのエミッタを電圧源
の正端子に接続し、前記電圧源の負端子をグランドに接
続し、前記抵抗のもう一方の端子を前記電源の正端子に
接続している。
流値を決定する第１のｐｎｐトランジスタと、バイアス
電流を流す複数の第２のｐｎｐトランジスタとを有し、
前記第１のｐｎｐトランジスタのエミッタを電源の正端
子に接続し、前記第１のｐｎｐトランジスタのベースと
コレクタとを一定の電流を流す電流源回路の正端子と前
記複数の第２のｐｎｐトランジスタのベースとに接続
し、前記複数の第２のｐｎｐトランジスタのエミッタを
前記電源の正端子に接続し、前記複数の第２のｐｎｐト
ランジスタのコレクタを負荷回路に接続する集積回路の
バイアス電流を設定する定電流回路において、前記複数
の第２のｐｎｐトランジスタのベースとコレクタとが同
電位になったとき、コレクタからエミッタに電流を流す
複数のｎｐｎトランジスタと、前記複数のｎｐｎトラン
ジスタに電流が流れることによって電位差を発生する抵
抗と、前記抵抗に電位差が発生することによりエミッタ
からコレクタに電流を流すことができ、前記複数の第２
のｐｎｐトランジスタの飽和を防止する第３のｐｎｐト
ランジスタと、前記複数の第２のｐｎｐトランジスタの
ベースとコレクタとが同電位になったとき、前記複数の
ｎｐｎトランジスタに電流が流れるように電圧を設定す
る電圧源とを備え、前記第３のｐｎｐトランジスタのエ
ミッタを前記電源の正端子に接続し、前記第３のｐｎｐ
トランジスタのベースを前記抵抗と前記複数のｎｐｎト
ランジスタのコレクタとに接続し、前記第３のｐｎｐト
ランジスタのコレクタを前記複数の第２のｐｎｐトラン
ジスタのベースと、前記第１のｐｎｐトランジスタのベ
ースとコレクタと、電流源回路の正端子とを接続し、前
記複数のｎｐｎトランジスタのベースを前記複数の第２
のｐｎｐトランジスタのコレクタと、負荷回路とに接続
し、前記複数のｎｐｎトランジスタのエミッタを電圧源
の正端子に接続し、前記電圧源の負端子をグランドに接
続し、前記抵抗のもう一方の端子を前記電源の正端子に
接続している。
【００１４】本第３の発明の定電流回路は、バイアス電
流値を決定する第１のｐｎｐトランジスタと、バイアス
電流を流す第２のｐｎｐトランジスタとを有し、前記第
１のｐｎｐトランジスタのエミッタを電源の正端子に接
続し、前記第１のｐｎｐトランジスタのベースとコレク
タとを一定の電流を流す電流源回路の正端子と前記第２
のｐｎｐトランジスタのベースに接続し、前記第２のｐ
ｎｐトランジスタのエミッタを前記電源の正端子に接続
し、前記第２のｐｎｐトランジスタのコレクタを負荷回
路に接続する集積回路のバイアス電流を設定する定電流
回路において、前記第２のｐｎｐトランジスタのベース
とコレクタとが同電位になったとき、コレクタからエミ
ッタに電流を流すｎｐｎトランジスタと、前記ｎｐｎト
ランジスタに電流が流れることによって電位差を発生す
る抵抗と、前記抵抗に電位差が発生することによりドレ
インからソースに電流を流すことができ、前記第２のｐ
ｎｐトランジスタの飽和を防止するｐチャネルＭＯＳト
ランジスタと、前記第２のｐｎｐトランジスタのベース
とコレクタとが同電位になったとき、前記ｎｐｎトラン
ジスタに電流が流れるように電圧を設定する電圧源とを
備え、前記ｐチャネルＭＯＳトランジスタのドレイン
を、前記電源の正端子に接続し、前記ｐチャネルＭＯＳ
トランジスタのゲートを前記抵抗と前記ｎｐｎトランジ
スタのコレクタとに接続し、前記ｐチャネルＭＯＳトラ
ンジスタのソースを前記第２のｐｎｐトランジスタのベ
ースと、前記第１のｐｎｐトランジスタのベースとコレ
クタと、電流源回路の正端子とに接続し、ＰＮ接合分離
させるためにＮ形領域に最高電位を印加する端子を電源
に接続し、前記ｎｐｎトランジスタのベースを前記第２
のｐｎｐトランジスタのコレクタと負荷回路とに接続
し、前記ｎｐｎトランジスタのエミッタを電圧源の正端
子に接続し、前記電圧源の負端子をグランドに接続し、
前記抵抗のもう一方の端子を前記電源の正端子に接続し
ている。
流値を決定する第１のｐｎｐトランジスタと、バイアス
電流を流す第２のｐｎｐトランジスタとを有し、前記第
１のｐｎｐトランジスタのエミッタを電源の正端子に接
続し、前記第１のｐｎｐトランジスタのベースとコレク
タとを一定の電流を流す電流源回路の正端子と前記第２
のｐｎｐトランジスタのベースに接続し、前記第２のｐ
ｎｐトランジスタのエミッタを前記電源の正端子に接続
し、前記第２のｐｎｐトランジスタのコレクタを負荷回
路に接続する集積回路のバイアス電流を設定する定電流
回路において、前記第２のｐｎｐトランジスタのベース
とコレクタとが同電位になったとき、コレクタからエミ
ッタに電流を流すｎｐｎトランジスタと、前記ｎｐｎト
ランジスタに電流が流れることによって電位差を発生す
る抵抗と、前記抵抗に電位差が発生することによりドレ
インからソースに電流を流すことができ、前記第２のｐ
ｎｐトランジスタの飽和を防止するｐチャネルＭＯＳト
ランジスタと、前記第２のｐｎｐトランジスタのベース
とコレクタとが同電位になったとき、前記ｎｐｎトラン
ジスタに電流が流れるように電圧を設定する電圧源とを
備え、前記ｐチャネルＭＯＳトランジスタのドレイン
を、前記電源の正端子に接続し、前記ｐチャネルＭＯＳ
トランジスタのゲートを前記抵抗と前記ｎｐｎトランジ
スタのコレクタとに接続し、前記ｐチャネルＭＯＳトラ
ンジスタのソースを前記第２のｐｎｐトランジスタのベ
ースと、前記第１のｐｎｐトランジスタのベースとコレ
クタと、電流源回路の正端子とに接続し、ＰＮ接合分離
させるためにＮ形領域に最高電位を印加する端子を電源
に接続し、前記ｎｐｎトランジスタのベースを前記第２
のｐｎｐトランジスタのコレクタと負荷回路とに接続
し、前記ｎｐｎトランジスタのエミッタを電圧源の正端
子に接続し、前記電圧源の負端子をグランドに接続し、
前記抵抗のもう一方の端子を前記電源の正端子に接続し
ている。
【００１５】本第４の発明の定電流回路は、バイアス電
流値を決定する第１のｐｎｐトランジスタと、バイアス
電流を流す複数の第２のｐｎｐトランジスタとを有し、
前記第１のｐｎｐトランジスタのエミッタを電源の正端
子に接続し、前記第１のｐｎｐトランジスタのベースと
コレクタとを一定の電流を流す電流源回路の正端子と前
記複数の第２のｐｎｐトランジスタのベースとに接続
し、前記複数の第２のｐｎｐトランジスタのエミッタを
前記電源の正端子に接続し、前記複数の第２のｐｎｐト
ランジスタのコレクタを負荷回路に接続する集積回路の
バイアス電流を設定する定電流回路において、前記複数
の第２のｐｎｐトランジスタのベースとコレクタとが同
電位になったとき、コレクタからエミッタに電流を流す
複数のｎｐｎトランジスタと、前記複数のｎｐｎトラン
ジスタに電流が流れることによって電位差を発生する抵
抗と、前記抵抗に電位差が発生することによりドレイン
からソースに電流を流すことができ、前記複数の第２の
ｐｎｐトランジスタの飽和を防止するｐチャネルＭＯＳ
トランジスタと、前記複数の第２のｐｎｐトランジスタ
のベースとコレクタとが同電位になったとき、前記複数
のｎｐｎトランジスタに電流が流れるように電圧を設定
する電圧源とを備え、前記ｐチャネルＭＯＳトランジス
タのドレインを、前記電源の正端子に接続し、前記ｐチ
ャネルＭＯＳトランジスタのゲートを前記抵抗と前記複
数のｎｐｎトランジスタのコレクタに接続し、前記ｐチ
ャネルＭＯＳトランジスタのソースを前記複数の第２の
ｐｎｐトランジスタのベースと、前記第１のｐｎｐトラ
ンジスタのベースとコレクタと、電流源回路の正端子と
に接続し、ＰＮ接合分離させるためにＮ形領域に最高電
位を印加する端子を電源に接続し、前記複数のｎｐｎト
ランジスタのベースを前記複数の第２のｐｎｐトランジ
スタのコレクタと負荷回路とに接続し、前記複数のｎｐ
ｎトランジスタのエミッタを電圧源の正端子に接続し、
前記電圧源の負端子をグランドに接続し、前記抵抗のも
う一方の端子を前記電源の正端子に接続している。
流値を決定する第１のｐｎｐトランジスタと、バイアス
電流を流す複数の第２のｐｎｐトランジスタとを有し、
前記第１のｐｎｐトランジスタのエミッタを電源の正端
子に接続し、前記第１のｐｎｐトランジスタのベースと
コレクタとを一定の電流を流す電流源回路の正端子と前
記複数の第２のｐｎｐトランジスタのベースとに接続
し、前記複数の第２のｐｎｐトランジスタのエミッタを
前記電源の正端子に接続し、前記複数の第２のｐｎｐト
ランジスタのコレクタを負荷回路に接続する集積回路の
バイアス電流を設定する定電流回路において、前記複数
の第２のｐｎｐトランジスタのベースとコレクタとが同
電位になったとき、コレクタからエミッタに電流を流す
複数のｎｐｎトランジスタと、前記複数のｎｐｎトラン
ジスタに電流が流れることによって電位差を発生する抵
抗と、前記抵抗に電位差が発生することによりドレイン
からソースに電流を流すことができ、前記複数の第２の
ｐｎｐトランジスタの飽和を防止するｐチャネルＭＯＳ
トランジスタと、前記複数の第２のｐｎｐトランジスタ
のベースとコレクタとが同電位になったとき、前記複数
のｎｐｎトランジスタに電流が流れるように電圧を設定
する電圧源とを備え、前記ｐチャネルＭＯＳトランジス
タのドレインを、前記電源の正端子に接続し、前記ｐチ
ャネルＭＯＳトランジスタのゲートを前記抵抗と前記複
数のｎｐｎトランジスタのコレクタに接続し、前記ｐチ
ャネルＭＯＳトランジスタのソースを前記複数の第２の
ｐｎｐトランジスタのベースと、前記第１のｐｎｐトラ
ンジスタのベースとコレクタと、電流源回路の正端子と
に接続し、ＰＮ接合分離させるためにＮ形領域に最高電
位を印加する端子を電源に接続し、前記複数のｎｐｎト
ランジスタのベースを前記複数の第２のｐｎｐトランジ
スタのコレクタと負荷回路とに接続し、前記複数のｎｐ
ｎトランジスタのエミッタを電圧源の正端子に接続し、
前記電圧源の負端子をグランドに接続し、前記抵抗のも
う一方の端子を前記電源の正端子に接続している。
【００１６】
【実施例】本発明について図面を参照して説明する。
【００１７】図１は本第１の発明の一実施例を示す回路
図である。
図である。
【００１８】図１において、Ｑ１は本実施例の定電流回
路のバイアス電流値を決定するｐｎｐトランジスタ（以
下トランジスタと記す）、Ｑ２はバイアス電流を流すト
ランジスタ、Ｑ３は前記バイアス電流を流すトランジス
タＱ２のコレクタ電位がベース電位より高くなったとき
電流が流れるｎｐｎトランジスタ、Ｑ４は前記バイアス
電流を流すトランジスタＱ２の飽和を防止するトランジ
スタ、Ｒ１はトランジスタＱ３に電流が流れたときトラ
ンジスタＱ４に電流を流すために必要な電位差を発生す
る抵抗、ＶＤはトランジスタＱ２のコレクタ電位がベー
ス電位より高くなったときトランジスタＱ３に電流を流
すような電圧を設定する電圧源、Ａは一定の電流を流す
電流源回路、Ｂは温度や構成素子のバラツキによりトラ
ンジスタＱ２のコレクタ電位が上がってしまうような負
荷回路、Ｖは電圧ＶＣＣを供給する電源である。
路のバイアス電流値を決定するｐｎｐトランジスタ（以
下トランジスタと記す）、Ｑ２はバイアス電流を流すト
ランジスタ、Ｑ３は前記バイアス電流を流すトランジス
タＱ２のコレクタ電位がベース電位より高くなったとき
電流が流れるｎｐｎトランジスタ、Ｑ４は前記バイアス
電流を流すトランジスタＱ２の飽和を防止するトランジ
スタ、Ｒ１はトランジスタＱ３に電流が流れたときトラ
ンジスタＱ４に電流を流すために必要な電位差を発生す
る抵抗、ＶＤはトランジスタＱ２のコレクタ電位がベー
ス電位より高くなったときトランジスタＱ３に電流を流
すような電圧を設定する電圧源、Ａは一定の電流を流す
電流源回路、Ｂは温度や構成素子のバラツキによりトラ
ンジスタＱ２のコレクタ電位が上がってしまうような負
荷回路、Ｖは電圧ＶＣＣを供給する電源である。
【００１９】次に、本実施例の定電流回路の接続につい
て説明する。
て説明する。
【００２０】トランジスタＱ１，Ｑ２，Ｑ４のエミッタ
と抵抗Ｒ１とはそれぞれ電源Ｖの正端子に接続され、ト
ランジスタＱ１のベースとコレクタはトランジスタＱ２
のベースとトランジスタＱ４のコレクタと電流源回路Ａ
の正端子とに接続される。トランジスタＱ４のベースは
抵抗Ｒ１の電源Ｖと接続されていない端子とトランジス
タＱ３のコレクタとに接続される。トランジスタＱ２の
コレクタはトランジスタＱ３のベースと負荷回路Ｂとに
接続される。トランジスタＱ３のエミッタは電圧源ＶＤ
の正端子に接続されている。負荷回路Ｂのトランジスタ
Ｑ２のコレクタに接続されていない方の端子と、電源Ｖ
と電圧源ＶＤと電流源回路Ａのそれぞれの負端子は、グ
ランドに接続されている。
と抵抗Ｒ１とはそれぞれ電源Ｖの正端子に接続され、ト
ランジスタＱ１のベースとコレクタはトランジスタＱ２
のベースとトランジスタＱ４のコレクタと電流源回路Ａ
の正端子とに接続される。トランジスタＱ４のベースは
抵抗Ｒ１の電源Ｖと接続されていない端子とトランジス
タＱ３のコレクタとに接続される。トランジスタＱ２の
コレクタはトランジスタＱ３のベースと負荷回路Ｂとに
接続される。トランジスタＱ３のエミッタは電圧源ＶＤ
の正端子に接続されている。負荷回路Ｂのトランジスタ
Ｑ２のコレクタに接続されていない方の端子と、電源Ｖ
と電圧源ＶＤと電流源回路Ａのそれぞれの負端子は、グ
ランドに接続されている。
【００２１】次に、本実施例の定電流回路の動作につい
て説明する。
て説明する。
【００２２】まず、トランジスタＱ２のコレクタとベー
スとが同電位になったときトランジスタＱ３に電流が流
れるように電圧源ＶＤを設定する。
スとが同電位になったときトランジスタＱ３に電流が流
れるように電圧源ＶＤを設定する。
【００２３】電源Ｖから、トランジスタＱ１のエミッタ
とトランジスタＱ２のエミッタとトランジスタＱ４のエ
ミッタとに、電源電圧ＶＣＣを供給する。トランジスタ
Ｑ２のコレクタ電位ＶＣ２がトランジスタＱ１及びトラ
ンジスタＱ２のベース電位ＶＢより低いとき、トランジ
スタＱ２のコレクタ電位ＶＣ２は、トランジスタＱ３に
電流を流すことができるベース電位より低くなる。
とトランジスタＱ２のエミッタとトランジスタＱ４のエ
ミッタとに、電源電圧ＶＣＣを供給する。トランジスタ
Ｑ２のコレクタ電位ＶＣ２がトランジスタＱ１及びトラ
ンジスタＱ２のベース電位ＶＢより低いとき、トランジ
スタＱ２のコレクタ電位ＶＣ２は、トランジスタＱ３に
電流を流すことができるベース電位より低くなる。
【００２４】トランジスタＱ２のコレクタ電位ＶＣ２が
トランジスタＱ３に電流を流すことができる電圧より低
くなると、トランジスタＱ３には電流が流れないのでト
ランジスタＱ４のベース電位ＶＲは電源電圧ＶＣＣと同
電位になる。トランジスタＱ４のベース電位ＶＲが電源
電圧ＶＣＣと同電位になると、トランジスタＱ４のコレ
クタには電流は流れないので全ベース電流ＩＢは、 ＩＢ＝ＩＢ１＋ＩＢ２ （１） となり、従来例より Ｉ１＝Ｉ２ （８） となる。トランジスタＱ３のベースに電流は流れないの
で、負荷電流Ｉ２は Ｉ２＝ＩＣ２ （９） となり、式（８），（９）より負荷電流Ｉ２は Ｉ２＝Ｉ１ （１０） となる。
トランジスタＱ３に電流を流すことができる電圧より低
くなると、トランジスタＱ３には電流が流れないのでト
ランジスタＱ４のベース電位ＶＲは電源電圧ＶＣＣと同
電位になる。トランジスタＱ４のベース電位ＶＲが電源
電圧ＶＣＣと同電位になると、トランジスタＱ４のコレ
クタには電流は流れないので全ベース電流ＩＢは、 ＩＢ＝ＩＢ１＋ＩＢ２ （１） となり、従来例より Ｉ１＝Ｉ２ （８） となる。トランジスタＱ３のベースに電流は流れないの
で、負荷電流Ｉ２は Ｉ２＝ＩＣ２ （９） となり、式（８），（９）より負荷電流Ｉ２は Ｉ２＝Ｉ１ （１０） となる。
【００２５】温度変化や構成素子のバラツキによって負
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てトランジスタＱ４のベース電位ＶＢが電源電圧ＶＣＣ
より低くなってトランジスタＱ４に電流が流れるので、
全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋Ｉ４ （１１） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （１２） となる。
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てトランジスタＱ４のベース電位ＶＢが電源電圧ＶＣＣ
より低くなってトランジスタＱ４に電流が流れるので、
全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋Ｉ４ （１１） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （１２） となる。
【００２６】よってトランジスタＱ４に電流が流れるこ
とにより、トランジスタＱ１のコレクタ電流ＩＣ１が減
少し、トランジスタＱ２のコレクタ電流ＩＣ２も減少す
る。トランジスタＱ２のコレクタ電流Ｉ２が減少する
と、負荷電流ＩＣ２も減少し、トランジスタＱ２のコレ
クタ電位ＶＣ２の上昇はトランジスタＱ１とトランジス
タＱ２のベース電位ＶＢで止まる。
とにより、トランジスタＱ１のコレクタ電流ＩＣ１が減
少し、トランジスタＱ２のコレクタ電流ＩＣ２も減少す
る。トランジスタＱ２のコレクタ電流Ｉ２が減少する
と、負荷電流ＩＣ２も減少し、トランジスタＱ２のコレ
クタ電位ＶＣ２の上昇はトランジスタＱ１とトランジス
タＱ２のベース電位ＶＢで止まる。
【００２７】すなわち温度変化や構成素子のバラツキに
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、トランジスタＱ４に流れる電流Ｉ４によっ
て負荷電流Ｉ２を制御し、トランジスタＱ２のコレクタ
電位ＶＣ２をトランジスタＱ１及びトランジスタＱ２の
ベース電位ＶＢより高くならないようにすることで、ト
ランジスタＱ２の飽和を防止することができる。
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、トランジスタＱ４に流れる電流Ｉ４によっ
て負荷電流Ｉ２を制御し、トランジスタＱ２のコレクタ
電位ＶＣ２をトランジスタＱ１及びトランジスタＱ２の
ベース電位ＶＢより高くならないようにすることで、ト
ランジスタＱ２の飽和を防止することができる。
【００２８】図２は本第２の発明の一実施例を示す回路
図である。
図である。
【００２９】図２において、Ｑ１は定電流回路のバイア
ス電流値を決定するｐｎｐトランジスタ（以下トランジ
スタと記す）、Ｑ２とＱ５はバイアス電流を流すトラン
ジスタ、Ｑ３は前記バイアス電流を流すトランジスタＱ
２のコレクタ電位がベース電位より高くなったとき電流
が流れるｎｐｎトランジスタ、Ｑ６は前記バイアス電流
を流すトランジスタＱ５のコレクタ電位がベース電位よ
り高くなったとき電流が流れるｎｐｎトランジスタ、Ｑ
４は前記バイアス電流を流すトランジスタＱ２及びＱ５
の飽和を防止するトランジスタ、Ｒ１はトランジスタＱ
３に電流が流れたときトランジスタＱ４に電流を流すた
めに必要な電位差を発生する抵抗、ＶＤはトランジスタ
Ｑ２のコレクタ電位がベース電位より高くなったときト
ランジスタＱ３に電流を流し、またトランジスタＱ５の
コレクタ電位がベース電位より高くなったときトランジ
スタＱ６に電流を流すような電圧を設定する電圧源、Ａ
は一定の電流を流す電流源回路、Ｂは温度や構成素子の
バラツキのどによりトランジスタＱ２のコレクタ電位が
上がってしまうような負荷回路、Ｃは温度や構成素子の
バラツキなどによりトランジスタＱ５のコレクタ電位が
上がってしまうような負荷回路、Ｖは電圧ＶＣＣを供給
する電源である。
ス電流値を決定するｐｎｐトランジスタ（以下トランジ
スタと記す）、Ｑ２とＱ５はバイアス電流を流すトラン
ジスタ、Ｑ３は前記バイアス電流を流すトランジスタＱ
２のコレクタ電位がベース電位より高くなったとき電流
が流れるｎｐｎトランジスタ、Ｑ６は前記バイアス電流
を流すトランジスタＱ５のコレクタ電位がベース電位よ
り高くなったとき電流が流れるｎｐｎトランジスタ、Ｑ
４は前記バイアス電流を流すトランジスタＱ２及びＱ５
の飽和を防止するトランジスタ、Ｒ１はトランジスタＱ
３に電流が流れたときトランジスタＱ４に電流を流すた
めに必要な電位差を発生する抵抗、ＶＤはトランジスタ
Ｑ２のコレクタ電位がベース電位より高くなったときト
ランジスタＱ３に電流を流し、またトランジスタＱ５の
コレクタ電位がベース電位より高くなったときトランジ
スタＱ６に電流を流すような電圧を設定する電圧源、Ａ
は一定の電流を流す電流源回路、Ｂは温度や構成素子の
バラツキのどによりトランジスタＱ２のコレクタ電位が
上がってしまうような負荷回路、Ｃは温度や構成素子の
バラツキなどによりトランジスタＱ５のコレクタ電位が
上がってしまうような負荷回路、Ｖは電圧ＶＣＣを供給
する電源である。
【００３０】次に、本実施例の定電流回路の接続につい
て説明する。
て説明する。
【００３１】トランジスタＱ１，Ｑ２，Ｑ４，Ｑ５の各
エミッタと抵抗Ｒ１とはそれぞれ電源Ｖの正端子に接続
され、トランジスタＱ１のベース及びコレクタはトラン
ジスタＱ２のベースとトランジスタＱ５のベースとトラ
ンジスタＱ４のコレクタと電流源回路Ａの正端子とに接
続される。
エミッタと抵抗Ｒ１とはそれぞれ電源Ｖの正端子に接続
され、トランジスタＱ１のベース及びコレクタはトラン
ジスタＱ２のベースとトランジスタＱ５のベースとトラ
ンジスタＱ４のコレクタと電流源回路Ａの正端子とに接
続される。
【００３２】トランジスタＱ４のベースは抵抗Ｒ１の電
源Ｖに接続されていない端子とトランジスタＱ３のコレ
クタとトランジスタＱ６のコレクタとに接続される。ト
ランジスタＱ２のコレクタはトランジスタＱ３のベース
と負荷回路Ｂとに接続される。トランジスタＱ５のコレ
クタはトランジスタＱ６のベースと負荷回路Ｃとに接続
される。トランジスタＱ３及びトランジスタＱ６のエミ
ッタは電圧源ＶＤの正端子に接続されている。
源Ｖに接続されていない端子とトランジスタＱ３のコレ
クタとトランジスタＱ６のコレクタとに接続される。ト
ランジスタＱ２のコレクタはトランジスタＱ３のベース
と負荷回路Ｂとに接続される。トランジスタＱ５のコレ
クタはトランジスタＱ６のベースと負荷回路Ｃとに接続
される。トランジスタＱ３及びトランジスタＱ６のエミ
ッタは電圧源ＶＤの正端子に接続されている。
【００３３】負荷回路ＢのトランジスタＱ２のコレクタ
に接続されていない方の端子と、負荷回路Ｃのトランジ
スタＱ５のコレクタに接続されていない方の端子と、電
源Ｖと電圧源ＶＤ及び電流源回路Ａのそれぞれの負端子
は、グランドに接続されている。
に接続されていない方の端子と、負荷回路Ｃのトランジ
スタＱ５のコレクタに接続されていない方の端子と、電
源Ｖと電圧源ＶＤ及び電流源回路Ａのそれぞれの負端子
は、グランドに接続されている。
【００３４】次に、本実施例の定電流回路の動作につい
て説明する。
て説明する。
【００３５】まず、トランジスタＱ２のコレクタとベー
スとが同電位になったときトランジスタＱ３に電流を流
し、またトランジスタＱ５のコレクタとベースとが同電
位になったときトランジスタＱ６に電流が流すように電
圧源ＶＤを設定する。
スとが同電位になったときトランジスタＱ３に電流を流
し、またトランジスタＱ５のコレクタとベースとが同電
位になったときトランジスタＱ６に電流が流すように電
圧源ＶＤを設定する。
【００３６】電源Ｖから、トランジスタＱ１，Ｑ２，Ｑ
４，Ｑ５のそれぞれのエミッタに、電源電圧ＶＣＣを供
給する。トランジスタＱ２のコレクタ電位ＶＣ２がトラ
ンジスタＱ１及びトランジスタＱ２のベース電位ＶＢよ
り低いとき、トランジスタＱ２のコレクタ電位ＶＣ２
は、トランジスタＱ３に電流を流すことができるベース
電位より低くなる。またトランジスタＱ５のコレクタ電
位ＶＣ５がトランジスタＱ１及びトランジスタＱ５のベ
ース電位ＶＢより低いとき、トランジスタＱ５のコレク
タ電位ＶＣ５は、トランジスタＱ６に電流を流すことが
できるベース電位より低くなる。トランジスタＱ２のコ
レクタ電位ＶＣ２がトランジスタＱ３に電流を流すこと
ができる電圧より低くなると、トランジスタＱ３には電
流が流れない。
４，Ｑ５のそれぞれのエミッタに、電源電圧ＶＣＣを供
給する。トランジスタＱ２のコレクタ電位ＶＣ２がトラ
ンジスタＱ１及びトランジスタＱ２のベース電位ＶＢよ
り低いとき、トランジスタＱ２のコレクタ電位ＶＣ２
は、トランジスタＱ３に電流を流すことができるベース
電位より低くなる。またトランジスタＱ５のコレクタ電
位ＶＣ５がトランジスタＱ１及びトランジスタＱ５のベ
ース電位ＶＢより低いとき、トランジスタＱ５のコレク
タ電位ＶＣ５は、トランジスタＱ６に電流を流すことが
できるベース電位より低くなる。トランジスタＱ２のコ
レクタ電位ＶＣ２がトランジスタＱ３に電流を流すこと
ができる電圧より低くなると、トランジスタＱ３には電
流が流れない。
【００３７】またトランジスタＱ５のコレクタ電位ＶＣ
５がトランジスタＱ６に電流を流すことができる電圧よ
り低くなると、トランジスタＱ６にも電流が流れない。
そのためトランジスタＱ４のベース電位ＶＲは電源電圧
ＶＣＣと同電位になる。トランジスタＱ４のベース電位
ＶＲが電源電圧ＶＣＣと同電位になると、トランジスタ
Ｑ４のコレクタには電流は流れないので全ベース電流Ｉ
Ｂは、 ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５ （１３） となり、従来例と同様に Ｉ１＝ＩＣ２＝ＩＣ５ （１４） となる。トランジスタＱ３とトランジスタＱ６のベース
に電流は流れないので、負荷電流Ｉ２および負荷電流Ｉ
５は Ｉ２＝ＩＣ２ （１５） Ｉ５＝ＩＣ５ （１６） となり、式（１４），（１５），（１６）より負荷電流
Ｉ２及び負荷電流１５は Ｉ２＝Ｉ１ （１７） Ｉ５＝Ｉ１ （１８） となる。
５がトランジスタＱ６に電流を流すことができる電圧よ
り低くなると、トランジスタＱ６にも電流が流れない。
そのためトランジスタＱ４のベース電位ＶＲは電源電圧
ＶＣＣと同電位になる。トランジスタＱ４のベース電位
ＶＲが電源電圧ＶＣＣと同電位になると、トランジスタ
Ｑ４のコレクタには電流は流れないので全ベース電流Ｉ
Ｂは、 ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５ （１３） となり、従来例と同様に Ｉ１＝ＩＣ２＝ＩＣ５ （１４） となる。トランジスタＱ３とトランジスタＱ６のベース
に電流は流れないので、負荷電流Ｉ２および負荷電流Ｉ
５は Ｉ２＝ＩＣ２ （１５） Ｉ５＝ＩＣ５ （１６） となり、式（１４），（１５），（１６）より負荷電流
Ｉ２及び負荷電流１５は Ｉ２＝Ｉ１ （１７） Ｉ５＝Ｉ１ （１８） となる。
【００３８】温度変化や構成素子のバラツキによって負
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てトランジスタＱ４のベース電位ＶＢが電源電圧ＶＣＣ
より低くなってトランジスタＱ４に電流が流れるので、
全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （１９） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２０） となる。
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てトランジスタＱ４のベース電位ＶＢが電源電圧ＶＣＣ
より低くなってトランジスタＱ４に電流が流れるので、
全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （１９） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２０） となる。
【００３９】よってトランジスタＱ４に電流が流れるこ
とにより、トランジスタＱ１のコレクタ電流ＩＣ１が減
少し、トランジスタＱ２のコレクタ電流ＩＣ２も減少す
る。トランジスタＱ２のコレクタ電流ＩＣ２が減少する
と、負荷電流Ｉ２も減少し、トランジスタＱ２のコレク
タ電位ＶＣ２の上昇はトランジスタＱ１とトランジスタ
Ｑ２のベース電位ＶＢで止まる。
とにより、トランジスタＱ１のコレクタ電流ＩＣ１が減
少し、トランジスタＱ２のコレクタ電流ＩＣ２も減少す
る。トランジスタＱ２のコレクタ電流ＩＣ２が減少する
と、負荷電流Ｉ２も減少し、トランジスタＱ２のコレク
タ電位ＶＣ２の上昇はトランジスタＱ１とトランジスタ
Ｑ２のベース電位ＶＢで止まる。
【００４０】また温度変化や構成素子のバラツキによっ
て負荷回路Ｃの負荷が変化し、トランジスタＱ５のコレ
クタ電位ＶＣ５が上昇し、トランジスタＱ１及びトラン
ジスタＱ５のベース電位ＶＢと同電位になると、トラン
ジスタＱ６に電流が流れ、抵抗Ｒ１で発生する電位差に
よってトランジスタＱ４のベース電位ＶＢが電源電圧Ｖ
ＣＣより低くなってトランジスタＱ４に電流が流れるの
で、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （２１） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２２） となる。
て負荷回路Ｃの負荷が変化し、トランジスタＱ５のコレ
クタ電位ＶＣ５が上昇し、トランジスタＱ１及びトラン
ジスタＱ５のベース電位ＶＢと同電位になると、トラン
ジスタＱ６に電流が流れ、抵抗Ｒ１で発生する電位差に
よってトランジスタＱ４のベース電位ＶＢが電源電圧Ｖ
ＣＣより低くなってトランジスタＱ４に電流が流れるの
で、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （２１） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２２） となる。
【００４１】よってトランジスタＱ４に電流が流れるこ
とにより、トランジスタＱ１のコレクタ電流ＩＣ１が減
少し、トランジスタＱ５のコレクタ電流ＩＣ５も減少す
る。トランジスタＱ５のコレクタ電流ＩＣ５が減少する
と、負荷電流Ｉ５も減少し、トランジスタＱ５のコレク
タ電位ＶＣ５の上昇はトランジスタＱ１とトランジスタ
Ｑ５のベース電位ＶＢで止まる。
とにより、トランジスタＱ１のコレクタ電流ＩＣ１が減
少し、トランジスタＱ５のコレクタ電流ＩＣ５も減少す
る。トランジスタＱ５のコレクタ電流ＩＣ５が減少する
と、負荷電流Ｉ５も減少し、トランジスタＱ５のコレク
タ電位ＶＣ５の上昇はトランジスタＱ１とトランジスタ
Ｑ５のベース電位ＶＢで止まる。
【００４２】すなわち温度変化や構成素子のバラツキに
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、トランジスタＱ４に流れる電流Ｉ４によっ
て負荷電流Ｉ２を制御し、トランジスタＱ２のコレクタ
電位ＶＣ２をトランジスタＱ１及びトランジスタＱ２の
ベース電位ＶＢより高くならないようにすることで、ト
ランジスタＱ２の飽和を防止することができる。
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、トランジスタＱ４に流れる電流Ｉ４によっ
て負荷電流Ｉ２を制御し、トランジスタＱ２のコレクタ
電位ＶＣ２をトランジスタＱ１及びトランジスタＱ２の
ベース電位ＶＢより高くならないようにすることで、ト
ランジスタＱ２の飽和を防止することができる。
【００４３】同様に温度変化や構成素子のバラツキによ
ってトランジスタＱ５に接続する負荷回路Ｃの負荷が変
化し、トランジスタＱ５のコレクタ電位ＶＣ５が上昇し
た場合に、トランジスタＱ４に流れる電流Ｉ４によって
負荷電流Ｉ５を制御し、トランジスタＱ５のコレクタ電
位ＶＣ５をトランジスタＱ１及びトランジスタＱ５のベ
ース電位ＶＢより高くならないようにすることで、トラ
ンジスタＱ５の飽和を防止することができる。
ってトランジスタＱ５に接続する負荷回路Ｃの負荷が変
化し、トランジスタＱ５のコレクタ電位ＶＣ５が上昇し
た場合に、トランジスタＱ４に流れる電流Ｉ４によって
負荷電流Ｉ５を制御し、トランジスタＱ５のコレクタ電
位ＶＣ５をトランジスタＱ１及びトランジスタＱ５のベ
ース電位ＶＢより高くならないようにすることで、トラ
ンジスタＱ５の飽和を防止することができる。
【００４４】図３は本第３の発明の一実施例を示す回路
図である。
図である。
【００４５】図３において、Ｑ１は定電流回路のバイア
ス電流値を決定するｐｎｐトランジスタ（以下トランジ
スタと記す）、Ｑ２はバイアス電流を流すトランジス
タ、Ｑ３は前記バイアス電流を流すトランジスタＱ２の
コレクタ電位がベース電位より高くなったとき電流が流
れるｎｐｎトランジスタ、Ｍ４は前記バイアス電流を流
すトランジスタＱ２の飽和を防止するｐチャネルＭＯＳ
トランジスタ（以下ＭＯＳトランジスタと記す）、Ｒ１
はトランジスタＱ３に電流が流れたときＭＯＳトランジ
スタＭ４に電流を流すために必要な電位差を発生する抵
抗、ＶＤはトランジスタＱ２のコレクタ電位がベース電
位より高くなったときトランジスタＱ３に電流を流すよ
うな電圧を設定する電圧源、Ａは一定の電流を流す電流
源回路、Ｂは温度や構成素子のバラツキなどによりトラ
ンジスタＱ２のコレクタ電位が上がってしまうような負
荷回路、Ｖは電圧ＶＣＣを供給する電源である。
ス電流値を決定するｐｎｐトランジスタ（以下トランジ
スタと記す）、Ｑ２はバイアス電流を流すトランジス
タ、Ｑ３は前記バイアス電流を流すトランジスタＱ２の
コレクタ電位がベース電位より高くなったとき電流が流
れるｎｐｎトランジスタ、Ｍ４は前記バイアス電流を流
すトランジスタＱ２の飽和を防止するｐチャネルＭＯＳ
トランジスタ（以下ＭＯＳトランジスタと記す）、Ｒ１
はトランジスタＱ３に電流が流れたときＭＯＳトランジ
スタＭ４に電流を流すために必要な電位差を発生する抵
抗、ＶＤはトランジスタＱ２のコレクタ電位がベース電
位より高くなったときトランジスタＱ３に電流を流すよ
うな電圧を設定する電圧源、Ａは一定の電流を流す電流
源回路、Ｂは温度や構成素子のバラツキなどによりトラ
ンジスタＱ２のコレクタ電位が上がってしまうような負
荷回路、Ｖは電圧ＶＣＣを供給する電源である。
【００４６】次に、本実施例の定電流回路の接続につい
て説明する。
て説明する。
【００４７】トランジスタＱ１，Ｑ２のエミッタとＭＯ
ＳトランジスタＭ４のドレインと抵抗Ｒ１とはそれぞれ
電源Ｖの正端子に接続され、トランジスタＱ１のベース
及びコレクタはトランジスタＱ２のベースとＭＯＳトラ
ンジスタＭ４のソースと電流源回路Ａの正端子とに接続
される。ＭＯＳトランジスタＭ４のゲートは抵抗Ｒ１の
電源Ｖに接続されていない端子とトランジスタＱ３のコ
レクタとに接続される。トランジスタＱ２のコレクタは
トランジスタＱ３のベースと負荷回路Ｂとに接続され
る。
ＳトランジスタＭ４のドレインと抵抗Ｒ１とはそれぞれ
電源Ｖの正端子に接続され、トランジスタＱ１のベース
及びコレクタはトランジスタＱ２のベースとＭＯＳトラ
ンジスタＭ４のソースと電流源回路Ａの正端子とに接続
される。ＭＯＳトランジスタＭ４のゲートは抵抗Ｒ１の
電源Ｖに接続されていない端子とトランジスタＱ３のコ
レクタとに接続される。トランジスタＱ２のコレクタは
トランジスタＱ３のベースと負荷回路Ｂとに接続され
る。
【００４８】トランジスタＱ３のエミッタは電圧源ＶＤ
の正端子に接続されている。負荷回路Ｂのトランジスタ
Ｑ２のコレクタに接続されていない方の端子と、電源Ｖ
と電圧源ＶＤ及び電流源回路Ａのそれぞれの負端子は、
グランドに接続されている。
の正端子に接続されている。負荷回路Ｂのトランジスタ
Ｑ２のコレクタに接続されていない方の端子と、電源Ｖ
と電圧源ＶＤ及び電流源回路Ａのそれぞれの負端子は、
グランドに接続されている。
【００４９】次に、本実施例の定電流回路の動作につい
て説明する。
て説明する。
【００５０】まず、トランジスタＱ２のコレクタとベー
スとが同電位になったとき、トランジスタＱ３に電流が
流れるように電圧源ＶＤを設定する。
スとが同電位になったとき、トランジスタＱ３に電流が
流れるように電圧源ＶＤを設定する。
【００５１】電源Ｖから、トランジスタＱ１のエミッタ
とトランジスタＱ２のエミッタとＭＯＳトランジスタＭ
４のドレインとに、電源電圧ＶＣＣを供給する。トラン
ジスタＱ２のコレクタ電位ＶＣ２がトランジスタＱ１及
びトランジスタＱ２のベース電位ＶＢより低いとき、ト
ランジスタＱ２のコレクタ電位ＶＣ２は、トランジスタ
Ｑ３に電流を流すことができるベース電位より低くな
る。トランジスタＱ２のコレクタ電位ＶＣ２がトランジ
スタＱ３に電流を流すことができる電圧より低くなる
と、トランジスタＱ３には電流が流れないのでＭＯＳト
ランジスタＭ４のゲート電位ＶＲは電源電圧ＶＣＣと同
電位になる。ＭＯＳトランジスタＭ４のゲート電位ＶＲ
が電源電圧ＶＣＣと同電位になると、ＭＯＳトランジス
タＭ４のソースには電流が流れないので全ベース電流Ｉ
Ｂは、 ＩＢ＝ＩＢ１＋ＩＢ２ （２３） となり、従来例より Ｉ１＝ＩＣ２ （２４） となる。トランジスタＱ３のベースに電流は流れないの
で、負荷電流Ｉ２は Ｉ２＝ＩＣ２ （２５） となり、式（８），（９）より負荷電流Ｉ２は Ｉ２＝Ｉ１ （２６） となる。
とトランジスタＱ２のエミッタとＭＯＳトランジスタＭ
４のドレインとに、電源電圧ＶＣＣを供給する。トラン
ジスタＱ２のコレクタ電位ＶＣ２がトランジスタＱ１及
びトランジスタＱ２のベース電位ＶＢより低いとき、ト
ランジスタＱ２のコレクタ電位ＶＣ２は、トランジスタ
Ｑ３に電流を流すことができるベース電位より低くな
る。トランジスタＱ２のコレクタ電位ＶＣ２がトランジ
スタＱ３に電流を流すことができる電圧より低くなる
と、トランジスタＱ３には電流が流れないのでＭＯＳト
ランジスタＭ４のゲート電位ＶＲは電源電圧ＶＣＣと同
電位になる。ＭＯＳトランジスタＭ４のゲート電位ＶＲ
が電源電圧ＶＣＣと同電位になると、ＭＯＳトランジス
タＭ４のソースには電流が流れないので全ベース電流Ｉ
Ｂは、 ＩＢ＝ＩＢ１＋ＩＢ２ （２３） となり、従来例より Ｉ１＝ＩＣ２ （２４） となる。トランジスタＱ３のベースに電流は流れないの
で、負荷電流Ｉ２は Ｉ２＝ＩＣ２ （２５） となり、式（８），（９）より負荷電流Ｉ２は Ｉ２＝Ｉ１ （２６） となる。
【００５２】温度変化や構成素子のバラツキによって負
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てＭＯＳトランジスタＭ４のゲート電位ＶＧが電源電圧
ＶＣＣより低くなってＭＯＳトランジスタＭ４に電流が
流れるので、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋Ｉ４ （２７） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２８） となる。
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てＭＯＳトランジスタＭ４のゲート電位ＶＧが電源電圧
ＶＣＣより低くなってＭＯＳトランジスタＭ４に電流が
流れるので、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋Ｉ４ （２７） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２８） となる。
【００５３】よってＭＯＳトランジスタＭ４に電流が流
れることにより、トランジスタＱ１のコレクタ電流ＩＣ
１が減少し、トランジスタＱ２のコレクタ電流ＩＣ２も
減少する。トランジスタＱ２のコレクタ電流ＩＣ２が減
少すると、負荷電流Ｉ２も減少し、トランジスタＱ２の
コレクタ電位ＶＣ２の上昇はトランジスタＱ１及びトラ
ンジスタＱ２のベース電位ＶＢで止まる。
れることにより、トランジスタＱ１のコレクタ電流ＩＣ
１が減少し、トランジスタＱ２のコレクタ電流ＩＣ２も
減少する。トランジスタＱ２のコレクタ電流ＩＣ２が減
少すると、負荷電流Ｉ２も減少し、トランジスタＱ２の
コレクタ電位ＶＣ２の上昇はトランジスタＱ１及びトラ
ンジスタＱ２のベース電位ＶＢで止まる。
【００５４】すなわち温度変化や構成素子のバラツキに
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、ＭＯＳトランジスタＭ４に流れる電流Ｉ４
によって負荷電流Ｉ２を制御し、トランジスタＱ２のコ
レクタ電位ＶＣ２をトランジスタＱ１とトランジスタＱ
２のベース電位ＶＢより高くならないようにすること
で、トランジスタＱ２の飽和を防止することができる。
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、ＭＯＳトランジスタＭ４に流れる電流Ｉ４
によって負荷電流Ｉ２を制御し、トランジスタＱ２のコ
レクタ電位ＶＣ２をトランジスタＱ１とトランジスタＱ
２のベース電位ＶＢより高くならないようにすること
で、トランジスタＱ２の飽和を防止することができる。
【００５５】図４は本第４の発明の一実施例を示す回路
図である。
図である。
【００５６】図４において、Ｑ１は定電流回路のバイア
ス電流値を決定するｐｎｐトランジスタ（以下トランジ
スタと記す）、Ｑ２及びＱ５はバイアス電流を流すトラ
ンジスタ、Ｑ３は前記バイアス電流を流すトランジスタ
Ｑ２のコレクタ電位がベース電位より高くなったとき電
流が流れるｎｐｎトランジスタ、Ｑ６は前記バイアス電
流を流すトランジスタＱ５のコレクタ電位がベース電位
より高くなったとき電流が流れるｎｐｎトランジスタ、
Ｍ４は前記バイアス電流を流すトランジスタＱ２とＱ５
の飽和を防止するｐチャネルＭＯＳトランジスタ（以下
ＭＯＳトランジスタと記す）、Ｒ１はトランジスタＱ３
に電流が流れたときＭＯＳトランジスタＭ４に電流を流
すために必要な電位差を発生する抵抗、ＶＤはトランジ
スタＱ２のコレクタ電位がベース電位より高くなったと
きトランジスタＱ３に電流を流し、またトランジスタＱ
５のコレクタ電位がベース電位より高くなったときトラ
ンジスタＱ６に電流を流すような電圧を設定する電圧
源、Ａは一定の電流を流す電流源回路、Ｂは温度や構成
素子のバラツキなどによりトランジスタＱ２のコレクタ
電位が上がってしまうような負荷回路、Ｃは温度や構成
素子のバラツキなどによりトランジスタＱ５のコレクタ
電位が上がってしまうような負荷回路、Ｖは電圧ＶＣＣ
を供給する電源である。
ス電流値を決定するｐｎｐトランジスタ（以下トランジ
スタと記す）、Ｑ２及びＱ５はバイアス電流を流すトラ
ンジスタ、Ｑ３は前記バイアス電流を流すトランジスタ
Ｑ２のコレクタ電位がベース電位より高くなったとき電
流が流れるｎｐｎトランジスタ、Ｑ６は前記バイアス電
流を流すトランジスタＱ５のコレクタ電位がベース電位
より高くなったとき電流が流れるｎｐｎトランジスタ、
Ｍ４は前記バイアス電流を流すトランジスタＱ２とＱ５
の飽和を防止するｐチャネルＭＯＳトランジスタ（以下
ＭＯＳトランジスタと記す）、Ｒ１はトランジスタＱ３
に電流が流れたときＭＯＳトランジスタＭ４に電流を流
すために必要な電位差を発生する抵抗、ＶＤはトランジ
スタＱ２のコレクタ電位がベース電位より高くなったと
きトランジスタＱ３に電流を流し、またトランジスタＱ
５のコレクタ電位がベース電位より高くなったときトラ
ンジスタＱ６に電流を流すような電圧を設定する電圧
源、Ａは一定の電流を流す電流源回路、Ｂは温度や構成
素子のバラツキなどによりトランジスタＱ２のコレクタ
電位が上がってしまうような負荷回路、Ｃは温度や構成
素子のバラツキなどによりトランジスタＱ５のコレクタ
電位が上がってしまうような負荷回路、Ｖは電圧ＶＣＣ
を供給する電源である。
【００５７】次に、本実施例の定電流回路の接続につい
て説明する。
て説明する。
【００５８】トランジスタＱ１，Ｑ２，Ｑ５のエミッタ
とＭＯＳトランジスタＭ４のドレインと抵抗Ｒ１とはそ
れぞれ電源Ｖの正端子に接続され、トランジスタＱ１の
ベースとコレクタはトランジスタＱ２のベースとトラン
ジスタＱ５のベースとＭＯＳトランジスタＭ４のソース
と電流源回路Ａの正端子とに接続される。ＭＯＳトラン
ジスタＭ４のゲートは、抵抗Ｒ１の電源Ｖに接続されて
いない端子と、トランジスタＱ３のコレクタと、トラン
ジスタＱ６のコレクタとに接続される。トランジスタＱ
２のコレクタはトランジスタＱ３のベースと負荷回路Ｂ
とに接続される。トランジスタＱ５のコレクタはトラン
ジスタＱ６のベースと負荷回路Ｃとに接続される。トラ
ンジスタＱ３及びトランジスタＱ６のエミッタは電圧源
ＶＤの正端子に接続されている。
とＭＯＳトランジスタＭ４のドレインと抵抗Ｒ１とはそ
れぞれ電源Ｖの正端子に接続され、トランジスタＱ１の
ベースとコレクタはトランジスタＱ２のベースとトラン
ジスタＱ５のベースとＭＯＳトランジスタＭ４のソース
と電流源回路Ａの正端子とに接続される。ＭＯＳトラン
ジスタＭ４のゲートは、抵抗Ｒ１の電源Ｖに接続されて
いない端子と、トランジスタＱ３のコレクタと、トラン
ジスタＱ６のコレクタとに接続される。トランジスタＱ
２のコレクタはトランジスタＱ３のベースと負荷回路Ｂ
とに接続される。トランジスタＱ５のコレクタはトラン
ジスタＱ６のベースと負荷回路Ｃとに接続される。トラ
ンジスタＱ３及びトランジスタＱ６のエミッタは電圧源
ＶＤの正端子に接続されている。
【００５９】負荷回路ＢのトランジスタＱ２のコレクタ
に接続されていない方の端子と、負荷回路Ｃのトランジ
スタＱ５のコレクタに接続されていない方の端子と、電
源Ｖと電圧源ＶＤ及び電流源回路Ａのそれぞれの負端子
は、グランドに接続されてい。
に接続されていない方の端子と、負荷回路Ｃのトランジ
スタＱ５のコレクタに接続されていない方の端子と、電
源Ｖと電圧源ＶＤ及び電流源回路Ａのそれぞれの負端子
は、グランドに接続されてい。
【００６０】次に、本実施例の定電流回路の動作につい
て説明する。
て説明する。
【００６１】まず、トランジスタＱ２のコレクタとベー
スとが同電位になったとき、トランジスタＱ３に電流を
流し、またトランジスタＱ５のコレクタとベースとが同
電位になったとき、トランジスタＱ６に電流が流れるよ
うに電圧源ＶＤを設定する。
スとが同電位になったとき、トランジスタＱ３に電流を
流し、またトランジスタＱ５のコレクタとベースとが同
電位になったとき、トランジスタＱ６に電流が流れるよ
うに電圧源ＶＤを設定する。
【００６２】電源Ｖから、トランジスタＱ１，Ｑ２，Ｑ
５のそれぞれのエミッタとＭＯＳトランジスタＭ４のド
レインに、電源電圧ＶＣＣを供給する。トランジスタＱ
２のコレクタ電位ＶＣ２がトランジスタＱ１及びトラン
ジスタＱ２のベース電位ＶＢより低いとき、トランジス
タＱ２のコレクタ電位ＶＣ２は、トランジスタＱ３に電
流を流すことができるベース電位より低くなる。またト
ランジスタＱ５のコレクタ電位ＶＣ５がトランジスタＱ
１及びトランジスタＱ５のベース電位ＶＢより低いと
き、トランジスタＱ５のコレクタ電位ＶＣ５は、トラン
ジスタＱ６に電流を流すことができるベース電位より低
くなる。
５のそれぞれのエミッタとＭＯＳトランジスタＭ４のド
レインに、電源電圧ＶＣＣを供給する。トランジスタＱ
２のコレクタ電位ＶＣ２がトランジスタＱ１及びトラン
ジスタＱ２のベース電位ＶＢより低いとき、トランジス
タＱ２のコレクタ電位ＶＣ２は、トランジスタＱ３に電
流を流すことができるベース電位より低くなる。またト
ランジスタＱ５のコレクタ電位ＶＣ５がトランジスタＱ
１及びトランジスタＱ５のベース電位ＶＢより低いと
き、トランジスタＱ５のコレクタ電位ＶＣ５は、トラン
ジスタＱ６に電流を流すことができるベース電位より低
くなる。
【００６３】トランジスタＱ２のコレクタ電位ＶＣ２が
トランジスタＱ３に電流を流すことができる電圧より低
くなると、トランジスタＱ３には電流が流れない。また
トランジスタＱ５のコレクタ電位ＶＣ５がトランジスタ
Ｑ６に電流を流すことができる電圧より低くなると、ト
ランジスタＱ６にも電流が流れない。そのためＭＯＳト
ランジスタＭ４のゲート電位ＶＲは電源電圧ＶＣＣと同
電位になる。ＭＯＳトランジスタＭ４のゲート電位ＶＲ
が電源電圧ＶＣＣと同電位になると、ＭＯＳトランジス
タＭ４のソースには電流は流れないので全ベース電流Ｉ
Ｂは、 ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５ （１３） となり、従来例と同様に Ｉ１＝ＩＣ２＝ＩＣ５ （１４） となる。トランジスタＱ３とトランジスタＱ６のベース
に電流は流れないので、負荷電流Ｉ２および負荷電流Ｉ
５は Ｉ２＝ＩＣ２ （１５） Ｉ５＝ＩＣ５ （１６） となり、式（１４），（１５），（１６）より負荷電流
Ｉ２及び負荷電流１５は Ｉ２＝Ｉ１ （１７） Ｉ５＝Ｉ１ （１８） となる。
トランジスタＱ３に電流を流すことができる電圧より低
くなると、トランジスタＱ３には電流が流れない。また
トランジスタＱ５のコレクタ電位ＶＣ５がトランジスタ
Ｑ６に電流を流すことができる電圧より低くなると、ト
ランジスタＱ６にも電流が流れない。そのためＭＯＳト
ランジスタＭ４のゲート電位ＶＲは電源電圧ＶＣＣと同
電位になる。ＭＯＳトランジスタＭ４のゲート電位ＶＲ
が電源電圧ＶＣＣと同電位になると、ＭＯＳトランジス
タＭ４のソースには電流は流れないので全ベース電流Ｉ
Ｂは、 ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５ （１３） となり、従来例と同様に Ｉ１＝ＩＣ２＝ＩＣ５ （１４） となる。トランジスタＱ３とトランジスタＱ６のベース
に電流は流れないので、負荷電流Ｉ２および負荷電流Ｉ
５は Ｉ２＝ＩＣ２ （１５） Ｉ５＝ＩＣ５ （１６） となり、式（１４），（１５），（１６）より負荷電流
Ｉ２及び負荷電流１５は Ｉ２＝Ｉ１ （１７） Ｉ５＝Ｉ１ （１８） となる。
【００６４】温度変化や構成素子のバラツキによって負
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てＭＯＳトランジスタＭ４のゲート電位ＶＧが電源電圧
ＶＣＣより低くなってＭＯＳトランジスタＭ４に電流が
流れるので、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （１９） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２０） となる。
荷回路Ｂの負荷が変化し、トランジスタＱ２のコレクタ
電位ＶＣ２が上昇し、トランジスタＱ１及びトランジス
タＱ２のベース電位ＶＢと同電位になると、トランジス
タＱ３に電流が流れ、抵抗Ｒ１で発生する電位差によっ
てＭＯＳトランジスタＭ４のゲート電位ＶＧが電源電圧
ＶＣＣより低くなってＭＯＳトランジスタＭ４に電流が
流れるので、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （１９） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２０） となる。
【００６５】よってＭＯＳトランジスタＭ４に電流が流
れることにより、トランジスタＱ１のコレクタ電流ＩＣ
１が減少し、トランジスタＱ２のコレクタ電流ＩＣ２も
減少する。トランジスタＱ２のコレクタ電流ＩＣ２が減
少すると、負荷電流Ｉ２も減少し、トランジスタＱ２の
コレクタ電位ＶＣ２の上昇はトランジスタＱ１とトラン
ジスタＱ２のベース電位ＶＢで止まる。
れることにより、トランジスタＱ１のコレクタ電流ＩＣ
１が減少し、トランジスタＱ２のコレクタ電流ＩＣ２も
減少する。トランジスタＱ２のコレクタ電流ＩＣ２が減
少すると、負荷電流Ｉ２も減少し、トランジスタＱ２の
コレクタ電位ＶＣ２の上昇はトランジスタＱ１とトラン
ジスタＱ２のベース電位ＶＢで止まる。
【００６６】また温度変化や構成素子のバラツキによっ
て負荷回路Ｃの負荷が変化し、トランジスタ電位ＶＣ５
が上昇し、トランジスタＱ１及びトランジスタｑ５のベ
ース電位ＶＢと同電位になると、トランジスタＱ６に電
流が流れ、抵抗Ｒ１で発生する電位差によってＭＯＳト
ランジスタＭ４のゲート電位ＶＧが電源電圧ＶＣＣより
低くなってＭＯＳトランジスタＭ４に電流が流れるの
で、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （２１） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２２） となる。
て負荷回路Ｃの負荷が変化し、トランジスタ電位ＶＣ５
が上昇し、トランジスタＱ１及びトランジスタｑ５のベ
ース電位ＶＢと同電位になると、トランジスタＱ６に電
流が流れ、抵抗Ｒ１で発生する電位差によってＭＯＳト
ランジスタＭ４のゲート電位ＶＧが電源電圧ＶＣＣより
低くなってＭＯＳトランジスタＭ４に電流が流れるの
で、全ベース電流は ＩＢ＝ＩＢ１＋ＩＢ２＋ＩＢ５＋Ｉ４ （２１） となり、全ベース電流ＩＢはトランジスタＱ１のコレク
タ電流ＩＣ１に対して非常に小さく無視できるので、電
流源電流Ｉ１は Ｉ１＝ＩＣ１＋Ｉ４ （２２） となる。
【００６７】よってＭＯＳトランジスタＭ４に電流が流
れることにより、トランジスタＱ１のコレクタ電流ＩＣ
１が減少し、トランジスタＱ５のコレクタ電流ＩＣ５も
減少する。トランジスタＱ５のコレクタ電流ＩＣ５が減
少すると、負荷電流Ｉ５も減少し、トランジスタＱ５の
コレクタ電位ＶＣ５の上昇はトランジスタＱ１とトラン
ジスタＱ５のベース電位ＶＢで止まる。
れることにより、トランジスタＱ１のコレクタ電流ＩＣ
１が減少し、トランジスタＱ５のコレクタ電流ＩＣ５も
減少する。トランジスタＱ５のコレクタ電流ＩＣ５が減
少すると、負荷電流Ｉ５も減少し、トランジスタＱ５の
コレクタ電位ＶＣ５の上昇はトランジスタＱ１とトラン
ジスタＱ５のベース電位ＶＢで止まる。
【００６８】すなわち温度変化や構成素子のバラツキに
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、ＭＯＳトランジスタＭ４に流れる電流Ｉ４
によって負荷電流Ｉ２を制御し、トランジスタＱ２のコ
レクタ電位ＶＣ２をトランジスタＱ１及びトランジスタ
Ｑ２のベース電位ＶＢより高くならないようにすること
で、トランジスタＱ２の飽和を防止することができる。
よってトランジスタＱ２に接続する負荷回路Ｂの負荷が
変化し、トランジスタＱ２のコレクタ電位ＶＣ２が上昇
した場合に、ＭＯＳトランジスタＭ４に流れる電流Ｉ４
によって負荷電流Ｉ２を制御し、トランジスタＱ２のコ
レクタ電位ＶＣ２をトランジスタＱ１及びトランジスタ
Ｑ２のベース電位ＶＢより高くならないようにすること
で、トランジスタＱ２の飽和を防止することができる。
【００６９】同様に温度変化や構成素子のバラツキによ
ってトランジスタＱ５に接続する負荷回路Ｃの負荷が変
化し、トランジスタＱ５のコレクタ電位ＶＣ５が上昇し
た場合に、ＭＯＳトランジスタＭ４に流れる電流Ｉ４に
よって負荷電流Ｉ５を制御し、トランジスタＱ５のコレ
クタ電位ＶＣ５をトランジスタＱ１及びトランジスタＱ
５のベース電位ＶＢより高くならないようにすること
で、トランジスタＱ５の飽和を防止することができる。
ってトランジスタＱ５に接続する負荷回路Ｃの負荷が変
化し、トランジスタＱ５のコレクタ電位ＶＣ５が上昇し
た場合に、ＭＯＳトランジスタＭ４に流れる電流Ｉ４に
よって負荷電流Ｉ５を制御し、トランジスタＱ５のコレ
クタ電位ＶＣ５をトランジスタＱ１及びトランジスタＱ
５のベース電位ＶＢより高くならないようにすること
で、トランジスタＱ５の飽和を防止することができる。
【００７０】
【発明の効果】以上説明したように本発明の定電流回路
は、ｐｎｐトランジスタまたはｐチャネルＭＯＳトラン
ジスタと、ｎｐｎトランジスタと抵抗とを使用して、負
荷に流れるバイアス電流を制御することにより、バイア
ス電流を流すｐｎｐトランジスタのコレクタ電位をベー
ス電位より高くならないようにすることができて、バイ
アス電流を流すｐｎｐトランジスタの飽和を防止するこ
とができるという効果がある。
は、ｐｎｐトランジスタまたはｐチャネルＭＯＳトラン
ジスタと、ｎｐｎトランジスタと抵抗とを使用して、負
荷に流れるバイアス電流を制御することにより、バイア
ス電流を流すｐｎｐトランジスタのコレクタ電位をベー
ス電位より高くならないようにすることができて、バイ
アス電流を流すｐｎｐトランジスタの飽和を防止するこ
とができるという効果がある。
【図１】本第１の発明の一実施例を示す回路図である。
【図２】本第２の発明の一実施例を示す回路図である。
【図３】本第３の発明の一実施例を示す回路図である。
【図４】本第４の発明の一実施例を示す回路図である。
【図５】従来の定電流回路の一例を示す回路図である。
Ｑ１，Ｑ２，Ｑ４，Ｑ５ ｐｎｐトランジスタ Ｑ３，Ｑ６ ｎｐｎトランジスタ Ｍ４ ｐチャネルＭＯＳトランジスタ Ｒ１ 抵抗 Ｖ 電源 ＶＤ 電圧源 Ａ 電流源回路 Ｂ，Ｃ 負荷回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/26 H02J 1/04 H03F 3/343
Claims (4)
- 【請求項１】 バイアス電流値を決定する第１のｐｎｐ
トランジスタと、バイアス電流を流す第２のｐｎｐトラ
ンジスタとを有し、前記第１のｐｎｐトランジスタのエ
ミッタを電源の正端子に接続し、前記第１のｐｎｐトラ
ンジスタのベースとコレクタとを一定の電流を流す電流
源回路の正端子と前記第２のｐｎｐトランジスタのベー
スに接続し、前記第２のｐｎｐトランジスタのエミッタ
を前記電源の正端子に接続し、前記第２のｐｎｐトラン
ジスタのコレクタを負荷回路に接続する集積回路のバイ
アス電流を設定する定電流回路において、前記第２のｐ
ｎｐトランジスタのベースとコレクタとが同電位になっ
たとき、コレクタからエミッタに電流を流すｎｐｎトラ
ンジスタと、前記ｎｐｎトランジスタに電流が流れるこ
とによって電位差を発生する抵抗と、前記抵抗に電位差
が発生することによりエミッタからコレクタに電流を流
すことができ、前記第２のｐｎｐトランジスタの飽和を
防止する第３のｐｎｐトランジスタと、前記第２のｐｎ
ｐトランジスタのベースとコレクタとが同電位になった
とき、前記ｎｐｎトランジスタに電流が流れるように電
圧を設定する電圧源とを備え、前記第３のｐｎｐトラン
ジスタのエミッタを前記電源の正端子に接続し、前記第
３のｐｎｐトランジスタのベースを前記抵抗と前記ｎｐ
ｎトランジスタのコレクタに接続し、前記第３のｐｎｐ
トランジスタのコレクタを前記第２のｐｎｐトランジス
タのベースと、前記第１のｐｎｐトランジスタのベース
とコレクタと、電流源回路の正端子とに接続し、前記ｎ
ｐｎトランジスタのベースを前記第２のｐｎｐトランジ
スタのコレクタと、負荷回路とに接続し、前記ｎｐｎト
ランジスタのエミッタを電圧源の正端子に接続し、前記
電圧源の負端子をグランドに接続し、前記抵抗のもう一
方の端子を前記電源の正端子に接続することを特徴とす
る定電流回路。 - 【請求項２】 バイアス電流値を決定する第１のｐｎｐ
トランジスタと、バイアス電流を流す複数の第２のｐｎ
ｐトランジスタとを有し、前記第１のｐｎｐトランジス
タのエミッタを電源の正端子に接続し、前記第１のｐｎ
ｐトランジスタのベースとコレクタとを一定の電流を流
す電流源回路の正端子と前記複数の第２のｐｎｐトラン
ジスタのベースとに接続し、前記複数の第２のｐｎｐト
ランジスタのエミッタを前記電源の正端子に接続し、前
記複数の第２のｐｎｐトランジスタのコレクタを負荷回
路に接続する集積回路のバイアス電流を設定する定電流
回路において、前記複数の第２のｐｎｐトランジスタの
ベースとコレクタとが同電位になったとき、コレクタか
らエミッタに電流を流す複数のｎｐｎトランジスタと、
前記複数のｎｐｎトランジスタに電流が流れることによ
って電位差を発生する抵抗と、前記抵抗に電位差が発生
することによりエミッタからコレクタに電流を流すこと
ができ、前記複数の第２のｐｎｐトランジスタの飽和を
防止する第３のｐｎｐトランジスタと、前記複数の第２
のｐｎｐトランジスタのベースとコレクタとが同電位に
なったとき、前記複数のｎｐｎトランジスタに電流が流
れるように電圧を設定する電圧源とを備え、前記第３の
ｐｎｐトランジスタのエミッタを前記電源の正端子に接
続し、前記第３のｐｎｐトランジスタのベースを前記抵
抗と前記複数のｎｐｎトランジスタのコレクタとに接続
し、前記第３のｐｎｐトランジスタのコレクタを前記複
数の第２のｐｎｐトランジスタのベースと、前記第１の
ｐｎｐトランジスタのベースとコレクタと、電流源回路
の正端子とを接続し、前記複数のｎｐｎトランジスタの
ベースを前記複数の第２のｐｎｐトランジスタのコレク
タと、負荷回路とに接続し、前記複数のｎｐｎトランジ
スタのエミッタを電圧源の正端子に接続し、前記電圧源
の負端子をグランドに接続し、前記抵抗のもう一方の端
子を前記電源の正端子に接続することを特徴とする定電
流回路。 - 【請求項３】 バイアス電流値を決定する第１のｐｎｐ
トランジスタと、バイアス電流を流す第２のｐｎｐトラ
ンジスタとを有し、前記第１のｐｎｐトランジスタのエ
ミッタを電源の正端子に接続し、前記第１のｐｎｐトラ
ンジスタのベースとコレクタとを一定の電流を流す電流
源回路の正端子と前記第２のｐｎｐトランジスタのベー
スに接続し、前記第２のｐｎｐトランジスタのエミッタ
を前記電源の正端子に接続し、前記第２のｐｎｐトラン
ジスタのコレクタを負荷回路に接続する集積回路のバイ
アス電流を設定する定電流回路において、前記第２のｐ
ｎｐトランジスタのベースとコレクタとが同電位になっ
たとき、コレクタからエミッタに電流を流すｎｐｎトラ
ンジスタと、前記ｎｐｎトランジスタに電流が流れるこ
とによって電位差を発生する抵抗と、前記抵抗に電位差
が発生することによりドレインからソースに電流を流す
ことができ、前記第２のｐｎｐトランジスタの飽和を防
止するｐチャネルＭＯＳトランジスタと、前記第２のｐ
ｎｐトランジスタのベースとコレクタとが同電位になっ
たとき、前記ｎｐｎトランジスタに電流が流れるように
電圧を設定する電圧源とを備え、前記ｐチャネルＭＯＳ
トランジスタのドレインを、前記電源の正端子に接続
し、前記ｐチャネルＭＯＳトランジスタのゲートを前記
抵抗と前記ｎｐｎトランジスタのコレクタとに接続し、
前記ｐチャネルＭＯＳトランジスタのソースを前記第２
のｐｎｐトランジスタのベースと、前記第１のｐｎｐト
ランジスタのベースとコレクタと、電流源回路の正端子
とに接続し、ＰＮ接合分離させるためにＮ形領域に最高
電位を印加する端子を電源に接続し、前記ｎｐｎトラン
ジスタのベースを前記第２のｐｎｐトランジスタのコレ
クタと負荷回路とに接続し、前記ｎｐｎトランジスタの
エミッタを電圧源の正端子に接続し、前記電圧源の負端
子をグランドに接続し、前記抵抗のもう一方の端子を前
記電源の正端子に接続することを特徴とする定電流回
路。 - 【請求項４】 バイアス電流値を決定する第１のｐｎｐ
トランジスタと、バイアス電流を流す複数の第２のｐｎ
ｐトランジスタとを有し、前記第１のｐｎｐトランジス
タのエミッタを電源の正端子に接続し、前記第１のｐｎ
ｐトランジスタのベースとコレクタとを一定の電流を流
す電流源回路の正端子と前記複数の第２のｐｎｐトラン
ジスタのベースとに接続し、前記複数の第２のｐｎｐト
ランジスタのエミッタを前記電源の正端子に接続し、前
記複数の第２のｐｎｐトランジスタのコレクタを負荷回
路に接続する集積回路のバイアス電流を設定する定電流
回路において、前記複数の第２のｐｎｐトランジスタの
ベースとコレクタとが同電位になったとき、コレクタか
らエミッタに電流を流す複数のｎｐｎトランジスタと、
前記複数のｎｐｎトランジスタに電流が流れることによ
って電位差を発生する抵抗と、前記抵抗に電位差が発生
することによりドレインからソースに電流を流すことが
でき、前記複数の第２のｐｎｐトランジスタの飽和を防
止するｐチャネルＭＯＳトランジスタと、前記複数の第
２のｐｎｐトランジスタのベースとコレクタとが同電位
になったとき、前記複数のｎｐｎトランジスタに電流が
流れるように電圧を設定する電圧源とを備え、前記ｐチ
ャネルＭＯＳトランジスタのドレインを、前記電源の正
端子に接続し、前記ｐチャネルＭＯＳトランジスタのゲ
ートを前記抵抗と前記複数のｎｐｎトランジスタのコレ
クタに接続し、前記ｐチャネルＭＯＳトランジスタのソ
ースを前記複数の第２のｐｎｐトランジスタのベース
と、前記第１のｐｎｐトランジスタのベースとコレクタ
と、電流源回路の正端子とに接続し、ＰＮ接合分離させ
るためにＮ形領域に最高電位を印加する端子を電源に接
続し、前記複数のｎｐｎトランジスタのベースを前記複
数の第２のｐｎｐトランジスタのコレクタと負荷回路と
に接続し、前記複数のｎｐｎトランジスタのエミッタを
電圧源の正端子に接続し、前記電圧源の負端子をグラン
ドに接続し、前記抵抗のもう一方の端子を前記電源の正
端子に接続することを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20864892A JP3146265B2 (ja) | 1992-08-05 | 1992-08-05 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20864892A JP3146265B2 (ja) | 1992-08-05 | 1992-08-05 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06168045A JPH06168045A (ja) | 1994-06-14 |
| JP3146265B2 true JP3146265B2 (ja) | 2001-03-12 |
Family
ID=16559733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20864892A Expired - Fee Related JP3146265B2 (ja) | 1992-08-05 | 1992-08-05 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146265B2 (ja) |
-
1992
- 1992-08-05 JP JP20864892A patent/JP3146265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06168045A (ja) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JPH02220114A (ja) | 電圧安定器 | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| JP2759905B2 (ja) | 相補性ｍｏｓ技術による回路装置 | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US6465998B2 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| EP0352044B1 (en) | Transistor base current compensation circuitry | |
| US4786856A (en) | Temperature compensated current source | |
| US3536986A (en) | Low level costant current source | |
| KR19990007418A (ko) | 정전류 회로 | |
| US6903609B2 (en) | Operational amplifier | |
| JPH07212156A (ja) | リミッタ回路 | |
| JP3146265B2 (ja) | 定電流回路 | |
| US4172992A (en) | Constant current control circuit | |
| US4381484A (en) | Transistor current source | |
| JP2002323928A (ja) | 基準電圧発生回路 | |
| US5764105A (en) | Push-pull output circuit method | |
| JPH0413692Y2 (ja) | ||
| JP2776709B2 (ja) | 電流切換回路 | |
| US7411441B2 (en) | Bias circuitry | |
| JP2851754B2 (ja) | 安定化電源回路用半導体集積回路 | |
| US3701031A (en) | Complementary power amplifier | |
| US6204655B1 (en) | Voltage-controlled current source with variable supply current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001107 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |