KR100430344B1 - 바이어스 회로 - Google Patents

바이어스 회로 Download PDF

Info

Publication number
KR100430344B1
KR100430344B1 KR10-2002-0015675A KR20020015675A KR100430344B1 KR 100430344 B1 KR100430344 B1 KR 100430344B1 KR 20020015675 A KR20020015675 A KR 20020015675A KR 100430344 B1 KR100430344 B1 KR 100430344B1
Authority
KR
South Korea
Prior art keywords
transistor
turned
terminal
bias circuit
voltage
Prior art date
Application number
KR10-2002-0015675A
Other languages
English (en)
Other versions
KR20030076032A (ko
Inventor
김은지
정영태
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR10-2002-0015675A priority Critical patent/KR100430344B1/ko
Publication of KR20030076032A publication Critical patent/KR20030076032A/ko
Application granted granted Critical
Publication of KR100430344B1 publication Critical patent/KR100430344B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 소비전력을 최소화할 수 있도록 한 바이어스 회로에 관한 것이다.
본 발명의 바이어스 회로는 제어신호의 공급유무에 대응하여 바이어스신호의 공급여부가 결정됨과 아울러 전자기기로 바이어스신호가 공급되지 않을 때 바이어스 회로 내부에서 전류가 흐르지 않도록 전류경로가 차단된다.

Description

바이어스 회로{BIAS CIRCUIT}
본 발명은 바이어스 회로에 관한 것으로 특히, 소비전력을 최소화할 수 있도록 한 바이어스 회로에 관한 것이다.
바이어스 회로는 거의 모든 무선기기들에 이용되고 있다. 이와 같은 바이어스 회로는 외부로부터 공급되는 제어신호에 응답하여 무선기기들의 동작을 제어하게 된다. 실례로, 무전기, 핸드폰 및 헤드셋등 다양한 분야에 응용되어 이용되고 있는 파워엠프에도 바이어스 회로가 포함된다. 파워 엠프는 외부로부터 입력되는 오디오신호를 증폭하여 스프커로 공급하게 된다.
도 1은 종래의 파워 엠프를 나타내는 회로도이다.
도 1을 참조하면, 종래의 파워 엠프는 제 1 및 제 2오피-엠프(2,4)와, 제 1 및 제 2오피-엠프(2,4)의 동작을 제어하기 위한 바이어스 회로(8) 및 소정의 음성을 출력하기 위한 스피커(6)를 구비한다.
제 1오피-엠프(2)는 제 1커패시터(C1) 및 제 1저항(R1)을 경유하여 외부로부터 오디오신호를 입력받는다. 제 2오피-엠프(4)는 제 1오피-엠프(2)의 출력신호를 입력받는다. 스피커(6)는 제 1오피-엠프(2) 및 제 2오피-엠프(4)의 출력신호를 음성신호로 변환하여 출력한다. 바이어스 회로(8)는 제 1 및 제 2오피-엠프(2,4)의 동작을 제어한다.
동작과정을 상세히 설명하면, 먼저 구동전압(Vcc)이 제 1다이오드(D1) 및 바이어스 회로(8)로 공급된다. 이때, 제 2저항(R2) 및 제 3저항(R3)에는 소정의 전압이 인가되고, 제 3저항(R3)에 인가된 전압은 제 1오피-엠프(2) 및 제 2오피-엠프(4)의 정단자(+)로 입력된다. 또한, 구동전압(Vcc)을 공급받은 바이어스 회로(8)는 제 1 및 제 2오피-엠프(2,4)가 동작할 수 있도록 바이어스 전압을 제 1 및 제 2오피-엠프(2,4)로 공급한다.
한편, 외부로부터 오디오신호가 입력될 때 제 1오피-엠프(2)는 자신의 정단자(+)에 인가된 전압과 오디오신호의 전압을 비교하여 소정의 전압을 제 2오피-엠프(4)로 공급한다. 제 2오피-엠프(4)는 제 1오피-엠프(2)로부터의 신호를 증폭하여 스피커(6)로 공급한다. 이때, 스피커(6)는 제 2오피-엠프(4)로부터의 신호를 음성신호로 변환하여 출력하게 된다.
이와 같은 종래의 파워 엠프는 바이어스 회로(8)에 의해 그 동작유무가 결정된다. 다시 말하여, 바이어스 회로(8)는 제어신호(약 2V의 전압)가 공급되지 않을 때 바이어스 전압을 제 1 및 제 2오피-엠프(2,4)로 공급하고, 제어신호가 공급될 때 바이어스 전압을 제 1 및 제 2오피-엠프(2,4)로 공급하지 않는다. 따라서, 제어신호가 공급될 때 종래의 파워 엠프는 동작하지 않는다.
도 2는 종래의 바이어스 회로(8)를 상세히 나타내는 회로도이다.
도 2를 참조하면, 종래의 바이어스 회로(8)는 제 1노드점(N1)에 접속된 제 1트랜지스터(Transistor : TR)(Q1)와, 제 2노드점(N2)에 접속된 제 4TR(Q4)과, 제 2노드점(N2)과 구동전압(Vcc) 사이에 접속된 제 3TR(Q3)과, 제 3노드점(N3)과 구동전압(Vcc) 사이에 접속된 제 2 및 제 5TR(Q2,Q5)과, 제 5TR(Q2)과 커렌트 미러(Current Mirror)로 접속된 제 6TR(Q6)을 구비한다.
또한, 종래의 바이어스 회로(8)는 제 1TR(Q1)과 제어신호 입력단(10) 사이에 접속된 제 10저항(R10)과, 제 1TR(Q1)과 기저전압원(GND) 사이에 접속된 제 11저항(R11)과, 제 2노드점(N2)과 기저전압원(GND) 사이에 접속된 제 12저항(R12)과, 제 6TR(Q6)과 기저전압원(GND) 사이에 접속된 제 13 및 제 14저항(R13,R14)을 구비한다.
제 5TR(Q5) 및 제 6TR(Q6)은 커렌트 미러를 형성한다. 이때, 제 5TR(Q5)의채널폭은 제 6TR(Q6)보다 크게 설정(대략 2배이상)되고, 이에 따라 제 5TR(Q5)에 흐르는 전류는 제 6TR(Q6)에 흐르는 전류보다 크게 설정된다. 제 6TR(Q6)의 베이스단자 및 컬렉터단자는 공통으로 접속된다. 따라서, 제 6TR(Q6)은 다이오드와 동일한 역활을 하게된다. 즉, 제 6TR(Q6)은 구동전압(Vcc)이 공급될 때 항상 턴-온된다.
제어신호가 입력되지 않을 때 바이어스 회로의 동작과정을 상세히 설명하면, 먼저 구동전압(Vcc)이 제 6TR(Q6) 및 제 5TR(Q5)의 에미터단자로 공급됨과 아울러 제 3TR(Q3)의 컬렉터단자로 공급된다. 이때, 자신의 베이스단자와 컬렉터단자가 공통으로 접속된 제 6TR(Q6)은 턴-온된다. 제 6TR(Q6)이 턴-온되면 제 13저항(R13) 및 제 14저항(R14)에 소정의 전압이 분압되어 인가된다. 이때, 제 14저항(R14)에 인가된 전압은 제 4노드점(N4)을 통하여 제 1 및 제 2오피-엠프(2,4)로 공급된다.
한편, 제 5TR(Q5)의 베이스단자에는 제 13 및 제 14저항(R13,R14)의 전압값이 인가되고, 이에 따라 제 5TR(Q5)은 턴-온된다. 제 5TR(Q5)이 턴-온되면 제 2TR(Q2)의 베이스단자 및 컬렉터단자에 소정의 전압이 인가되어 제 2TR(Q2)이 턴-온되게 된다. 또한, 제 5TR(Q5)이 턴-온되면 제 3TR(Q3)의 베이스단자에 소정의 전압이 인가되어 제 3TR(Q3)이 턴-온된다. 제 3TR(Q3)이 턴-온되면 제 12저항(R12)에 소정의 전압이 인가되고, 이 전압에 의하여 제 4TR(Q4)이 턴-온된다.
이와 같이 제 4TR(Q4)이 턴-온되면 제 1 및/또는 제 2오피-엠프(2,4)에 포함되어 있는 제 7TR(Q7)이 턴-온된다. 이를 상세히 설명하면, 종래의 파워 엠프에서 제 2TR(Q2)의 베이스단자에 인가되는 전압, 제 7TR(Q7)의 베이스단자에 인가되는 전압 및 제 15저항(R15)에 인가되는 전압의 합은 제 3TR(Q3)의 베이스단자에 인가되는 전압 및 제 4TR(Q4)의 베이스단자에 인가되는 전압의 합과 같게 설정된다. 따라서, 제 4TR(Q4)이 턴-온될 때 제 1 및/또는 제 2오피-엠프(2,4)에 소정의 전압이 인가되게 된다. 이와 같이 제어신호가 입력되지 않을 때 제 1 및/또는 제 2오피-엠프(2,4)에 소정의 바이어스 신호가 공급되어 제 1 및/또는 제 2오피-엠프(2,4)가 동작된다.
제어신호가 입력될 때 바이어스 회로의 동작과정을 상세히 설명하면, 외부로부터 입력되는 제어신호는 제 10 및 제 11저항(R10,R11)에 분압된다. 이때, 제 1TR(Q1)은 제 11저항(R11)에 인가된 전압에 의해 턴-온된다. 제 1TR(Q1)이 턴-온되면 제 2TR(Q2) 및 제 3TR(Q3)의 베이스단자와 기저전위(GND)가 접속된다. 따라서, 제 2TR(Q2) 및 제 3TR(Q3)의 베이스단자에는 기저전위(GND)가 공급되고, 이에 따라 제 2TR(Q2) 및 제 3TR(Q3)은 턴-오프된다.
제 2TR(Q2) 및 제 3TR(Q3)이 턴-오프되면 제 4TR(Q4)이 턴-오프된다. 제 4TR(Q4)이 턴-오프되면 제 3노드점(N3)에 전압이 인가되지 않는다. 제 3노드점(N3)에 전압이 인가되지 않으면 제 1 및/또는 제 2오피-엠프(2,4)에 바이어스 전압이 공급되지 않는다. 따라서, 제 1 및/또는 제 2오피-엠프(2,4)는 동작하지 않는다.
이와 같은 종래의 파워 엠프의 비동작시에는 제 6TR(Q6) 및 제 5TR(Q5)을 경유하여 소정의 전류(대략 65㎂)가 기저전압원(GND)으로 공급된다. 다시 말하여, 파워 엠프의 비동작시에도 소정의 전력이 소모되게 된다. 특히, 제 6TR(Q6)보다 채널폭이 넓게 형성된 제 5TR(Q5)을 경유하여 많은 전류가 기저전위(GND)로 공급되게 된다. 따라서, 휴대용 전자기기에 사용되고 있는 바이어스 회로에서 전자기기의 비동작시에도 많은 전력이 소모되기 때문에 휴대시간이 감소되는 문제점이 나타난다.
따라서, 본 발명의 목적은 소비전력을 최소화할 수 있도록 한 바이어스 회로를 제공하는데 있다.
도 1은 종래의 파워 엠프를 나타내는 도면.
도 2는 도 1에 도시된 종래의 바이어스 회로를 상세히 나타내는 회로도.
도 3은 본 발명의 실시예에 의한 바이어스 회로를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,4 : 오피-엠프 6 : 스피커
8 : 바이어스 회로 10 : 제어신호 입력단
상기 목적을 달성하기 위하여 본 발명의 바이어스 회로는 제어신호의 공급유무에 대응하여 바이어스신호의 공급여부가 결정됨과 아울러 전자기기로 바이어스신호가 공급되지 않을 때 바이어스 회로 내부에서 전류가 흐르지 않도록 전류경로가 차단된다.
상기 바이어스 회로는 자신의 베이스단자에 제어신호를 입력받음과 아울러 자신의 이미터단자가 기저전위에 접속된 제 1트랜지스터와; 자신의 베이스단자와 컬렉터단자가 전기적으로 접속됨과 아울러 이미터단자가 구동전압원과 접속된 제 2트랜지스터와; 제 2트랜지스터의 컬렉터단자와 제 1트랜지스터의 컬렉터단자 사이에 설치된 제 1 및 제 2저항과; 자신의 베이스단자가 제 2트랜지스터의 베이스단자와 전기적으로 접속됨과 아울러 이미터단자가 구동전압원과 접속된 제 3트랜지스터와; 자신의 컬렉터단자와 베이스단자가 전기적으로 접속됨과 아울러 컬렉터단자가 제 3트랜지스터의 컬렉터단자와 전기적으로 접속된 제 4트랜지스터와; 자신의 베이스단자가 제 4트랜지스터의 베이스단자와 전기적으로 접속됨과 아울러 컬렉터단자가 구동전압원과 접속된 제 5트랜지스터와; 자신의 컬렉터단자가 제 4트랜지스터의 이미터단자와 접속됨과 아울러 자신의 베이스단자가 제 5트랜지스터의 이미터단자와 접속되고, 자신의 이미터단자가 기저전압원에 접속된 제 6트랜지스터와; 제 6트랜지스터의 베이스단자와 상기 기저전압원 사이에 접속된 제 3저항을 구비한다.
상기 제어신호가 입력될 때 제 1트랜지스터가 턴-온되고, 제 1트랜지스터가 턴-온될 때 제 3 내지 제 6트랜지스터가 턴-온되어 바이어스신호가 생성된다.
상기 제어신호가 입력되지 않을 때 제 1트랜지스터가 턴-오프되고, 제 1트랜지스터가 턴-오프될 때 제 3 내지 제 6트랜지스터가 턴-오프되어 전류경로가 차단됨과 아울러 바이어스신호가 생성되지 않는다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 3을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. 이와 같은 본 발명의 설명시에 종래의 파워 엠프와 동일한 기능을 하는 구성은 동일한 도면부호를 할당함과 아울러 상세한 설명은 생락하기로 한다.
도 3은 본 발명의 실시예에 의한 바이어스 회로를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시예에 의한 바이어스 회로는 제 1노드점(N1)에 접속된 제 1TR(Q1)과, 제 2노드점(N2)에 접속된 제 4TR(Q4)과, 제 2노드점(N2)과 구동전압(Vcc) 사이에 접속된 제 3TR(Q3)과, 제 3노드점(N3)과 구동전압(Vcc) 사이에 접속된 제 2 및 제 5TR(Q2,Q5)과, 제 5TR(Q2)과 커렌트 미러(Current Mirror)로 접속된 제 6TR(Q6)을 구비한다.
또한, 본 발명의 바이어스 회로(8)는 제 1TR(Q1)과 제어신호 입력단(10) 사이에 접속된 제 10저항(R10)과, 제 1TR(Q1)과 기저전압원(GND) 사이에 접속된 제 11저항(R11)과, 제 2노드점(N2)과 기저전압원(GND) 사이에 접속된 제 12저항(R12)과, 제 6TR(Q6)과 제 1TR(Q1) 사이에 접속된 제 13 및 제 14저항(R13,R14)을 구비한다.
제 5TR(Q5) 및 제 6TR(Q6)은 커렌트 미러를 형성한다. 이때, 제 5TR(Q5)의 채널폭은 제 6TR(Q6)보다 크게 설정(대략 2배이상)되고, 이에 따라 제 5TR(Q5)에 흐르는 전류는 제 6TR(Q6)에 흐르는 전류보다 크게 설정된다. 제 6TR(Q6)의 베이스단자 및 컬렉터단자는 공통으로 접속된다. 따라서, 제 6TR(Q6)은 다이오드와 동일한 역활을 하게된다. 즉, 제 6TR(Q6)은 구동전압(Vcc)이 공급될 때 항상 턴-온된다. 제 1TR(Q1)의 컬렉터단자는 제 14저항(R14)에 접속된다.
제어신호가 입력될 때 바이어스 회로의 동작과정을 상세히 설명하면, 먼저 제어신호가 입력되면 제 10 및 제 11저항(R10,R11)에 소정의 전압이 인가된다. 이때, 제 1TR(Q1)은 턴-온된다. 제 1TR(Q1)이 턴-온될 때 구동전압(Vcc)은 제 6TR(Q6) 및 제 5TR(Q5)의 에미터단자로 공급됨과 아울러 제 3TR(Q3)의 컬렉터단자로 공급된다. 이때, 자신의 베이스단자와 컬렉터단자가 공통으로 접속된 제6TR(Q6)이 턴-온된다. 제 6TR(Q6)이 턴-온되면 제 13저항(R13) 및 제 14저항(R14)에 소정의 전압이 분압되어 인가된다. 다시 말하여, 제 1TR(Q1)이 턴-온되었기 때문에 제 6TR(Q6)을 통해 공급된 전압(또는 전류)은 제 13저항(R13) 및 제 14저항(R14)에 인가된다. 따라서, 제 4노드점(N4)에는 소정의 전압이 인가되고, 이 전압은 도시되지 않은 제 1 및 제 2오피-엠프(2,4)로 공급된다.
한편, 제 5TR(Q5)의 베이스단자에는 제 13 및 제 14저항(R13,R14)의 전압값이 인가되고, 이에 따라 제 5TR(Q5)은 턴-온된다. 제 5TR(Q5)이 턴-온되면 제 2TR(Q2)의 베이스단자 및 컬렉터단자에 소정의 전압이 인가되어 제 2TR(Q2)이 턴-온되게 된다. 또한, 제 5TR(Q5)이 턴-온되면 제 3TR(Q3)의 베이스단자에 소정의 전압이 인가되어 제 3TR(Q3)이 턴-온된다. 제 3TR(Q3)이 턴-온되면 제 12저항(R12)에 소정의 전압이 인가되고, 이 전압에 의하여 제 4TR(Q4)이 턴-온된다.
이와 같이 제 4TR(Q4)이 턴-온되면 제 1 및/또는 제 2오피-엠프(2,4)에 포함되어 있는 제 7TR(Q7)이 턴-온된다. 이를 상세히 설명하면, 본 발명의 파워 엠프에서 제 2TR(Q2)의 베이스단자에 인가되는 전압, 제 7TR(Q7)의 베이스단자에 인가되는 전압 및 제 15저항(R15)에 인가되는 전압의 합은 제 3TR(Q3)의 베이스단자에 인가되는 전압 및 제 4TR(Q4)의 베이스단자에 인가되는 전압의 합과 같게 설정된다. 따라서, 제 4TR(Q4)이 턴-온될 때 제 1 및/또는 제 2오피-엠프(2,4)에 소정의 전압이 인가되게 된다. 이와 같이 제어신호가 입력될 때 제 1 및/또는 제 2오피-엠프(2,4)에 소정의 바이어스 신호가 공급되어 제 1 및/또는 제 2오피-엠프(2,4)가정상 동작된다.
제어신호가 입력되지 않을 때 바이어스 회로의 동작과정을 상세히 설명하면, 제어신호가 입력되지 않을 때 제 1TR(Q1)은 턴-오프된다. 제 1TR(Q1)이 턴-오프될 때 구동전압(Vcc)은 제 6TR(Q6) 및 제 5TR(Q5)의 에미터단자로 공급됨과 아울러 제 3TR(Q3)의 컬렉터단자로 공급된다. 이때, 자신의 베이스단자와 컬렉터단자가 공통으로 접속된 제 6TR(Q6)이 턴-온된다. 제 6TR(Q6)이 턴-온되도 제 13저항(R13) 및 제 14저항(R14)에는 전압(또는 전류)이 인가되지 않는다. 다시 말하여, 제 1TR(Q1)이 턴-오프되었기 때문에 제 6TR(Q6)이 턴-온되더라도 제 13저항(R13) 및 제 14저항(R14)에는 전압(또는 전류)이 인가되지 않는다.
이와 같이 제 13저항(R13) 및 제 14저항(R14)에 전압(또는 전류)이 인가되지 않으면 제 4노드점(N4)에 전압이 인가되지 않고, 이에 따라 제 1 및 제 2오피-엠프(2,4)는 동작하지 않는다. 또한, 제 13저항(R13) 및 제 14저항(R14)에 전압이 인가되지 않으면 제 5TR(Q5)이 턴-오프된다. 제 5TR(Q5)이 턴-오프되면 제 2TR(Q2), 제 3TR(Q3) 및 제 4TR(Q4)이 턴-오프된다. 따라서, 제 3노드점(N3)에 전압(또는 전류)이 인가되지 않고, 이에 따라 제 1 및 제 2오피-엠프(2,4)는 동작하지 않는다.
즉, 본 발명의 바이어스회로는 제어신호가 입력되지 않을 때(즉, 파워 엠프의 비동작시에) 전류가 흐르지 않는다. 다시 말하여, 제 1TR(Q1)이 턴-오프되기 때문에 제 6TR(Q6) 및 제 5TR(Q5)을 경유하여 전류가 흐르지 않는다.
상술한 바와 같이, 본 발명에 따른 바이어스 회로는 자신이 설치된 전자기기의 비동작시에 전력이 소비되지 않는다. 따라서, 바이어스 회로가 휴대용기기에 설치되었을 때 휴대시간을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. 전자기기에 포함되어 상기 전자기기의 동작유무를 제어하는 바이어스 회로에 있어서,
    제어신호의 공급유무에 대응하여 바이어스신호의 공급여부가 결정됨과 아울러 상기 전자기기로 상기 바이어스신호가 공급되지 않을 때 상기 바이어스 회로 내부에서 전류가 흐르지 않도록 전류경로가 차단되는 것을 특징으로 하는 바이어스 회로.
  2. 제 1항에 있어서,
    자신의 베이스단자에 상기 제어신호를 입력받음과 아울러 자신의 이미터단자가 기저전위에 접속된 제 1트랜지스터와;
    자신의 베이스단자와 컬렉터단자가 전기적으로 접속됨과 아울러 이미터단자가 구동전압원과 접속된 제 2트랜지스터와;
    상기 제 2트랜지스터의 컬렉터단자와 상기 제 1트랜지스터의 컬렉터단자 사이에 설치된 제 1 및 제 2저항과;
    자신의 베이스단자가 상기 제 2트랜지스터의 베이스단자와 전기적으로 접속됨과 아울러 이미터단자가 상기 구동전압원과 접속된 제 3트랜지스터와;
    자신의 컬렉터단자와 베이스단자가 전기적으로 접속됨과 아울러 상기 컬렉터단자가 상기 제 3트랜지스터의 컬렉터단자와 전기적으로 접속된 제 4트랜지스터와;
    자신의 베이스단자가 상기 제 4트랜지스터의 베이스단자와 전기적으로 접속됨과 아울러 컬렉터단자가 상기 구동전압원과 접속된 제 5트랜지스터와;
    자신의 컬렉터단자가 상기 제 4트랜지스터의 이미터단자와 접속됨과 아울러 자신의 베이스단자가 상기 제 5트랜지스터의 이미터단자와 접속되고, 자신의 이미터단자가 기저전압원에 접속된 제 6트랜지스터와;
    상기 제 6트랜지스터의 베이스단자와 상기 기저전압원 사이에 접속된 제 3저항을 구비하는 것을 특징으로 하는 바이어스 회로.
  3. 제 2항에 있어서,
    상기 제어신호가 입력될 때 상기 제 1트랜지스터가 턴-온되고, 상기 제 1트랜지스터가 턴-온될 때 제 3 내지 제 6트랜지스터가 턴-온되어 상기 바이어스신호가 생성되는 것을 특징으로 하는 바이어스회로.
  4. 제 2항에 있어서,
    상기 제어신호가 입력되지 않을 때 상기 제 1트랜지스터가 턴-오프되고, 상기 제 1트랜지스터가 턴-오프될 때 제 3 내지 제 6트랜지스터가 턴-오프되어 상기 전류경로가 차단됨과 아울러 상기 바이어스신호가 생성되지 않는 것을 특징으로 하는 바이어스 회로.
KR10-2002-0015675A 2002-03-22 2002-03-22 바이어스 회로 KR100430344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015675A KR100430344B1 (ko) 2002-03-22 2002-03-22 바이어스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015675A KR100430344B1 (ko) 2002-03-22 2002-03-22 바이어스 회로

Publications (2)

Publication Number Publication Date
KR20030076032A KR20030076032A (ko) 2003-09-26
KR100430344B1 true KR100430344B1 (ko) 2004-05-04

Family

ID=32225888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0015675A KR100430344B1 (ko) 2002-03-22 2002-03-22 바이어스 회로

Country Status (1)

Country Link
KR (1) KR100430344B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045717A (en) * 1989-07-17 1991-09-03 At&E Corporation Combined bias supply and power shut-off circuit with selective biasing
EP0503888A1 (en) * 1991-03-13 1992-09-16 Fujitsu Limited Bias voltage generation circuit of ECL level for decreasing power consumption thereof
JPH08321760A (ja) * 1995-05-26 1996-12-03 Oki Data:Kk バイアス電流制御回路
US5959471A (en) * 1997-09-25 1999-09-28 Siemens Aktiengesellschaft Method and apparatus for reducing the bias current in a reference voltage circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045717A (en) * 1989-07-17 1991-09-03 At&E Corporation Combined bias supply and power shut-off circuit with selective biasing
EP0503888A1 (en) * 1991-03-13 1992-09-16 Fujitsu Limited Bias voltage generation circuit of ECL level for decreasing power consumption thereof
JPH08321760A (ja) * 1995-05-26 1996-12-03 Oki Data:Kk バイアス電流制御回路
US5959471A (en) * 1997-09-25 1999-09-28 Siemens Aktiengesellschaft Method and apparatus for reducing the bias current in a reference voltage circuit

Also Published As

Publication number Publication date
KR20030076032A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
KR100460721B1 (ko) 전력 증폭기의 동작전류 제어 회로
US7002329B2 (en) Voltage regulator using two operational amplifiers in current consumption
JP5522818B2 (ja) 増幅回路
CN101876836A (zh) 参考电压产生电路
JP2006146421A (ja) レギュレータ回路
US7113041B2 (en) Operational amplifier
TWI535196B (zh) 放大器及其操作方法
KR100430344B1 (ko) 바이어스 회로
KR100763857B1 (ko) 고전압 검출회로
JP2007142514A (ja) 可変利得電力増幅器
JP2005333736A (ja) 過電流防止回路
JP3102635B2 (ja) 電圧安定化回路
TWI770828B (zh) 放大電路
KR0180462B1 (ko) 히스테리시스형 비교기
TWI724980B (zh) 放大電路
JP4522125B2 (ja) 基準電圧発生回路
JP2010135968A (ja) ブリッジ・タイド・ロード・アンプの制御回路
JP4412067B2 (ja) 直流電源装置
JP2006522570A (ja) 低シャットダウン電流を有する切替自在な増幅回路
JP2007206997A (ja) 電源回路
KR100524882B1 (ko) 온도 보상 기능과 넓은 동작 범위를 갖는 전력 증폭기
JP3123882B2 (ja) スイッチング回路
JP4887180B2 (ja) 短絡保護機能付き半導体装置
KR200323428Y1 (ko) 정전압 발생회로
JP2007142816A (ja) Ａｂ級出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180312

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200310

Year of fee payment: 17