CN101876836A - 参考电压产生电路 - Google Patents

Abstract

本发明披露了一种用在半导体集成电路中的参考电压产生电路，以产生预定范围的电压。该参考电压产生电路包括：运算放大器，用于根据分别输入到运算放大器的反相输入端和运算放大器的同相输入端的参考电压来输出恒定的电压；以及启动电路，用于在启动电路从空闲模式切换到工作模式时唤醒运算放大器，该启动电路包括第一第一型晶体管，该第一第一型晶体管具有连接到运算放大器的输出的栅极、连接到供电电压的源极和连接到电阻器的漏极，以根据来自运算放大器的输出电压向电阻器提供恒定的参考电流，从而产生带隙输出电压。该参考电压产生电路产生1.2V的带隙输出电压。

Description

参考电压产生电路

本申请要求于2008年12月29日递交的第10-2008-0135177号韩国专利申请的权益，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体集成电路，更具体地，涉及一种用于产生预定范围的电压的参考电压产生电路。

背景技术

为了确保使用半导体集成电路的器件的整体可靠性，稳定地保持半导体集成电路的内部偏置参考电压是非常重要的。即，为了使器件的每个元件能够稳定执行其固有的功能，甚至在外部供电电压(supply voltage)、环境温度或工艺变化时，半导体集成电路也不受到这样的变化的影响是重要的。为此，需要提供一种能够一直提供稳定不变的参考电压的参考电压产生电路。

然而，甚至在这样的参考电压产生电路中，仍存在引起电路本身不稳定的因素。这样的因素主要是温度、工艺条件或外部供电电压的变化。

作为这样的参考电压产生电路的一个实例，有一种带隙参考电压产生电路(band-gap reference voltage generation circuit)。该带隙参考电压产生电路甚至在温度、供电电压或工艺条件变化时仍能产生预定范围的电压(电位)。

图1是示出了相关带隙参考电压产生电路的电路图。

参照图1，相关的带隙参考电压产生电路包括：运算放大器10，该运算放大器根据分别输入到其反相输入端(inverting terminal)(-)和其同相输入端(non-inverting terminal)(+)的参考电压而输出恒定的电压；第一PMOS晶体管PM1，该第一PMOS晶体管PM1利用供电电压VDD输出对应于来自运算放大器10的输出电压的偏置电流；以及参考电压电路20，该参考电压电路利用来自第一PMOS晶体管PM1的偏置电流，分别向运算放大器10的反相输入端(-)和同相输入端(+)提供参考电压。该带隙参考电压产生电路还包括用来以上电操作(power-up operation)驱动整个电路的启动电路、以及设置在第一PMOS晶体管PM1和参考电压电路20之间的输出端NO。

第一PMOS晶体管PM1根据运算放大器10的输出电压切换。第一PMOS晶体管PM1包括连接到供电电压VDD的源极和连接到输出端NO的漏极。

第一PMOS晶体管PM1向参考电压电路20提供偏置电流，该偏置电流对应于来自运算放大器10的输出电压。

参考电压电路20是由双极晶体管和电阻器构成的温度补偿电路(temperature compensation circuit)。参考电压电路20包括第一电阻器R1和第一双极晶体管Q 1，它们以串联方式连接在输出端NO和接地电压VSS之间。参考电压电路20还包括第二电阻器R2、第三电阻器R3和第二双极晶体管Q2，它们以串联方式连接在输出端NO和接地电压VSS之间。

第一电阻器R1和第一双极晶体管Q1之间的第一节点N1连接到运算放大器10的反相输入端(-)。

第二电阻器R2和第三电阻器R3之间的第二节点N2连接到运算放大器10的同相输入端(+)。

第一和第二双极晶体管Q1和Q2的基极连接到接地电压VSS，以便第一和第二双极晶体管Q1和Q2构成电流反射镜(currentmirror)。

第一双极晶体管Q1的发射极连接到第一节点N1，而第一双极晶体管Q1的集电极连接到接地电压VSS。

第二双极晶体管Q2的发射极连接到第三电阻器R3，而第二双极晶体管Q2的集电极连接到接地电压VSS。

在具有上述结构的参考电压电路20中，根据第一至第三电阻器R1、R2、R3之间的电阻比，当一定的电流经过以电流反射镜形式连接的第一和第二双极晶体管Q1和Q2流到接地电压VSS的源极时，正参考电压和负参考电压分别提供给运算放大器的反相输入端(-)和同相输入端(+)。

运算放大器10根据由参考电压电路20的第一和第二节点N1和N2提供的参考电压输出恒定的带隙电压V_band。

第二PMOS晶体管PM2以二极管的形式连接到供电电压VDD，以向第一PMOS晶体管PM1提供供电电压VDD。

启动电路30包括：第三PMOS晶体管PM3，该第三PMOS晶体管根据断电信号(power-down signal)pwd控制并连接到供电电压VDD；以及第四PMOS晶体管PM4，该第四PMOS晶体管的源极连接到第三PMOS晶体管PM3的漏极。第四PMOS晶体管PM4的栅极和漏极彼此连接。启动电路30还包括：第一到第三NMOS晶体管NM1到NM3，它们以二极管形式串联连接到第四PMOS晶体管PM4；第五PMOS晶体管PM5，用于根据第一到第三NMOS晶体管NM1到NM3的栅极电压输出运算放大器10的输出电压；以及第四NMOS晶体管NM4，该第四NMOS晶体管由反相断电信号pwdb控制并连接到第五PMOS晶体管PM5和接地电压VSS。

当启动电路30接通时启动整个电路，或者从空闲模式切换到工作模式(active mode)(正常模式)。当启动电路30从空闲模式切换到工作模式时，它唤醒(wake up)运算放大器10。启动电路30还可以起到使带隙参考电压产生电路具有稳定的唤醒点的作用。

相关的带隙参考电压产生电路将正比绝对温度(PTAT)电路产生的电压和具有负温度系数的基极-发射极结的电压彼此相加，以输出不受温度变化影响的稳定的参考电压。

同时，具有上述结构的带隙参考电压产生电路的运算放大器10包括两个连接到运算放大器10的反相输入端(-)和同相输入端(+)的输入晶体管。如果这两个输入晶体管制造成具有相同的尺寸，则可以从运算放大器10输出稳定的电压。即，运算放大器10可以根据所提供的参考电压输出恒定的带隙电压V_band。

然而，如果设置在运算放大器10中的两个输入晶体管具有0.11％或更多的失配(mismatch)，则运算放大器10输出大约0.4V的电压。在这种情况下，参考电压产生电路不能执行期望的参考电压产生功能。

图2是示出了在运算放大器的输入晶体管失配时相关的带隙参考电压产生电路呈现的带隙输出电压特性的曲线图。

如图2所示，当运算放大器10的两个输入晶体管在引起0％的失配A的过程中实现时，相关的带隙参考电压产生电路输出稳定的参考电压。然而，当运算放大器10的两个输入晶体管具有0.11％或更多的失配B时，运算放大器10的输出电压不能增加到1.0V或更大。在这种情况下，运算放大器10输出大约0.4V的参考电压。由于这个原因，相关的带隙参考电压产生电路不能起到期望的参考电压产生功能。

具体地，在相关的带隙参考电压产生电路中，当启动电路30处于空闲模式时，运算放大器10的输出具有高电平。当在运算放大器10的两个输入晶体管的失配由于工艺的变化而超过允许范围的情况下启动电路30由空闲模式切换到工作模式(正常模式)时，或者启动电路30没有正常操作时，运算放大器10的输出电压未被设置在带隙内，或仍具有高电平。

由于这个原因，启动电路30从空闲模式切换到工作模式时唤醒较慢。因此，相关的参考电压产生电路的问题在于：由于启动电路30的延迟的唤醒时间，所以运算放大器10不能具有稳定的唤醒点。

发明内容

因此，本发明针对一种参考电压产生电路，该参考电压产生电路基本上避免了由于相关技术的限制和缺点带来的一个或多个问题。

本发明的一个目的在于提供一种参考电压产生电路，该参考电压产生电路在从空闲模式切换到正常模式时能够获得快速启动，并能够提供稳定的带隙输出电压。

本发明的另一个目的在于提供一种参考电压产生电路，该参考电压产生电路在从空闲模式切换到正常模式时能够支持稳定的启动，并且甚至在参考电压产生电路的元件的特性由于工艺失配而变化时，仍能稳定地操作。

本发明的其他优点、目的和特征一部分将在下文中阐述，一部分对于本领域普通技术人员而言通过下文的分析将变得显而易见或者可以从本发明的实践中获得。通过所写的说明书及其权利要求以及附图中具体指出的结构，可以了解和获知本发明的这些目的和其他优点。

为了实现这些目的和其他优点以及根据本发明的目的，如在本文中所体现和概括描述的，参考电压产生电路包括：运算放大器，用来根据分别输入到运算放大器的反相输入端和运算放大器的同相输入端的参考电压来输出恒定的电压；以及启动电路，用来在启动电路由空闲模式切换到工作模式时唤醒运算放大器，该启动电路包括第一第一型晶体管，该第一第一型晶体管具有连接到运算放大器的输出的栅极、连接到供电电压的源极和连接到第一电阻器的漏极，以根据来自运算放大器的输出电压向第一电阻器提供恒定的参考电流，从而产生带隙输出电压。

启动电路可以进一步包括：低通滤波器，该低通滤波器包括第二第一型晶体管和第一第二型晶体管，以从带隙输出电压去除射频噪声；以及第二型晶体管，用来在空闲模式下将带隙输出电压控制为0V。具体地，低通滤波器的第二第一型晶体管可以具有栅极、连接在第一第一型晶体管的漏极和第一电阻器之间而同时连接到第二第一型晶体管的栅极的源极、以及连接到第一第二型晶体管的栅极的漏极。第一第二型晶体管可以具有连接到接地电压的源极和连接到接地电压的漏极。

启动电路可以进一步包括：第二第一型晶体管，具有连接到供电电压的源极、栅极、以及连接到第二第一型晶体管的栅极的漏极，当启动电路由空闲模式切换到工作模式时第二第一型晶体管导通；第一第二型晶体管，具有连接到第二第一型晶体管的漏极的漏极，当启动电路由空闲模式切换到工作模式时，第一第二型晶体管截止，从而使得供电电压在第一第二型晶体管的漏极中作为漏极电压被充电；第二第二型晶体管，具有连接到第二第一型晶体管的漏极和第一第二型晶体管的漏极的栅极、以及连接到运算放大器的输出的漏极，该第二第二型晶体管通过在第一第二型晶体管的漏极中充电的电压导通；以及第三和第四第二型晶体管，每个第三和第四第二型晶体管具有连接到提供反相断电信号的级(stage)的栅极，该反相断电信号在启动电路从空闲模式切换到工作模式时产生，第三和第四第二型晶体管由反相断电信号同时导通。第一第二型晶体管可以具有连接到第一第一型晶体管的漏极的栅极以及连接到第四第二型晶体管的漏极的源极。第二第二型晶体管可以具有连接到第三第二型晶体管的漏极的源极。每个第三和第四第二型晶体管可以具有连接到接地电压的源极。第三和第四第二型晶体管在空闲模式下可以由反相断电信号截止。第一第二型晶体管可以由空闲模式下产生的0V带隙输出电压截止。

参考电压产生电路可以进一步包括：第二和第三第一型晶体管，每个第二和第三第一型晶体管具有连接到供电电压的源极，每个第二和第三第一型晶体管利用供电电压输出对应于来自运算放大器的输出电压的偏置电流；参考电压电路，包括分别连接到运算放大器的反相输入端和同相输入端的第一和第二节点，以利用从第二和第三第一型晶体管输出的偏置电流，经由第一和第二节点分别向运算放大器的反相输入端和同相输入端提供参考电压；以及第四第一型晶体管，具有连接到供电电压的源极、连接到提供反相断电信号的级的栅极，第四第一型晶体管根据反相断电信号向第二和第三第一型晶体管提供供电电压。具体地，每个第二和第三第一型晶体管可以具有连接到运算放大器的输出的栅极。第二第一型晶体管可以具有连接到参考电压电路的第一节点的漏极。第三第一型晶体管可以具有连接到参考电压电路的第二节点的漏极。第四第一型晶体管可以具有连接到第二和第三第一型晶体管的栅极的漏极。参考电压电路可以进一步包括：第二电阻器和第一双极晶体管，它们并联连接到第一节点和接地电压；第三电阻器和第二双极晶体管，它们并联连接到第二节点和接地电压；以及第四电阻器，串联连接在第二节点和第二双极晶体管之间。第一和第二双极晶体管可以具有连接到接地电压的基极，以构成电流反射镜。第一双极晶体管可以具有连接到第一节点的发射极和连接到接地电压的集电极，并且第二双极晶体管具有连接到第四电阻器的发射极和连接到接地电压的集电极。第四第一型晶体管可以在空闲模式下导通，并且当第四第一型晶体管导通时，运算放大器的输出可以被充以供电电压，以便第二和第三第一型晶体管可以截止。第一第一型晶体管可以向第一电阻器提供恒定的参考电流，以产生1.2V的带隙输出电压。各第一型晶体管可以是P沟道型MOS晶体管，而各第二型晶体管可以是N沟道型MOS晶体管。

可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求保护的本发明的进一步解释。

附图说明

附图被包括用来提供对本发明的进一步理解，并结合于此而构成本申请的一部分，附图示出了本发明的实施例并且连同描述一起用来解释本发明的原理。在附图中：

图1是示出了相关的带隙参考电压产生电路的电路图；

图2是示出了在运算放大器的输入晶体管失配时相关的带隙参考电压产生电路呈现的带隙输出电压特性的曲线图；

图3是示出了根据本发明示例性实施例的参考电压产生电路的电路图；以及

图4是示出了来自根据本发明示例性实施例的带隙参考电压产生电路的带隙输出的模拟曲线图。

具体实施方式

现在将详细地参照本发明的优选实施方式，其实例在附图中示出。

在下文中，将结合本发明的实施例详细描述根据本发明的结构和操作。虽然结合至少一个实施例在附图中示出了本发明的结构和功能，并参照附图和实施例描述了本发明的结构和功能，但是，本发明的技术构思及其重要的结构和功能并不限于此。

在下文中，将参照附图描述根据本发明的参考电压产生电路的优选实施例。

图3是示出了根据本发明一个示例性实施例的参考电压产生电路的电路图。具体地，本发明的参考电压产生电路可以是带隙参考电压产生电路。

参照图3，根据本发明的参考电压产生电路包括：运算放大器100，用来根据分别输入到其反相输入端(-)和其同相输入端(+)的参考电压来输出恒定的电压；参考电压电路200，用于分别向运算放大器100的反相输入端(-)和同相输入端(+)提供参考电压；以及启动电路300，用来在启动电路300从空闲模式切换到工作模式时唤醒运算放大器100。

该参考电压产生电路还包括：PMOS晶体管PM1和PM2，利用供电电压VDD输出对应于来自运算放大器100的输出电压的偏置电流；以及另一PMOS晶体管PM3，用于向PMOS晶体管PM1和PM2提供供电电压VDD。

每个PMOS晶体管PM1和PM2的源极连接到供电电压VDD，并且其栅极连接到运算放大器100的输出。

PMOS晶体管PM1的漏极连接到参考电压电路200的第一节点N1。第一节点N1连接到运算放大器100的反相输入端(-)。

PMOS晶体管PM2的漏极连接到参考电压电路200的第二节点N2。第二节点N2连接到运算放大器100的同相输入端(+)。

第三晶体管PM3的漏极连接到PMOS晶体管PM1和PM2两者的栅极。

参考电压电路200利用从PMOS晶体管PM1和PM2输出的偏置电流，经由第一和第二节点N1和N2分别向运算放大器100的反相输入端(-)和同相输入端(+)提供参考电压。

PMOS晶体管PM3的源极连接到供电电压VDD，并且其栅极连接到用来提供反相断电信号pwdb的级。因此，PMOS晶体管PM3根据反相断电信号pwdb向PMOS晶体管PM1和PM2提供供电电压VDD。信号pwdb表示从断电信号pwd反相得到的信号。当信号pwd具有高电平时，信号pwdb具有低电平。另一方面，当信号pwd具有低电平时，信号pwdb具有高电平。

启动电路300包括PMOS晶体管PM5，该PMOS晶体管PM5用于根据来自运算放大器100的输出电压向连接到PMOS晶体管PM5的漏极的电阻器R4提供恒定的参考电流，以产生分压的带隙输出电压(divided band-gap output voltage)Vref。

PMOS晶体管PM5的栅极连接到运算放大器100的输出，并且其源极连接到供电电压VDD。

启动电路300进一步包括低通滤波器和用来防止功率损耗的NMOS晶体管NM6。低通滤波器和NMOS晶体管NM6设置在启动电路300的输出处。

低通滤波器包括PMOS晶体管PM6和NMOS晶体管NM5，并起到从带隙输出电压Vref去除射频噪声的作用。

具体地，低通滤波器的PMOS晶体管PM6的源极连接在PMOS晶体管PM5的漏极和电阻器R4之间。PMOS晶体管PM6的源极还连接到PMOS晶体管PM6的栅极。PMOS晶体管PM6的漏极连接到NMOS晶体管NM5的栅极。NMOS晶体管NM5的源极和漏极连接到接地电压GND。

NMOS晶体管NM6连接到参考电压产生电路的输出。NMOS晶体管NM6起到将带隙输出电压Vref控制到0V的作用，从而防止整个电路损耗功率。NMOS晶体管NM6根据断电信号pwd被驱动。NMOS晶体管NM6的源极连接到接地电压GND。

当启动电路300从空闲模式切换到工作模式(正常模式)或从工作模式切换到空闲模式时，它使得运算放大器100具有其输入和输出所需的稳定的唤醒点。为此，除了PMOS晶体管PM3之外，启动电路300包括另一PMOS晶体管PM4以及四个NMOS晶体管NM1、NM2、NM3和NM4。

当启动电路300从空闲模式切换到工作模式时，PMOS晶体管PM4导通。

PMOS晶体管PM4的源极连接到供电电压VDD。PMOS晶体管PM4的栅极和漏极彼此连接。

当启动电路从空闲模式切换到工作模式时，NMOS晶体管NM3截止。

NMOS晶体管NM3的漏极连接到PMOS晶体管PM4的漏极。因此，当NMOS晶体管NM3截止时，供电电压VDD为NMOS晶体管NM3的漏极电压充电。

NMOS晶体管NM1的栅极连接到PMOS晶体管PM4和NMOS晶体管NM3两者的漏极。NMOS晶体管NM1的漏极连接到运算放大器100的输出。因此，NMOS晶体管NM1通过在NMOS晶体管NM3的漏极中充电的电压VDD导通。

当启动电路300从空闲模式切换到工作模式时输出的反相断电信号pwdb被输入到NMOS晶体管NM2和NM4时，NMOS晶体管NM2和NM4同时导通。

NMOS晶体管NM2和NM4的栅极共同连接到用于反相断电信号pwdb的供电级(supply stage)。

在下文中，将详细描述四个NMOS晶体管NM1、NM2、NM3和NM4的连接结构。NMOS晶体管NM3的栅极连接到PMOS晶体管PM5的漏极。NMOS晶体管NM3的源极连接到NMOS晶体管NM4的漏极。NMOS晶体管NM1的源极连接到NMOS晶体管NM2的漏极。NMOS晶体管NM2和NM4的源极都连接到接地电压GND。

因此，当启动电路300从空闲模式切换到工作模式时，来自运算放大器100的输出从供电电压VDD的电平放电到对应于参考电压产生电路的期望唤醒点的“VDD-1”V的电平。

当启动电路300从空闲模式切换到工作模式时，PMOS晶体管PM4、NMOS晶体管NM3、NMOS晶体管NM1、NMOS晶体管NM2和NM4、以及运算放大器100连续操作直到带隙输出电压Vref稳定，即达到1.2V。

当带隙输出电压Vref达到1.2V时，NMOS晶体管NM3导通，从而NMOS晶体管NM3的漏极电压对应为0V。当NMOS晶体管NM3的漏极电压对应为0V时，NMOS晶体管NM1截止。此时，启动电路300停止其操作。

另一方面，当启动电路300处于空闲模式时，NMOS晶体管NM2和NM4由反相断电信号pwdb截止。同样，NMOS晶体管NM3由带隙输出电压Vref(在空闲模式时为0V)截止。结果，处于空闲模式的参考电压产生电路的整个电流损耗为0μA。

参考电压电路200包括电阻器R1、R2和R3、以及双极晶体管Q1和Q2。在下文中，将结合连接到运算放大器100的反相输入端(-)的第一节点N1和连接到运算放大器100的同相输入端(+)的第二节点N2来描述参考电压电路200的结构。

电阻器R1和第一双极晶体管Q1并联连接到第一节点N1和接地电压GND。

电阻器R3和第二双极晶体管Q2并联连接到第二节点N2和接地电压GND。电阻器R2连接在第二节点N2和第二双极晶体管Q2之间。

第一和第二双极晶体管Q1和Q2的基极连接到接地电压GND，以便它们组成电流反射镜。第一双极晶体管Q1的发射极连接到第一节点N1，并且其集电极连接到接地电压GND。第二双极晶体管Q2的发射极连接到电阻器R2，并且其集电极连接到接地电压GND。

当启动电路300处于空闲模式时，PMOS晶体管PM3导通。当PMOS晶体管导通时，运算放大器100的输出被充以供电电压VDD。结果，PMOS晶体管PM1和PM2截止。

在根据本发明的上述参考电压产生电路中，PMOS晶体管PM5向电阻器R4提供恒定的参考电流，从而产生1.2V的带隙输出电压Vref。具体地，当启动电路300从空闲模式切换到工作模式时，带隙输出电压Vref被快速设置为1.2V，然后保持在一定的电平。

图4是示出了来自根据本发明示例性实施例的带隙参考电压产生电路的带隙输出的模拟曲线图。

参照图4，可以看出，甚至在运算放大器100的两个输入晶体管在引起0.11(1.1mV)或1％(10mV)失配的工艺中实现时，运算放大器100仍输出稳定的带隙参考电压D或E。

同时，图4中的“C”表示在运算放大器100的两个输入晶体管的匹配状态(0％(0mV)的失配)下产生的带隙输出。

根据本发明的用作带隙参考电压产生电路的参考电压产生电路带来了以下效果。

首先，通过减少参考电压产生电路的启动操作中的唤醒时间可以实现稳定性方面的改善。

第二，当操作模式从空闲模式切换到工作模式(正常模式)时，可以实现稳定的启动，从而可以快速获得稳定的输出电压。

第三，当操作模式从空闲模式切换到工作模式时，甚至在运算放大器的两个输入晶体管在引起1％失配的工艺中实现时，仍可以输出所需的稳定的1.2V的带隙参考电压，从而实现带隙输出稳定性方面的改善。

第四，当操作模式从空闲模式切换到工作模式时，甚至运算放大器的输入级处的电阻器和双极晶体管在引起30％失配的工艺中实现时，仍可以实现正常的唤醒。

在不脱离本发明的精神或范围的前提下可以对本发明作各种修改及变形，这对于本领域技术人员而言是显而易见的。因此，本发明意在涵盖在所附权利要求及其等同替换的范围内的对本发明的修改和变形。

Claims (16)

1.一种参考电压产生电路，包括：

运算放大器，用于根据分别输入到所述运算放大器的反相输入端和所述运算放大器的同相输入端的参考电压来输出恒定的电压；以及

启动电路，用于在所述启动电路从空闲模式切换到工作模式时唤醒所述运算放大器，所述启动电路包括第一第一型晶体管，所述第一第一型晶体管具有连接到所述运算放大器的输出的栅极、连接到供电电压的源极和连接到第一电阻器的漏极，以根据来自所述运算放大器的输出电压向所述第一电阻器提供恒定的参考电流，从而产生带隙输出电压。

2.根据权利要求1所述的参考电压产生电路，其中，所述启动电路进一步包括低通滤波器，以从所述带隙输出电压去除射频噪声，其中所述低通滤波器包括第二第一型晶体管和第一第二型晶体管。

3.根据权利要求2所述的参考电压产生电路，其中，所述低通滤波器的第二第一型晶体管具有栅极、连接在所述第一第一型晶体管的漏极和所述第一电阻器之间而同时连接到所述第二第一型晶体管的栅极的源极、以及连接到所述第一第二型晶体管的栅极的漏极。

4.根据权利要求2所述的参考电压产生电路，其中，所述第一第二型晶体管具有连接到接地电压的源极和连接到所述接地电压的漏极。

5.根据权利要求1所述的参考电压产生电路，其中，所述启动电路进一步包括第二型晶体管，所述第二型晶体管用于在所述空闲模式下将所述带隙输出电压控制到0V。

6.根据权利要求1所述的参考电压产生电路，其中，所述启动电路进一步包括：

第二第一型晶体管，所述第二第一型晶体管具有连接到所述供电电压的源极、栅极、以及连接到所述第二第一型晶体管的栅极的漏极，在所述启动电路从空闲模式切换到工作模式时，所述第二第一型晶体管导通；

第一第二型晶体管，具有连接到所述第二第一型晶体管的漏极的漏极，在所述启动电路从空闲模式切换到工作模式时，所述第一第二型晶体管截止，从而使得所述供电电压在所述第一第二型晶体管的漏极中作为漏极电压被充电；

第二第二型晶体管，具有连接到所述第二第一型晶体管的漏极并连接到所述第一第二型晶体管的漏极的栅极、以及连接到所述运算放大器的输出的漏极，所述第二第二型晶体管通过在所述第一第二型晶体管的漏极中充电的电压来导通；以及

第三和第四第二型晶体管，每个所述第三和第四第二型晶体管具有连接到提供反相断电信号的级的栅极，所述反相断电信号在所述启动电路从空闲模式切换到工作模式时产生，所述第三和第四第二型晶体管通过所述反相断电信号同时导通。

7.根据权利要求6所述的参考电压产生电路，其中，所述第一第二型晶体管具有连接到所述第一第一型晶体管的漏极的栅极、以及连接到所述第四第二型晶体管的漏极的源极，其中所述第二第二型晶体管具有连接到所述第三第二型晶体管的漏极的源极，其中，每个所述第三和第四第二型晶体管具有连接到接地电压的源极。

8.根据权利要求6所述的参考电压产生电路，其中，所述第三和第四第二型晶体管在所述空闲模式下通过所述反相断电信号截止，并且所述第一第二型晶体管通过在所述空闲模式下产生的0V带隙输出电压截止。

9.根据权利要求1所述的参考电压产生电路，进一步包括：

第二和第三第一型晶体管，每个所述第二和第三第一型晶体管具有连接到所述供电电压的源极，每个所述第二和第三第一型晶体管利用所述供电电压输出对应于来自所述运算放大器的输出电压的偏置电流；

参考电压电路，所述参考电压电路包括分别连接到所述运算放大器的反相输入端和同相输入端的第一和第二节点，以利用从所述第二和第三第一型晶体管输出的偏置电流，经由所述第一和第二节点分别向所述运算放大器的反相输入端和同相输入端提供所述参考电压；以及

第四第一型晶体管，具有连接到所述供电电压的源极、连接到提供反相断电信号的级的栅极，所述第四第一型晶体管根据所述反相断电信号向所述第二和第三第一型晶体管提供供电电压。

10.根据权利要求9所述的参考电压产生电路，其中：

每个所述第二和第三第一型晶体管具有连接到所述运算放大器的输出的栅极；

所述第二第一型晶体管具有连接到所述参考电压电路的第一节点的漏极；并且

所述第三第一型晶体管具有连接到所述参考电压电路的第二节点的漏极。

11.根据权利要求9所述的参考电压产生电路，其中，所述第四第一型晶体管具有连接到所述第二和第三第一型晶体管的栅极的漏极。

12.根据权利要求9所述的参考电压产生电路，其中，所述参考电压产生电路进一步包括：

第二电阻器和第一双极晶体管，所述第二电阻器和第一双极晶体管并联连接到所述第一节点和所述接地电压；

第三电阻器和第二双极晶体管，所述第三电阻器和第二双极晶体管并联连接到所述第二节点和所述接地电压；以及

第四电阻器，串联连接在所述第二节点和所述第二双极晶体管之间。

13.根据权利要求12所述的参考电压产生电路，其中：

所述第一和第二双极晶体管具有连接到所述接地电压的基极，以构成电流反射镜；

所述第一双极晶体管具有连接到所述第一节点的发射极和连接到所述接地电压的集电极；并且

所述第二双极晶体管具有连接到所述第四电阻器的发射极和连接到所述接地电压的集电极。

14.根据权利要求9所述的参考电压产生电路，其中，所述第四第一型晶体管在所述空闲模式下导通，并且在所述第四第一型晶体管导通时所述运算放大器的输出被充以所述供电电压，从而所述第二和第三第一型晶体管截止。

15.根据权利要求1所述的参考电压产生电路，其中，所述第一第一型晶体管向所述第一电阻器提供恒定的参考电流，以产生1.2V的带隙输出电压。

16.根据权利要求1到11中任一项所述的参考电压产生电路，其中，各第一型晶体管是P沟道型MOS晶体管，而各第二型晶体管是N沟道型MOS晶体管。

Images