CN102109871A - 带隙基准源 - Google Patents

Abstract

本发明公开了一种带隙基准源，该带隙基准源包括运放电路、带隙基准源的核心电路和启动电路，其中运放电路的输出电压作为运放电路的偏置电压连接至运放电路的偏置电压端。本发明的带隙基准源，采用自偏置运放结构，相比使用另外偏置电路的带隙基准源，节省了芯片面积和功耗。

Description

带隙基准源

技术领域

本发明涉及一种芯片上的带隙基准源。

背景技术

便携式电子产品在市场上占有越来越大的份额，对低电压、低功耗的基准电压源的需求量大大增加，也导致带隙基准的设计要求有了较大的提高。带隙基准广泛应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路中。基准源的稳定性对整个系统的内部电源的产生，输出电压的调整等都具有直接且至关重要的影响。基准电压必须能够克服制造工艺的偏差，系统内部电源电压在工作范围内的变化以及外界温度的影响。带隙基准源是集成电路中一个重要的单元模块，具有低温度系数，低电源电压以及可与标准CMOS工艺兼容等优点，因而被广泛使用在诸如A/D、D/A、通信电路、数据采集系统和精密传感的应用中。随着系统精度的提高，对基准的温度、电压和工艺的稳定性的要求也越来越高。带隙基准源的温度稳定性以及抗噪声能力是影响各种应用中精度的关键因素，甚至影响到整个系统的精度和性能。因此，设计一个好的基准电压源具有十分重要的现实意义。

带隙基准源的工作原理是根据硅材料的带隙电压与电压和温度无关的特性，利用ΔV_BE的正温度系数与双极型晶体管V_BE的负温度系数相互抵消，实现低温漂、高精度的基准电压。双极型晶体管提供发射极偏压V_BE；由两个晶体管之间的ΔV_BE产生V_T，通过电阻网络将V_T放大a倍；最后将两个电压相加，即V_REF＝V_BE+aV_T，适当选择放大倍数a，使两个电压的温度漂移相互抵消，从而可以得到在某一温度下为零温度系数的电压基准。

目前多数带隙基准源都包含运放电路，且运放的偏置电压由单独的偏置电路产生。为了避免偏置电路中错误的稳态，偏置电路需要一个启动电路。为了提高带隙基准源启动速度，带隙基准源核心电路也常需要一个启动加速电路。然而过多的启动电路除了会带来面积和功耗更大的开销外，还会带来由于更多的稳态和启动先后次序导致电路工作异常等可靠性问题。这给带隙基准源设计提高了复杂度和难度，也降低了带隙基准源工作的可靠性。

发明内容

本发明所要解决的技术问题是提供一种带隙基准源，它有更高的可靠性。

为解决上述技术问题，本发明提供的带隙基准源，包括运放电路、带隙基准源的核心电路和启动电路，其中运放电路的输出电压作为运放电路的偏置电压连接至运放电路的偏置电压端。

本发明的带隙基准源，采用自偏置运放结构，相比使用另外偏置电路的带隙基准源，节省了芯片面积和功耗。因本发明中的运放电路采用了自偏置方式，与原来采用偏置电压产生电路来提供偏置电压的方式相比，节省了用于启动偏置电压产生电路的启动电路。本发明中的启动电路由两个MOS管和一个电阻构成，保证带隙基准源核心电路和运放电路能快速建立正确的工作点，不会工作在错误的稳态下。与一般采用两套启动电路的结构相比，只用一个启动电路可以降低由于多启动电路不匹配，先后启动等导致的风险，提高电路工作可靠性。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明的带隙基准源的具体实例电路示意图。

具体实施方式

本发明的使用自偏置结构运放的带隙基准源，结构清晰，有利于减小芯片面积和功耗，有利于提高工作可靠性。下面结合附图介绍具体实施方式。

如图1所示，为一个根据本发明实施的自偏置结构运放的带隙基准源电路。其中自偏置结构运放的输入和输出端与带隙基准源核心电路连接成反馈形式，运放电路中的运算放大器的同相输入端、反向输入端和输出端分别与核心电路中的节点1、节点2和偏置电压输入端相连接。在电路中，R_2A＝R_2B，PMOS晶体管M1，M2和M3的尺寸全部一样。运放使节点1(net1)和节点2(net2)的电压基本相等：

V_net1＝V_net2    (1)

M₁，M₂和M₃的栅极全部连在运放的输出端即节点vbias上，因此，电流镜的结构使电流I₁，I₂和I₃相等：

I₁＝I₂＝I₃    (2)

将节点vbias作为运放的偏置电压，保证运放中各个MOS管工作在正确的静态工作点。

通常三极管的电流电压关系式为：

$I=I_S\·(e^{q\·V_{\mathrm{EB}}/\mathrm{kT}}-1)---\left(3\right)$

$\≈I_S\·e^{q\·V_{\mathrm{EB}}/\mathrm{kT}}---\left(4\right)$

其中k是Boltzmann常数，为1.38×10^-23J/K，q是电量单位，为1.6×10^-19C，V_EB是三极管发射极与基极之间的电压。这样电阻R₁上的电压为：

ΔV_EB＝V_EB2-V_EB1＝V_T·lnN    (5)

其中V_T＝kT/q，N是两个三极管发射极面积之比，V_EB2为Q2三极管发射极与基极之间的电压，V_EB1为Q1三极管发射极与基极之间的电压。因此，由Q1，Q2，R1，R_2A和R_2B构成的环路产生的电流就是

$I=\frac{V_{\mathrm{EB}2}}{R_2}+\frac{V_T\·\ln N}{R_1}---\left(6\right)$

电流I由M₁，M₂和M₃形成的电流镜注入R₃，得输出参考电压：

$V_{\mathrm{ref}}=\frac{R_3}{R_2}\·[V_{\mathrm{EB}2}+\left(\frac{R_2}{R_1}\ln N\right)\·V_T]---\left(7\right)$

通过调节R2，R1和N可以使V_T的正温度系数补偿V_EB2的负温度系数。基准电压V_ref的数值可以由R₃和R₂的比值调整。本发明的带隙基准源既可以输出基准电压也可以输出基准电流。

本发明中运放电路的偏置电压vbias即为运放电路自己的输出端电压，运放的这种偏置方式称为自偏置。自偏置结构相比使用额外偏置电路的结构节省了芯片面积和功耗。在该带隙基准源中仅用一个启动电路。一个具体的启动电路由NMOS晶体管M4、M5以及电阻R4构成，连接方式为：晶体管M4的漏极与运放电路的输出端相连，M4的栅极与晶体管M5的漏极相连并连接至电阻R4的一端，电阻R4的另一端接vdd电压，晶体管M5的栅极与核心电路的输出基准电压Vref连接，晶体管M4和晶体管M5的源极接地。启动电路其能保证带隙基准源的核心电路和运放电路能快速建立正确的工作点，不会工作在错误的稳态下。与一般采用两套启动电路的结构相比，一个启动电路可以降低由于多启动电路不匹配，先后启动等导致的风险，提高电路工作可靠性。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。

Claims (4)

1.一种带隙基准源，所述带隙基准源包括运放电路、带隙基准源的核心电路和启动电路，其特征在于：所述运放电路的输出电压作为所述运放电路的偏置电压连接至所述运放电路的偏置电压端。

2.如权利要求1所述的带隙基准源，其特征在于：所述核心电路和所述运放电路构成反馈回路。

3.如权利要求2所述的带隙基准源，其特征在于：所述运放电路中的运算放大器的同相输入端、反向输入端和输出端分别与所述核心电路中的节点1、节点2和偏置电压输入端相连接。

4.如权利要求1所述的带隙基准源，其特征在于：所述启动电路包括第四晶体管(M4)、第五晶体管(M5)和第四电阻(R4)，其中第四晶体管(M4)的漏极与所述运放电路的输出端相连，第四晶体管的栅极与第五晶体管(M5)的漏极相连并连接至第四电阻的一端，所述第四电阻的另一端接vdd电压，所述第五晶体管(M5)的栅极与所述核心电路的输出基准电压Vref连接，所述第四晶体管(M4)和第五晶体管(M5)的源极接地。

Images