TW201030491A - Reference voltage generation circuit - Google Patents

Reference voltage generation circuit Download PDF

Info

Publication number
TW201030491A
TW201030491A TW098145151A TW98145151A TW201030491A TW 201030491 A TW201030491 A TW 201030491A TW 098145151 A TW098145151 A TW 098145151A TW 98145151 A TW98145151 A TW 98145151A TW 201030491 A TW201030491 A TW 201030491A
Authority
TW
Taiwan
Prior art keywords
transistor
type
voltage
circuit
reference voltage
Prior art date
Application number
TW098145151A
Other languages
English (en)
Inventor
Eun-Sang Jo
Original Assignee
Dongbu Hitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Hitek Co Ltd filed Critical Dongbu Hitek Co Ltd
Publication of TW201030491A publication Critical patent/TW201030491A/zh

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

201030491 < * 六、發明說明: 【發明所屬之技術領域】 本發明關於一種半導體積體電路,尤其關於一種用於生成預 設範圍電壓之參考電壓生成電路。 【先前技術】 半導體積體電路之内部偏置參考電壓保持穩定非常重要,以 利用半導體積體電路保持裝置整體可靠性。就是說,即使當外部 供給電壓、環境溫度或製程變化,半導體積體電路不被這種變化 影響非常重要,以使裝置之每個元件能穩定執行其内在功能。為 此,需要長:供一種能夠持續提供穩定和恒定參考電壓的參考電壓 生成電路。 然而即使在這種參考電壓生成電路中,也存在導致電路本身 不穩定的因素。這種因素主要是溫度、製程條件或外部供給電壓 中的變化。 作為這種參考電壓生成電路㈣例’有—種帶隙參考電壓生 成電路。即使當溫度、供給電壓或製程條件發生變化時,這種帶 隙參考電壓生成電路也能生成預設範圍的電壓(電勢)。 第:圖」所7F為習知技術帶隙參考電壓生成電路之電路圖。 如「第1圖」所f知帶隙參考電壓生成電路包含:運算 放大器10,用於依照分別輸入到其反相終端㈠和非反相終端⑴的 參考電壓輸出恒定電壓;第—P型金屬氧化物半導體電晶體 讀,用於使用供給電壓卿輸出對應運算放大器㈣輸出電 201030491 壓的偏置電流;以及參考電壓電路20,用於使用第一 p型金屬氧 化物半導體電晶體PM1的偏置電流分別提供參考電壓給運算放大 器10的反相終端(-)和非反相終端(+)。帶隙參考電壓生成電路還包 含用於在上電操作中驅動整個電路的啟動電路3〇,以及位於第一 P型金屬氧化物半導體電晶體PM1和參考電壓電路2〇之間的輸出 終端NO。 第一 P型金屬氧化物半導體電晶體PM1依照運算放大器1〇 ® 的輸出電壓切換。第一P型金屬氧化物半導體電晶體PM1包含連 接至供給電壓VDD的源極以及連接至輸出終端N〇的汲極。 第一 P型金屬氧化物半導體電晶體PM1向參考電壓電路2〇 提供依照運算放大器10的輸出電壓的偏置電流。 參考電壓電路20是由雙極電晶體和電阻組成的溫度補償電 路。參考電壓電路20包含第一電阻R1和第一雙極電晶體Q1,二 ❹者串聯在輸出終端N0和接地電壓VSS之間。參考電壓電路2〇 還包含第二電阻R2、第三電阻R3以及第二雙極電晶體Q2,三者 串聯在輸出終端NO和接地電壓VSS之間。 位於第一電阻R1和第一雙極電晶體Q1之間的第一節點ni 連接至運算放大器10的反相終端(-)。 位於第二電阻R2和第三電阻R3之間的第二節點N2連接至 運算放大器1〇的非反相終端(+)。 第-和第二雙極電晶體Q1 # Q2的基極連接至接地電壓 201030491 vss ’使第-和第二雙極電晶體Q1和Q2組成電流鏡。 第一雙極電晶體Q1的射極連接至第一節點N1,而第一雙極 電晶體Q1的集極連接至接地電壓vss。 第二雙極電晶體Q2的射極連接至第三電阻R3,而第二雙極 電晶體Q2的集極連接至接地電壓vss。 在具有上述結構的參考電壓電路20中,隨著一定的電流依照 第至第二電阻Rl、R2和R3中的電阻率,透過以電流鏡形式 連接的第一和第二雙極電晶體Q1和Q2流入接地電壓VSS的源 極’正負參考電壓分別提供給運算放大器丨㈣反相終端㈠和非反 相終端(+) 〇 運算放大器10依照參考電壓電路2〇的第一和第二節點N1 和N2提供的參考電壓輸出恒定帶電壓。 第二P型金屬氧化物半導體電晶體pM2以二極體的形式連接 至供給電壓VDD,以提供供給電壓vdd給第一 p型金屬氧化物 半導體電晶體PM卜 啟動電路30包含:第三p型金屬氧化物半導體電晶體pM3, 其依照下電訊號pWd控制,并連接至供給電壓vdD ;以及第四p 型金屬氧化物半導體電晶體PM4,其源極連接至第三卩型金屬氧 化物半導體電晶體PM3的汲極。第四P型金屬氧化物半導體電晶 體PM4的閘極和汲極彼此相連。啟動電路3〇還包含以二極體的 形式串聯至第四P型金屬氧化物半導體電晶體PM4的第一至第三 201030491 N型金屬氧化物半導體電晶體NMi至_3,用於依照第一至第 三N型金屬氧化物半導體電晶體NMi至_3的閘極電壓輸出運 算放大器10的輸出電壓的第五P型金屬氧化物半導體電晶體 PM5,以及依照反相下電訊號pwdb控制的第四n型金屬氧化物 半導體電晶體NM4,第四N型金屬氧化物半導體電晶體NM4連 接至第五p型金屬氧化物半導體電晶體PM5和接地電壓vss。 當啟動電路30被開啟時可以啟動整個電路,或者從空載模式 〇 切換至主動模式(正常模式)。當啟動電路30從空載模式切換至 主動模式時,其唤醒運算放大器1〇。啟動電路3〇還具有使帶隙參 考電壓生成電路具有穩定喚醒點的功能。 習知的▼隙參考電壓生成電路將正比絕對溫度(ptat)電路 生成的電壓與具有負溫度係數的基射間接面的電壓彼此相加,以 輸出不受溫度變化影響的穩定參考電壓。 同時,具有上述結構的帶隙參考電壓生成電路的運算放大器 10包含兩個輸入電晶體,其連接至運算放大器1〇的反相終端(_) 和非反相終端(+)。如果兩個輸入電晶體被製造成具有相同尺寸, 那麼運算放大H 1G可輸出穩定的縣。就是說,運算放大器1〇 依照供給的參考電壓可以輸出恒定的帶電壓。 而如果運算放大器1G内提供的兩個輸人電晶體具有 0.11%或更多的失配,那麼運算放大器10輸出約〇4v的電壓。在 這種情況下,參考電壓生成電料能實碰想的參考電壓生成功 201030491 能。 「第2圖」所减當運算放大ϋ的輪Μ晶體失配時,習知 的帶隙參考電壓生成電路顯示出的帶隙輪出電壓特性圖。 如「第2圖」所示,當運算放大器10的兩個輸入電晶體在製 程中出現G%失配Α時’習知的帶隙參考電壓生成電路輸出穩定的 參考電壓。然而,當運算放大器1G的兩個輸人電晶體具有〇 ιι% 或更大的失配B時,運算放大H 1G的細電壓無法增加至ι 〇ν 或更大。在這種情況下,運算放大器10輸出約為〇 4v的參考電 壓。因此,習知的帶隙參考電壓生成電路無法實現理想的參考電 壓生成功能。 更詳細地說,在習知的帶隙參考電壓生成電路中,當啟動電 路3〇處於空載模式時,運算放大器10的輸出具有高位^。在運 算放大器1G的兩個輸人電晶體由於製程變化具有超出允許範圍的 失配的情況下’或者在啟動電路3〇稀正常操作的情況下,告啟 動電路30從空載模式切換到主動模式(正常模式)時,運算二大 器10的輸出電縣法在帶隙内設定’或者_具有高位準。 因此,當啟動電路30從空載模式切換到主動模式時,啟動電 路30喚醒緩慢。所以,習知的參考錢生成電路的問題是由於啟 動電路30的喚醒時間延遲導致運算放大器1〇無法具有穩 醒點。 哭 【發明内容】 201030491 口此本發明之目的在於提供一種參考電壓生成電路,實質 上避免習知術之限制與缺點所導致的一或多個問題。 、 #於上述問題,本發明的主要目的在於提供一種參考電壓生 成電路此夠虽其從空麵式切換至正常模式時實現快速啟動, 并提供穩定的帶隙輸出電壓。 本發明的另—目的在於提供—種參考電壓生成電路能夠當 其從空賴式機至正常模式時支躲速啟動,纽當參考電壓 生成電路的元件特性由於餘失配碰化時仍鋪定運行。 本發明其他的優點、目的和特徵將在如下的制書中部分地 加以闞述,並且本發明其他的優點、目的和特徵對於本領域的普 通技術人員來說,可以透過本發明如下的說明得以部分地理解或 者可以從本發_實射得出。本發明的目的和其它優點可以透 過本發明所記載的說明書和申請專利範圍中特別指明的結構並結 合圖式部份,得以實現和獲得。 因此’為達上述目的,本發_揭露之—種參考電壓生成電 路’包含.運算放大器’用於依照分別輸人至運算放大器之反相 終端和非反相終端之參考電壓輸出恒定電廢;以及啟動電路,用 於在啟動電路從空載模式切換至主動模式時喚醒運算放大器。啟 動電路包含第- i-類型電晶體,第一卜類型電晶體具有連接至運 算放大II之輸出之·和連接至供給縣之源極以及連接至第一 電阻之汲極’以依照運算放大器之輸出電壓提供恒定參考電流給 201030491 第一電阻,進而生成帶隙輸出電屋。 汲極 啟動電路更包含低職、波11,低通顧ϋ包含第二Μ員型電 晶體和第一 2·_晶體,以從帶隙輸咖消除射頻噪聲,= 及2·類型電晶體’用於在球模式下控制帶隙輸出電壓為〇伏特。 尤其是低通紐ϋ之第二L麵電·具有腿、連接在第一 1 類型電晶體之祕與第1阻之取連接至紅丨·類型電晶體之 閘極的源極、錢連接至第—2__電晶體之祕岐極。第一 類型電晶體具有連接至接地電壓之源極以及連接至接地電壓之 啟動電路更包含1二1_類型電晶體,其具有連接至供給電 壓之源極、_和連接至第二電晶體之_之祕,當啟 動電路從空载模式切換至主動模式時,第二W型電晶體被開 啟,第-2_賴電晶體,其具有連接至第二2類型電晶體之沒極 之汲極’當啟動電路從空載模式切換至主動模式時,第一 2類型 電晶體被關閉以使供給電壓被充電,作為第一 2類型電晶體之汲 極内之沒極電壓;第二2-類型電晶體,其具有連接至第二i•類型 電晶體之汲極和第一 2-類型電晶體之汲極之閘極,以及連接至運 算放大器之輸出之汲極,第二2-類型電晶體被於第一 2_類型電晶 體之沒極内充電之電壓開啟;以及第三和第四2_類型電晶體,二 者均具有連接至提供當啟動電路從空載模式切換至主動模式時生 成的反相下電訊號的級之閘極,第三和第四2-類型電晶體被反相 201030491 下電訊號同時開啟。第一 2·類型電晶體具有連接至第—l類型電 晶體之汲極之閘極,以及連接至第四2-類型電晶體之汲極之源 極。第二2-類型電晶體具有連接至第三2_類型電晶體之汲極之源 極。每個第三和第四2_類型電晶體均具有連接至接地電壓之源 極第一和第四2-類型電晶體在空載模式下被反相下電訊號關 閉。第一 2-類型電晶體被於空載模式下生成之〇伏特之帶隙輸出 電壓關閉。 參考電壓生成電路更包含:第二和第三類型電晶體,每個 第一和第二1-類型電晶體均包含連接至供給電壓之源極,每個第 二和第三1-類型電晶體均使用供給電壓輸出偏壓電流;參考電壓 電路,其包含分別連接至運算放大器之反相終端和非反相終端之 第一節點和第二節點,以使用第二和第三丨·類型電晶體輸出之偏 置電流透過第-和第二節點分別向運算放大器之反相終端和非反 相終端提供供給電壓;以及第四〗·類型電晶體,其具有連接至供 給電壓之源極和連接至提供反相下電訊號之級之閘極,第四〗_類 型電晶體依照反相下電訊號向第二和第三丨·類型電晶體提供供給 電壓。尤其是每個第二和第三1_類型電晶體均具有連接至運算放 大器之輸出之閘極。第二1_類型電晶體具有連接至參考電壓電路 之第一節點之汲極。第三1-類型電晶體具有連接至參考電壓電路 之第二節點之汲極。第四丨·類型電晶體具有連接至第二和第三^ 類型電晶體之閘極之汲極。參考電壓電路更包含:第二電阻和第 201030491 雙極電B曰體一者平行連接至第一節點和接地電壓;第三電阻 和第二雙極電晶體,二者平行連接至第二節點和接地電壓;以及 第四電阻,其㈣在第二節點和第二雙極電晶體之間。第一和第 二雙極電晶體均具有連接至接地電壓之基極,以組成—電流鏡。 第-雙極電晶體具有連接至第—節點之射極以及連接至接地電壓 之集極’第二雙極電晶體具有連接至第四電阻之射極以及連接至 接地電壓之集極。細丨__電晶體在空顏式下棚啟,隨著 第四1·類型電晶體被·運算放Ail之輸出透過供給電壓充電,⑩ 使第一和第一1類型電晶體被關閉。第一 L類型電晶體向第一電 P &供良疋參考電机以生成j 2伏特之帶隙輸出電壓。i•類型電晶 體為P通道類型金屬氧化物半導體電晶體,2_類型電晶體為N通 道類型金屬氧化物半導體電晶體。 有關本發明的特徵與實作,舰合圖式作最佳實施例詳細說 明如下。 【實施方式】 〇 以下將結合附圖詳細描述本發明之較佳實施例。 在下文中,本發明的結構和操作將結合本發明之實施例詳細 描述。儘管本發明的結構和功能結合至少―個實施例在附圖中圖 不’並且透過結合附圖和實施例描述,但本發明的技術構思以及 重要結構和功能並不限於此。 以下將、結合附圖描述本發明|考電壓生成電路的較佳實施 12 201030491 例0 「第3圖」所示為本發明實施例參考電塵生成電路的電路圖。 尤其是本發明的參考電壓生成電路可具有帶隙參考電壓生成電 路。 如「第3圖」所示,本發明的參考電壓生成電路包含:運算 放大器100,用於依照分別輸入到其反相終端㈠和非反相終端(+) 的參考電廢輸出恒定電壓;參考電壓電路2〇〇,用於分別提供參考 ® 電祕運算放大^ 1⑽的反相終端(_)和非反相終端(+);以及啟動 電路300’用於在其從空載模式切換至主動模式時喚醒運算放大器 100。 參考電壓生成電路還包含P型金屬氧化物半導體電晶體PM1 和PM2,用於使用供給電壓輸出對應運算放大器的輸 出電壓的偏置電流;以及另—p型金屬氧化物半導體電晶體 PM3,用於提供供給電壓給p型金屬氧化物半導體電晶體 ® PM1 和 PM2。 每個p型金屬氧化物半導體電晶體PM1和PM2均在其源極 連接至供給電壓VDD,并在刺極連接至運算放大^ i⑻的輸出。 P型金屬氧化物半導體電日日日體PM1在纽極連接至參考電壓 電路200㈣-節點m。第一節點N1連接至運算放大器咖 反相終端(-)。 P型金屬氧化物半導體電晶體PM2在其汲極連接至參考電壓 13 201030491 電路200的第二節點N2。第二節點N2連接至運算放大器loo的 非反相終端(+)。 P型金屬氧化物半導體電晶體PM3在其汲極連接至p型金屬 氧化物半導體電晶體PM1和PM2的兩個閘極。 參考電壓電路200透過第一和第二節點N1和N2,分別使用 從P型金屬氧化物半導體電晶體PM1和PM2輪出的偏置電流, •6c供參考電壓給運异放大器1〇〇的反相終端㈠和非反相終端(+)。 P型金屬氧化物半導體電晶體PM3在其源極連接至供給電屢 VDD,在其閘極連接至用於提供反相下電訊號pwdb的級。因此, P型金屬氧化物半導體電晶體PM3依照反相下電訊號pwdb提供 供給電壓VDD給P型金屬氧化物半導體電晶體pM1和pM2。訊 號pwdb代表從下電訊號pwd反相的訊號。當下電訊號具有 高位準時,反相下電訊號pwdb具有低位準。另一方面,當下電訊 號pwd具有低位準時,反相下電訊號^此具有高位準。 啟動電路300包含P型金屬氧化物半導體電晶體pM5,用於 依照運算放大器1〇〇的輸出電壓提供恒定的參考電流給電阻似, 以生成分_㈣輸丨電壓醫,其找阻R4連接至p型金屬氧 化物半導體電晶體PM5的汲極。 P型金屬氧化物半導體電晶體PM5在其閘極連接至運算放大 器100的輸出,在其源極連接至供給電壓。
動電路3〇〇更包含低通濾波器以及用於防止能量消耗的N 201030491 型金屬氧化物半導體電晶體丽6。低通遽波器和N型金屬氧化物 半導體電晶體NM6位於啟動電路300的輸出端。 低通滤波器包含P型金屬氧化物半導體電晶體pM6以及N型 金屬氧化物半導體電晶體麵5,并具有消除帶隙輸出電壓醫的 射頻噪聲的功能。 尤其是低通滤波器的P型金屬氧化物半導體電晶體pM6其源 極連接在p型金屬氧化物半導體電晶體PM5岐極與電阻R4之 間。P型金屬氧化辨導體電晶體PM6的源極還連接至p型金屬 氧化物半導體電晶體PM6的閘極。p型金屬氧化物半導體電晶體 PM6在該極連接至N蠢職錄半導體電㈣丽$的閉 極。N型金屬減辨導體電晶體画5的雜和錄連接至接地 電壓GND 〇 N型金屬氧化辨導體電晶體麵6連接至參考電壓生成電路 讓的輸出N型金屬氧化物半導體電晶體觀6的功能用於控制帶隙 輪出電壓Vref至GV,以防止整個電路的能量消耗。n型金屬氧化 物半導體電晶體譲6依照下電訊號pwd被驅動。N型金屬氧化物 半導體電關職6的_連拉接鱗壓GN〇。 田啟動電路300從空載模式切換到主動模式(正常模式)或 從主動模式切換到空載模式時,啟動電路3⑻使運算放大器· 、有其輸入和輸出所需的穩定的喚醒點。為此,啟動電路3⑻除 了包3 P型金屬氧化物半導體電晶體pM3外,還包含另一 p型金 15 201030491 屬氧化物半導體電晶體PM4以及四個N型金屬氧化物半導體電晶 體 NM1、NM2、NM3 以及 NM4。 當啟動電路300從空載模式切換到主動模式時,p型金屬氧化 物半導體電晶體PM4被開啟。 P型金屬氧化物半導體電晶體PM4在其源極連接至供給電壓 VDD4型金屬氧化物半導體電晶體PM4#_和沒極彼此相連。 當啟動電路從空載模式切換到主動模式時,N型金屬氧化物 半導體電晶體NM3被關閉。 @ N型金屬氧化物半導體電晶體nm3在其汲極連接至p型金屬 氧化物半導體電晶體PM4的没極。因此,當n型金屬氧化物半導 體電晶體NM3被關閉時,供給電壓vdd充電被充電用型金 屬氧化物半導體電晶體ΝΜ3的汲極電壓。 Ν型金屬氧化物半導體電晶體νμ〗在其閘極連接至ρ型金屬 氧化物半導體電晶體PM4的汲極和N型金屬氧化物半導體電晶體 NM3的汲極。N型金屬氧化物半導體電晶體麵的沒極連接至❿ 運算放大器1GG的輸出。因此,N型金屬氧化物半導體電晶體麵 被在N型金屬氧化物轉體電晶體龐3·極喊電的供給電壓 VDD開啟。 當啟動電路300從空麵式切換到主動模式時,隨著反相下 電訊號pwdb輸出被輸入至N型金屬氧化物半導體電晶體歷和 麵4 ’ N型金屬氧化物半導體電晶體麵2和匪4被同時開啟。 16 201030491 N型金屬氧化物半導體電晶體_2和_4的閘極被共同連 接至反相下電訊號pwdb的供給級。 以下,將更詳細地描述四個N型金屬氧化物半導體電晶體 NM卜NM2、NM3以及MN4的連接結構。N型金屬氧化物半導 體電晶體NM3的閘極連接至p型金屬氧化物半導體電晶體pM5 的汲極。N型金屬氧化物半導體電晶體nm3的源極連接至N型金 屬氧化物半導體電晶體NM4的汲極。N型金屬氧化物半導體電晶 ® 體NM1的源極連接至N型金屬氧化物半導體電晶體nm的汲 極。N型金屬乳化物半導體電晶體NM2和NM4的源極連接至接 地電壓GND。 因此,當啟動電路300從空載模式切換至主動模式時,運算 放大器100的輸出從供給電壓VDD位準被放電至對應參考電壓生 成電路的理想喚醒點的“VDD - Γ V位準。 當啟動電路300從空載模式切換至主動模式時,p型金屬氧化 ® 物半導體電晶體PM4、N型金屬氧化物半導體電晶體_3、;^型 金屬氧化物半導體電晶體NM1、N型金屬氧化物半導體電晶體 NM2和NM4以及運算放大器1〇〇均連續運行,直至帶隙輸出電 壓Vref穩定,也就是到達1.2V。 當帶隙輸出電壓Vref到達1.2V時,N型金屬氧化物半導體電 晶體NM3被開啟,因此N型金屬氧化物半導體電晶體_3的汲 極電壓對應0V。當N型金屬氧化物半導體電晶體_3的汲極電 17 201030491 此時, 壓對應ον時’_金屬氧化物半導體電晶體麵被關閉。 啟動電路300停止其運行。 另一方面’當啟動電路處於空載模式時,Ν型金屬氧化 物半導體電晶體ΝΜ2和ΝΜ4也被反相下電訊號_ _。並. 且’ N型金屬氧化物半導體電晶體NM3被帶隙輸出電壓Vref關 閉’㈣輸出電壓㈣在空載模式下是心。因此,空麵式下的 參考電壓生成電路的總電流消耗是〇μΑ。 參考電壓電路200包含電阻!^、幻和幻,以及第一雙極電〇 晶體Q1和第二雙極電晶體q2。以下將結合連接至運算放大器1〇〇 的反相終端(_)的第-節點N1和連接至運算放大器1〇〇的非反相終 端(+)的第二節點N2描述參考電壓電路2〇〇的結構。 電阻R1和第-雙極電晶體Q1平行連接至第一節點犯和接 地電壓GND。 電阻R3和第二雙極電晶體Q2平行連接至第二節點N2和接 地電壓GND。電阻R2連接在第工節點犯和第二雙極電晶體❹ 之間。 第和第一雙極電晶體φ和Q2在其基極連接至接地電壓 GND,這樣一者組成電流鏡。第一雙極電晶體卩丨在其射極連接 至第一節點N1,在其集極連接至接地電壓GND。第二雙極電晶 體Q2在其射極連接至第二電阻幻,在其集極連接至接地電壓 GND ° 18 201030491 當啟動電路300 4於空載模式下時,P型金属氧化物半導體電 a日體PM3被開啟。隨著p型金屬氧化物半導體電晶體觸被開 啟’運算放大器100的輪出被供給電壓充電。因此,p型金 屬氧化物半導體電晶體PM1和pM2被關閉。 在上文所述的本發明參考電壓生錢路巾,p型金屬氧化物半 導體電晶體簡提供恒定參考電流給電阻似,以生成i 2v的帶 隙輸出電壓W。尤其是當啟動電路細從空讎式切換至主動 模式時禮輸出電壓㈣被快速設置到12乂,然後保持在預設 位準。 第4圖」所不為本發明實施例帶隙參考電麼生成電路之帶 隙輸出的模擬圖。 ❹ 如「第4圖」所示,可以看出即使當運算放大器ι〇〇的兩個 ,入電晶體在製程中出現αι1 (1蝴或1% (1〇_的失配時,運 异放大器1GG也可輸出穩定的帶·考電壓D或E。 同時第4圖」中的C”代表運算放大器100的兩個輸入 電晶體的匹配狀態⑽(Gmv)的失配)下生成的帶隙輸出。 用於帶隙參考電壓生成電路的本發明的參考電壓生成電路具 有下述效果。 、 其一,其能夠透過降低參考賴生成電路的啟動操作中的喚 醒時間實現提高穩定性。 、 其二’其能夠在操作模式從空載模式切換至主動模式(正常 19 201030491 模式)時實現穩定啟動,因此能夠快速獲得穩定的輸出電壓。 其二,即使當運算放大器的兩個輸入電晶體在製程中出現1% 的失配時’其也麟輸崎作模式從雄至主動模式時 所需的1.2V的穩定帶隙參考賴,因此實現提高帶隙輸出的穩定 性。 其四’即使處於運算放大器輸入級的電阻和雙極電晶 程中出現腦的失配,麵侧式㈣賴式切餘主動模式時 其也能夠實現正常喚醒。 雖然本發明以前述之實施例揭露如上,然其並非用以限定本 發月在不脫離本發明之精神和範圍内,所為之更動與濁都均 屬本發明之專植護顧。_本發騎界定之賴制請參考 所附之申請專利範圍。 【圖式簡單說明】 第1圖為t知技術帶隙參考電壓生成電路的電路圖;
第2圖為當運算放大器之輸人電晶體失配時習知的帶隙參考 電壓生成電路的帶隙輸出電壓特性圖; 第3圖為本發明實施例參考電壓生錢路之電路圖;以及 第4圖為本發明實施例帶隙參考賴生成電路的模擬圖。 【主要元件符號說明】 10、100 20、200 運算放大器 參考電壓電路 20 201030491 30、300 啟動電路 VDD 供給電壓 VSS、GND 接地電壓 PM1、PM2、PM3、PM4、PM5、PM6 P型金屬氧化物半導體電晶體 NM1、NM2、NM3、NM4、NM5、NM6
N型金屬氧化物半導體電晶體 NO 輸出終端
Rl ' R2 ' R3 > R4 ' R5 電阻 Q1 Q2 N1 N2 pwd pwdb Vref 第一雙極電晶體 第二雙極電晶體 第一節點 第二節點 下電訊號 反相下電訊號 帶隙輸出電壓 21

Claims (1)

  1. 201030491 七、申請專利範圍: 1. 一種參考電壓生成電路,包含有: 一運算放大器,用於依照分別輸入至該運算放大器之一反 相終端和該運算放大器之一非反相終端之參考電壓輸出一恒 定電壓;以及 一啟動電路’用於在該啟動電路從一空載模式切換至一主 動模式時喚醒該運鼻放大器,該啟動電路包含第一 類型電晶 體’該第一 1-類型電晶體具有連接至該運算放大器之一輸出之馨 一閘極,連接至一供給電壓之一源極以及連接至第一電阻之一 没極,以依照該運算放大器之-輸出電壓提供一恒定參考電流 給該第一電阻,進而生成一帶隙輸出電壓。 2. 如請求項第1項所述之參考電壓生成電路,其中該啟動電路更 匕3低通;慮波器’ $低通滤波II包含第二1類型電晶體和第 一域型電晶體’以從該帶隙輸_壓消除射頻噪聲。 3. 如請求項第2項所述之參考電壓生成電路,其中該低通瀘波器 之該第二類型電晶體具有一開極、一源極和一没極,該源極 連接在該第1-類型電晶體之該没極與該第一電阻之間且連 接至該第一 1_類型電晶體之該閘極,該沒極連接至該第一 類型電晶體之一閘極。 《如請求項第2項所述之參考電壓生成電路,其中該第一2類型 電晶體具有一源極和一沒極,該源極連接至-接地電壓,該汲' 極連接至該接地電壓。 22 201030491 5 t二求項第1項所述之參考電廢生成電路,其中該啟動電路更 包含一 2-類型電晶體,用於在該空麵<下控制該㈣輸 壓為0伏特。 6.如凊求項第1項所述之參考電麼生成電路,其中該啟動電路更 包含:
    ^第_1_類型電晶體,該第二丨_類型電晶體具有連接至該供 給電壓之-源極、一間極和連接至該第二1類型電晶體之該閉 極之一汲極’當雜動電職辟麵式_至該主動模式 時’該第二1_麵電晶體被開啟; 一第2-類型電晶體,該第一 2姻電晶體具有連接至該第 - 1-類型電晶體之該祕之—汲極’當級動電路從該空載模 式切換至該主動模柄,料-2_麵電晶舰關以使該供 給電壓被充電,作為該第—2__電晶體之該汲極内之一沒極 電壓; 第-2·類型電晶體,該第二2__電晶體具有連接至該第 二1-類型電晶體之觀極和該第—2__電晶體之該汲極之 一問極,以及連接至該運算放大器之該輸出之-汲極,該第二 2-類型電晶體被於該第—2__電晶體之該汲極内充電之電 壓開啟;以及 第二和第四2-類型電晶體,該第三和第四2_類型電晶體均 具有連接i級之級提供當該啟動電路從該空模 23 201030491 式切換至該絲模式時生成之—反相下電峨,該第三和第四 2-類型電晶體被該反相下電訊號同時開啟。 7·如請求項第6項所述之參考電壓生成電路,其中該第_2_類型 電晶體具有連接至該第一 1-類型電晶體之該汲極之一閘極,以 及連接至該第四2-類型電晶體之一汲極之一源極,其中該第二 2-類型電晶體具有連接至該第三2_類型電晶體之一汲極之一源
    極,其中每個該第三和第四2-類型電晶體均具有連接至一接地 電壓之一源極。 8.如請求項第6項所述之參考電壓生成電路,其中該第三和第四 2-類型電晶體在該空載模式下被該反相下電訊號關閉該第一 2-類型電晶體被於該空載模式下生成之〇伏特之一帶隙輸出電 壓關閉。 9.如請求項第1項所述之參考電壓生成電路,其中更包含: 第二和第三丨_類型電晶體’每個該第二和第三1-類型電晶 體均包含連接至該供給電壓之一源極,每個該第二和第三丨_❹ 類型電晶體均使用該供給電壓輸出一偏壓電流,該偏壓電流對 應該運算放大器之該輸出電壓; 一參考電壓電路,該參考電壓電路包含分別連接至該運算 放大器之該反相終端和該非反相終端之第一節點和第二節 點’以使用該第二和第三μ類型電晶體輸出之該偏置電流透過 該第一和第二節點分別向該運算放大器之該反相終端和該非 24 201030491 反相終端提供該供給電壓;以及 第四1_類型電晶體,該第四1-類型電晶體具有連接至該供 給電壓之一源極和連接至一提供一反相下電訊號之級之一閘 極’該第四1-類型電晶體依照該反相下電訊號向該第二和第三 1-類型電晶體提供該供給電壓。 10.如晴求項第9項所述之參考電壓生成電路,其中: 每個該第二和第三L類型f晶體均具有連接至該運算放 大器之該輸出之一閘極; 該第一 1-類型電晶體具有連接至該參考電壓電路之該第 一節點之一汲極;以及 該第三1-類型電晶體具有連接至該參考電壓電路之該第 一卽點之一汲極。 Π·如請求項第9項所述之參考電壓生成電路,其中該第四刚 電晶體具有連接至該第二丨姻電晶體之該閘極和該第三L 類型電晶體之該閘極之一沒極。 12.如請求項第9項所述之參考電壓生成電路,其中該參考電壓電 第二電阻和第一雙極電晶體,該第二電阻和該第一雙極電 曰曰體平行連接至該第一節點和該接地電壓; =阻和第二雙極電晶體,該第三魏和該第二雙極電 曰曰體平行連接至該第二節點和該接地電壓;以及 25 201030491 第四電阻’該第四電阻串聯在該第二節點和該第二雙極電 晶體之間。 13·如請求項第12項所述之參考電壓生成電路其中·· 該第一和第二雙極電晶體均具有連接至該接地電壓之一. 基極,以組成一電流鏡; 該第一雙極電晶體具有連接至該第一節點之一射極以及 連接至該接地電壓之一集極;以及 該第二雙極電晶體具有連接至該細電阻之—射極以及❹ 連接至該接地電壓之一集極。 14. 如請求項第9項所述之參考電壓生成電路,其巾該第四^類型 電晶體在該空賴式τ被敝,隨著該細電 啟該運算放大器之該輸出透過該供給電壓充電使該第二和第 三1-類型電晶體被關閉。 15. 如請求項第i項所述之參考生成,其巾該第—【·類型 電晶體向該第-餘提供—恒定參考電流以生成―丨2伏特之❹ 帶隙輸出電壓。 此如凊求項第i至第u項之任意一項所述之參考電壓生成電 /、中該1類型電晶體為P通道類型金屬氧化物半導體電晶 體,該2-類型電晶體為N通道類型金屬氧化物半導體電晶體。 26
TW098145151A 2008-12-29 2009-12-25 Reference voltage generation circuit TW201030491A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135177A KR101585958B1 (ko) 2008-12-29 2008-12-29 기준전압 발생회로

Publications (1)

Publication Number Publication Date
TW201030491A true TW201030491A (en) 2010-08-16

Family

ID=42284049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145151A TW201030491A (en) 2008-12-29 2009-12-25 Reference voltage generation circuit

Country Status (4)

Country Link
US (1) US8269477B2 (zh)
KR (1) KR101585958B1 (zh)
CN (1) CN101876836A (zh)
TW (1) TW201030491A (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353548B2 (ja) * 2009-08-14 2013-11-27 富士通セミコンダクター株式会社 バンドギャップレファレンス回路
CN101630173B (zh) * 2009-08-20 2012-06-20 四川和芯微电子股份有限公司 一种具有低闪烁噪声的cmos带隙基准源电路
DE102010007771B4 (de) * 2010-02-12 2011-09-22 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung
JP5599040B2 (ja) * 2010-06-04 2014-10-01 ローム株式会社 基準電圧生成回路、電源装置、液晶表示装置
EP2450768B1 (en) * 2010-09-20 2013-11-13 Dialog Semiconductor GmbH Startup circuit for self-supplied voltage regulator
CN102289242A (zh) * 2011-02-23 2011-12-21 李仲秋 Npn型晶体管基准电压产生电路
FR2975512B1 (fr) * 2011-05-17 2013-05-10 St Microelectronics Rousset Procede et dispositif de generation d'une tension de reference ajustable de bande interdite
CN102651082B (zh) * 2012-04-09 2014-08-20 卓捷创芯科技(深圳)有限公司 一种带隙基准自启动电路及无源射频识别标签
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9030186B2 (en) * 2012-07-12 2015-05-12 Freescale Semiconductor, Inc. Bandgap reference circuit and regulator circuit with common amplifier
CN104516395B (zh) * 2014-09-11 2016-02-10 上海华虹宏力半导体制造有限公司 带隙基准电路
US10177661B2 (en) * 2015-06-15 2019-01-08 Futurewei Technologies, Inc. Control method for buck-boost power converters
JP6495160B2 (ja) * 2015-12-18 2019-04-03 ルネサスエレクトロニクス株式会社 半導体集積回路
CN107885267B (zh) * 2016-09-30 2020-01-17 中芯国际集成电路制造(上海)有限公司 用于带隙电压基准电路的操作方法
KR102605008B1 (ko) 2018-01-24 2023-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
TWI708253B (zh) * 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN111835373B (zh) * 2019-11-18 2023-11-14 紫光同芯微电子有限公司 一种新型swp接口电路
CN114115415B (zh) * 2021-11-09 2022-11-25 上海坤锐电子科技有限公司 一种低压差线性稳压电路
US11829171B1 (en) * 2022-06-20 2023-11-28 Key Asic Inc. Bandgap module and linear regulator

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673851A (en) * 1986-03-31 1987-06-16 General Motors Corporation PWM motor operating system with RFI suppression
JP3591107B2 (ja) * 1996-01-19 2004-11-17 富士通株式会社 電源降圧回路及び半導体装置
US6150872A (en) * 1998-08-28 2000-11-21 Lucent Technologies Inc. CMOS bandgap voltage reference
US6891358B2 (en) * 2002-12-27 2005-05-10 Analog Devices, Inc. Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction
US7215180B2 (en) * 2003-08-07 2007-05-08 Ricoh Company, Ltd. Constant voltage circuit
JP4353826B2 (ja) * 2004-02-26 2009-10-28 株式会社リコー 定電圧回路
JP4103859B2 (ja) * 2004-07-07 2008-06-18 セイコーエプソン株式会社 基準電圧発生回路
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
TWI350436B (en) * 2005-10-27 2011-10-11 Realtek Semiconductor Corp Startup circuit, bandgap voltage genertor utilizing the startup circuit, and startup method thereof
KR100788346B1 (ko) * 2005-12-28 2008-01-02 동부일렉트로닉스 주식회사 밴드 갭 기준전압 발생회로
DE102006031549B4 (de) * 2006-07-07 2016-08-04 Infineon Technologies Ag Verfahren zum Betreiben einer Hochfahrschaltung für eine Bandabstandsreferenzschaltung, Verfahren zum Unterstützen des Hochfahrens einer Bandabstandsreferenzschaltung und elektronische Schaltung zur Durchführung der Verfahren
CN100432886C (zh) * 2006-10-25 2008-11-12 华中科技大学 一种双环低压差线性稳压器电路
US7659705B2 (en) * 2007-03-16 2010-02-09 Smartech Worldwide Limited Low-power start-up circuit for bandgap reference voltage generator
KR100940150B1 (ko) * 2007-12-03 2010-02-03 주식회사 동부하이텍 밴드갭 기준전압 발생을 위한 새로운 스타트-업 회로
KR100940151B1 (ko) * 2007-12-26 2010-02-03 주식회사 동부하이텍 밴드갭 기준전압 발생회로
CN102144196B (zh) * 2008-09-05 2013-11-06 松下电器产业株式会社 基准电压产生电路

Also Published As

Publication number Publication date
US20100164466A1 (en) 2010-07-01
US8269477B2 (en) 2012-09-18
CN101876836A (zh) 2010-11-03
KR101585958B1 (ko) 2016-01-18
KR20100077272A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
TW201030491A (en) Reference voltage generation circuit
TWI338436B (en) Power supply device
JP3185698B2 (ja) 基準電圧発生回路
TW201030492A (en) Reference voltage generation circuit
CN111610812B (zh) 一种带隙基准电源产生电路及集成电路
US8704588B2 (en) Circuit for generating a reference voltage
US8164378B2 (en) Device and technique for transistor well biasing
JP5225876B2 (ja) パワーオンリセット回路
KR100788346B1 (ko) 밴드 갭 기준전압 발생회로
TW200824264A (en) Design method of low frequency analog circuit and low frequency analog circuit using the same
TW200934122A (en) Schmitt trigger as level detection circuit
JP2011048601A (ja) 基準電流電圧発生回路
US7683687B2 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
CN107800422A (zh) 电平转移电路和半导体装置
TWI249285B (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
TW200541207A (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
TW567585B (en) Integrated circuit
TW201214952A (en) Differential amplifier
TW200411350A (en) Current mirror operated by low voltage
CN208188714U (zh) 一种低压基准电路
TW200916796A (en) Ground voltage crossing and power supply voltage crossing detection circuit
JP4315724B2 (ja) バンドギャップ型基準電圧回路のスタートアップ回路
TWI280743B (en) Inverter circuit structure
CN115298634B (zh) 偏置电路、传感器设备以及无线传感器设备
TWI231648B (en) High output voltage transfer apparatus