JP2006522570A - 低シャットダウン電流を有する切替自在な増幅回路 - Google Patents

低シャットダウン電流を有する切替自在な増幅回路 Download PDF

Info

Publication number
JP2006522570A
JP2006522570A JP2006509575A JP2006509575A JP2006522570A JP 2006522570 A JP2006522570 A JP 2006522570A JP 2006509575 A JP2006509575 A JP 2006509575A JP 2006509575 A JP2006509575 A JP 2006509575A JP 2006522570 A JP2006522570 A JP 2006522570A
Authority
JP
Japan
Prior art keywords
current
transistor
output
current source
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006509575A
Other languages
English (en)
Other versions
JP2006522570A5 (ja
Inventor
ジョン エー. デファルコ
ミハイル エス. シロコフ
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
ジョン エー. デファルコ
ミハイル エス. シロコフ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション, ジョン エー. デファルコ, ミハイル エス. シロコフ filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2006522570A publication Critical patent/JP2006522570A/ja
Publication of JP2006522570A5 publication Critical patent/JP2006522570A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

電流ミラーを有する切替自在な増幅器回路である。かかるミラーは、基準電流を生成する第1の電流源と、入力電極および出力電極を有する出力トランジスタと、第1の電流源の出力と出力トランジスタの入力電極との間に接続される電流ゲインデバイスと、を含む。第1の電流源で発生した基準電流の関数であるバイアス電流は、出力トランジスタの出力電極を通って発生する。第2の電流源は、電流ゲインデバイスの入力に接続される出力を有する。この第2の電流源は、基準電流の一部分をなす電流を与える。スイッチングトランジスタは、(1)電流ゲインデバイスの入力と、(2)第2の電流源の出力と、に接続された出力電極を有する。このスイッチングトランジスタは、(1)スイッチングトランジスタに与えられる入力信号に応じて、第2の電流源からの電流が流れ、前記第2の電流源からの電流が電流ゲインデバイスを流れることを阻止することによって、出力トランジスタに対するバイアス電流を除去し、この出力トランジスタを非導通状態にする、または(2)スイッチングトランジスタに与えられる入力信号に応じて、第2の電流源からの電流が電流ゲインデバイスを流れ得るようにし、出力トランジスタを導通状態にする。

Description

本発明は増幅器に関し、さらに詳細には切替可能なパワー増幅器に関する。
当技術分野において周知のように、パワー増幅器は多種多様の用途に使用されている。かかる用途として、ラジオ周波数(RF)信号を増幅する、電池式携帯電話のような電話機が挙げられる。
当技術分野において周知のように、かかるRF増幅器は、通常、電流ミラー9を使用して適切な直流(dc)動作点にバイアスがかけられる。かかる配置の1つが、図1に示されている。本明細書においては、増幅器はRF、エミッタ接地および出力トランジスタQRFを含む。このRFトランジスタのベースにはRF信号入力が与えられる。この出力トランジスタのベースは、スイッチングトランジスタQ1にも接続されている。ダイオード接続トランジスタQ2(すなわちp−n接合)は、グランドとRF出力トランジスタQRFとの間に接続されている。ダイオード接続トランジスタQ2が動作すると、一定の直流電圧が当該ダイオード接続トランジスタQ2にわたって発生し、その結果、RF出力トランジスタQRFのベースでの直流電圧が一定になる。従って、ダイオード接続トランジスタQ2は、動作中にRF出力トランジスタQRFのベース電極に一定の基準電圧を与える。RFトランジスタQRFは、当該RFトランジスタQRFのコレクタ−エミッタを通る一定の直流電流IBIASを供給することにより一定の直流動作点にバイアスがかけられる。本明細書では、動作中のダイオード接続トランジスタQ2を通じて一定の電流が加わることにより、この直流電流は発生する。一定の直流電流は、電流源すなわち本明細書では抵抗器で示されている高インピーダンスデバイスによって供給される。本明細書では、この電流源はIで示される電流を発生する。従って、RF出力トランジスタに必要な直流バイアス電流量は、この電流源によって与えられる電流Iの量を定める。つまり、ダイオード接続トランジスタおよびRF出力トランジスタQRFは電流ミラー9として配置され、RFトランジスタのコレクタを通る電流は、電流源からダイオード接続トランジスタQ2に与えられる電流をミラーする。
RF出力トランジスタQRFのスイッチを切ることが要求されるとき、トランジスタQ1は、そのトランジスタQ1のベースに与えられる制御電圧によって駆動される。従って、トランジスタQ1のオン状態は、RF出力トランジスタQRFのベースでの低電圧をもたらす。電流源からの電流Iは、動作中のトランジスタQ1を通って流れる。いくつかの用途においては、トランジスタQ1は5〜10mA程度の電流源の電流Iを流さなければならず、結果として大量のバッテリー電力を出力することとなる。
他の回路が図2に示されている。本明細書では、電流ミラー9’は一対のトランジスタQ2AとQ2B、且つRF出力トランジスタQRFで与えられている。本明細書では、電流ミラー9’はエンハンスメント型電流ミラーとして時々言及されている。このエンハンスメント型電流ミラーをもって、RFトランジスタが高出力、大信号の状況下で駆動されるとき、エミッタフォロワされたトランジスタは、要求に応じて余分のベース電流を供給することができる。
本明細書では、一定の直流電圧は出力トランジスタQRFのベースで発生する。この直流電圧が、一定の直流電圧としてRFトランジスタのベースに加えられることにより、RF出力トランジスタに対する適切な直流バイアス電流を与える。RF出力トランジスタに必要な直流バイアス電流量は、本明細書では抵抗器で示されている電流源からの電流Iの量で定められる。本明細書では、RF出力トランジスタのスイッチを切ることが要求されるとき、トランジスタQ1のベースに与えられる制御電圧によって、トランジスタQ1を駆動させる。従って、トランジスタQ1のオン状態はRF出力トランジスタQRFのベースでの低電圧をもたらす。電流源からの電流Iは、動作中のトランジスタQ1を通って流れる。いくつかの用途においては、トランジスタQ1は5〜10mA程度の電流源の電流Iを流さなければならず、結果として大量のバッテリー電力を出力することとなる。
発明の概要
本発明に基づいて、増幅回路が与えられている。この増幅回路は電流ミラー回路を含む。この電流ミラー回路は、基準電流を発生する第1の電流源と、入力電極と出力電極とを有する出力トランジスタと、第1の電流源の出力と出力トランジスタの入力電極との間に接続される電流ゲインデバイスと、を含む。第1の電流源で発生した基準電流の関数であるバイアス電流は、出力トランジスタの出力電極を通って発生する。第2の電流源は、電流ゲインデバイスの入力に接続される出力を有する。この第2の電流源は、基準電流の一部分をなす電流を与える。スイッチングトランジスタは、(1)電流ゲインデバイスの入力と、(2)第2の電流源の出力と、に接続される出力電極を有する。このスイッチングトランジスタは、(1)当該スイッチングトランジスタに与えられる入力信号に応じて、第2の電流源からの電流が流れ、この第2の電流源からの電流が電流ゲインデバイスを通って流れることを抑制することによって、出力トランジスタに対するバイアス電流を除去し、出力トランジスタを非導通状態にする、または(2)スイッチングトランジスタに与えられる入力信号に応じて、第2の電流源からの電流が電流ゲインデバイスを流れ得るようにし、出力トランジスタを導通状態にする。
1つの実施例においては、ゲインデバイスはトランジスタを含む。
1つの実施例においては、スイッチングトランジスタは、このスイッチングデバイスに与えられた入力信号に応じて、第2の電流源からの電流が電流ゲインデバイスを通って流れ得るようにし、出力トランジスタが導通状態となるときに、ゲインデバイスであるトランジスタは飽和状態に駆動される。
1つの実施例においては、ゲインデバイスであるトランジスタは、バイポーラトランジスタを含む。
本発明によると、このトランジスタは、電流源の出力での一定の電圧とRFトランジスタのベースとの間に接続されたコレクターエミッタを有して与えられる。このトランジスタは、第2の電流源と、当該トランジスタに対するスイッチと、に接続されたベースを有する。RFが流されると、第2の電流源からの電流がかかるトランジスタのベースに与えられ、新しい回路でこのトランジスタは飽和状態にバイアスをかけられ、RFトランジスタのベースに一定の直流電圧を発生させ、故にRFトランジスタに対する一定の直流バイアス電流を与える。このRFトランジスタに必要な直流バイアス電流量は、電流源に必要な電流量を定める。このトランジスタは飽和状態にあるので、第2の電流源は、RFトランジスタに対して必要な直流バイアス電流を与えるために第1の電流源で要求される電流量のほんの一部(I/β)のみである。スイッチでRFトランジスタを切ると、第2の電流源からの少量の電流がスイッチによって流れる。
本発明の1または2以上の実施例の詳細が、以下の添付図および説明において示されている。本発明の他の特徴、目的および利点は、この説明、添付図および特許請求の範囲から明らかになるであろう。
詳細な説明
図3を参照すると、RF増幅回路10が示されている。この回路10は、電流ミラー回路12を含む。この電流ミラー回路12は、基準電流Iを発生する第1の電流源14を含む。この電流源14は高インピーダンスデバイスであり、本明細書においては抵抗器R1で示されている。電流ミラー回路12は、本明細書においてはバイポーラトランジスタ、望ましくはヘテロ接合バイポーラトランジスタ(HBT)デバイスである、RF出力トランジスタ16をも含んでいる。この出力トランジスタ16はエミッタ接地で配置され、かかる出力トランジスタ16のコレクタは、図に示されているように誘導器18を介してVcc供給電圧に接続されている。RF出力トランジスタ16による増幅に使用されるRF入力は、図に示されているように交流結合コンデンサCを介して、RF出力トランジスタ16のベース電極に接続される。電流ミラー回路12は基準電圧発生器20をも含み、この基準電圧発生器20は、本明細書においては、所定の基準電圧(本明細書ではグランド)と、図に示されているように出力トランジスタ16のゲート電極と、に接続したダイオード接続バイポーラトランジスタQ2(すなわちp−n接合)である。電流ミラー回路12は電流ゲインデバイス22をも含み、この電流ゲインデバイス22は、本明細書においては、電流源14の出力と、(a)出力トランジスタ16のゲート電極、(b)基準電圧発生器20、との間に接続されたバイポーラトランジスタQxである。
かかる配置をもって、電流ミラー回路12は出力トランジスタ16のコレクタ電極を通る直流バイアス電流IBIASを与える。このバイアス電流IBIASは、電流源14で発生した基準電流Iの関数である。つまり、ダイオード接続トランジスタQ2はp−n接合を与え、RF出力トランジスタ16は電流ミラー12として配置されて、RFトランジスタ16のコレクタを通る電流IBIASは、電流源14からダイオード接続トランジスタ20に与えられる電流Iをミラーする。
増幅器10は第2の電流源24を含み、この電流源24は本明細書においては、電流ゲインデバイス22(本明細書ではバイポーラトランジスタQx)の入力に接続される出力を有し、抵抗器R2で示されている。トランジスタQxは動作中に飽和状態に機能し、故に第2の電流I’は基準電流Iの一部分をなす。さらに、トランジスタQxは飽和状態に駆動される(すなわち、トランジスタQxのベースーエミッタ接合およびベースーコレクタ接合はともに、順方向にバイアスがかけられている。)ので、このトランジスタQxのコレクタおよびエミッタ電極にわたって相対的に一定な電圧が存在する。つまり、トランジスタはIの第2の電流源I’により与えられる電流に対する比率であるベータを有し、すなわちベータ=I/I’である。従って、例えば、ベータは約50であると、第2の電流源はI’=I/50の電流を発生する。
回路10は、本明細書においてはエミッタ接地のバイポーラトランジスタQ1であるスイッチングトランジスタをも含み、このスイッチングトランジスタは、(1)電流ゲインデバイス22の入力と、(2)第2の電流源24の出力と、に接続される出力電極(本明細書ではコレクタ電極)を有している。スイッチングトランジスタQ1は、当該スイッチングトランジスタQ1のベース電極に与えられる制御信号に応じて、(1)スイッチングトランジスタQ1のベースに与えられる制御信号に応じて、第2の電流源24からの電流I’(破線で示されている。)が流れ、第2の電流源24からの電流が電流ゲインデバイス22を流れることを抑制することによって、出力トランジスタ16に対するバイアス電流を除去し、この出力トランジスタ16を非導通状態にする、または(2)スイッチングトランジスタQ1のベースに与えられる制御信号に応じて、第2の電流源24からの電流(実線で示されている。)が電流ゲインデバイス22を流れ得るようにし、出力トランジスタ16を導通状態にする。
図4を参照すると、他のスイッチング増幅器10’が示されている。本明細書では、電流ミラー12’はエンハンスメント型電流ミラーであり、RF出力トランジスタ16のベースに一定の直流基準電圧を与えるための一対のトランジスタQ2AおよびQ2Bを含む。この直流電圧は、一定の直流電圧としてRFトランジスタのベースに加えられることにより、RF出力トランジスタに対する適切な直流バイアス電流を与える。RF出力トランジスタ16に必要な直流バイアス電流量は、本明細書ではR1で示される電流源14からの電流Iの量で定められる。RF出力トランジスタ16のスイッチを切ることが望まれるときは、トランジスタQ1は、当該トランジスタQ1のベースに与えられる制御電圧で駆動される。
増幅器10’は、本明細書においては抵抗器R2で示される第2の電流源24を含み、この電流源24は、電流ゲインデバイス22(本明細書ではバイポーラトランジスタQx)の入力に接続される出力を有している。トランジスタQxは動作中に飽和状態に機能し、故に第2の電流I’は基準電流Iの一部分をなす。つまり、このトランジスタはIの第2の電流源I’により与えられる電流に対する比率であるベータを有し、すなわちベータ=I/I’である。従って、例えばベータが約50であると、第2の電流源はI’=I/50の電流を発生する。
回路10’は、本明細書ではエミッタ接地のバイポーラトランジスタQ1であるスイッチングトランジスタをも含み、このバイポーラトランジスタQ1は、(1)電流ゲインデバイス22の入力と、(2)第2の電流源24の出力と、に接続される出力電極(本明細書ではコレクタ電極)を有している。スイッチングトランジスタQ1は、当該スイッチングトランジスタQ1のベース電極に与えられる制御信号に応じて、(1)スイッチングトランジスタQ1のベースに与えられる制御信号に応じて、第2の電流源24からの電流I’(破線で示されている。)が流れ、第2の電流源24からの電流が電流ゲインデバイス22を流れることを阻止することによって、出力トランジスタ16に対するバイアス電流を除去し、この出力トランジスタ16を非導通状態にする、または(2)スイッチングトランジスタQ1のベースに与えられる制御信号に応じて、第2の電流源24からの電流(実線で示されている。)が電流ゲインデバイス22を流れ得るようにし、出力トランジスタ16を導通状態にする。
本発明の多くの実施例が説明されているが、多様な変更が本発明の精神と範囲から逸脱すること無くなされてもよい。従って、他の実施例は特許請求の範囲内である。
従来技術による切替自在な増幅器の概略図である。 従来技術による切替自在な増幅器の概略図である。 本発明による切替自在な増幅器の概略図である。 本発明の他の実施例による切替自在な増幅器の概略図である。

Claims (10)

  1. (a)(i)基準電流を発生する第1の電流源と、(ii)入力電極と出力電極とを有す
    る出力トランジスタと、(iii)前記第1の電流源の出力と前記出力トランジスタの入力電
    極との間に接続された電流ゲインデバイスと、を含み(v)前記第1の電流源で発生した
    基準電流の関数であるバイアス電流を、前記出力トランジスタの出力電極を通して発生させる電流ミラー回路と、
    (b)前記電流ゲインデバイスの入力に接続される出力を有して前記基準電流の一部分をなす電流を与える第2の電流源と、
    (c)(1)前記電流ゲインデバイスの入力と、(2)前記第2の電流源の出力と、に接続される出力電極を有するスイッチングトランジスタと、
    を含む増幅回路であって、前記スイッチングトランジスタは、
    (1)当該スイッチングトランジスタに与えられる入力信号に応じて、前記第2の電流源からの電流が流れ、前記第2の電流源からの電流が前記電流ゲインデバイスを流れることを抑制することにより、前記出力トランジスタに対する前記バイアス電流を除去し、前記出力トランジスタを非導通状態にする、または
    (2)当該スイッチングトランジスタに与えられる前記入力信号に応じて、前記第2の電流源からの電流が前記電流ゲインデバイスを流れ得るようにし、前記出力トランジスタを導通状態にする、
    ことを特徴とする増幅回路。
  2. 前記ゲインデバイスは、トランジスタを含むことを特徴とする請求項1に記載の増幅回路。
  3. 前記スイッチングトランジスタが、当該スイッチングトランジスタに与えられる前記入力信号に応じて、前記第2の電流源からの電流が前記電流ゲインデバイスを流れ得るようにして前記出力トランジスタを導通状態とするときに、前記ゲインデバイスであるトランジスタは飽和状態に駆動されることを特徴とする請求項2に記載の増幅回路。
  4. 前記ゲインデバイスであるトランジスタは、バイポーラトランジスタを含むことを特徴とする請求項3に記載の増幅回路。
  5. 前記ゲインデバイスであるトランジスタは、バイポーラトランジスタを含むことを特徴とする請求項5に記載の増幅器。
  6. 前記スイッチングトランジスタは、バイポーラトランジスタを含むことを特徴とする請求項6に記載の増幅回路。
  7. 前記出力トランジスタは、バイポーラトランジスタを含むことを特徴とする請求項6に記載の増幅回路。
  8. 前記スイッチングトランジスタは、バイポーラトランジスタを含むことを特徴とする請求項8に記載の増幅回路。
  9. (a)(i)基準電流を発生する第1の電流源と、(ii)入力電極と出力電極とを有す
    る出力トランジスタと、(iii)前記第1の電流源の出力と前記出力トランジスタの入力電
    極との間に接続されるバイポーラトランジスタと、を含み(iv)前記第1の電流源で発生
    した基準電流の関数であるバイアス電流を、前記出力トランジスタの出力電極を通して発生させる電流ミラー回路と、
    (b)前記バイポーラトランジスタの入力に接続される出力を有して前記基準電流の一部分をなす電流を与える第2の電流源と、
    (c)(1)前記電流ゲインデバイスの入力と、(2)前記第2の電流源の出力と、に接続される出力電極を有するスイッチングトランジスタと、
    を含む増幅回路であって、前記スイッチングトランジスタは、
    (1)当該スイッチングトランジスタに与えられる入力信号に応じて、前記第2の電流源からの電流が流れ、前記第2の電流源からの電流が前記バイポーラトランジスタを流れることを抑制することにより、前記出力トランジスタに対する前記バイアス電流を除去し、前記出力トランジスタを非導通状態にする、または
    (2)当該スイッチングトランジスタに与えられる前記入力信号に応じて、前記第2の電流源からの電流が飽和状態に駆動されているバイポーラトランジスタを流れ得るようにし、前記出力トランジスタを導通状態にする、
    ことを特徴とする増幅回路。
  10. (a)基準電流を発生する第1の電流源と、
    (b)入力電極と出力電極とを有する出力トランジスタと、
    (c)前記第1の電流源の出力と、(1)前記出力トランジスタの入力電極、(2)p−n接合、との間に接続されるバイポーラトランジスタと、
    (d)前記第1の電流源で発生した前記基準電流の関数であるバイアス電流は、前記出力トランジスタの出力電極を通って発生し、
    (e)前記電流ゲインデバイスの入力に接続される出力を有して前記基準電流の一部分をなす電流を与える第2の電流源と、
    (f)(1)前記バイポーラトランジスタの入力と、(2)前記第2の電流源の出力と、に接続される出力電極を有するスイッチングトランジスタと、
    を含む増幅回路であって、前記スイッチングトランジスタは、
    (1)当該スイッチングトランジスタに与えられる入力信号に応じて、前記第2の電流源からの電流が流れ、前記第2の電流源からの電流が前記バイポーラトランジスタを通って流れることを抑制することにより、前記出力トランジスタに対する前記バイアス電流を除去し、前記出力トランジスタを非導通状態にする、または
    (2)当該スイッチングトランジスタに与えられる前記入力信号に応じて、前記第2の電流源からの電流が飽和状態に駆動されている前記バイポーラトランジスタを流れ得るようにし、前記出力トランジスタを導通状態にする、
    ことを特徴とする増幅回路。
JP2006509575A 2003-04-03 2004-04-02 低シャットダウン電流を有する切替自在な増幅回路 Pending JP2006522570A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/406,334 US6803821B1 (en) 2003-04-03 2003-04-03 Switchable amplifier circuit having reduced shutdown current
PCT/US2004/010013 WO2004091095A1 (en) 2003-04-03 2004-04-02 Switchable amplifier circuit having reduced shutdown current

Publications (2)

Publication Number Publication Date
JP2006522570A true JP2006522570A (ja) 2006-09-28
JP2006522570A5 JP2006522570A5 (ja) 2007-04-19

Family

ID=33097300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006509575A Pending JP2006522570A (ja) 2003-04-03 2004-04-02 低シャットダウン電流を有する切替自在な増幅回路

Country Status (7)

Country Link
US (1) US6803821B1 (ja)
JP (1) JP2006522570A (ja)
KR (1) KR20060016079A (ja)
CN (1) CN100472953C (ja)
DE (1) DE112004000525T5 (ja)
TW (1) TWI341080B (ja)
WO (1) WO2004091095A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004171625A (ja) * 2002-11-18 2004-06-17 Renesas Technology Corp 不揮発性記憶装置
US6922107B1 (en) * 2002-12-23 2005-07-26 Dynalinear Technologies, Inc. Dual (constant voltage/constant current) bias supply for linear power amplifiers
US7026876B1 (en) 2003-02-21 2006-04-11 Dynalinear Technologies, Inc. High linearity smart HBT power amplifiers for CDMA/WCDMA application
US7057461B1 (en) 2003-03-19 2006-06-06 Dynalinear Technologies, Inc. Heterostructure bipolar transistor power amplifier module with dynamic voltage supply for improved efficiency
US10447208B2 (en) * 2017-12-15 2019-10-15 Raytheon Company Amplifier having a switchable current bias circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147606A (ja) * 1984-12-21 1986-07-05 Toshiba Corp Rf増幅回路
JPS631107A (ja) * 1986-06-19 1988-01-06 Nec Corp 演算増幅器
JPH0250519A (ja) * 1988-05-26 1990-02-20 Sgs Thomson Microelettronica Spa 遅延されたスイッチオフを有する低電圧制御された予備電子回路
JPH02206208A (ja) * 1989-02-03 1990-08-16 Mitsubishi Electric Corp 電流制御回路
JPH02218207A (ja) * 1989-02-20 1990-08-30 Fuji Photo Film Co Ltd 利得制御回路
JPH1123454A (ja) * 1997-06-30 1999-01-29 Shimadzu Corp 原子吸光光度計
JP2002217762A (ja) * 2001-01-12 2002-08-02 Hitachi Ltd 信号処理用半導体集積回路および無線通信システム
JP2002246855A (ja) * 2001-02-21 2002-08-30 Rf Chips Technology Inc ローノイズアンプ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122401A (en) * 1977-07-14 1978-10-24 National Semiconductor Corporation High efficiency power amplifier circuit
US5099203A (en) * 1990-06-05 1992-03-24 Continental Electronics Corporation Power amplifier having multiple switched stages and method of operating same
JP3103712B2 (ja) * 1994-03-14 2000-10-30 松下電子工業株式会社 電力増幅器及び増幅方法
US5517143A (en) * 1994-11-29 1996-05-14 Linear Technology Corporation Current mirror circuits and methods with guaranteed off state and amplifier circuits using same
US6281730B1 (en) * 1999-05-13 2001-08-28 National Semiconductor Corporation Controlled slew rate driver
US6191656B1 (en) * 1999-07-23 2001-02-20 Rf Micro Devices, Inc. High efficiency, unilateral dual stage RF amplifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147606A (ja) * 1984-12-21 1986-07-05 Toshiba Corp Rf増幅回路
JPS631107A (ja) * 1986-06-19 1988-01-06 Nec Corp 演算増幅器
JPH0250519A (ja) * 1988-05-26 1990-02-20 Sgs Thomson Microelettronica Spa 遅延されたスイッチオフを有する低電圧制御された予備電子回路
JPH02206208A (ja) * 1989-02-03 1990-08-16 Mitsubishi Electric Corp 電流制御回路
JPH02218207A (ja) * 1989-02-20 1990-08-30 Fuji Photo Film Co Ltd 利得制御回路
JPH1123454A (ja) * 1997-06-30 1999-01-29 Shimadzu Corp 原子吸光光度計
JP2002217762A (ja) * 2001-01-12 2002-08-02 Hitachi Ltd 信号処理用半導体集積回路および無線通信システム
JP2002246855A (ja) * 2001-02-21 2002-08-30 Rf Chips Technology Inc ローノイズアンプ回路

Also Published As

Publication number Publication date
US6803821B1 (en) 2004-10-12
US20040196103A1 (en) 2004-10-07
KR20060016079A (ko) 2006-02-21
TWI341080B (en) 2011-04-21
WO2004091095A1 (en) 2004-10-21
CN1768473A (zh) 2006-05-03
CN100472953C (zh) 2009-03-25
TW200428758A (en) 2004-12-16
DE112004000525T5 (de) 2006-02-23

Similar Documents

Publication Publication Date Title
US7365604B2 (en) RF amplifier with a bias boosting scheme
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器
US6486739B1 (en) Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme
US4236120A (en) High speed, high efficiency amplifier circuit
JP2005101734A (ja) 高出力増幅回路
JP2006522570A (ja) 低シャットダウン電流を有する切替自在な増幅回路
JP2004040500A (ja) 高周波増幅器
KR840004328A (ko) 이득 분배 제어용 증폭기
JPH02288607A (ja) 演算増幅器用出力段
US7012469B2 (en) Integrated circuit device having high efficiency at the time of low power output
CA1236889A (en) Amplifier arrangement
JPH0580164B2 (ja)
US20030042982A1 (en) Operational amplifier
JP2003273660A (ja) 高周波増幅器
US20080129380A1 (en) Constant Current Darlington Circuits for High Power
US10965264B2 (en) Bias circuit for supplying a bias current to an RF power amplifier
JP4549274B2 (ja) ドライバー出力回路
KR980006805A (ko) 증폭회로
EP1638205A1 (en) Driver circuit
JP3338334B2 (ja) 増幅回路
JP2005341014A (ja) 高周波増幅器
JP2834929B2 (ja) 増幅回路
JP2024025498A (ja) バイアス回路及び電力増幅回路
JP3469639B2 (ja) 増幅回路
JPH11177401A (ja) スイッチ回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719