JP2002246855A - ローノイズアンプ回路 - Google Patents

ローノイズアンプ回路

Info

Publication number
JP2002246855A
JP2002246855A JP2001044862A JP2001044862A JP2002246855A JP 2002246855 A JP2002246855 A JP 2002246855A JP 2001044862 A JP2001044862 A JP 2001044862A JP 2001044862 A JP2001044862 A JP 2001044862A JP 2002246855 A JP2002246855 A JP 2002246855A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
input
lna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001044862A
Other languages
English (en)
Other versions
JP3664657B2 (ja
Inventor
Sadao Igarashi
貞男 五十嵐
Koji Horie
幸司 堀江
Masahiro Takada
雅弘 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RF Chips Tech Inc
Original Assignee
RF Chips Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RF Chips Tech Inc filed Critical RF Chips Tech Inc
Priority to JP2001044862A priority Critical patent/JP3664657B2/ja
Publication of JP2002246855A publication Critical patent/JP2002246855A/ja
Application granted granted Critical
Publication of JP3664657B2 publication Critical patent/JP3664657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 バルンを設けることなく、バルンを使用した
ときと同等またはそれ以上の性能を維持することができ
るローノイズアンプ回路を提供する。 【解決手段】 入力回路14は、バルンを使用したとき
と同等またはそれ以上の性能で、前段の不平衡出力の回
路から、LNA回路内の平衡入力の回路(RF回路1
6)へと入力信号を良好に伝送する。トランジスタT
3,T4は、その差動増幅器としての機能により、コレ
クタ端子側から、増幅された2つの信号を出力する。こ
れら増幅された2つの信号は、出力回路15に平衡出力
され、出力回路15の機能により合成されて、1つの出
力端子12から出力される。出力回路15が設けられて
いることで、バルンを使用したときと同等またはそれ以
上の性能で、平衡出力の回路(RF回路16)からの位
相のずれた2つの信号を合成し、それを出力信号として
次段の不平衡入力の回路へと良好に伝送することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば無線LAN
(ローカル・エリア・ネットワーク)や携帯電話などの
受信系回路部分に好適に利用可能なローノイズアンプ回
路に関する。
【0002】
【従来の技術】従来より、ローノイズアンプ(LNA:
低雑音高周波増幅器)回路は、携帯電話などにおける受
信系回路部分に使用されている。LNA回路は、高周波
信号を増幅するためのものであり、その回路特性とし
て、雑音指数や相互変調ひずみ特性が良いことなどが要
求される。LNA回路は、回路素子を高周波領域で動作
させるため、低周波回路では無視できた浮遊容量や寄生
インダクタンスを考慮して回路設計を行う必要がある。
特に、LNA回路をIC(integrated circuit:集積回
路)化する場合には、ICのパッケージを考慮する必要
がある。具体的には、ボンディングワイヤーやリード成
分などが寄生インダクタンスとなって回路に影響を与え
る。
【0003】
【発明が解決しようとする課題】従来、図13(A)に
示したように、前段が不平衡出力型の回路111であ
り、かつ次段が不平衡入力型の回路112であれば、そ
の間に配置されるLNA回路110は、入出力不平衡型
の回路で構成される。
【0004】ここで、入出力不平衡型の回路としては、
増幅用のトランジスタ1つをエミッタ接地で使用する構
成(シングル回路)のものが考えられる。しかしなが
ら、LNA回路をICで設計する際に、その回路構成を
エミッタ接地のシングル回路とした場合、周波数が高く
なると通常の技術では、ICのパッケージを考慮する
と、必要とするパワーゲインが得られなくなる場合があ
る。上述したように、ICのパッケージを考慮すると、
ボンディングワイヤーやリード成分などが寄生インダク
タンスとなるためである。
【0005】具体的には、例えば2.5GHz帯用のLN
A回路では、パワーゲインが15dB必要とされる場合が
ある。そのパワーゲインを満たすようにLNA回路をエ
ミッタ接地のシングル回路で構成するためには、ICの
パッケージの成分としてボンディングワイヤー成分とリ
ード成分とを考慮して設計する必要がある。このとき、
例えばパッケージのワイヤー成分とリード成分とのイン
ダクタンスが、合計4nHだったとする。回路としては、
エミッタ部に、パッケージのインダクタンスとして4nH
を追加することになるが、通常の技術では、最先端のシ
リコンゲルマニウムのトランジスタを使用したとしても
パワーゲインが不足する場合がある。
【0006】そこで、入出力不平衡型のLNA回路とし
て、デファレンシャルアンプ(差動増幅器)を用いた構
成にすることが考えられる。この構成での従来の接地方
式としては、コレクタ接地+ベース接地の形をとる。し
かしながら、この回路構成の場合、周波数が高くなると
通常の技術では、ICのパッケージを考慮すると、ひず
み特性が悪くなり回路が不安定になる場合がある。
【0007】具体的に、2.5GHz帯用のLNA回路を
入出力不平衡型の差動増幅器を用いて設計する場合につ
いて考える。差動増幅器の接地方式は、コレクタ接地+
ベース接地の形とし、ICのパッケージ成分としてワイ
ヤー成分とリード成分とを考慮して設計するものとす
る。このとき、例えばパッケージのワイヤー成分とリー
ド成分とのインダクタンスが、合計4nHだったとする。
通常の技術では、パッケージのインダクタンスが4nHあ
るとコレクタ部分とベース部分とが完全には接地されな
い状態となるので、回路が不安定になり発振する可能性
がある。また、ひずみ特性が悪くなり、LNA回路に必
要なひずみ特性を満たさなくなる場合がある。
【0008】このように、LNA回路を入出力“不平
衡”型の回路構成にすると、必要とされる回路特性が得
られない場合があるので、前段が不平衡出力型の回路で
あり、かつ次段が不平衡入力型の回路であるにもかかわ
らず、LNA回路を入出力“平衡”型の回路で構成する
場合がある。入出力平衡型のLNA回路は、差動増幅器
を用いた構成で実現できる。
【0009】従来、LNA回路を入出力平衡型の回路で
構成する場合、前段の不平衡出力型の回路と、次段の不
平衡入力型の回路との間のモード変換のために、平衡/
不平衡変換装置(Balance-to-unbalance transformer,
通称バルン(Balun))が使用されている。バルンを使用す
ることで、不平衡出力の回路から平衡入力の回路へと信
号を伝送することができる。具体的には、例えば、バン
ドパスフィルタから1本の伝送線路で平衡入力のLNA
回路に信号が伝送されてくるような場合は、バンドパス
フィルタとLNA回路との間にバルンを使用することで
問題なく信号を伝送することができる。また、バルンを
使用することで、平衡出力の回路からの位相のずれた2
つの信号を合成して不平衡入力の回路へと伝送すること
ができる。具体的には、例えば、平衡出力のLNA回路
から、2本の伝送線路で不平衡入力のバンドパスフィル
タに信号が伝送されてくるような場合は、LNA回路と
バンドパスフィルタとの間にバルンを使用することで問
題なく信号を伝送することができる。
【0010】図13(B)は、入出力平衡型のLNA回
路とバルンとを組み合わせた回路構成の例である。この
例では、前段の不平衡出力型の回路121と、次段の不
平衡入力型の回路124とを、それぞれバルン122,
123を介して、入出力平衡型のLNA回路120に接
続している。
【0011】図14は、入出力平衡型のLNA回路のよ
り詳細な回路構成を示している。この図に示したLNA
回路100は、2.5GHz帯用のものであり、入出力平
衡型の差動増幅器を用いた回路構成となっている。この
LNA回路100には、入出力段に2つのバルンB1,
B2が接続された構成となっている。バルンB1は、1
次巻線101Aと2次巻線101Bとが電磁誘導結合さ
れて構成されている。バルンB1において、1次巻線1
01Aの一端は入力端子101に接続され、他端は接地
されている。2次巻線101Bの両端は、LNA回路1
00の入力段に接続されている。バルンB2も同様に、
1次巻線102Aと2次巻線102Bとが電磁誘導結合
されて構成されている。バルンB2において、2次巻線
102Bの一端は出力端子102に接続され、他端は接
地されている。1次巻線102Aの両端は、LNA回路
100の出力段に接続されている。
【0012】LNA回路100は、差動増幅器を形成す
る一対のトランジスタT11,T12と、これらのトラ
ンジスタT11,T12にバイアス電圧を印加するため
のバイアス回路103とを備えている。このLNA回路
100は、また、バイアス抵抗R1,R2と、コイルL
11,12とを備えている。コイルL11,L12は、
電源電圧Vccからの給電用として記述している。
【0013】トランジスタT11,T12のエミッタ端
子は、共通接地されている。トランジスタT11,T1
2のベース端子は、バルンB1の2次巻線101Bに平
衡接続されている。トランジスタT11,T12のコレ
クタ端子は、コイルL11,12に接続されている。ト
ランジスタT11,T12のコレクタ端子とコイルL1
1,12との間の信号経路には、バルンB2の1次巻線
102Aが接続されている。バイアス抵抗R1,R2
は、一端が、トランジスタT11,T12のベース端子
とバルンB1との間の信号経路に接続され、他端が、バ
イアス回路103に接続されている。
【0014】以上のように構成された回路では、バルン
B1を使用していることで、前段の不平衡出力の回路か
ら、平衡入力のLNA回路100へと入力信号を伝送す
ることができる。このとき、1つの入力端子101から
の入力信号は、バルンB1の機能により、位相が180
°ずれた2つの信号に変換される。これら2つの信号
が、それぞれトランジスタT11,T12のベース端子
側に伝達される。トランジスタT11,T12は、その
差動増幅器としての機能により、コレクタ端子側から、
増幅された2つの信号を出力する。これら増幅された2
つの信号は、バルンB2に平衡出力され、バルンB2の
機能により合成されて、1つの出力端子102から出力
される。このように、バルンB2を使用することで、平
衡出力された2つの信号を合成し、それを出力信号とし
て次段の不平衡入力の回路へと伝達することができる。
【0015】ところで、最近の入出力不平衡型のLNA
回路には、バイパス機能を備えているものがある。この
場合、バイパス機能を使用するか否かのモードを切り替
えるバイパス・スイッチが回路内に存在する。LNA回
路は、信号を増幅するためのものであるが、入力信号の
レベルが十分に大きいときには、信号を増幅する必要が
ない。バイパス機能は、レベルの大きい信号が入力され
たときに、その信号を増幅せずにLNA回路内でバイパ
ス(迂回)させるためのものである。バイパス機能を備
えたLNA回路では、入力信号が小さいときには、増幅
用のトランジスタに電流を流して信号を増幅させる。こ
のときバイパス・スイッチはオフとなり、バイパス機能
は使用されない。このモードを“バイパスオフ”とい
う。逆に、入力信号が十分に大きいときには、増幅用の
トランジスタに電流を流さないで信号を増幅させないよ
うにする。すなわち、バイパス・スイッチをオンにし、
信号をバイパス・スイッチが設けられたバイパス経路で
増幅作用なしに通過させる。このモードを“バイパスオ
ン”という。入出力不平衡型のLNA回路では、出力先
は1つの信号経路のみであるから、バイパス機能を備え
付けるためには必要とされるバイパス・スイッチの数は
通常1つのみである。
【0016】一方、最近では入出力平衡型のLNA回路
においてもバイパス機能を備え付ける必要があると考え
られている。しかしながら、入出力平衡型の回路でバイ
パス機能を備え付けるには、出力経路が2つであるか
ら、通常2つのバイパス・スイッチが必要となる。具体
的には、例えば、図14に示したように、トランジスタ
T11,T12の各信号経路に対してそれぞれバイパス
・スイッチSW11,SW12を設ける必要がある。
【0017】以上のことから、従来のLNA回路の問題
点についてまとめると、以下のとおりである。まず、差
動増幅器を用いて入出力不平衡型のLNA回路を構成し
た場合には、以下の問題点がある。ICのパッケージを
考慮すると、ベース部分とコレクタ部分とが完全に接地
されない場合があるため、 (i)LNA回路の安定度が悪くなり発振する可能性があ
る。 (ii)ひずみ特性が悪くなり、LNA回路に要求されるひ
ずみ特性を満たさなくなるおそれがある。
【0018】一方、差動増幅器を用いた入出力平衡型の
LNA回路とバルンとを組み合わせた構成では、上述の
入出力不平衡型のLNA回路の問題点は少ないものの、
以下の問題点がある。 (i)入出力不平衡型の回路に比べてバルン2個分の費用
が余分にかかる。 (ii)バルン2個分の設置スペースが必要となり、製品全
体の小型化がその分だけ実現できない。 (iii)高周波ではバルンによるエネルギー損失が生じて
くる。 (iv)仮にバイパス機能を備え付けた場合、LNA回路内
にバイパス・スイッチが2個必要となり、それを設ける
ための回路スペースが必要となると共に、その分のコス
トが必要とされる。
【0019】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、バルンを設けることなく、バルンを
使用したときと同等またはそれ以上の性能を維持するこ
とができるローノイズアンプ回路を提供することにあ
る。
【0020】
【課題を解決するための手段】本発明によるローノイズ
アンプ回路は、一対のトランジスタを含んで構成された
差動増幅器を備えたローノイズアンプ回路であって、不
平衡状態で入力された信号を、一対のトランジスタのそ
れぞれのベース端子に平衡状態の信号に位相変換して出
力する機能を有すると共に、少なくともコイルとキャパ
シタとを含む複数の個別部品が、その回路定数が同一と
なるように対称的に配置されて構成された入力回路と、
一対のトランジスタのそれぞれのコレクタ端子から平衡
状態で出力された信号を、不平衡状態の信号に位相変換
して出力する機能を有すると共に、少なくともコイルと
キャパシタとを含む複数の個別部品が、その回路定数が
同一となるように対称的に配置されて構成された出力回
路との少なくとも一方を備えたものである。
【0021】ここで、本発明によるローノイズアンプ回
路における入力回路および出力回路の個別部品は、例え
ばICのパッケージ成分(ワイヤー成分やリード成分)
で構成されるものである。
【0022】本発明によるローノイズアンプ回路では、
入力回路を備えた構成にした場合には、不平衡入力され
た信号が、バルンを使用したときと同等に、一対のトラ
ンジスタのそれぞれのベース端子に平衡状態で出力され
る。このとき、入力回路の各回路要素が、その回路定数
が同一となるように対称的に配置されていることによ
り、バルンと同等の位相変換機能が実現されると共に、
妨害信号が進入したときには、その妨害信号が打ち消さ
れて削減される。
【0023】また、本発明によるローノイズアンプ回路
では、出力回路を備えた構成にした場合には、平衡入力
された信号が、バルンを使用したときと同等に、不平衡
状態で出力される。このとき、出力回路の各回路要素
が、その回路定数が同一となるように対称的に配置され
ていることにより、バルンと同等の位相変換機能が実現
される。
【0024】本発明によるローノイズアンプ回路は、入
力回路と出力回路との双方を備えた構成にした場合に
は、全体として入出力不平衡型の回路となる。このと
き、本発明によるローノイズアンプ回路では、入出力不
平衡型の回路であるにもかかわらず、その性能は、入出
力平衡型のLNA回路とバルンとを組み合わせた回路に
比べて同等またはそれ以上の性能が実現される。
【0025】なお、本発明によるローノイズアンプ回路
は、差動増幅器に対する信号経路を信号レベルに応じて
切り替えるためのバイパス・スイッチが1つ設けられて
構成されていても良い。このバイパス・スイッチは、例
えば、入力信号のレベルが十分に大きいときには、その
信号が差動増幅器によって増幅作用を受けないように迂
回させるように作用する。
【0026】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0027】まず、図2を参照して、本発明の一実施の
形態に係るLNA回路が利用される受信回路の例につい
て説明する。図2に示した受信回路1は、例えば携帯電
話などの受信系回路部分に使用されるものであり、信号
の入力側から順に、アンテナ2と、フィルタ3と、LN
A回路4と、フィルタ5と、ミキサ(周波数混合器)6
と、局部発振器7とを備えている。フィルタ3は、平衡
出力型の回路であり、1本の伝送線路でLNA回路4に
接続されている。フィルタ5は、平衡入力型の回路であ
り、1本の伝送線路でLNA回路4に接続されている。
【0028】アンテナ2は、電磁波信号(電波)を受信
すると、それを電気的なRF(Radio Frequency:高周
波)信号に変換して出力する機能を有している。フィル
タ3,5は、例えばバンドパスフィルタで構成され、不
要な信号成分を除去する機能を有している。LNA回路
4は、RF信号を増幅して出力する機能を有している。
ミキサ6は、周波数変換を行うものであり、RF信号を
局部発振器7からの局部発振信号と混合してIF(Inte
rmediate Frequency:中間周波数)信号に変換する機能
を有している。
【0029】次に、図1の回路図を参照して、本実施の
形態の特徴部分であるLNA回路4の構成について詳細
に説明する。図1に示したLNA回路4は、2.5GHz
帯用に設計されたものであり、全体として入出力不平衡
型の回路構成となっている。また、このLNA回路4
は、信号のバイパス機能を有している。
【0030】このLNA回路4は、信号の増幅機能を有
するRF回路16と、このRF回路16の入力側に配置
された入力回路14と、RF回路16の出力側に配置さ
れた出力回路15とを備えている。このLNA回路4
は、また、RF回路16にバイアス電圧を印加するため
のバイアス回路13を備えている。RF回路16は、差
動増幅器を形成する一対の増幅用トランジスタT3,T
4を有し、入出力平衡型の構成となっている。入力回路
14は、平衡出力の回路(図1のフィルタ3)から平衡
入力の回路(RF回路16)へと信号を伝送する機能を
有している。出力回路15は、平衡出力の回路(RF回
路16)から不平衡入力の回路(図1のフィルタ5)へ
と信号を伝送する機能を有している。
【0031】LNA回路4の各部の構成について説明す
ると、まず、バイアス回路13は、トランジスタT1,
T2と、抵抗R1,R2,R3,R4と、キャパシタC
5と、スイッチSW1とを有している。
【0032】バイアス回路13のトランジスタT2とR
F回路16のトランジスタT3とは、互いのベース端子
同士が抵抗R3を介して接続され、カレントミラー回路
を構成している。同様に、トランジスタT2とRF回路
16のトランジスタT4も、互いのベース端子同士が抵
抗R4を介して接続され、カレントミラー回路を構成し
ている。トランジスタT1は、バイアス電流誤差を小さ
くするために使用されている。抵抗R1の一端は、RF
回路16にある電源電圧Vccに接続され、他端は、スイ
ッチSW1に接続されている。この抵抗R1は、トラン
ジスタT2のコレクタ電流の調整用に設けられている。
抵抗R1を調整することで、トランジスタT2のコレク
タ電流が決定される。RF回路16のトランジスタT
3,T4は、それぞれトランジスタT2とカレントミラ
ー回路を構成しているので、トランジスタT2のコレク
タ電流が決定されることで、トランジスタT3,T4の
コレクタ電流も決定される。
【0033】抵抗R2は、一端がトランジスタT2のエ
ミッタ端子に接続され、他端が接地されている。この抵
抗R2は、トランジスタT2,T3およびトランジスタ
T2,T4のトランジスタ対をそれぞれカレントミラー
の構成にするための調整用に設けられている。抵抗R
3,R4は、バイアス抵抗である。スイッチSW1は、
一端が抵抗R1に接続され、他端がトランジスタT2の
コレクタ端子に接続されている。このスイッチSW1
は、本LNA回路4において、バイパス機能をオフ(バ
イパスオフ)にするときにはオンの状態となりオン抵抗
は小、バイパス機能をオン(バイパスオン)にするとき
にオフの状態となりオン抵抗は大、となるように使用さ
れる。スイッチSW1は、例えばCMOSにより構成されて
いる。キャパシタC5は、2.5GHz帯がショートとな
るように使用している。キャパシタC5のキャパシタン
ス(容量)は、例えば3pFである。
【0034】次に、RF回路16の構成について説明す
る。RF回路16は、トランジスタT3,T4と、抵抗
R5と、キャパシタC6,C9と、コイルL4,L5,
L9と、バイパス・スイッチSW1とを有している。
【0035】トランジスタT3,T4のエミッタ端子
は、コイルL4,L5を介して互いに接続されている。
トランジスタT3,T4のベース端子は、入力回路14
の出力端子に平衡接続されている。トランジスタT3,
T4のコレクタ端子は、出力回路15の入力端子に平衡
接続されている。トランジスタT3のベース端子には、
入力回路14からの信号が伝送される。トランジスタT
3は、その増幅機能により、コレクタ端子側から、増幅
した信号を出力するようになっている。また、トランジ
スタT3のエミッタ端子からの信号は、コイルL4,L
5を介してトランジスタT4のエミッタ端子に入力され
る。トランジスタT4にも同様に、入力回路14からの
信号が伝送され、その増幅機能により、コレクタ端子側
から、増幅した信号を出力するようになっている。な
お、トランジスタT3,T4のベース端子には、それぞ
れ逆位相の信号が入力される。また、トランジスタT
3,T4は、互いに異なる位相の信号をコレクタ端子側
から出力するようになっている。トランジスタT3,T
4からの出力信号は、出力回路15に伝送されるように
なっている。
【0036】コイルL4,L5は、ノイズマッチング用
の素子として設けられている。コイルL4,L5は、そ
れぞれ同じ回路定数(例えば1nH)のもので構成されて
いる。抵抗R5は、一端がコイルL4とコイルL5との
間の信号経路に接続され、他端がバイアス回路13に接
続されている。この抵抗R5は、トランジスタT3,T
4のコレクタ−エミッタ間電圧Vceを制御するために設
けられている。抵抗R5の抵抗値は、例えば110Ωで
ある。キャパシタC6は、DC(直流成分)カット用に
設けられている。キャパシタC6のキャパシタンスは、
例えば1.8pFとなっている。
【0037】バイパス・スイッチSW2は、トランジス
タT3のベース端子と、トランジスタT4のコレクタ端
子とを結ぶ信号経路中に設けられている。バイパス・ス
イッチSW2とトランジスタT3のベース端子との間に
は、キャパシタC6が直列接続されている。キャパシタ
C6は、DC(直流成分)カット用に設けられている。
キャパシタC6のキャパシタンスは、例えば1.8pFと
なっている。バイパス・スイッチSW2は、バイパス機
能を使用するか否かのモードを切り替えるためのもので
ある。バイパス・スイッチSW2は、バイパスオフのと
きはスイッチオフの状態となりオン抵抗は大、バイパス
オンのときはスイッチオンの状態となりオン抵抗は小、
となるように使用される。バイパス・スイッチSW2
は、例えばCMOSにより構成されている。
【0038】コイルL9は、トランジスタT3,T4へ
の給電用として使用されており、2.5GHz帯でオープ
ンとなるように設定されている。コイルL9のインダク
タンスは、例えば100nHである。キャパシタC7は、
バイパス用に設けられている。キャパシタC7のキャパ
シタンスは、例えば1000pFである。電源電圧Vcc
は、バイアス回路13およびトランジスタT3,T4の
電源である。
【0039】次に、入力回路14の構成について説明す
る。入力回路14は、すべてディスクリート部品(個別
部品)で構成されている。この入力回路14は、図3に
も示したように、キャパシタC1,C2,C3,C4
と、コイルL1,L2,L3とを有している。キャパシ
タC1、コイルL2およびキャパシタC3は、入力回路
14の入力端子11とトランジスタT3のベース端子と
の間の信号経路中に、この順番で直列的に配置されてい
る。キャパシタC2、コイルL3およびキャパシタC4
は、入力側に設けられたグランド端子とトランジスタT
4のベース端子との間の信号経路中に、この順番で直列
的に配置されている。コイルL1は、一端がキャパシタ
C1とコイルL2との間の信号経路に接続され、他端が
キャパシタC2とコイルL3との間の信号経路に接続さ
れている。
【0040】キャパシタC1、コイルL2、キャパシタ
C3およびコイルL1(の半分)は、全体でマッチング
回路を構成している。同様に、キャパシタC2、コイル
L3、キャパシタC4およびコイルL1(の半分)も、
全体でマッチング回路を構成している。これらマッチン
グ回路は、各回路要素の配置位置および回路定数が互い
に対称的になるように構成されている。
【0041】キャパシタC3,C4は、DCカット用に
設けられたものであり、それぞれ同じ回路定数(例えば
2pF)のものを使用している。これらキャパシタC3,
C4は、入力のインピーダンスマッチング用の素子でも
ある。コイルL2,L3は、それぞれ同じ回路定数(例
えば4nH)のものを使用している。これらコイルL2,
L3は、ICのパッケージのワイヤー成分、リード成分
および配線パターンの一部である。コイルL1は、入力
のインピーダンスマッチング用の素子であると共に、ノ
イズマッチング用の素子でもある。コイルL1のインダ
クタンスは、例えば9.5nHに設定されている。キャパ
シタC1,C2は、それぞれ同じ回路定数(例えば3p
F)のものを使用している。キャパシタC1,C2は、
入力のインピーダンスマッチング用の素子であると共
に、ノイズマッチング用の素子でもある。
【0042】入力回路14における各回路要素の定数を
左右対称的にしているのは、位相変換機能を持たせ、バ
ルンと同等の機能を持たせるためであると共に、妨害信
号が進入したときにその妨害信号を打ち消すためでもあ
る。
【0043】次に、出力回路15の構成について説明す
る。出力回路15は、すべて個別部品で構成されてい
る。この出力回路15は、図4にも示したように、キャ
パシタC8,C9と、コイルL6,L7,L8とを有し
ている。コイルL7およびキャパシタC9は、トランジ
スタT4のコレクタ端子と出力回路15の出力端子12
との間の信号経路中に、この順番で直列的に配置されて
いる。コイルL6およびキャパシタC8は、トランジス
タT4のコレクタ端子と出力側に設けられたグランド端
子との間の信号経路中に、この順番で直列的に配置され
ている。コイルL8は、一端がキャパシタC9とコイル
L7との間の信号経路に接続され、他端がキャパシタC
8とコイルL6との間の信号経路に接続されている。
【0044】キャパシタC8、コイルL6およびコイル
L8(の半分)は、全体でマッチング回路を構成してい
る。同様に、キャパシタC9、コイルL7およびコイル
L8(の半分)も、全体でマッチング回路を構成してい
る。これらマッチング回路は、各回路要素の配置位置お
よび回路定数が互いに対称的になるように構成されてい
る。
【0045】コイルL6,L7は、それぞれ同じ回路定
数(例えば4nH)のもので構成されている。これらコイ
ルL6,L7は、ICのパッケージのワイヤー成分、リ
ード成分および配線パターンの一部である。コイルL8
は、出力のインピーダンスマッチング用の素子である。
コイルL8のインダクタンスは、例えば9nHに設定され
ている。キャパシタC8,C9は、それぞれ同じ回路定
数(例えば0.8pF)のもので構成されている。キャパ
シタC8,C9は、出力のインピーダンスマッチング用
の素子である。
【0046】出力回路15における各回路要素の定数を
左右対称的にしているのは、位相変換機能を持たせ、バ
ルンと同等の機能を持たせるためである。
【0047】次に、上述した構成の受信回路1およびL
NA回路4の作用、動作について説明する。
【0048】まず、受信回路1(図1)の全体的な動作
について説明する。アンテナ2は、電磁波信号(電波)
を受信すると、それを電気的なRF信号に変換して出力
する。フィルタ3は、アンテナ2からのRF信号に含ま
れる不要な信号成分を除去する。フィルタ3は、1本の
伝送線路でLNA回路4にRF信号を出力する。LNA
回路4は、フィルタ3を介して入力されたRF信号を増
幅して1本の伝送線路で出力する。フィルタ5は、LN
A回路4からのRF信号に含まれる不要な信号成分を除
去する。ミキサ6は、フィルタ5を介して入力されたR
F信号を局部発振器7からの局部発振信号と混合してI
F信号に変換して出力する。ミキサ6から出力されたI
F信号は、例えば、図示しないIF増幅器によりさらに
増幅され、モデムなどに入力されて復調処理を受ける。
【0049】次に、LNA回路4の作用、動作について
説明する。このLNA回路4では、不平衡状態で入力さ
れた信号が、入力回路14の機能により、一対のトラン
ジスタT3,T4のそれぞれのベース端子に平衡状態の
信号に位相変換されて出力される。入力回路14が設け
られていることで、バルンを使用したときと同等または
それ以上の性能で、前段の不平衡出力の回路(図1のフ
ィルタ3)から、平衡入力の回路(RF回路16)へと
入力信号を良好に伝送することができる。このとき、入
力信号は、入力回路14の機能により、位相が180°
ずれた2つの信号に変換される。これら2つの信号が、
それぞれトランジスタT3,T4のベース端子側に伝達
される。トランジスタT3,T4は、その差動増幅器と
しての機能により、コレクタ端子側から、増幅された2
つの信号を出力する。これら増幅された2つの信号は、
出力回路15に平衡出力され、出力回路15の機能によ
り合成されて、1つの出力端子12から出力される。こ
のように出力回路15は、トランジスタT3,T4のそ
れぞれのコレクタ端子から平衡状態で出力された信号
を、不平衡状態の信号に位相変換して出力する。出力回
路15が設けられていることで、バルンを使用したとき
と同等またはそれ以上の性能で、平衡出力の回路(RF
回路16)からの位相のずれた2つの信号を合成し、そ
れを出力信号として次段の不平衡入力の回路(図1のフ
ィルタ5)へと良好に伝送することができる。
【0050】本LNA回路4では、バイパス・スイッチ
SW2により、差動増幅器に対する信号経路が信号レベ
ルに応じて切り替えられる。レベルの小さい信号が入力
されたときには、バイパス・スイッチSW2をオフ(バ
イアス回路13のスイッチSW1はオン)にして、トラ
ンジスタT3,T4の差動増幅器としての機能により、
信号が増幅される。一方、レベルの大きい信号が入力さ
れたときには、バイパス・スイッチSW2をオン(スイ
ッチSW1はオフ)にして、トランジスタT3,T4の
増幅作用が行われないように信号経路をバイパスさせ
る。このように、本LNA回路4では、全体が不平衡入
出力型の回路構成となっているので、差動増幅器側には
1つのバイパス・スイッチSW2を設けるだけで、バイ
パス機能が実現される。
【0051】図9は、入力回路14(図3)の回路特性
をシミュレーションした結果を示している。図9におい
て、横軸は周波数(GHz)を、縦軸はパワーゲイン(d
B)を示している。図9では、入力回路14における共
通入力端子P1から第1の出力端子P2へと伝送される
信号S21の特性を実線で示し、共通入力端子P1から第
2の出力端子P3へと伝送される信号S31の特性を破線
で示している。図中、「●」,「×」で示した点は、こ
れらの特性を得るために用いたサンプル点である。この
図から、入力回路14では、信号S21と信号S31とのパ
ワーゲインの差は、2.5GHz帯付近において、約15d
Bあり、共通入力端子P1から入力された信号のほとん
どが第1の出力端子P2側に伝送されていることが分か
る。
【0052】図10は、出力回路15(図4)の回路特
性をシミュレーションした結果を示している。図10に
おいて、横軸は周波数(GHz)を、縦軸は位相(deg)を
示している。図10では、出力回路15における第1の
入力端子P4から共通出力端子P6へと伝送される信号
64の特性を実線で示し、第2の入力端子P5から共通
出力端子P6へと伝送される信号S65の特性を破線で示
している。図中、「●」,「×」で示した点は、これら
の特性を得るために用いたサンプル点である。この図か
ら、出力回路15では、2.5GHz帯付近において、信
号S64の位相は−80°であり、信号S65の位相は+5
0°である。よって、信号S64と信号S 65との位相差は
約130°となっていることが分かる。
【0053】図11は、トランジスタT3,T4のコレ
クタ端子と出力回路15との間の点a1,a2(図1参
照)における電圧波形をシミュレーションした結果を示
している。図11において、横軸は時間(nsec)を、縦
軸は電圧値(V)を示している。図11では、点a1で
の電圧波形を破線で示し、点a2での電圧波形を実線で
示している。なお、図中、「●」,「×」で示した点
は、各電圧波形を得るために用いたサンプル点である。
この図から、本LNA回路4では、点a1での電圧の位
相が点a2よりも160°進んでいることが分かる。
【0054】図10および図11の結果から、本LNA
回路4では、トランジスタT3,T4のコレクタ端子側
から出力された2つの出力信号が、出力回路15を通過
して合成され、出力端子12から出力されるときには、
約30°の位相差(160°―130°)となることが
分かる。ここで、仮に、大きさが等しくて位相差が0°
の信号が合成された場合と、大きさが等しくて位相差が
30°の信号が合成された場合とについて計算してみる
と、位相差が0°の場合は、パワー換算で約6.0dBの
増加、位相差が30°の場合は、パワー換算で約5.7d
Bの増加となる。よって、本LNA回路4では、位相差
が0°の場合と比較して、0.3dBのロスを生じたこと
になるが、これは実用上なんら問題ないロスレベルであ
り、本LNA回路4が優れた信号特性を有したものであ
ることが分かる。
【0055】次に、本LNA回路4に対する比較例とし
て、出力端子12側の構成を種々変更した場合の回路特
性について考察する。
【0056】図5は、本LNA回路4における信号出力
段の回路構成を簡略化して示したものである。ここで
は、出力端子12として50Ωの端子を用いている。一
方、図6〜図8は、図5の回路構成に対する第1〜第3
の比較例を示している。まず、図6に示した回路は、図
5の回路構成に対して、出力回路15の後段にバルン2
0を追加したものである。次に、図7に示した回路は、
図5の回路構成に対して、出力端子12とグランド端子
とを逆の位置に設けたものである。次に、図8は、出力
回路15の2つの出力端に、等価的に25Ωの抵抗とな
る端子を設け、そのうちの片側の端子を出力端子12と
して信号を取りだすようにしたものである。
【0057】図12は、図5〜図8に示した各回路構成
におけるそれぞれの出力端子からの出力電圧波形(LN
A回路全体での信号出力特性)をシミュレーションした
結果を示している。図12において、横軸は時間(nse
c)を、縦軸は電圧値(mV)を示している。図中、図5
〜図8の回路構成によって得られた電圧波形を、それぞ
れ〜の符号を付して示す。なお、図中、「●」,
「×」などで示した点は、各電圧波形を得るために用い
たサンプル点である。この図から、本LNA回路4(図
5,)に対して、バルン20を追加した回路(図6,
)および出力端子12とグランド端子とを逆にした回
路(図7,)の電圧振幅の大きさは、ほぼ一致してい
ることが分かる。一方、25Ωの端子を追加した回路
(図8,)の電圧振幅は、本LNA回路4での電圧振
幅の半分である。以上のことから、本LNA回路4で
は、バルンを使用していないにも関わらず、バルンを使
用したときと同等の優れた信号特性が得られていること
が分かる。
【0058】以上説明したように、本LNA回路4で
は、トランジスタT3,T4からの出力信号が出力回路
15により位相変換がかかることにより、結果として出
力段にバルンを使用したときと同等の効果が得られる。
また、入力回路14における各回路要素の定数を左右対
称的にしているので、回路に入力される妨害信号を削減
できる。また、本LNA回路4は、全体として入出力不
平衡型の回路であるにもかかわらず、トランジスタT
3,T4が、バルンを使用した入出力平衡型のLNA回
路(図13(B)、図14参照)の場合と実質的に同じ
動作をする。また、入出力不平衡型の回路であるにもか
かわらず、グランド端子に直結するトランジスタT3,
T4の端子が存在しない。また、本LNA回路4は、入
出力不平衡型の回路であるために、トランジスタT3,
T4側に設けるバイパス・スイッチが1個のみでバイパ
ス機能を実現できる。
【0059】このように、本LNA回路4によれば、バ
ルンを使用していないにも関わらず、バルンを使用した
ときと同等の優れた信号特性を得ることができるので、
従来の回路(図13(B))に比べて、バルン2個分の
費用を削減することができる。また、バルン2個分の設
置スペースを設ける必要が無くなり、製品の小型化が実
現できる。さらに、バルンを使用していないので、バル
ンを使用した場合に生じる高周波でのエネルギー損失を
除去できる。また、従来の入出力不平衡型のLNA回路
では、ICのパッケージの影響でLNA回路が不安定に
なる問題があったが、本LNA回路4によれば、この問
題が解決され、回路の安定化を図ることができる。さら
に、従来の入出力不平衡型のLNA回路では、ICのパ
ッケージの影響で、ひずみ特性が悪化する問題があった
が、本LNA回路4によれば、この問題が解決され、ひ
ずみ特性が改善される。
【0060】なお、本発明は、上記実施の形態に限定さ
れず種々の変形実施が可能である。例えば、上記実施の
形態では、回路の入力段と出力段の双方に、バルンと同
等の機能を備えた回路(入力回路14および出力回路1
5)を設けた構成について説明したが、本発明のLNA
回路は、この回路を入力段と出力段のいずれか一方にの
み設けた構成であっても良い。例えば、入力回路14の
みを設け、出力回路15を省いた構成にしても良い。こ
の場合は、LNA回路全体としては、入力が不平衡に行
われ、出力は平衡に行われる。なお、この場合は、出力
段にインピーダンスマッチング用の回路を設けることが
好ましい。入力回路14を省いた構成にする場合も同様
である。また、入力回路14と出力回路15とのいずれ
か一方をバルンに置き換えた構成にして、バルンを含め
た全体で入出力不平衡型の回路の構成にしても良い。
【0061】また、本発明のLNA回路は、図2に示し
た構成の受信回路1に限定されず、高周波信号を増幅す
る必要のある機器に広く適用可能である。
【0062】
【発明の効果】以上説明したように、請求項1ないし3
のいずれか1項に記載のローノイズアンプ回路によれ
ば、少なくともコイルとキャパシタとを含む複数の個別
部品によって、バルンと同等の機能を備えた入力回路お
よび出力回路を構成し、その入力回路または出力回路の
少なくとも一方を備えるようにしたので、バルンを設け
ることなく、バルンを使用したときと同等またはそれ以
上の性能を維持することができる。
【0063】特に、請求項3記載のローノイズアンプ回
路によれば、請求項1または2記載のローノイズアンプ
回路において、差動増幅器に対する信号経路を信号レベ
ルに応じて切り替えるためのバイパス・スイッチを1つ
設けるようにしたので、例えば、入力信号のレベルが十
分に大きいときに、その信号が差動増幅器によって増幅
作用を受けないように迂回させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るLNA回路の詳細
な構成を示す回路図である。
【図2】図1に示したLNA回路が適用される受信回路
の概要を示すブロック図である。
【図3】図1に示したLNA回路における入力回路の構
成を示す回路図である。
【図4】図1に示したLNA回路における出力回路の構
成を示す回路図である。
【図5】図1に示したLNA回路における信号出力段の
回路構成を簡略化して示した回路図である。
【図6】図5に示した回路構成に対する第1の比較例を
示すものであり、出力回路の後段にバルンを追加した場
合の構成を示す回路図である。
【図7】図5に示した回路構成に対する第2の比較例を
示すものであり、出力端子とグランド端子とを逆の位置
に設けた場合の構成を示す回路図である。
【図8】図5に示した回路構成に対する第3の比較例を
示すものであり、出力回路の2つの出力端に、等価的に
25Ωの抵抗となる端子を設けた場合の構成を示す回路
図である。
【図9】図3に示した入力回路の回路特性をシミュレー
ションした結果を示す特性図である。
【図10】図4に示した出力回路の回路特性をシミュレ
ーションした結果を示す特性図である。
【図11】図1に示したLNA回路における増幅用トラ
ンジスタのコレクタ端子と出力回路との間の点における
電圧波形をシミュレーションした結果を示す特性図であ
る。
【図12】図5〜図8に示した各回路構成におけるそれ
ぞれの出力端子からの出力電圧波形をシミュレーション
した結果を示す特性図である。
【図13】従来のLNA回路の構成例を示すブロック図
である。
【図14】従来の平衡入出力型のLNA回路の構成例を
示す回路図である。
【符号の説明】
SW2 バイパス・スイッチ T3,T4 増幅用トランジスタ 1 受信回路 2 アンテナ 3,5 フィルタ 4 ローノイズアンプ(LNA)回路 6 ミキサ 13 バイアス回路 14 入力回路 15 出力回路 16 RF回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀江 幸司 神奈川県川崎市高津区坂戸3丁目2番1号 アールエフ・チップス・テクノロジー株 式会社内 (72)発明者 高田 雅弘 神奈川県川崎市高津区坂戸3丁目2番1号 アールエフ・チップス・テクノロジー株 式会社内 Fターム(参考) 5J066 AA01 AA12 AA51 CA36 CA87 CA92 FA11 FA19 HA02 HA25 HA29 HA33 HA37 HA38 KA00 KA12 KA29 KA32 KA41 KA47 MA21 ND11 ND22 ND25 PD02 SA13 TA01 TA03 TA06

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一対のトランジスタを含んで構成された
    差動増幅器を備えたローノイズアンプ回路であって、 不平衡状態で入力された信号を、前記一対のトランジス
    タのそれぞれのベース端子に平衡状態の信号に位相変換
    して出力する機能を有すると共に、少なくともコイルと
    キャパシタとを含む複数の個別部品が、その回路定数が
    同一となるように対称的に配置されて構成された入力回
    路と、 前記一対のトランジスタのそれぞれのコレクタ端子から
    平衡状態で出力された信号を、不平衡状態の信号に位相
    変換して出力する機能を有すると共に、少なくともコイ
    ルとキャパシタとを含む複数の個別部品が、その回路定
    数が同一となるように対称的に配置されて構成された出
    力回路との少なくとも一方を備えたことを特徴とするロ
    ーノイズアンプ回路。
  2. 【請求項2】 前記入力回路および前記出力回路の個別
    部品の一部は、ICのパッケージ成分であることを特徴
    とする請求項1記載のローノイズアンプ回路。
  3. 【請求項3】 前記差動増幅器に対する信号経路を信号
    レベルに応じて切り替えるためのバイパス・スイッチを
    1つ備えたことを特徴とする請求項1または2記載のロ
    ーノイズアンプ回路。
JP2001044862A 2001-02-21 2001-02-21 ローノイズアンプ回路 Expired - Fee Related JP3664657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001044862A JP3664657B2 (ja) 2001-02-21 2001-02-21 ローノイズアンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001044862A JP3664657B2 (ja) 2001-02-21 2001-02-21 ローノイズアンプ回路

Publications (2)

Publication Number Publication Date
JP2002246855A true JP2002246855A (ja) 2002-08-30
JP3664657B2 JP3664657B2 (ja) 2005-06-29

Family

ID=18906777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001044862A Expired - Fee Related JP3664657B2 (ja) 2001-02-21 2001-02-21 ローノイズアンプ回路

Country Status (1)

Country Link
JP (1) JP3664657B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521060A (ja) * 2003-03-18 2006-09-14 スカイワークス ソリューションズ,インコーポレイテッド 負荷の変動に強い無線周波(rf)増幅器
JP2006522570A (ja) * 2003-04-03 2006-09-28 フェアチャイルド・セミコンダクター・コーポレーション 低シャットダウン電流を有する切替自在な増幅回路
JP2013501428A (ja) * 2009-07-30 2013-01-10 クゥアルコム・インコーポレイテッド 構成可能なアンテナインターフェース

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521060A (ja) * 2003-03-18 2006-09-14 スカイワークス ソリューションズ,インコーポレイテッド 負荷の変動に強い無線周波(rf)増幅器
JP2006522570A (ja) * 2003-04-03 2006-09-28 フェアチャイルド・セミコンダクター・コーポレーション 低シャットダウン電流を有する切替自在な増幅回路
JP2013501428A (ja) * 2009-07-30 2013-01-10 クゥアルコム・インコーポレイテッド 構成可能なアンテナインターフェース

Also Published As

Publication number Publication date
JP3664657B2 (ja) 2005-06-29

Similar Documents

Publication Publication Date Title
EP1756941B1 (en) Multi-band low noise amplifier system
US5903827A (en) Single balanced frequency downconverter for direct broadcast satellite transmissions and hybrid ring signal combiner
US7209727B2 (en) Integrated circuit radio front-end architecture and applications thereof
US7650163B2 (en) Impedance matching circuit for a multi-band radio frequency device
US6522195B2 (en) Low noise amplifier having bypass circuitry
US9941923B2 (en) Radio transceiver circuit
US20100019857A1 (en) Hybrid impedance matching
US7136764B2 (en) Variable gain amplifier circuit
JP2004534470A5 (ja)
WO2010141908A1 (en) Multiple multi-mode low-noise amplifier receiver with shared degenerative inductors
JP3929031B2 (ja) 増幅装置
JP2004534470A (ja) 低ノイズ増幅回路
US20220345096A1 (en) RFFE LNA Topology Supporting Both Noncontiguous Intraband Carrier Aggregation and Interband Carrier Aggregation
KR100868817B1 (ko) 고 주파수 수신기, 통신 장치 및 저 잡음 증폭기
US6798294B2 (en) Amplifier with multiple inputs
Aneja et al. Multiband LNAs for software-defined radios: recent advances in the design of multiband reconfigurable LNAs for SDRs in CMOS, microwave integrated circuits technology
US6754478B1 (en) CMOS low noise amplifier
JP2002246855A (ja) ローノイズアンプ回路
CN220210432U (zh) 高频电路、高频模块以及通信装置
EP1999855A1 (en) Receiver, transceiver and receiving method
CN111654247A (zh) 一种采用电流复用和电压合路的宽带低噪声放大器
US20220352854A1 (en) Power amplifying module
Zolkov et al. A mm-wave blocker-tolerant receiver achieving< 4 dB NF and− 3.5 dBm B1dB in 65-nm CMOS
WO2023017760A1 (ja) 高周波回路、通信装置および高周波回路の電力増幅方法
US20240113666A1 (en) Amplifier module

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees