WO2023017760A1

WO2023017760A1 - 高周波回路、通信装置および高周波回路の電力増幅方法

Info

Publication number: WO2023017760A1
Application number: PCT/JP2022/029743
Authority: WO
Inventors: 健二田原; 秀享高橋; 佳依山本
Original assignee: 株式会社村田製作所
Priority date: 2021-08-12
Filing date: 2022-08-03
Publication date: 2023-02-16
Also published as: CN117859264A; US20240178868A1

Abstract

高周波回路（１）は、パワーアンプ（１０および２０）と、入力側コイル（３２１）および出力側コイル（３２２）を有するトランス（３２）と、パワーアンプ（１０および２０）に接続されたバイアス回路（５０）と、出力側コイル（３２２）の一端に接続された出力端子（７６）と、出力側コイル（３２２）の他端に接続された出力端子（７７）と、出力端子（７６）とグランドとの間に接続されたスイッチ（４１）と、出力端子（７７）とグランドとの間に接続されたスイッチ（４２）と、入力端がパワーアンプ（１０）の出力端子に接続され、出力端が入力側コイル（３２１）の一端に接続された移相線路（１２）と、入力端がパワーアンプ（２０）の出力端子に接続され、出力端が入力側コイル（３２１）の他端に接続された移相線路（２２）と、を備える。

Description

高周波回路、通信装置および高周波回路の電力増幅方法

　本発明は、高周波回路、通信装置および高周波回路の電力増幅方法に関する。

　特許文献１には、入力信号の電力レベルが第１レベル以上の領域において入力信号から分配された第１信号を増幅して第２信号を出力する第１アンプ（キャリアアンプ）と、第２信号が入力される第１トランスと、入力信号の電力レベルが第１レベルより高い第２レベル以上の領域において入力信号から分配された第３信号を増幅して第４信号を出力する第２アンプ（ピークアンプ）と、第４信号が入力される第２トランスと、を備える高周波回路（電力増幅回路）が開示されている。

特開２０１８－１３７５６６号公報

　特許文献１に開示された高周波回路において、例えば、低電力領域から高電力領域までの入力信号を増幅するキャリアアンプと、高電力領域の入力信号のみを増幅するピークアンプとでは、キャリアアンプのほうが増幅動作時間が長くなる。このため、ピークアンプよりもキャリアアンプのほうが相対的に劣化し易い傾向があり、キャリアアンプの劣化に合わせて高周波回路の増幅性能が劣化してしまう可能性がある。

　本発明は、上記課題を解決するためになされたものであって、増幅性能の劣化が抑制された電力増幅器を含む高周波回路、通信装置および高周波回路の電力増幅方法を提供することを目的とする。

　上記目的を達成するために、本発明の一態様に係る高周波回路は、第１増幅素子および第２増幅素子と、入力側コイルおよび出力側コイルを有する出力トランスと、第１増幅素子および第２増幅素子に接続されたバイアス回路と、出力側コイルの一端に接続された第１出力端子と、出力側コイルの他端に接続された第２出力端子と、第１出力端子とグランドとの間に接続された第１スイッチと、第２出力端子とグランドとの間に接続された第２スイッチと、入力端が第１増幅素子の出力端子に接続され、出力端が入力側コイルの一端に接続された第１移相回路と、入力端が第２増幅素子の出力端子に接続され、出力端が入力側コイルの他端に接続された第２移相回路と、を備える。

　また、本発明の一態様に係る高周波回路の電力増幅方法は、第１増幅素子および第２増幅素子と、入力側コイルおよび出力側コイルを有する出力トランスと、第１増幅素子および第２増幅素子に接続されたバイアス回路と、出力側コイルの一端に接続された第１出力端子と、出力側コイルの他端に接続された第２出力端子と、第１出力端子とグランドとの間に接続された第１スイッチと、第２出力端子とグランドとの間に接続された第２スイッチと、入力端が第１増幅素子の出力端子に接続され、出力端が入力側コイルの一端に接続された第１移相回路と、入力端が第２増幅素子の出力端子に接続され、出力端が入力側コイルの他端に接続された第２移相回路と、を備える高周波回路の電力増幅方法であって第１スイッチを非導通状態とし、かつ、第２スイッチを導通状態とした場合、バイアス回路から第１増幅素子へ第１バイアス電圧を供給し、かつ、バイアス回路から第２増幅素子へ第１バイアス電圧よりも小さい電圧値の第２バイアス電圧を供給し、第１スイッチを導通状態とし、かつ、第２スイッチを非導通状態とした場合、バイアス回路から第１増幅素子へ第１バイアス電圧を供給し、かつ、バイアス回路から第２増幅素子へ第１バイアス電圧よりも大きい電圧値の第２バイアス電圧を供給する。

　本発明によれば、増幅性能の劣化が抑制されたドハティ型の電力増幅器を含む高周波回路、通信装置および高周波回路の電力増幅方法を提供することが可能となる。

図１Ａは、実施の形態に係る高周波回路および通信装置の回路構成図である。図１Ｂは、実施の形態の変形例１に係る高周波回路の回路構成図である。図２Ａは、実施の形態に係る高周波回路の、バンドＡの信号をハイパワーモードで送信する場合の回路状態図である。図２Ｂは、実施の形態に係る高周波回路の、バンドＡの信号をミドル／ローパワーモードで送信する場合の回路状態図である。図３Ａは、実施の形態に係る高周波回路の、バンドＢの信号をハイパワーモードで送信する場合の回路状態図である。図３Ｂは、実施の形態に係る高周波回路の、バンドＢの信号をミドル／ローパワーモードで送信する場合の回路状態図である。図４は、実施の形態に係る高周波回路の電力増幅方法を示す動作フローチャートである。図５は、実施の形態の変形例２に係る高周波回路の回路構成図である。図６は、実施の形態の変形例３に係る高周波回路の回路構成図である。図７Ａは、実施例１に係る高周波回路の平面図および断面図である。図７Ｂは、実施例２に係る高周波回路の平面図および断面図である。

　以下、本発明の実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態等は、一例であり、本発明を限定する主旨ではない。以下の実施例および変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略または簡略化する場合がある。

　また、以下において、平行および垂直等の要素間の関係性を示す用語、矩形状等の要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する。

　以下の各図において、ｘ軸およびｙ軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、ｘ軸は、モジュール基板の第１辺に平行であり、ｙ軸は、モジュール基板の第１辺と直交する第２辺に平行である。また、ｚ軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。

　本発明の回路構成において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「ＡおよびＢの間に接続される」とは、ＡおよびＢの間でＡおよびＢの両方に接続されることを意味し、ＡおよびＢを結ぶ経路に直列接続されることに加えて、当該経路とグランドとの間に並列接続（シャント接続）されることを含む。

　本発明の部品配置において、「モジュール基板の平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「ＡがＢおよびＣの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。「モジュール基板の平面視におけるＡ及およびＢの間の距離」とは、ｘｙ平面に正投影されたＡの領域内の代表点とＢの領域内の代表点とを結ぶ線分の長さを意味する。ここで、代表点としては、領域の中心点または相手の領域に最も近い点などを用いることができるが、これに限定されない。また、「平行」および「垂直」などの要素間の関係性を示す用語、および、「矩形」などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。

　また、本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、および、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面の上方に配置されること（例えば、部品が主面と接触して配置された他の部品上に積層されること）を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、および、部品の一部のみが基板内に配置されていることを含む。

　また、本開示において、「信号経路」とは、高周波信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。

　（実施の形態）
　［１．高周波回路１および通信装置４の回路構成］
　本実施の形態に係る高周波回路１および通信装置４の回路構成について、図１Ａを参照しながら説明する。図１Ａは、実施の形態に係る高周波回路１および通信装置４の回路構成図である。

　［１．１　通信装置４の回路構成］
　まず、通信装置４の回路構成について説明する。図１Ａに示すように、本実施の形態に係る通信装置４は、高周波回路１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、を備える。

　高周波回路１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波回路１の詳細な回路構成については後述する。

　アンテナ２は、高周波回路１のアンテナ接続端子１００に接続され、高周波回路１から出力された高周波信号を送信し、また、外部から高周波信号を受信して高周波回路１へ出力する。

　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波回路１の受信経路を介して入力された受信信号をダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（ＢＢＩＣ、図示せず）へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣから入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、高周波回路１の送信経路に出力する。また、ＲＦＩＣ３は、高周波回路１が有するスイッチ、増幅素子およびバイアス回路等を制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部または全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣまたは高周波回路１に実装されてもよい。

　また、ＲＦＩＣ３は、高周波回路１が有する各アンプに供給される電源電圧およびバイアス電圧を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、ディジタル制御信号を高周波回路１に出力する。高周波回路１の各アンプには、上記ディジタル制御信号により制御された電源電圧およびバイアス電圧が供給される。

　また、ＲＦＩＣ３は、使用されるバンド（周波数帯域）に基づいて、高周波回路１が有する各スイッチの接続を制御する制御部としての機能も有する。

　なお、本実施の形態に係る通信装置４において、アンテナ２は、必須の構成要素ではない。

　［１．２　高周波回路１の回路構成］
　次に、高周波回路１の回路構成について説明する。図１Ａに示すように、高周波回路１は、パワーアンプ１０および２０と、プリアンプ１１および２１と、移相線路１２および２２と、トランス３１および３２と、整合回路７１、７２、７３および７４と、スイッチ４０、４１および４２と、フィルタ６１および６２と、バイアス回路５０と、出力端子７６および７７と、入力端子１１０と、アンテナ接続端子１００と、を備える。

　入力端子１１０は、ＲＦＩＣ３に接続され、アンテナ接続端子１００は、アンテナ２に接続される。出力端子７６は、第１出力端子の一例であり、出力端子７７は、第２出力端子の一例である。

　なお、入力端子１１０、アンテナ接続端子１００、出力端子７６、出力端子７７のそれぞれは、金属電極および金属バンプなどの金属導体であってもよく、また、金属配線上の一点であってもよい。

　トランス３１は、入力側コイル３１１および出力側コイル３１２を有する。入力側コイル３１１の一端は入力端子１１０に接続され、入力側コイル３１１の他端はグランドに接続されている。出力側コイル３１２の一端はプリアンプ１１の入力端子に接続され、出力側コイル３１２の他端はプリアンプ２１の入力端子に接続されている。トランス３１は、入力端子１１０から出力される高周波信号を、逆相を有する２つの高周波信号に分配する。分配された２つの高周波信号のそれぞれは、プリアンプ１１および２１に入力される。

　プリアンプ１１は、出力側コイル３１２の一端から入力されたバンドＡおよびバンドＢの高周波信号を増幅する。プリアンプ２１は、出力側コイル３１２の他端から入力されたバンドＡおよびバンドＢの高周波信号を増幅する。

　パワーアンプ１０は、第１増幅素子の一例であり、増幅トランジスタを有する。パワーアンプ２０は、第２増幅素子の一例であり、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等の電界効果トランジスタである。

　パワーアンプ１０および２０は、入力信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅素子として機能し、また、高出力領域において低歪の増幅動作が可能なＣ級増幅素子としても機能する。パワーアンプ１０および２０は、バイアス回路５０から供給されるバイアス電圧の大きさにより、Ａ級（またはＡＢ級）動作およびＣ級動作を切り替えることが可能である。

　なお、トランス３１に代えて、移相回路が配置されていてもよい。また、トランス３１、プリアンプ１１および２１はなくてもよい。

　パワーアンプ１０の入力端子は、整合回路７１を介してプリアンプ１１の出力端子に接続されている。パワーアンプ２０の入力端子は、整合回路７２を介してプリアンプ２１の出力端子に接続されている。

　移相線路１２は、第１移相回路の一例であり、例えば１／４波長伝送線路である。移相線路１２は、その一端から入力された高周波信号の位相を１／４波長遅らせてその他端から出力する。移相線路１２の一端はパワーアンプ１０の出力端子に接続され、移相線路１２の他端は入力側コイル３２１の一端に接続されている。

　移相線路２２は、第２移相回路の一例であり、例えば１／４波長伝送線路である。移相線路２２は、その一端から入力された高周波信号の位相を１／４波長遅らせてその他端から出力する。移相線路２２の一端はパワーアンプ２０の出力端子に接続され、移相線路２２の他端は入力側コイル３２１の他端に接続されている。

　なお、第１移相回路および第２移相回路は、移相線路という形態を有していなくてもよく、例えば、チップ状のインダクタおよびキャパシタで構成された回路であってもよい。より具体的には、第１移相回路および第２移相回路のそれぞれは、互いに直列接続された２つのインダクタ、および当該２つのインダクタの接続点とグランドとの間に接続されたキャパシタを有するＬＣ回路であってもよい。また、第１移相回路および第２移相回路のそれぞれは、互いに直列接続された２つのキャパシタ、当該２つのキャパシタのうちの１つのキャパシタの一方端とグランドとの間に接続されたインダクタ、および当該１つのキャパシタの他方端とグランドとの間に接続されたインダクタを有するＬＣ回路であってもよい。

　図１Ｂは、実施の形態の変形例１に係る高周波回路１Ｃの回路構成図である。本変形例に係る高周波回路１Ｃは、第１移相回路および第２移相回路のそれぞれが上記ＬＣ回路である。同図に示すように、高周波回路１Ｃは、パワーアンプ１０および２０と、プリアンプ１１および２１と、移相回路１３および１４と、トランス３１および３２と、整合回路７１、７２、７３および７４と、スイッチ４０、４１および４２と、フィルタ６１および６２と、バイアス回路５０と、出力端子７６および７７と、入力端子１１０と、アンテナ接続端子１００と、を備える。本変形例に係る高周波回路１Ｃは、実施の形態に係る高周波回路１と比較して、移相回路の構成が異なる。以下、本変形例に係る高周波回路１Ｃについて、実施の形態に係る高周波回路１と同じ点は説明を省略し、異なる点を中心に説明する。

　移相回路１３は、第１移相回路の一例であり、キャパシタ２３１および２３２と、インダクタ２３３および２３４と、を有する。キャパシタ２３１は、第５キャパシタの一例であり、一端（一方の電極）が、パワーアンプ１０の出力端子に接続されている。キャパシタ２３２は、第６キャパシタの一例であり、一端（一方の電極）がキャパシタ２３１の他端（他方の電極）に接続され、他端（他方の電極）が入力側コイル３２１の一端に接続されている。つまり、キャパシタ２３１および２３２は、パワーアンプ１０の出力端子と入力側コイル３２１の一端との間に、直列接続されている。インダクタ２３３は、第５インダクタの一例であり、キャパシタ２３１とキャパシタ２３２との接続点とグランドとの間に接続されている。インダクタ２３４は、第６インダクタの一例であり、キャパシタ２３２との入力側コイル３２１の一端との接続点とグランドとの間に接続されている。

　移相回路１４は、第２移相回路の一例であり、キャパシタ２４１および２４２と、インダクタ２４３および２４４と、を有する。キャパシタ２４１は、第７キャパシタの一例であり、一端（一方の電極）が、パワーアンプ２０の出力端子に接続されている。キャパシタ２４２は、第８キャパシタの一例であり、一端（一方の電極）がキャパシタ２４１の他端（他方の電極）に接続され、他端（他方の電極）が入力側コイル３２１の他端に接続されている。つまり、キャパシタ２４１および２４２は、パワーアンプ２０の出力端子と入力側コイル３２１の他端との間に、直列接続されている。インダクタ２４３は、第７インダクタの一例であり、キャパシタ２４１とキャパシタ２４２との接続点とグランドとの間に接続されている。インダクタ２４４は、第８インダクタの一例であり、キャパシタ２４２との入力側コイル３２１の他端との接続点とグランドとの間に接続されている。

　上記構成により、移相回路１３は、例えば、キャパシタ２３１の一端から入力された高周波信号の位相を１／４波長遅らせて、キャパシタ２３２の他端から出力する。また、移相回路１４は、例えば、キャパシタ２４１の一端から入力された高周波信号の位相を１／４波長遅らせてキャパシタ２４２の他端から出力する。

　なお、本変形例に係る高周波回路１Ｃにおいて、移相回路１３および１４の双方が、２つのキャパシタおよび２つのインダクタで構成されるものとしたが、移相回路１３および１４の少なくとも一方が、２つのキャパシタおよび２つのインダクタを有する構成であればよい。

　なお、移相回路とは、伝送線路を伝搬する高周波信号の移相を進ませる、または、移相を遅らせる回路と定義される。具体的には、移相回路は、当該移相回路に接続される線路よりも（１）線幅が大きい、または、小さい、（２）スパイラル型またはミアンダ型により線路長が長い、移相線路である。また、具体的には、移相回路は、インダクタおよびキャパシタの回路素子で構成されてもよい。

　トランス３２は、出力トランスの一例であり、入力側コイル３２１および出力側コイル３２２を有する。入力側コイル３２１の一端は移相線路１２の他端に接続され、入力側コイル３２１の他端は移相線路２２の他端に接続されている。なお、図示していないが、入力側コイル３２１の中点は電源（電源電圧Ｖｃｃ）に接続されている。出力側コイル３２２の一端は、整合回路７３を介して出力端子７６に接続され、出力側コイル３２２の他端は、整合回路７４を介して出力端子７７に接続されている。

　スイッチ４１は、第１スイッチの一例であり、出力端子７６とグランドとの間に接続されている。スイッチ４２は、第２スイッチの一例であり、出力端子７７とグランドとの間に接続されている。

　フィルタ６１は、第１フィルタの一例であり、バンドＡ（第１バンド）を含む通過帯域を有する。フィルタ６１の入力端は、出力端子７６に接続されている。フィルタ６２は、第２フィルタの一例であり、バンドＢ（第２バンド）を含む通過帯域を有する。フィルタ６２の入力端は、出力端子７７に接続されている。

　スイッチ４０は、アンテナスイッチの一例であり、アンテナ接続端子１００に接続され、アンテナ接続端子１００とフィルタ６１との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６２との接続および非接続を切り替える。

　整合回路７１は、プリアンプ１１の出力インピーダンスとパワーアンプ１０の入力インピーダンスとを整合させる。整合回路７２は、プリアンプ２１の出力インピーダンスとパワーアンプ２０の入力インピーダンスとを整合させる。

　整合回路７３は、トランス３２とフィルタ６１とのインピーダンス整合をとる。整合回路７４は、トランス３２とフィルタ６２とのインピーダンス整合をとる。

　なお、フィルタ６１および６２、スイッチ４０、ならびに整合回路７１～７４は、本発明に係る高周波回路に必須の構成要素ではない。

　バイアス回路５０は、パワーアンプ１０、２０、プリアンプ１１および２１に接続され、これらの各アンプにバイアス電圧（および／またはバイアス電流）を供給する。バイアス回路５０は、例えば、バイアス供給回路５１、５２、５３および５４を有する。バイアス供給回路５１は、第１バイアス回路の一例であり、パワーアンプ１０に第１バイアス電圧（および／または第１バイアス電流）を供給する。バイアス供給回路５２は、第２バイアス回路の一例であり、パワーアンプ２０に第２バイアス電圧（および／または第２バイアス電流）を供給する。また、バイアス供給回路５３はプリアンプ１１に第３バイアス電圧（および／または第３バイアス電流）を供給する。また、バイアス供給回路５４はプリアンプ２１に第４バイアス電圧（および／または第４バイアス電流）を供給する。バイアス回路５０は、スイッチ４１および４２の導通および非導通の切り替えタイミングに同期して、パワーアンプ１０に供給される第１バイアス電圧（および／または第１バイアス電流）を変化させ、また、パワーアンプ２０に供給される第２バイアス電圧（および／または第２バイアス電流）を変化させる。また、第１バイアス電圧（および／または第１バイアス電流）の電圧値（電流値）と第２バイアス電圧（および／または第２バイアス電流）の電圧値（電流値）とは異なる。

　なお、本実施の形態では、バイアス回路５０からパワーアンプ１０および２０に対してバイアス電圧を供給するものとしているが、実施には、バイアス回路５０からはバイアス電流が供給され、バイアス回路５０とパワーアンプ１０および２０とを結ぶ経路に配置された抵抗素子により、バイアス電流がバイアス電圧として供給される。よって、本発明に係る高周波回路において、「バイアス回路５０からパワーアンプ１０および２０に供給されるバイアス電圧」は、「バイアス回路５０からパワーアンプ１０および２０に供給されるバイアス電流」と言い換えることが可能である。また、これに伴い、「第１バイアス電圧の電圧値と第２バイアス電圧の電圧値とは異なる、」とは、「第１バイアス電流の電流値と第２バイアス電流の電流値とは異なる、」と言い換えることが可能である。

　ここで、パワーアンプ１０をキャリアアンプとして動作（Ａ級またはＡＢ級動作）させたい場合には、バイアス供給回路５１はパワーアンプ１０に対して、第２バイアス電圧（および／または第２バイアス電流）よりも大きい電圧値（電流値）を有する第１バイアス電圧（および／または第１バイアス電流）を供給する。また、パワーアンプ２０をピークアンプとして動作（Ｃ級動作）させたい場合には、バイアス供給回路５２はパワーアンプ２０に対して、第１バイアス電圧（および／または第１バイアス電流）よりも小さい電圧値（電流値）を有する第２バイアス電圧（および／または第２バイアス電流）を供給する。

　また、パワーアンプ１０をピークアンプとして動作（Ｃ動作）させたい場合には、バイアス供給回路５１はパワーアンプ１０に対して、第２バイアス電圧よりも小さい電圧値を有する第１バイアス電圧を供給する。また、パワーアンプ２０をキャリアアンプとして動作（Ａ級またはＡＢ級動作）させたい場合には、バイアス供給回路５２はパワーアンプ２０に対して、第１バイアス電圧よりも大きい電圧値を有する第２バイアス電圧を供給する。

　なお、バイアス回路５０は、４つのバイアス供給回路５１～５４を有していなくてもよく、例えば、１つのバイアス供給回路から異なる電圧値を有する複数のバイアス電圧を各アンプに供給してもよい。

　なお、本実施の形態において、バンドＡおよびバンドＢのそれぞれ、ならびに後述するバンドＡ～バンドＤのそれぞれは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのために、標準化団体など（例えば３ＧＰＰ（登録商標）（3rd Generation Partnership Project）、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義された周波数バンドを意味し、上記で例示したバンドに限定されない。本実施の形態では、通信システムとしては、例えば４Ｇ－ＬＴＥシステム、５Ｇ－ＮＲシステムおよびＷＬＡＮ（Wireless Local Area Network）システム等を用いることができるが、これらに限定されない。

　上記回路構成によれば、高周波回路１は、バンドＡおよびバンドＢの高周波信号を、入力端子１１０からアンテナ接続端子１００へ向けて送信することが可能である。このとき、例えば、バンドＡの信号を、出力端子７６を経由して出力し、バンドＢの信号を、出力端子７７を経由して出力することが可能となる。パワーアンプ１０および２０は、バイアス回路５０から供給されるバイアス電圧の大きさにより、キャリアアンプおよびピークアンプとして排他的に動作することが可能となる。よって、高周波回路１は、バンドＡおよびバンドＢの信号を高効率かつ高バックオフ量を有するドハティ型の電力増幅回路として機能することが可能となる。

　なお、ドハティ型の電力増幅回路とは、複数の電力増幅器をキャリアアンプおよびピークアンプとして用いることで高効率を実現する増幅回路を意味する。キャリアアンプとは、ドハティ型の電力増幅回路において、高周波信号（入力）の電力が低くても高くても動作する増幅器を意味する。ピークアンプとは、ドハティ型の電力増幅回路において、高周波信号（入力）の電力が高い場合に主として動作する増幅器を意味する。したがって、高周波信号の入力電力が低い場合は、高周波信号は主としてキャリアアンプで増幅され、高周波信号の入力電力が高い場合には、高周波信号はキャリアアンプおよびピークアンプで増幅され合成される。このような動作により、ドハティ型の電力増幅回路では、低出力電力においてキャリアアンプからみた負荷インピーダンスが増大し、低出力電力における効率が向上する。

　なお、パワーアンプ１０および２０は、互いにサイズが異なっていることが望ましい。これによれば、パワーアンプ１０および２０の飽和電力（インターセプトポイント）を異ならせることができる。よって、キャリアアンプおよびピークアンプがオン状態である高出力領域から、キャリアアンプのみがオン状態である低出力領域までの電力差であるバックオフ量を、パワーアンプ１０および２０のキャリアアンプおよびピークアンプの切り替えに応じて変化させることが可能となる。

　なお、アンプのサイズは、当該アンプを構成するトランジスタの段数、セル数またはフィンガー数に依存する。したがって、サイズが異なれば、トランジスタの段数、セル数またはフィンガー数が異なる。

　［１．３　高周波回路１における高周波信号の流れ］
　次に、高周波回路１におけるバンドＡおよびバンドＢの高周波信号の流れについて説明する。

　図２Ａは、実施の形態に係る高周波回路１の、バンドＡの信号をハイパワーモードで送信する場合の回路状態図である。また、図２Ｂは、実施の形態に係る高周波回路１の、バンドＡの信号をミドル／ローパワーモードで送信する場合の回路状態図である。

　まず、図２Ａに示すように、高周波回路１がハイパワーモードのバンドＡの信号を伝送する場合、パワーアンプ１０がキャリアアンプとして動作（Ａ級またはＡＢ級動作）し、パワーアンプ２０がピークアンプとして動作（Ｃ級動作）する。なお、この場合、バイアス供給回路５１はパワーアンプ１０に対して、第２バイアス電圧よりも大きい電圧値を有する第１バイアス電圧を供給する。また、バイアス供給回路５２はパワーアンプ２０に対して、第１バイアス電圧よりも小さい電圧値を有する第２バイアス電圧を供給する。また、スイッチ４１は非導通状態であり、スイッチ４２は導通状態である。

　バンドＡの信号をハイパワーモードで送信している場合、パワーアンプ１０および２０の双方が動作（ＯＮ）する。この場合、入力端子１１０、プリアンプ１１、パワーアンプ１０、移相線路１２を伝送するバンドＡの信号と、入力端子１１０、プリアンプ２１、パワーアンプ２０、移相線路２２を伝送するバンドＡの信号とが、トランス３２で電圧合成され、当該電圧合成されたバンドＡの信号が出力端子７６、フィルタ６１およびスイッチ４０を経由してアンテナ接続端子１００から出力される。

　なお、従来の高周波回路では、２つのパワーアンプのうちの一方が常にキャリアアンプとして動作し、他方が常にピークアンプとして動作するため、２つのアンプのいずれか一方の出力端子のみに１／４波長伝送線路が接続される。このため、２つのプリアンプに入力される信号には９０度の位相差が付加されることで、出力トランスへ入力されるバンドＡの２つの信号には１８０度の位相差が付加される。これに対して、本実施の形態に係る高周波回路１では、２つのパワーアンプ１０および２０は、キャリアアンプおよびピークアンプを排他的に切り替えるため、２つのアンプの出力端子の双方に移相回路が接続される。このため、２つのプリアンプに入力される信号には、トランス３１により１８０度の位相差が付加されることで、トランス３２へ入力されるバンドＡの２つの信号には１８０度の位相差が付加される。

　本実施の形態に係る高周波回路１では、上記のように、２つのプリアンプに入力される信号はトランス３１により１８０度の位相差が付加されるので、高周波回路１は、差動増幅型の電力増幅器としても適用することが可能である。

　次に、図２Ｂに示すように、高周波回路１がミドル／ローパワーモードのバンドＡの信号を伝送する場合、パワーアンプ１０がキャリアアンプとして動作（Ａ級またはＡＢ級動作）し、パワーアンプ２０がピークアンプとして動作（Ｃ級動作）する。なお、この場合、バイアス供給回路５１はパワーアンプ１０に対して、第２バイアス電圧よりも大きい電圧値を有する第１バイアス電圧を供給する。また、バイアス供給回路５２はパワーアンプ２０に対して、第１バイアス電圧よりも小さい電圧値を有する第２バイアス電圧を供給する。また、スイッチ４１は非導通状態であり、スイッチ４２は導通状態である。

　バンドＡの信号をミドル／ローパワーモードで送信している場合、パワーアンプ１０は動作（ＯＮ）し、パワーアンプ２０は動作しない（ＯＦＦ）。この場合、パワーアンプ２０の出力インピーダンスはオープン状態となり、移相線路２２により入力側コイル３２１の他端のインピーダンスはショート状態となる。これにより、入力端子１１０、プリアンプ１１、パワーアンプ１０、移相線路１２を伝送するバンドＡの信号が、トランス３２で電圧変換され、当該電圧変換されたバンドＡの信号が出力端子７６、フィルタ６１およびスイッチ４０を経由してアンテナ接続端子１００から出力される。

　バンドＡの信号を伝送する場合、ハイパワーモードに対してミドル／ローパワーモードでは、パワーアンプ１０の出力インピーダンスは２倍となる。つまり、ミドル／ローパワーモードでは、パワーアンプ２０がオフ状態となり、パワーアンプ１０の出力インピーダンスが高くなることで、高周波回路１は高効率動作することが可能となる。

　一方、ハイパワーモードでは、パワーアンプ１０および２０の双方が動作することでハイパワーの信号を出力することができ、かつ、パワーアンプ１０および２０の出力インピーダンスが低いことで、信号歪を抑制することが可能となる。

　図３Ａは、実施の形態に係る高周波回路１の、バンドＢの信号をハイパワーモードで送信する場合の回路状態図である。また、図３Ｂは、実施の形態に係る高周波回路１の、バンドＢの信号をミドル／ローパワーモードで送信する場合の回路状態図である。

　まず、図３Ａに示すように、高周波回路１がハイパワーモードのバンドＢの信号を伝送する場合、パワーアンプ２０がキャリアアンプとして動作（Ａ級またはＡＢ級動作）し、パワーアンプ１０がピークアンプとして動作（Ｃ級動作）する。なお、この場合、バイアス供給回路５１はパワーアンプ１０に対して、第２バイアス電圧よりも小さい電圧値を有する第１バイアス電圧を供給する。また、バイアス供給回路５２はパワーアンプ２０に対して、第１バイアス電圧よりも大きい電圧値を有する第２バイアス電圧を供給する。また、スイッチ４１は導通状態であり、スイッチ４２は非導通状態である。

　バンドＢの信号をハイパワーモードで送信している場合、パワーアンプ１０および２０の双方が動作（ＯＮ）する。この場合、入力端子１１０、プリアンプ１１、パワーアンプ１０、移相線路１２を伝送するバンドＢの信号と、入力端子１１０、プリアンプ２１、パワーアンプ２０、移相線路２２を伝送するバンドＢの信号とが、トランス３２で電圧合成され、当該電圧合成されたバンドＢの信号が出力端子７７、フィルタ６２およびスイッチ４０を経由してアンテナ接続端子１００から出力される。

　次に、図３Ｂに示すように、高周波回路１がミドル／ローパワーモードのバンドＢの信号を伝送する場合、パワーアンプ２０がキャリアアンプとして動作（Ａ級またはＡＢ級動作）し、パワーアンプ１０がピークアンプとして動作（Ｃ級動作）する。なお、この場合、バイアス供給回路５１はパワーアンプ１０に対して、第２バイアス電圧よりも小さい電圧値を有する第１バイアス電圧を供給する。また、バイアス供給回路５２はパワーアンプ２０に対して、第１バイアス電圧よりも大きい電圧値を有する第２バイアス電圧を供給する。また、スイッチ４１は導通状態であり、スイッチ４２は非導通状態である。

　バンドＢの信号をミドル／ローパワーモードで送信している場合、パワーアンプ２０は動作（ＯＮ）し、パワーアンプ１０は動作しない（ＯＦＦ）。この場合、パワーアンプ１０の出力インピーダンスはオープン状態となり、移相線路１２により入力側コイル３２１の一端のインピーダンスはショート状態となる。これにより、入力端子１１０、プリアンプ２１、パワーアンプ２０、移相線路２２を伝送するバンドＢの信号が、トランス３２で電圧変換され、当該電圧変換されたバンドＢの信号が出力端子７７、フィルタ６２およびスイッチ４０を経由してアンテナ接続端子１００から出力される。

　バンドＢの信号を伝送する場合、ハイパワーモードに対してミドル／ローパワーモードでは、パワーアンプ２０の出力インピーダンスは２倍となる。つまり、ミドル／ローパワーモードでは、パワーアンプ１０がオフ状態となり、パワーアンプ２０の出力インピーダンスが高くなることで、高周波回路１は高効率動作することが可能となる。

　図４は、実施の形態に係る高周波回路１の電力増幅方法を示す動作フローチャートである。

　まず、高周波回路１の制御部は、例えばＲＦＩＣ３からの指示に基づいて、バンドＡおよびバンドＢのいずれの信号を送信するかを選択する（Ｓ１０）。

　ステップＳ１０にてバンドＡの信号を送信することを選択した場合、高周波回路１の制御部は、バイアス回路５０からパワーアンプ１０に第２バイアス電圧よりも電圧値の大きな第１バイアス電圧を供給する。これにより、パワーアンプ１０をキャリアアンプとして動作させる。また、高周波回路１の制御部は、バイアス回路５０からパワーアンプ２０に第１バイアス電圧よりも電圧値の小さな第２バイアス電圧を供給する。これにより、パワーアンプ２０をピークアンプとして動作させる。また、高周波回路１の制御部は、スイッチ４１を非導通状態とし、スイッチ４２を導通状態とする（Ｓ２０）。これにより、バンドＡの信号を送信する場合には、高周波回路１は、パワーアンプ１０をキャリアアンプとし、パワーアンプ２０をピークアンプとするドハティ型の電力増幅器として動作し、出力端子７６を経由してバンドＡの信号を送信する。

　また、ステップＳ１０にてバンドＢの信号を送信することを選択した場合、高周波回路１の制御部は、バイアス回路５０からパワーアンプ１０に第２バイアス電圧よりも電圧値の小さな第１バイアス電圧を供給する。これにより、パワーアンプ１０をピークアンプとして動作させる。また、高周波回路１の制御部は、バイアス回路５０からパワーアンプ２０に第１バイアス電圧よりも電圧値の大きな第２バイアス電圧を供給する。これにより、パワーアンプ２０をキャリアアンプとして動作させる。また、高周波回路１の制御部は、スイッチ４１を導通状態とし、スイッチ４２を非導通状態とする（Ｓ３０）。これにより、バンドＢの信号を送信する場合には、高周波回路１は、パワーアンプ２０をキャリアアンプとし、パワーアンプ１０をピークアンプとするドハティ型の電力増幅器として動作し、出力端子７７を経由してバンドＢの信号を送信する。

　これによれば、バイアス回路５０から各アンプに供給されるバイアス電圧の大きさを変化させることにより、パワーアンプ１０および２０を、キャリアアンプおよびピークアンプに排他的に切り替えることができる。また、上記切り替えと連動させて、スイッチ４１および４２の導通および非導通を排他的に切り替えることにより、バンドＡの信号を、出力端子７６を経由して送信し、バンドＢの信号を、出力端子７７を経由して送信することができる。よって、パワーアンプ１０および２０のいずれかを、劣化し易いキャリアアンプに固定して動作させることを回避できるので、パワーアンプ１０および２０の劣化が抑制されたドハティ型の電力増幅器を有する高周波回路１を提供できる。

　また、バンドＡおよびバンドＢの信号を送信するにあたり、入力端子１１０からフィルタ６１および６２までの信号経路に、スイッチが直列配置されていないので、当該スイッチのオン抵抗による伝送損失の増加を抑制できる。

　なお、本実施の形態に係る高周波回路１は、２つの異なるバンドを送信することに限定されない。本実施の形態に係る高周波回路１は、１つのバンドの信号を送信する場合にも適用できる。

　以下、例えば、バンドＡの信号のみを送信する場合の動作について説明する。

　まず、高周波回路１の制御部は、第１の期間に、バイアス回路５０からパワーアンプ１０に第２バイアス電圧よりも電圧値の大きな第１バイアス電圧を供給する。これにより、パワーアンプ１０をキャリアアンプとして動作させる。また、高周波回路１の制御部は、バイアス回路５０からパワーアンプ２０に第１バイアス電圧よりも電圧値の小さな第２バイアス電圧を供給する。これにより、パワーアンプ２０をピークアンプとして動作させる。また、高周波回路１の制御部は、スイッチ４１を非導通状態とし、スイッチ４２を導通状態とする。これにより、第１の期間にバンドＡの信号を送信する場合には、高周波回路１は、パワーアンプ１０をキャリアアンプとし、パワーアンプ２０をピークアンプとするドハティ型の電力増幅器として動作し、出力端子７６を経由してバンドＡの信号を送信する。

　また、高周波回路１の制御部は、第１の期間と異なる第２の期間に、バイアス回路５０からパワーアンプ１０に第２バイアス電圧よりも電圧値の小さな第１バイアス電圧を供給する。これにより、パワーアンプ１０をピークアンプとして動作させる。また、高周波回路１の制御部は、バイアス回路５０からパワーアンプ２０に第１バイアス電圧よりも電圧値の大きな第２バイアス電圧を供給する。これにより、パワーアンプ２０をキャリアアンプとして動作させる。また、高周波回路１の制御部は、スイッチ４１を導通状態とし、スイッチ４２を非導通状態とする。これにより、第２の期間にバンドＡの信号を送信する場合には、高周波回路１は、パワーアンプ１０をキャリアアンプとし、パワーアンプ２０をピークアンプとするドハティ型の電力増幅器として動作し、出力端子７７を経由してバンドＡの信号を送信する。

　これによれば、バイアス回路５０から各アンプに供給されるバイアス電圧の大きさを変化させることにより、パワーアンプ１０および２０を、キャリアアンプおよびピークアンプに排他的に切り替えることができる。また、上記切り替えと連動させて、スイッチ４１および４２の導通および非導通を排他的に切り替えることにより、第１の期間においてバンドＡの信号を、出力端子７６を経由して送信し、第２の期間においてバンドＡの信号を、出力端子７７を経由して送信することができる。よって、パワーアンプ１０および２０のいずれかを、劣化し易いキャリアアンプに固定して動作させることを回避できるので、パワーアンプ１０および２０の劣化が抑制されたドハティ型の電力増幅器を有する高周波回路１を提供できる。

　なお、高周波回路１の上記回路動作では、高周波回路１の制御部が、バイアス回路５０のバイアス電圧の大きさならびにスイッチ４１および４２の導通を制御しているが、高周波回路１の制御部に代わって、通信装置４が有するＲＦＩＣ３がこれらを制御してもよい。

　また、本実施の形態に係る高周波回路１の電力増幅方法は、各アンプに供給するバイアス電圧の大きさを変化させることで、キャリアアンプおよびピークアンプを切り替えるが、これに限定されない。各アンプをキャリアアンプおよびピークアンプに設定する方法としては、各アンプに供給される電源電圧の大きさを可変する、または、各アンプのサイズを可変するなどを用いてもよい。

　つまり、本実施の形態に係る高周波回路１の電力増幅方法は、スイッチ４１を非導通状態とし、かつ、スイッチ４２を導通状態とした場合、パワーアンプ１０をＡＢ級動作またはＡ級動作させ、かつ、パワーアンプ２０をＣ級動作させ、スイッチ４１を導通状態とし、かつ、スイッチ４２を非導通状態とした場合、パワーアンプ１０をＣ級動作させ、かつ、パワーアンプ２０をＡＢ級動作またはＡ級動作させてもよい。

　これにより、パワーアンプ１０および２０のいずれかを、劣化し易いキャリアアンプに固定して動作させることを回避できるので、パワーアンプ１０および２０の劣化が抑制されたドハティ型の電力増幅器を有する高周波回路を提供できる。

　［１．４　変形例２に係る高周波回路１Ａの回路構成］
　図５は、実施の形態の変形例２に係る高周波回路１Ａの回路構成図である。同図に示すように、高周波回路１Ａは、パワーアンプ１０および２０と、プリアンプ１１および２１と、移相線路１２および２２と、トランス３１および３２と、整合回路７１、７２、７３、７４、１２０、１３０、１４０および１５０と、フィルタ６１、６２、６３および６４と、バイアス回路５０と、出力端子７６および７７と、入力端子１１０と、アンテナ接続端子１００（図示せず）と、を備える。本変形例に係る高周波回路１Ａは、実施の形態に係る高周波回路１と比較して、出力端子７６に２つの整合回路１２０および１３０ならびにフィルタ６１および６３が接続され、出力端子７７に２つの整合回路１４０および１５０ならびにフィルタ６２および６４が接続されている点が構成として異なる。以下、本変形例に係る高周波回路１Ａについて、実施の形態に係る高周波回路１と同じ点は説明を省略し、異なる点を中心に説明する。

　フィルタ６１は、第１フィルタの一例であり、バンドＡ（第１バンド）を含む通過帯域を有する。フィルタ６１の入力端は、端子１７２を経由して整合回路１２０に接続されている。

　フィルタ６２は、第２フィルタの一例であり、バンドＢ（第２バンド）を含む通過帯域を有する。フィルタ６２の入力端は、端子１７４を経由して整合回路１４０に接続されている。

　フィルタ６３は、第３フィルタの一例であり、バンドＣ（第３バンド）を含む通過帯域を有する。フィルタ６３の入力端は、端子１７３を経由して整合回路１３０に接続されている。

　フィルタ６４は、第４フィルタの一例であり、バンドＤ（第４バンド）を含む通過帯域を有する。フィルタ６４の入力端は、端子１７５を経由して整合回路１５０に接続されている。

　スイッチ６０は、アンテナスイッチの一例であり、アンテナ接続端子１００に接続され、アンテナ接続端子１００とフィルタ６１との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６２との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６３との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６４との接続および非接続を切り替える。

　なお、フィルタ６１～６４は、共通端子はアンテナ接続端子１００に接続されたマルチプレクサを構成していてもよく、この場合には、スイッチ６０はなくてもよい。また、フィルタ６１～６４のそれぞれは、周波数分割複信（ＦＤＤ：Frequency Division Duplex）用である場合には、受信用フィルタとともにデュプレクサを構成していてもよいし、時分割複信（ＴＤＤ：Time Division Duplex）方式用である場合には、各フィルタの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置されていてもよい。

　整合回路１２０は、第１回路の一例であり、出力端子７６とフィルタ６１との間に接続されている。整合回路１２０は、スイッチ１２１および１２２と、キャパシタ１２３とインダクタ１２４と、を有している。

　キャパシタ１２３は、第１キャパシタの一例であり、出力端子７６とフィルタ６１とを結ぶ第１経路に直列配置されている。スイッチ１２２は、第１スイッチの一例であり、第１経路とグランドとの間に接続されている。スイッチ１２１は、第３スイッチの一例であり、インダクタ１２４は、第１インダクタの一例であり、スイッチ１２１とインダクタ１２４とは、互いに直列接続されている。スイッチ１２１とインダクタ１２４との直列接続回路は、第１経路に並列接続されている。

　整合回路１４０は、第２回路の一例であり、出力端子７７とフィルタ６２との間に接続されている。整合回路１４０は、スイッチ１４１および１４２と、キャパシタ１４３とインダクタ１４４と、を有している。

　キャパシタ１４３は、第３キャパシタの一例であり、出力端子７７とフィルタ６２とを結ぶ第２経路に直列配置されている。スイッチ１４２は、第２スイッチの一例であり、第２経路とグランドとの間に接続されている。スイッチ１４１は、第５スイッチの一例であり、インダクタ１４４は、第３インダクタの一例であり、スイッチ１４１とインダクタ１４４とは、互いに直列接続されている。スイッチ１４１とインダクタ１４４との直列接続回路は、第２経路に並列接続されている。

　整合回路１３０は、第３回路の一例であり、出力端子７６とフィルタ６３との間に接続されている。整合回路１３０は、スイッチ１３１および１３２と、キャパシタ１３３とインダクタ１３４と、を有している。

　キャパシタ１３３は、第２キャパシタの一例であり、出力端子７６とフィルタ６３とを結ぶ第３経路に直列配置されている。スイッチ１３２は、第６スイッチの一例であり、第３経路とグランドとの間に接続されている。スイッチ１３１は、第４スイッチの一例であり、インダクタ１３４は、第２インダクタの一例であり、スイッチ１３１とインダクタ１３４とは、互いに直列接続されている。スイッチ１３１とインダクタ１３４との直列接続回路は、第３経路に並列接続されている。

　整合回路１５０は、第４回路の一例であり、出力端子７７とフィルタ６４との間に接続されている。整合回路１５０は、スイッチ１５１および１５２と、キャパシタ１５３とインダクタ１５４と、を有している。

　キャパシタ１５３は、第４キャパシタの一例であり、出力端子７７とフィルタ６４とを結ぶ第４経路に直列配置されている。スイッチ１５２は、第７スイッチの一例であり、第４経路とグランドとの間に接続されている。スイッチ１５１は、第８スイッチの一例であり、インダクタ１５４は、第４インダクタの一例であり、スイッチ１５１とインダクタ１５４とは、互いに直列接続されている。スイッチ１５１とインダクタ１５４との直列接続回路は、第４経路に並列接続されている。

　なお、整合回路１２０、１３０、１４０および１５０は、ＩＣ１６０に含まれていてもよい。

　なお、スイッチ１２１、１２２、１３１、１３２、１４１、１４２、１５１および１５２のそれぞれは、例えば、ＦＥＴなどを含むスイッチ素子である。

　上記回路構成によれば、高周波回路１Ａは、バンドＡ～バンドＤのいずれかの高周波信号を、入力端子１１０からアンテナ接続端子１００へ向けて送信することが可能である。このとき、バンドＡを伝送する整合回路１２０の第１経路、バンドＢを伝送する整合回路１４０の第２経路、バンドＣを伝送する整合回路１３０の第３経路、およびバンドＤを伝送する整合回路１５０の第４経路には、スイッチが直列配置されていないので、バンドＡ～バンドＤの高周波信号を低損失で伝送することが可能となる。

　次に、高周波回路１ＡにおけるバンドＡ～バンドＤの高周波信号の流れとスイッチ動作との関係について説明する。

　バンドＡの信号を伝送する場合、スイッチ１２１および１２２が非導通状態となり、スイッチ１４２が導通状態となり、スイッチ１４１が非導通状態となる。パワーアンプ１０および２０から出力されたバンドＡの信号を、出力端子７６を経由して第１経路に伝送するには、出力側コイル３２２の他端を短絡状態とする必要がある。出力側コイル３２２の他端とスイッチ１４２との間には接続配線があるため、スイッチ１４２を導通状態としてスイッチ１４２の近傍をグランドに短絡しても、出力側コイル３２２の他端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ１４２と出力側コイル３２２の他端との間に直列配置されたキャパシタ１４３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ１４３およびスイッチ１４２のうち、キャパシタ１４３の方が出力側コイル３２２の他端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の他端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路１３０のスイッチ１３１および１３２が導通状態となる。これにより、整合回路１３０は、出力端子７６とグランドとの間に、インダクタ１３４とキャパシタ１３３との並列接続回路が配置される。インダクタ１３４とキャパシタ１３３との並列接続回路（ＬＣ共振回路）は、バンドＡの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路１３０は、スイッチ１３１および１３２が導通状態となることにより、バンドＡの信号に対してオープン状態となる。これにより、バンドＡの信号は第１経路を低損失で通過することが可能となる。

　なお、整合回路１５０において、スイッチ１５１および１５２が導通状態となっていてもよい。これにより、整合回路１５０は、出力端子７７とグランドとの間に、インダクタ１５４とキャパシタ１５３との並列接続回路が配置される。これにより、インダクタ１５４とキャパシタ１５３との並列接続回路（ＬＣ共振回路）は、バンドＡの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路１５０は、スイッチ１５１および１５２が導通状態となることにより、バンドＡの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１０および２０から出力されたバンドＡの信号は、直列配置されたスイッチを経由せずに、第１経路からフィルタ６１へと伝送する。よって、高周波回路１Ａは、バンドＡの高周波信号を低損失で伝送することが可能となる。

　次に、バンドＣの信号を伝送する場合、スイッチ１３１および１３２が非導通状態となり、スイッチ１５２が導通状態となり、スイッチ１５１が非導通状態となる。パワーアンプ１０および２０から出力されたバンドＣの信号を、出力端子７６を経由して第３経路に伝送するには、出力側コイル３２２の他端を短絡状態とする必要がある。出力側コイル３２２の他端とスイッチ１５２との間には接続配線があるため、スイッチ１５２を導通状態としてスイッチ１５２の近傍をグランドに短絡しても、出力側コイル３２２の他端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ１５２と出力側コイル３２２の他端との間に直列配置されたキャパシタ１５３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ１５３およびスイッチ１５２のうち、キャパシタ１５３の方が出力側コイル３２２の他端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の他端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路１２０のスイッチ１２１および１２２が導通状態となる。これにより、整合回路１２０は、出力端子７６とグランドとの間に、インダクタ１２４とキャパシタ１２３との並列接続回路が配置される。インダクタ１２４とキャパシタ１２３との並列接続回路（ＬＣ共振回路）は、バンドＣの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路１２０は、スイッチ１２１および１２２が導通状態となることにより、バンドＣの信号に対してオープン状態となる。これにより、バンドＣの信号は第３経路を低損失で通過することが可能となる。

　なお、整合回路１４０において、スイッチ１４１および１４２が導通状態となっていてもよい。これにより、整合回路１４０は、出力端子７７とグランドとの間に、インダクタ１４４とキャパシタ１４３との並列接続回路が配置される。これにより、インダクタ１４４とキャパシタ１４３との並列接続回路（ＬＣ共振回路）は、バンドＣの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路１４０は、スイッチ１４１および１４２が導通状態となることにより、バンドＣの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１０および２０から出力されたバンドＣの信号は、直列配置されたスイッチを経由せずに、第３経路からフィルタ６３へと伝送する。よって、高周波回路１Ａは、バンドＣの高周波信号を低損失で伝送することが可能となる。

　次に、バンドＢの信号を伝送する場合、スイッチ１４１および１４２が非導通状態となり、スイッチ１２２が導通状態となり、スイッチ１２１が非導通状態となる。パワーアンプ１０および２０から出力されたバンドＢの信号を、出力端子７７を経由して第２経路に伝送するには、出力側コイル３２２の一端を短絡状態とする必要がある。出力側コイル３２２の一端とスイッチ１２２との間には接続配線があるため、スイッチ１２２を導通状態としてスイッチ１２２の近傍をグランドに短絡しても、出力側コイル３２２の一端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ１２２と出力側コイル３２２の一端との間に直列配置されたキャパシタ１２３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の一端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ１２３およびスイッチ１２２のうち、キャパシタ１２３の方が出力側コイル３２２の一端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の一端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路１５０のスイッチ１５１および１５２が導通状態となる。これにより、整合回路１５０は、出力端子７７とグランドとの間に、インダクタ１５４とキャパシタ１５３との並列接続回路が配置される。インダクタ１５４とキャパシタ１５３との並列接続回路（ＬＣ共振回路）は、バンドＢの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路１５０は、スイッチ１５１および１５２が導通状態となることにより、バンドＢの信号に対してオープン状態となる。これにより、バンドＢの信号は第２経路を低損失で通過することが可能となる。

　なお、整合回路１３０において、スイッチ１３１および１３２が導通状態となっていてもよい。これにより、整合回路１３０は、出力端子７６とグランドとの間に、インダクタ１３４とキャパシタ１３３との並列接続回路が配置される。これにより、インダクタ１３４とキャパシタ１３３との並列接続回路（ＬＣ共振回路）は、バンドＢの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路１３０は、スイッチ１３１および１３２が導通状態となることにより、バンドＢの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１０および２０から出力されたバンドＢの信号は、直列配置されたスイッチを経由せずに、第２経路からフィルタ６２へと伝送する。よって、高周波回路１Ａは、バンドＢの高周波信号を低損失で伝送することが可能となる。

　次に、バンドＤの信号を伝送する場合、スイッチ１５１および１５２が非導通状態となり、スイッチ１３２が導通状態となり、スイッチ１３１が非導通状態となる。パワーアンプ１０および２０から出力されたバンドＤの信号を、出力端子７７を経由して第４経路に伝送するには、出力側コイル３２２の一端を短絡状態とする必要がある。出力側コイル３２２の一端とスイッチ１３２との間には接続配線があるため、スイッチ１３２を導通状態としてスイッチ１３２の近傍をグランドに短絡しても、出力側コイル３２２の一端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ１３２と出力側コイル３２２の一端との間に直列配置されたキャパシタ１３３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の一端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ１３３およびスイッチ１３２のうち、キャパシタ１３３の方が出力側コイル３２２の一端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の一端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路１４０のスイッチ１４１および１４２が導通状態となる。これにより、整合回路１４０は、出力端子７７とグランドとの間に、インダクタ１４４とキャパシタ１４３との並列接続回路が配置される。インダクタ１４４とキャパシタ１４３との並列接続回路（ＬＣ共振回路）は、バンドＤの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路１４０は、スイッチ１４１および１４２が導通状態となることにより、バンドＤの信号に対してオープン状態となる。これにより、バンドＤの信号は第４経路を低損失で通過することが可能となる。

　なお、整合回路１２０において、スイッチ１２１および１２２が導通状態となっていてもよい。これにより、整合回路１２０は、出力端子７６とグランドとの間に、インダクタ１２４とキャパシタ１２３との並列接続回路が配置される。これにより、インダクタ１２４とキャパシタ１２３との並列接続回路（ＬＣ共振回路）は、バンドＤの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路１２０は、スイッチ１２１および１２２が導通状態となることにより、バンドＤの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１０および２０から出力されたバンドＤの信号は、直列配置されたスイッチを経由せずに、第４経路からフィルタ６４へと伝送する。よって、高周波回路１Ａは、バンドＤの高周波信号を低損失で伝送することが可能となる。

　ここで、整合回路１２０のキャパシタ１２３は、バンドＣの信号を伝送する場合には、出力側コイル３２２の一端の位相（インピーダンス）調整用素子として機能し、バンドＣの信号を伝送する場合には、第１経路と第２経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。また、整合回路１３０のキャパシタ１３３は、バンドＤの信号を伝送する場合には、出力側コイル３２２の一端の位相（インピーダンス）調整用素子として機能し、バンドＡの信号を伝送する場合には、第１経路と第２経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。また、整合回路１４０のキャパシタ１４３は、バンドＡの信号を伝送する場合には、出力側コイル３２２の他端の位相（インピーダンス）調整用素子として機能し、バンドＤの信号を伝送する場合には、第３経路と第４経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。また、整合回路１５０のキャパシタ１５３は、バンドＣの信号を伝送する場合には、出力側コイル３２２の他端の位相（インピーダンス）調整用素子として機能し、バンドＢの信号を伝送する場合には、第３経路と第４経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。

　つまり、キャパシタ１２３、１３３、１４３および１５３のそれぞれは、複数の機能を兼用する多機能素子であるため、整合回路１２０～１５０の回路素子数を低減できる。よって、高周波回路１Ａの小型化が図られる。

　なお、本変形例に係る高周波回路１Ａにおいて、スイッチ１３２および１４１、キャパシタ１４３、インダクタ１４４、整合回路１５０、ならびにフィルタ６４はなくてもよい。ただし、この場合には、スイッチ１４２が出力側コイル３２２の他端に近接して配置されていること、および、バンドＡとバンドＣとの周波数が重なっておらず、かつ、周波数間隔が十分確保されていることが必要となる。この回路構成の動作について以下、説明する。

　まず、バンドＡの信号を伝送する場合、スイッチ１２１および１２２が非導通状態となり、スイッチ１４２が導通状態となる。これにより、出力側コイル３２２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　また、整合回路１３０のスイッチ１３１が導通状態となる。これにより、整合回路１３０は、出力端子７６と端子１７３との間に、インダクタ１３４とキャパシタ１３３との並列接続回路が配置される。インダクタ１３４とキャパシタ１３３との並列接続回路は、バンドＡの信号を通過させないフィルタとして機能する。つまり、整合回路１３０は、スイッチ１３１が導通状態となることにより、バンドＡの信号に対してオープン状態となる。これにより、バンドＡの信号は第１経路を低損失で通過することが可能となる。

　次に、バンドＣの信号を伝送する場合、スイッチ１３１が非導通状態となり、スイッチ１４２が導通状態となる。これにより、出力側コイル３２２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　また、整合回路１２０のスイッチ１２１および１２２が導通状態となる。これにより、整合回路１２０は、出力端子７６とグランドとの間に、インダクタ１２４とキャパシタ１２３との並列接続回路が配置される。インダクタ１２４とキャパシタ１２３との並列接続回路は、バンドＣの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路１２０は、スイッチ１２１および１２２が導通状態となることにより、バンドＣの信号に対してオープン状態となる。これにより、バンドＣの信号は第３経路を低損失で通過することが可能となる。

　次に、バンドＢの信号を伝送する場合、スイッチ１４２が非導通状態となり、スイッチ１２２が導通状態となる。パワーアンプ１０および２０から出力されたバンドＢの信号を、出力端子７７を経由して第２経路に伝送するには、出力側コイル３２２の一端を短絡状態とする必要がある。これに対して、スイッチ１２２と出力側コイル３２２の一端との間に直列配置されたキャパシタ１２３により、出力側コイル３２２の一端とスイッチ１２２との間の接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の一端におけるインピーダンスを短絡状態とすることが可能となる。

　上記動作により、バンドＡの信号は第１経路を低損失で通過することが可能となり、バンドＢの信号は第２経路を低損失で通過することが可能となり、バンドＣの信号は第３経路を低損失で通過することが可能となる。

　これにより、複数のバンドＡ～バンドＣの高周波信号を低損失で伝送可能な、複数の増幅素子およびトランスを有する高周波回路１Ａを提供できる。

　［１．５　変形例３に係る高周波回路１Ｂの回路構成］
　図６は、実施の形態の変形例３に係る高周波回路１Ｂの回路構成図である。同図に示すように、高周波回路１Ｂは、パワーアンプ１０および２０と、プリアンプ１１および２１と、移相線路１２ａ、１２ｂ、２２ａおよび２２ｂと、キャパシタ１２ｃおよび２２ｃと、トランス３１および３２と、整合回路７１、７２、７３および７４と、スイッチ４０、４１および４２と、フィルタ６１および６２と、バイアス回路５０と、出力端子７６および７７と、入力端子１１０と、アンテナ接続端子１００と、を備える。本変形例に係る高周波回路１Ｂは、実施の形態に係る高周波回路１と比較して、パワーアンプ１０および２０の出力端子に接続された移相回路の構成が主として異なる。以下、本変形例に係る高周波回路１Ｂについて、実施の形態に係る高周波回路１と同じ点は説明を省略し、異なる点を中心に説明する。

　移相線路１２ａおよび１２ｂとキャパシタ１２ｃとは、第１移相回路を構成し、入力された信号の位相を略－９０度シフトする（９０度遅らせる）。移相線路１２ａは、第１移相線路の一例であり、一端がパワーアンプ１０の出力端子に接続され、他端が移相線路１２ｂの一端に接続されている。移相線路１２ｂは、第２移相線路の一例であり、一端が移相線路１２ａの他端に接続され、他端が入力側コイル３２１の一端に接続されている。キャパシタ１２ｃは、第９キャパシタの一例であり、一端（一方の電極）が移相線路１２ａの他端と移相線路１２ｂの一端との接続点に接続され、他端（他方の電極）がグランドに接続されている。

　上記構成によれば、移相線路１２ａおよび１２ｂの接続点とグランドとの間にキャパシタ１２ｃが接続されていることにより、移相線路１２ａおよび１２ｂの合計線路長を１／４波長よりも短く設定できるので、高周波回路１Ｂを小型化できる。

　移相線路２２ａおよび２２ｂとキャパシタ２２ｃとは、第２移相回路を構成し、入力された信号の位相を略－９０度シフトする（９０度遅らせる）。移相線路２２ａは、第３移相線路の一例であり、一端がパワーアンプ２０の出力端子に接続され、他端が移相線路２２ｂの一端に接続されている。移相線路２２ｂは、第４移相線路の一例であり、一端が移相線路２２ａの他端に接続され、他端が入力側コイル３２１の他端に接続されている。キャパシタ２２ｃは、第１０キャパシタの一例であり、一端（一方の電極）が移相線路２２ａの他端と移相線路２２ｂの一端との接続点に接続され、他端（他方の電極）がグランドに接続されている。

　上記構成によれば、移相線路２２ａおよび２２ｂの接続点とグランドとの間にキャパシタ２２ｃが接続されていることにより、移相線路２２ａおよび２２ｂの合計線路長を１／４波長よりも短く設定できるので、高周波回路１Ｂを小型化できる。

　なお、パワーアンプ１０および２０、プリアンプ１１および２１、ならびに整合回路７１および７２は、半導体ＩＣ８０に含まれていてもよい。この場合、キャパシタ１２ｃおよび２２ｃは、半導体ＩＣ８０に含まれていてもよい。

　これによれば、キャパシタ１２ｃおよび２２ｃがパワーアンプ１０および２０とともに半導体ＩＣ８０に内蔵されるので、高周波回路１Ｂを小型化できる。

　さらに、キャパシタ１２ｃおよび２２ｃは、半導体ＩＣ８０内において、パワーアンプ１０とパワーアンプ２０との間に配置されていてもよい。これによれば、半導体ＩＣ８０のスペースを有効活用できるので、高周波回路１Ｂの小型化に寄与できる。

　なお、本変形例に係る高周波回路１Ｂにおいて、第１移相回路および第２移相回路の双方が、２つの移相線路およびキャパシタを有するものとしたが、第１移相回路および第２移相回路の少なくとも一方が、２つの移相線路およびキャパシタを有していればよい。

　［２．高周波回路１の実装構成］
　本実施の形態に係る高周波回路１の実装構成について、図７Ａおよび図７Ｂを参照しながら説明する。

　図７Ａは、実施例１に係る高周波回路１の平面図および断面図である。図７Ａの（ａ）は、実施例１に係る高周波回路１の平面図であり、ｚ軸正側からモジュール基板９０の主面を透視した図であり、図７Ａの（ｂ）は、実施例１に係る高周波回路１の断面図である。図７Ａの（ｂ）における高周波回路１の断面は、図７Ａの（ａ）のＶＩＩＡ－ＶＩＩＡ線における断面である。また、図７Ａの（ａ）では、パワーアンプ１０および２０の配置関係が容易に理解されるよう、その機能を表すマークが付されているが、実際の各アンプには、当該マークは付されていない。また、図７Ａにおいて、モジュール基板９０および各回路部品を接続する配線の図示が省略されている。

　なお、図７Ａに示された高周波回路１は、さらに、モジュール基板９０の表面および回路部品の一部を覆う樹脂部材、ならびに、樹脂部材の表面を覆うシールド電極層を備えてもよいが、図７Ａでは、樹脂部材およびシールド電極層の図示が省略されている。

　高周波回路１は、図１Ａに示された回路構成に加えて、さらに、モジュール基板９０を有している。また、高周波回路１に含まれるプリアンプ１１および２１、トランス３１、整合回路７１～７４、スイッチ４０～４２、ならびにフィルタ６１および６２は、図７Ａには示されていないが、モジュール基板９０に配置されていてもよい。

　モジュール基板９０は、高周波回路１を構成する回路部品を実装する基板である。モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Low Temperature Co-fired Ceramics:ＬＴＣＣ）基板、高温同時焼成セラミックス（High Temperature Co-fired Ceramics:ＨＴＣＣ）基板、部品内蔵基板、再配線層（Redistribution Layer：ＲＤＬ）を有する基板、または、プリント基板等が用いられる。

　モジュール基板９０の表面上には、パワーアンプ１０および２０などが配置されている。

　パワーアンプ１０および２０は、半導体ＩＣ８１に含まれている。半導体ＩＣ８１は、モジュール基板９０上に配置されている。半導体ＩＣ８１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。また、半導体ＩＣ８１は、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。なお、半導体ＩＣ８１の半導体材料は、上述した材料に限定されない。なお、プリアンプ１１および２１、整合回路７１および７２、ならびにスイッチ４１および４２の少なくともいずれかは、半導体ＩＣ８１に含まれていてもよい。

　モジュール基板９０の表面または内部には、移相線路１２（第５移相線路）および２２（第６移相線路）、入力側コイル３２１、ならびに出力側コイル３２２が形成されている。移相線路１２および２２、入力側コイル３２１、ならびに出力側コイル３２２は、モジュール基板９０の表面または内部に形成された平面導体で構成されている。移相線路１２および２２と、入力側コイル３２１と、出力側コイル３２２とは、モジュール基板９０の同層に形成されてもよいし、また、別層に形成されてもよい。また、移相線路１２および２２、入力側コイル３２１、ならびに出力側コイル３２２のそれぞれは、複数層にわたって形成されていてもよい。

　ここで、モジュール基板９０を平面視した場合、移相線路１２の巻き方向と移相線路２２の巻き方向とは同じである。

　これによれば、移相線路１２の巻き方向と移相線路２２の巻き方向とが同じであることにより、図７Ａに示すように、移相線路１２の磁束方向と移相線路２２の磁束方向とが同じとなる。このため、移相線路１２の磁束方向と移相線路２２の磁束方向とが逆である場合と比較して、移相線路１２と移相線路２２との磁界結合を抑制できる。よって、高周波回路１を伝送する高周波信号の伝送損失を低減できる。

　図７Ｂは、実施例２に係る高周波回路１Ｃの平面図および断面図である。図７Ｂの（ａ）は、変形例１に係る高周波回路１Ｃの平面図であり、ｚ軸正側からモジュール基板９０の主面を透視した図であり、図７Ｂの（ｂ）は、変形例１に係る高周波回路１Ｃの断面図である。図７Ｂの（ｂ）における高周波回路１Ｃの断面は、図７Ｂの（ａ）のＶＩＩＢ－ＶＩＩＢ線における断面である。また、図７Ｂの（ａ）では、パワーアンプ１０および２０の配置関係が容易に理解されるよう、その機能を表すマークが付されているが、実際の各アンプには、当該マークは付されていない。また、図７Ｂにおいて、モジュール基板９０および各回路部品を接続する配線の図示が省略されている。本実施例に係る高周波回路１Ｃは、実施例１に係る高周波回路１と比較して、移相回路の配置構成が異なる。以下、本実施例に係る高周波回路１Ｃについて、実施例１に係る高周波回路１と同じ点は説明を省略し、異なる点を中心に説明する。

　高周波回路１Ｃは、図１Ｂに示された回路構成に加えて、さらに、モジュール基板９０を有している。また、高周波回路１Ｃに含まれるプリアンプ１１および２１、トランス３１、整合回路７１～７４、スイッチ４０～４２、ならびにフィルタ６１および６２は、図７Ｂには示されていないが、モジュール基板９０に配置されていてもよい。

　モジュール基板９０の表面または内部には、移相回路１３および１４、入力側コイル３２１、ならびに出力側コイル３２２が形成されている。移相回路１３を構成するキャパシタ２３１、２３２（図示せず）、インダクタ２３３および２３４（図示せず）は、チップ状の回路部品であり、例えば表面実装型の部品であり、モジュール基板９０の表面に配置されている。移相回路１４を構成するキャパシタ２４１、２４２（図示せず）、インダクタ２４３および２４４（図示せず）は、チップ状の回路部品であり、例えば表面実装型の部品であり、モジュール基板９０の表面に配置されている。入力側コイル３２１および出力側コイル３２２は、モジュール基板９０の表面または内部に形成された平面導体で構成されている。入力側コイル３２１および出力側コイル３２２は、モジュール基板９０の同層に形成されてもよいし、また、別層に形成されてもよい。また、入力側コイル３２１および出力側コイル３２２のそれぞれは、複数層にわたって形成されていてもよい。

　本実施例では、モジュール基板９０を平面視した場合、インダクタ２３３および２４３は、入力側コイル３２１および出力側コイル３２２の内方に配置されており、キャパシタ２３１および２４１は、入力側コイル３２１および出力側コイル３２２の外方に配置されている。

　なお、インダクタ２３３（および２３４）の巻き方向とインダクタ２４３（および）２４４）の巻き方向とは、同じであることが望ましい。これによれば、インダクタ２３３（および２３４）の巻き方向とインダクタ２４３（および）２４４）の巻き方向とが逆である場合と比較して、移相回路１３と移相回路１４との磁界結合を抑制できる。よって、高周波回路１Ｃを伝送する高周波信号の伝送損失を低減できる。

　［３．効果など］
　以上のように、本実施の形態に係る高周波回路１は、パワーアンプ１０および２０と、入力側コイル３２１および出力側コイル３２２を有するトランス３２と、パワーアンプ１０および２０に接続されたバイアス回路５０と、出力側コイル３２２の一端に接続された出力端子７６と、出力側コイル３２２の他端に接続された出力端子７７と、出力端子７６とグランドとの間に接続されたスイッチ４１と、出力端子７７とグランドとの間に接続されたスイッチ４２と、入力端がパワーアンプ１０の出力端子に接続され、出力端が入力側コイル３２１の一端に接続された移相線路１２と、入力端がパワーアンプ２０の出力端子に接続され、出力端が入力側コイル３２１の他端に接続された移相線路２２と、を備える。

　これによれば、バイアス回路５０からパワーアンプ１０および２０に供給されるバイアス電圧の大きさを変化させることにより、パワーアンプ１０および２０を、キャリアアンプおよびピークアンプに排他的に切り替えることができる。なお、ピークアンプよりもキャリアアンプのほうが劣化し易い。上記切り替えと連動させて、スイッチ４１および４２の導通および非導通を排他的に切り替えることにより、例えば、パワーアンプ１０がキャリアアンプ動作しパワーアンプ２０がピークアンプ動作している場合には、パワーアンプ１０および２０で増幅され合成された高周波信号を出力端子７６から出力し、パワーアンプ２０がキャリアアンプ動作しパワーアンプ１０がピークアンプ動作している場合には、パワーアンプ１０および２０で増幅され合成された高周波信号を出力端子７７から出力することが可能となる。よって、パワーアンプ１０および２０のいずれかを、劣化し易いキャリアアンプに固定して動作させることを回避できるので、パワーアンプ１０および２０の劣化が抑制されたドハティ型の電力増幅器を有する高周波回路１を提供できる。

　また例えば、高周波回路１において、バイアス回路５０は、スイッチ４１および４２の導通および非導通の切り替えタイミングに同期してパワーアンプ１０に供給される第１バイアス電圧を変化させるバイアス供給回路５１と、スイッチ４１および４２の導通および非導通の切り替えタイミングに同期してパワーアンプ２０に供給される第２バイアス電圧を変化させるバイアス供給回路５２と、を備え、第１バイアス電圧の電圧値と第２バイアス電圧の電圧値とは異なってもよい。

　これによれば、パワーアンプ１０をキャリアアンプとして動作させたい場合には、バイアス供給回路５１はパワーアンプ１０に対して、相対的に大きい電圧値を有する第１バイアス電圧を供給する。また、パワーアンプ２０をピークアンプとして動作させたい場合には、バイアス供給回路５２はパワーアンプ２０に対して、上記第１バイアス電圧よりも小さい電圧値を有する第２バイアス電圧を供給する。また、パワーアンプ１０をピークアンプとして動作させたい場合には、バイアス供給回路５１はパワーアンプ１０に対して、相対的に小さい電圧値を有する第１バイアス電圧を供給する。また、パワーアンプ２０をキャリアアンプとして動作させたい場合には、バイアス供給回路５２はパワーアンプ２０に対して、上記第１バイアス電圧よりも大きい電圧値を有する第２バイアス電圧を供給する。よって、バイアス回路５０により、パワーアンプ１０および２０を、キャリアアンプおよびピークアンプに排他的に切り替えることができる。

　また例えば、高周波回路１は、さらに、出力端子７６に接続され、バンドＡを含む通過帯域を有するフィルタ６１と、出力端子７７に接続され、バンドＢを含む通過帯域を有するフィルタ６２と、を備えてもよい。

　これによれば、例えば、パワーアンプ１０をキャリアアンプとし、パワーアンプ２０をピークアンプとしてバンドＡの信号を出力端子７６から出力し、パワーアンプ２０をキャリアアンプとし、パワーアンプ１０をピークアンプとしてバンドＢの信号を出力端子７７から出力させることが可能となる。このとき、出力端子７６とフィルタ６１とを結ぶ信号経路に配置されたスイッチ４１はグランドにシャント接続されているので、スイッチのオン抵抗によるバンドＡの信号の伝送損失を回避できる。また、出力端子７７とフィルタ６２とを結ぶ信号経路に配置されたスイッチ４２はグランドにシャント接続されているので、スイッチのオン抵抗によるバンドＢの信号の伝送損失を回避できる。

　また例えば、高周波回路１Ａは、Ａバンドを含む通過帯域を有するフィルタ６１と、バンドＢを含む通過帯域を有するフィルタ６２と、バンドＣを含む通過帯域を有するフィルタ６３と、出力端子７６とフィルタ６１との間に接続された整合回路１２０と、出力端子７７とフィルタ６２との間に接続された整合回路１４０と、出力端子７６とフィルタ６３との間に接続された整合回路１３０と、を備え、整合回路１２０は、出力端子７６とフィルタ６１とを結ぶ第１経路に直列配置されたキャパシタ１２３と、第１経路とグランドとの間に接続されたスイッチ１２２と、互いに直列接続されたスイッチ１２１およびインダクタ１２４と、を有し、スイッチ１２１とインダクタ１２４との直列接続回路は、第１経路に並列接続され、整合回路１４０は、出力端子７７とフィルタ６２を結ぶ第２経路と、グランドとの間に接続されたスイッチ１４２を有し、整合回路１３０は、出力端子７６とフィルタ６３とを結ぶ第３経路に直列配置されたキャパシタ１３３と、互いに直列接続されたスイッチ１３１およびインダクタ１３４と、を有し、スイッチ１３１とインダクタ１３４との直列接続回路は、第３経路に並列接続されていてもよい。

　これによれば、バンドＡの信号は直列配置されたスイッチを経由せずに第１経路を低損失で通過することが可能となり、バンドＢの信号は直列配置されたスイッチを経由せずに第２経路を低損失で通過することが可能となり、バンドＣの信号は直列配置されたスイッチを経由せずに第３経路を低損失で通過することが可能となる。よって、複数のバンドＡ～バンドＣの高周波信号を低損失で伝送可能な高周波回路１Ａを提供できる。

　また例えば、高周波回路１Ａにおいて、キャパシタ１２３およびスイッチ１２２のうち、キャパシタ１２３の方が出力端子７６に近く接続されていてもよい。

　これによれば、出力側コイル３２２の一端とスイッチ１２２とを結ぶ接続配線のインダクタンス成分により短絡点からずれた出力側コイル３２２の一端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また例えば、高周波回路１Ａは、さらに、バンドＤを含む通過帯域を有するフィルタ６４と、出力端子７７とフィルタ６４との間に接続された整合回路１５０と、を備え、整合回路１４０は、さらに、第２経路に直列配置されたキャパシタ１４３と、互いに直列接続されたスイッチ１４１およびインダクタ１４４と、を有し、スイッチ１４１とインダクタ１４４との直列接続回路は、第２経路に並列接続され、整合回路１３０は、さらに、第３経路とグランドとの間に接続されたスイッチ１３２を有し、整合回路１５０は、出力端子７７とフィルタ６４とを結ぶ第４経路に直列配置されたキャパシタ１５３と、第４経路とグランドとの間に接続されたスイッチ１５２と、互いに直列接続されたスイッチ１５１およびインダクタ１５４と、を有し、スイッチ１５２とインダクタ１５４との直列接続回路は、第４経路に並列接続されていてもよい。

　これによれば、バンドＡ～バンドＤの高周波信号を低損失で伝送することが可能となる。

　また例えば、高周波回路１において、パワーアンプ１０および２０は、互いにサイズが異なってもよい。

　これによれば、パワーアンプ１０および２０のキャリアアンプおよびピークアンプの切り替えに応じて、バックオフ量を変化させることが可能となる。

　また例えば、高周波回路１Ｃにおいて、移相回路１３は、パワーアンプ１０の出力端子に接続されたキャパシタ２３１と、パワーアンプ１０の出力端子と入力側コイル３２１の一端との間に、キャパシタ２３１と直列接続されたキャパシタ２３２と、キャパシタ２３１とキャパシタ２３２との接続点とグランドとの間に接続されたインダクタ２３３と、キャパシタ２３２との入力側コイル３２１の一端との接続点とグランドとの間に接続されたインダクタ２３４と、を有してもよい。

　これによれば、移相回路１３は、キャパシタ２３１の一端から入力された高周波信号の位相を遅らせて、キャパシタ２３２の他端から出力することが可能となる。

　また例えば、高周波回路１Ｃにおいて、移相回路１４は、パワーアンプ２０の出力端子に接続されたキャパシタ２４１と、パワーアンプ２０の出力端子と入力側コイル３２１の他端との間に、キャパシタ２４１と直列接続されたキャパシタ２４２と、キャパシタ２４１とキャパシタ２４２との接続点とグランドとの間に接続されたインダクタ２４３と、キャパシタ２４２との入力側コイル３２１の他端との接続点とグランドとの間に接続されたインダクタ２４４と、を有してもよい。

　これによれば、移相回路１４は、キャパシタ２４１の一端から入力された高周波信号の位相を遅らせて、キャパシタ２４２の他端から出力することが可能となる。

　また例えば、高周波回路１Ｂにおいて、第１移相回路は、移相線路１２ａおよび１２ｂと、キャパシタ１２ｃと、を有し、移相線路１２ａの一端はパワーアンプ１０の出力端子に接続され、移相線路１２ａの他端は移相線路１２ｂの一端に接続され、移相線路１２ｂの他端は入力側コイル３２１の一端に接続され、キャパシタ１２ｃの一端は移相線路１２ａの他端と移相線路１２ｂの一端との接続点に接続され、キャパシタ１２ｃの他端はグランドに接続されていてもよい。

　これによれば、キャパシタ１２ｃが配置されることで、パワーアンプ１０で増幅された高周波信号の位相を９０度遅らせるための移相線路１２ａおよび１２ｂの合計線路長を、１／４波長よりも短くできるので、高周波回路１Ｂを小型化できる。

　また例えば、高周波回路１Ｂにおいて、第２移相回路は、移相線路２２ａおよび２２ｂと、キャパシタ２２ｃと、を有し、移相線路２２ａの一端はパワーアンプ２０の出力端子に接続され、移相線路２２ａの他端は移相線路２２ｂの一端に接続され、移相線路２２ｂの他端は入力側コイル３２１の他端に接続され、キャパシタ２２ｃの一端は移相線路２２ａの他端と移相線路２２ｂの一端との接続点に接続され、キャパシタ２２ｃの他端はグランドに接続されていてもよい。

　これによれば、キャパシタ２２ｃが配置されることで、パワーアンプ２０で増幅された高周波信号の位相を９０度遅らせるための移相線路２２ａおよび２２ｂの合計線路長を、１／４波長よりも短くできるので、高周波回路１Ｂを小型化できる。

　また例えば、高周波回路１は、モジュール基板９０を備え、パワーアンプ１０および２０は、モジュール基板９０の主面に配置された半導体ＩＣ８０に含まれており、キャパシタ１２ｃおよび２２ｃは、半導体ＩＣ８０に含まれていてもよい。

　これによれば、高周波回路１を小型化できる。

　また例えば、高周波回路１は、さらに、モジュール基板９０を備え、第１移相回路は少なくとも移相線路１２を含み、第２移相回路は少なくとも移相線路２２を含み、入力側コイル３２１、出力側コイル３２２、移相線路１２および２２は、モジュール基板９０の表面または内部に形成された平面導体で構成され、モジュール基板９０を平面視した場合、移相線路１２の巻き方向と移相線路２２の巻き方向とは同じであってもよい。

　これによれば、移相線路１２の巻き方向と移相線路２２の巻き方向とが逆である構成と比較して、移相線路１２と移相線路２２との磁界結合を抑制できる。よって、高周波回路１を伝送する高周波信号の伝送損失を低減できる。

　また、本実施の形態に係る通信装置４は、高周波信号を処理するＲＦＩＣ３と、ＲＦＩＣ３とアンテナ２との間で高周波信号を伝送する高周波回路１と、を備える。

　これによれば、高周波回路１の効果を通信装置４で実現することができる。

　また、本実施の形態に係る高周波回路１の電力増幅方法は、スイッチ４１を非導通状態とし、かつ、スイッチ４２を導通状態とした場合、バイアス回路５０からパワーアンプ１０へ第１バイアス電圧を供給し、かつ、バイアス回路５０からパワーアンプ２０へ第１バイアス電圧よりも小さな電圧値の第２バイアス電圧を供給し、スイッチ４１を導通状態とし、かつ、スイッチ４２を非導通状態とした場合、バイアス回路５０からパワーアンプ１０へ第１バイアス電圧を供給し、かつ、バイアス回路５０からパワーアンプ２０へ第１バイアス電圧よりも大きな電圧値の第２バイアス電圧を供給する。

　これによれば、バイアス回路５０からパワーアンプ１０および２０に供給されるバイアス電圧の大きさを変化させることにより、パワーアンプ１０および２０を、キャリアアンプおよびピークアンプに排他的に切り替えることができる。上記切り替えと連動させて、スイッチ４１および４２の導通および非導通を排他的に切り替えることにより、例えば、パワーアンプ１０がキャリアアンプ動作しパワーアンプ２０がピークアンプ動作している場合には、パワーアンプ１０および２０で増幅され合成された高周波信号を出力端子７６から出力し、パワーアンプ２０がキャリアアンプ動作しパワーアンプ１０がピークアンプ動作している場合には、パワーアンプ１０および２０で増幅され合成された高周波信号を出力端子７７から出力することが可能となる。よって、パワーアンプ１０および２０のいずれかを、劣化し易いキャリアアンプに固定して動作させることを回避できるので、高周波回路１の劣化を抑制することが可能となる。

　また、本実施の形態に係る高周波回路１の電力増幅方法は、スイッチ４１を非導通状態とし、かつ、スイッチ４２を導通状態とした場合、パワーアンプ１０をＡＢ級動作またはＡ級動作させ、かつ、パワーアンプ２０をＣ級動作させ、スイッチ４１を導通状態とし、かつ、スイッチ４２を非導通状態とした場合、パワーアンプ２０をＡＢ級動作またはＡ級動作させ、かつ、パワーアンプ１０をＣ級動作させる。

　これによれば、パワーアンプ１０および２０のＡＢ級動作／Ｃ級動作の切り替えに連動させて、スイッチ４１および４２の導通および非導通を排他的に切り替えることにより、例えば、パワーアンプ１０がＡＢ級動作しパワーアンプ２０がＣ級動作している場合には、パワーアンプ１０および２０で増幅され合成された高周波信号を出力端子７６から出力し、パワーアンプ２０がＡＢ級動作しパワーアンプ１０がＣ級動作している場合には、パワーアンプ１０および２０で増幅され合成された高周波信号を出力端子７７から出力することが可能となる。よって、パワーアンプ１０および２０のいずれかを、劣化し易いキャリアアンプに固定して動作させることを回避できるので、高周波回路１の劣化を抑制することが可能となる。

　（その他の実施の形態など）
　以上、本発明の実施の形態に係る高周波回路、通信装置および高周波回路の電力増幅方法について、実施の形態、実施例および変形例を挙げて説明したが、本発明に係る高周波回路、通信装置および高周波回路の電力増幅方法は、上記実施の形態、実施例および変形例に限定されるものではない。上記実施の形態、実施例および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態、実施例および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波回路および通信装置を内蔵した各種機器も本発明に含まれる。

　例えば、上記変形例に係る高周波回路において、整合回路１２０～１５０のそれぞれは、キャパシタ、インダクタ、および２つのスイッチを有しているが、これに限定されない。整合回路１２０、１３０、１４０および１５０のそれぞれは、キャパシタ、インダクタ、および２つのスイッチのほかに回路素子を有していてもよい。

　また例えば、上記実施の形態、実施例および変形例に係る高周波回路および通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。

　本発明は、マルチバンド対応のフロントエンド部に配置される高周波回路として、携帯電話などの通信機器に広く利用できる。

　１、１Ａ、１Ｂ、１Ｃ　　高周波回路
　２　　アンテナ
　３　　ＲＦ信号処理回路（ＲＦＩＣ）
　４　　通信装置
　１０、２０　　パワーアンプ
　１１、２１　　プリアンプ
　１２、１２ａ、１２ｂ、２２、２２ａ、２２ｂ　　移相線路
　１２ｃ、２２ｃ、１２３、１３３、１４３、１５３、２３１、２３２、２４１、２４２　　キャパシタ
　１３、１４　　移相回路
　３１、３２　　トランス
　４０、４１、４２、６０、１２１、１２２、１３１、１３２、１４１、１４２、１５１、１５２　　スイッチ
　５０　　バイアス回路
　５１、５２、５３、５４　　バイアス供給回路
　６１、６２、６３、６４　　フィルタ
　７１、７２、７３、７４、１２０、１３０、１４０、１５０　　整合回路
　７６、７７　　出力端子
　８０、８１　　半導体ＩＣ
　９０　　モジュール基板
　１００　　アンテナ接続端子
　１１０　　入力端子
　１２４、１３４、１４４、１５４、２３３、２３４、２４３、２４４　　インダクタ
　１６０　　ＩＣ
　１７２、１７３、１７４、１７５　　端子
　３１１、３２１　　入力側コイル
　３１２、３２２　　出力側コイル

Claims

　第１増幅素子および第２増幅素子と、
　入力側コイルおよび出力側コイルを有する出力トランスと、
　前記第１増幅素子および前記第２増幅素子に接続されたバイアス回路と、
　前記出力側コイルの一端に接続された第１出力端子と、
　前記出力側コイルの他端に接続された第２出力端子と、
　前記第１出力端子とグランドとの間に接続された第１スイッチと、
　前記第２出力端子とグランドとの間に接続された第２スイッチと、
　入力端が前記第１増幅素子の出力端子に接続され、出力端が前記入力側コイルの一端に接続された第１移相回路と、
　入力端が前記第２増幅素子の出力端子に接続され、出力端が前記入力側コイルの他端に接続された第２移相回路と、を備える、
　高周波回路。
　前記バイアス回路は、
　前記第１スイッチおよび前記第２スイッチの導通および非導通の切り替えタイミングに同期して前記第１増幅素子に供給される第１バイアス電圧を変化させる第１バイアス回路と、
　前記第１スイッチおよび前記第２スイッチの導通および非導通の切り替えタイミングに同期して前記第２増幅素子に供給される第２バイアス電圧を変化させる第２バイアス回路と、を備え、
　前記第１バイアス電圧の電圧値と前記第２バイアス電圧の電圧値とは異なる、
　請求項１に記載の高周波回路。
　さらに、
　前記第１出力端子に接続され、第１バンドを含む通過帯域を有する第１フィルタと、
　前記第２出力端子に接続され、第２バンドを含む通過帯域を有する第２フィルタと、を備える、
　請求項１または２に記載の高周波回路。
　第１バンドを含む通過帯域を有する第１フィルタと、
　第２バンドを含む通過帯域を有する第２フィルタと、
　第３バンドを含む通過帯域を有する第３フィルタと、
　前記第１出力端子と前記第１フィルタとの間に接続された第１回路と、
　前記第２出力端子と前記第２フィルタとの間に接続された第２回路と、
　前記第１出力端子と前記第３フィルタとの間に接続された第３回路と、を備え、
　前記第１回路は、
　　前記第１出力端子と前記第１フィルタとを結ぶ第１経路に直列配置された第１キャパシタと、
　　前記第１経路とグランドとの間に接続された前記第１スイッチと、
　　互いに直列接続された第３スイッチおよび第１インダクタと、を有し、
　　前記第３スイッチと前記第１インダクタとの直列接続回路は、前記第１経路に並列接続され、
　前記第２回路は、
　　前記第２出力端子と前記第２フィルタを結ぶ第２経路と、グランドとの間に接続された前記第２スイッチを有し、
　前記第３回路は、
　　前記第１出力端子と前記第３フィルタとを結ぶ第３経路に直列配置された第２キャパシタと、
　　互いに直列接続された第４スイッチおよび第２インダクタと、を有し、
　　前記第４スイッチと前記第２インダクタとの直列接続回路は、前記第３経路に並列接続されている、
　請求項１または２に記載の高周波回路。
　前記第１キャパシタおよび前記第１スイッチのうち、前記第１キャパシタの方が前記第１出力端子に近く接続されている、
　請求項４に記載の高周波回路。
　さらに、
　第４バンドを含む通過帯域を有する第４フィルタと、
　前記第２出力端子と前記第４フィルタとの間に接続された第４回路と、を備え、
　前記第２回路は、さらに、
　　前記第２経路に直列配置された第３キャパシタと、
　　互いに直列接続された第５スイッチおよび第３インダクタと、を有し、
　　前記第５スイッチと前記第３インダクタとの直列接続回路は、前記第２経路に並列接続され、
　前記第３回路は、さらに、
　　前記第３経路とグランドとの間に接続された第６スイッチを有し、
　前記第４回路は、
　　前記第２出力端子と前記第４フィルタとを結ぶ第４経路に直列配置された第４キャパシタと、
　　前記第４経路とグランドとの間に接続された第７スイッチと、
　　互いに直列接続された第８スイッチおよび第４インダクタと、を有し、
　　前記第８スイッチと前記第４インダクタとの直列接続回路は、前記第４経路に並列接続されている、
　請求項５に記載の高周波回路。
　前記第１増幅素子および前記第２増幅素子は、互いにサイズが異なる、
　請求項１～６のいずれか１項に記載の高周波回路。
　前記第１移相回路は、
　前記第１増幅素子の出力端子に接続された第５キャパシタと、
　前記第１増幅素子の出力端子と前記入力側コイルの前記一端との間に、前記第５キャパシタと直列接続された第６キャパシタと、
　前記第５キャパシタと前記第６キャパシタとの接続点とグランドとの間に接続された第５インダクタと、
　前記第６キャパシタと前記入力側コイルの前記一端との接続点とグランドとの間に接続された第６インダクタと、を有する、
　請求項１～７のいずれか１項に記載の高周波回路。
　前記第２移相回路は、
　前記第２増幅素子の出力端子に接続された第７キャパシタと、
　前記第２増幅素子の出力端子と前記入力側コイルの前記他端との間に、前記第７キャパシタと直列接続された第８キャパシタと、
　前記第７キャパシタと前記第８キャパシタとの接続点とグランドとの間に接続された第７インダクタと、
　前記第８キャパシタと前記入力側コイルの前記他端との接続点とグランドとの間に接続された第８インダクタと、を有する、
　請求項８に記載の高周波回路。
　前記第１移相回路は、
　第１移相線路および第２移相線路と、
　第９キャパシタと、を有し、
　前記第１移相線路の一端は、前記第１増幅素子の出力端子に接続され、前記第１移相線路の他端は、前記第２移相線路の一端に接続され、前記第２移相線路の他端は、前記入力側コイルの前記一端に接続され、
　前記第９キャパシタの一端は、前記第１移相線路の前記他端と前記第２移相線路の前記一端との接続点に接続され、前記第９キャパシタの他端はグランドに接続されている、
　請求項１～７のいずれか１項に記載の高周波回路。
　前記第２移相回路は、
　第３移相線路および第４移相線路と、
　第１０キャパシタと、を有し、
　前記第３移相線路の一端は、前記第２増幅素子の出力端子に接続され、前記第３移相線路の他端は、前記第４移相線路の一端に接続され、前記第４移相線路の他端は、前記入力側コイルの前記他端に接続され、
　前記第１０キャパシタの一端は、前記第３移相線路の前記他端と前記第４移相線路の前記一端との接続点に接続され、前記第１０キャパシタの他端はグランドに接続されている、
　請求項１０に記載の高周波回路。
　さらに、モジュール基板を備え、
　前記第１増幅素子および前記第２増幅素子は、前記モジュール基板の主面に配置された半導体ＩＣに含まれており、
　前記第９キャパシタおよび前記第１０キャパシタは、前記半導体ＩＣに含まれている、
　請求項１１に記載の高周波回路。
　さらに、モジュール基板を備え、
　前記第１移相回路は、少なくとも第５移相線路を含み、
　前記第２移相回路は、少なくとも第６移相線路を含み、
　前記入力側コイル、前記出力側コイル、前記第５移相線路および前記第６移相線路は、前記モジュール基板の表面または内部に形成された平面導体で構成され、
　前記モジュール基板を平面視した場合、前記第５移相線路の巻き方向と前記第６移相線路の巻き方向とは同じである、
　請求項１～１１のいずれか１項に記載の高周波回路。
　高周波信号を処理する信号処理回路と、
　前記信号処理回路とアンテナとの間で前記高周波信号を伝送する、請求項１～１３のいずれか１項に記載の高周波回路と、を備える、
　通信装置。
　第１増幅素子および第２増幅素子と、
　入力側コイルおよび出力側コイルを有する出力トランスと、
　前記第１増幅素子および前記第２増幅素子に接続されたバイアス回路と、
　前記出力側コイルの一端に接続された第１出力端子と、
　前記出力側コイルの他端に接続された第２出力端子と、
　前記第１出力端子とグランドとの間に接続された第１スイッチと、
　前記第２出力端子とグランドとの間に接続された第２スイッチと、
　入力端が前記第１増幅素子の出力端子に接続され、出力端が前記入力側コイルの一端に接続された第１移相回路と、
　入力端が前記第２増幅素子の出力端子に接続され、出力端が前記入力側コイルの他端に接続された第２移相回路と、を備える、高周波回路の電力増幅方法であって、
　第１スイッチを非導通状態とし、かつ、第２スイッチを導通状態とした場合、前記バイアス回路から前記第１増幅素子へ第１バイアス電圧を供給し、かつ、前記バイアス回路から前記第２増幅素子へ前記第１バイアス電圧よりも小さな電圧値の第２バイアス電圧を供給し、
　第１スイッチを導通状態とし、かつ、第２スイッチを非導通状態とした場合、前記バイアス回路から前記第１増幅素子へ第１バイアス電圧を供給し、かつ、前記バイアス回路から前記第２増幅素子へ前記第１バイアス電圧よりも大きな電圧値の第２バイアス電圧を供給する、
　高周波回路の電力増幅方法。
　第１増幅素子および第２増幅素子と、
　入力側コイルおよび出力側コイルを有する出力トランスと、
　前記出力側コイルの一端に接続された第１出力端子と、
　前記出力側コイルの他端に接続された第２出力端子と、
　前記第１出力端子とグランドとの間に接続された第１スイッチと、
　前記第２出力端子とグランドとの間に接続された第２スイッチと、
　入力端が前記第１増幅素子の出力端子に接続され、出力端が前記入力側コイルの一端に接続された第１移相回路と、
　入力端が前記第２増幅素子の出力端子に接続され、出力端が前記入力側コイルの他端に接続された第２移相回路と、を備える、高周波回路の電力増幅方法であって、
　第１スイッチを非導通状態とし、かつ、第２スイッチを導通状態とした場合、前記第１増幅素子をＡＢ級動作またはＡ級動作させ、かつ、前記第２増幅素子をＣ級動作させ、
　第１スイッチを導通状態とし、かつ、第２スイッチを非導通状態とした場合、前記第１増幅素子をＣ級動作させ、かつ、前記第２増幅素子をＡＢ級動作またはＡ級動作させる、
　高周波回路の電力増幅方法。