JP2021174854A - 高周波モジュールおよび通信装置 - Google Patents

高周波モジュールおよび通信装置 Download PDF

Info

Publication number
JP2021174854A
JP2021174854A JP2020076983A JP2020076983A JP2021174854A JP 2021174854 A JP2021174854 A JP 2021174854A JP 2020076983 A JP2020076983 A JP 2020076983A JP 2020076983 A JP2020076983 A JP 2020076983A JP 2021174854 A JP2021174854 A JP 2021174854A
Authority
JP
Japan
Prior art keywords
power amplifier
main surface
transmission
high frequency
frequency module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020076983A
Other languages
English (en)
Inventor
幸哉 山口
Yukiya Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020076983A priority Critical patent/JP2021174854A/ja
Priority to KR1020210046282A priority patent/KR102575255B1/ko
Priority to US17/227,376 priority patent/US11394421B2/en
Priority to CN202120808322.4U priority patent/CN214959529U/zh
Publication of JP2021174854A publication Critical patent/JP2021174854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性が向上したマルチバンド対応の高周波モジュールを提供する。【解決手段】高周波モジュール１は、モジュール基板９１の主面９１ａに配置された電力増幅器１０Ａおよび２０Ａと、主面９１ｂに配置された外部接続端子１５０と、モジュール基板９１内で離間するビア導体９５Ｖおよび９６Ｖとを備え、ビア導体９５Ｖの一端は電力増幅器１０Ａのグランド電極１０ｇと接続され、他端は外部接続端子１５０ｇ１と接続され、ビア導体９６Ｖの一端は電力増幅器２０Ａのグランド電極２０ｇと接続され、他端は外部接続端子１５０ｇ２と接続され、ビア導体９６Ｖはモジュール基板９１を主面９１ａの法線方向に貫通し、ビア導体９５Ｖは複数の柱状導体９５Ｖ１〜９５Ｖ３が上記法線方向に重心軸をずらせて縦続接続され、モジュール基板９１を平面視した場合に柱状導体９５Ｖ１〜９５Ｖ３に共通して重なる領域を有さない。【選択図】図３Ａ

Description

本発明は、高周波モジュールおよび通信装置に関する。
携帯電話などの移動体通信装置では、特に、マルチバンド化の進展に伴い、高周波フロントエンド回路を構成する回路素子数が増加する。
特許文献１には、高周波フロントエンド回路を構成する電子部品が回路基板の両面に実装された高周波モジュール（電子部品モジュール）が開示されている。回路基板に実装された電子部品は封止樹脂層で覆われ、当該封止樹脂層の表面には外部基板と接続するための接続端子（パッド電極）が形成されている。
国際公開第２０１２／３３８８５号
特許文献１に開示された高周波モジュールを、マルチバンド化された高周波フロントエンド回路に適用した場合、各通信バンドの信号を伝送する信号経路に対応して、回路基板に実装される電子部品の発熱を放熱する手段を確保する必要がある。
しかしながら、電子部品からの発熱が大きい場合、当該電子部品の発熱が回路基板を介して反対側の面に実装された電子部品に伝わり、また、各通信バンドに対応した電子部品間で伝熱し、高周波モジュールの特性を劣化させてしまうという問題がある。
本発明は、上記課題を解決するためになされたものであって、放熱性が向上したマルチバンド対応の高周波モジュールおよび通信装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る高周波モジュールは、互いに対向する第１主面および第２主面を有するモジュール基板と、前記第１主面に配置され、第１周波数帯域の送信信号を増幅可能な第１電力増幅器と、前記第１主面に配置され、前記第１周波数帯域と異なる第２周波数帯域の送信信号を増幅可能な第２電力増幅器と、前記第２主面に配置された複数の外部接続端子と、前記モジュール基板内に形成され、前記第１主面および前記第２主面を繋ぐ第１ビア導体と、前記モジュール基板内に形成され、前記第１主面および前記第２主面を繋ぐ第２ビア導体と、を備え、前記第１ビア導体と前記第２ビア導体とは、前記モジュール基板内で離間しており、前記第１ビア導体の一端は、前記第１主面において前記第１電力増幅器の第１グランド電極と接続され、前記第１ビア導体の他端は、前記第２主面において前記複数の外部接続端子のうちのグランド電位に設定された第１外部接続端子と接続され、前記第２ビア導体の一端は、前記第１主面において前記第２電力増幅器の第２グランド電極と接続され、前記第２ビア導体の他端は、前記第２主面において前記複数の外部接続端子のうちのグランド電位に設定された第２外部接続端子と接続され、前記第２ビア導体は、前記モジュール基板を前記第１主面の法線方向に貫通し、前記第１ビア導体は、前記第１主面の法線方向に延伸する複数の第１柱状導体が前記法線方向に重心軸をずらせて縦続接続された構成を有し、前記モジュール基板を平面視した場合に、前記複数の第１柱状導体に共通して重なる領域を有さない。
本発明によれば、放熱性が向上したマルチバンド対応の高周波モジュールおよび通信装置を提供することが可能となる。
実施の形態に係る高周波モジュールおよび通信装置の回路構成図である。 送信増幅回路の回路構成図である。 実施例に係る高周波モジュールの平面構成概略図である。 実施例に係る高周波モジュールの第１の断面構成概略図である。 実施例に係る高周波モジュールの第２の断面構成概略図である。 実施例に係る高周波モジュールのビア導体の詳細な断面構成概略図である。 変形例に係る高周波モジュールの断面構成概略図である。
以下、本発明の実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態等は、一例であり、本発明を限定する主旨ではない。以下の実施例及び変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する場合がある。
また、以下において、平行及び垂直等の要素間の関係性を示す用語、及び、矩形状等の要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する。
また、以下において、基板に実装されたＡ、Ｂ及びＣにおいて、「基板（又は基板の主面）の平面視において、ＡとＢとの間にＣが配置されている」とは、基板の平面視においてＡ内の任意の点とＢ内の任意の点とを結ぶ複数の線分の少なくとも１つがＣの領域を通ることを意味する。また、基板の平面視とは、基板および基板に実装された回路素子を基板の主面に平行な平面に正投影して見ることを意味する。
また、以下において、「送信経路」とは、高周波送信信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。また、「受信経路」とは、高周波受信信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。また、「送受信経路」とは、高周波送信信号および高周波受信信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。
（実施の形態）
［１．高周波モジュール１および通信装置５の回路構成］
図１は、実施の形態に係る高周波モジュール１および通信装置５の回路構成図である。同図に示すように、通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４と、を備える。
ＲＦＩＣ３は、アンテナ２で送受信される高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信経路を介して入力された受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された送信信号を、高周波モジュール１の送信経路に出力する。
ＢＢＩＣ４は、高周波モジュール１を伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。ＢＢＩＣ４で処理された信号は、例えば、画像表示のための画像信号として使用され、または、スピーカを介した通話のために音声信号として使用される。
また、ＲＦＩＣ３は、使用される通信バンド（周波数帯域）に基づいて、高周波モジュール１が有するスイッチ４１、４２、４３および４４の接続を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、制御信号（図示せず）により高周波モジュール１が有するスイッチ４１〜４４の接続を切り替える。具体的には、ＲＦＩＣ３は、スイッチ４１〜４４を制御するためのディジタル制御信号をＰＡ制御回路８０に出力する。高周波モジュール１のＰＡ制御回路８０は、ＲＦＩＣ３から入力されたディジタル制御信号によって、スイッチ４１〜４４にディジタル制御信号を出力することで、スイッチ４１〜４４の接続および非接続を制御する。
また、ＲＦＩＣ３は、高周波モジュール１が有する送信増幅回路１０および２０の利得、送信増幅回路１０および２０に供給される電源電圧Ｖｃｃおよびバイアス電圧Ｖｂｉａｓを制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、ＭＩＰＩおよびＧＰＩＯなどのディジタル制御信号を高周波モジュール１の制御信号端子１４０に出力する。高周波モジュール１のＰＡ制御回路８０は、制御信号端子１４０を介して入力されたディジタル制御信号によって、送信増幅回路１０および２０に制御信号、電源電圧Ｖｃｃまたはバイアス電圧Ｖｂｉａｓを出力することで、送信増幅回路１０および２０の利得を調整する。なお、送信増幅回路１０および２０の利得を制御するディジタル制御信号をＲＦＩＣ３から受ける制御信号端子と、送信増幅回路１０および２０に供給される電源電圧Ｖｃｃおよびバイアス電圧Ｖｂｉａｓを制御するディジタル制御信号をＲＦＩＣ３から受ける制御信号端子とは、異なっていてもよい。また、制御部は、ＲＦＩＣ３の外部に設けられていてもよく、例えば、ＢＢＩＣ４に設けられていてもよい。
アンテナ２は、高周波モジュール１のアンテナ接続端子１００に接続され、高周波モジュール１から出力された高周波信号を放射し、また、外部からの高周波信号を受信して高周波モジュール１へ出力する。
なお、本実施の形態に係る通信装置５において、アンテナ２およびＢＢＩＣ４は、必須の構成要素ではない。
次に、高周波モジュール１の詳細な構成について説明する。
図１に示すように、高周波モジュール１は、アンテナ接続端子１００と、送信増幅回路１０および２０と、低雑音増幅器３０と、送信フィルタ６１Ｔ、６２Ｔおよび６３Ｔと、受信フィルタ６１Ｒ、６２Ｒおよび６３Ｒと、ＰＡ制御回路８０と、整合回路５１、５２、５３および５４と、スイッチ４１、４２、４３および４４と、を備える。
アンテナ接続端子１００は、アンテナ２に接続されるアンテナ共通端子である。
送信増幅回路１０は、送信入力端子１１１および１１２から入力された通信バンドＡおよび通信バンドＢの送信信号を増幅する差動増幅型の増幅回路である。なお、高周波モジュール１は、送信増幅回路１０の代わりに、通信バンドＡの高周波信号を増幅する第１送信増幅回路と、通信バンドＢの高周波信号を増幅する第２送信増幅回路とを備えてもよい。
送信増幅回路２０は、送信入力端子１２１および１２２から入力された通信バンドＣの送信信号を増幅する差動増幅型の増幅回路である。
ＰＡ制御回路８０は、制御信号端子１４０を介して入力されたディジタル制御信号ＭＩＰＩおよびＧＰＩＯなどによって、送信増幅回路１０および２０が有する増幅素子の利得を調整する。ＰＡ制御回路８０は、半導体ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で形成されていてもよい。半導体ＩＣは、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されている。具体的には、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）プロセスにより形成されている。これにより、半導体ＩＣを安価に製造することが可能となる。なお、半導体ＩＣは、ＧａＡｓ、ＳｉＧｅおよびＧａＮの少なくともいずれかで構成されていてもよい。これにより、高品質な増幅性能および雑音性能を有する高周波信号を出力することが可能となる。
低雑音増幅器３０は、通信バンドＡ、ＢおよびＣの高周波信号を低雑音で増幅し、受信出力端子１３０へ出力する増幅器である。なお、高周波モジュール１は、複数の低雑音増幅器を備えていてもよい。例えば、高周波モジュール１は、通信バンドＡおよびＢの高周波信号を増幅する第１低雑音増幅器と、通信バンドＣの高周波信号を増幅する第２低雑音増幅器とを備えてもよい。
なお、本実施の形態において、通信バンドＡおよびＢは、通信バンドＣよりも低周波数側に位置しており、通信バンドＡおよびＢは、例えばミドルバンド群（１．４５−２．２ＧＨｚ）に属する通信バンドであり、通信バンドＣは、例えばハイバンド群（２．３−２．７ＧＨｚ）に属する通信バンドである。ただし、通信バンドＡおよびＢと通信バンドＣとの周波数の高低関係は上記例に限られず、通信バンドＡおよびＢが、通信バンドＣよりも高周波数側に位置していてもよい。なお、ミドルバンド群は、第１周波数帯域の一例であり、通信バンドＣは、第１周波数帯域と異なる第２周波数帯域の一例である。
送信フィルタ６１Ｔは、送信入力端子１１１および１１２とアンテナ接続端子１００とを結ぶ送信経路ＡＴに配置され、送信増幅回路１０で増幅された送信信号のうち、通信バンドＡの送信帯域の送信信号を通過させる。また、送信フィルタ６２Ｔは、送信入力端子１１１および１１２とアンテナ接続端子１００とを結ぶ送信経路ＢＴに配置され、送信増幅回路１０で増幅された送信信号のうち、通信バンドＢの送信帯域の送信信号を通過させる。また、送信フィルタ６３Ｔは、送信入力端子１２１および１２２とアンテナ接続端子１００とを結ぶ送信経路ＣＴに配置され、送信増幅回路２０で増幅された送信信号のうち、通信バンドＣの送信帯域の送信信号を通過させる。
受信フィルタ６１Ｒは、受信出力端子１３０とアンテナ接続端子１００とを結ぶ受信経路ＡＲに配置され、アンテナ接続端子１００から入力された受信信号のうち、通信バンドＡの受信帯域の受信信号を通過させる。また、受信フィルタ６２Ｒは、受信出力端子１３０とアンテナ接続端子１００とを結ぶ受信経路ＢＲに配置され、アンテナ接続端子１００から入力された受信信号のうち、通信バンドＢの受信帯域の受信信号を通過させる。また、受信フィルタ６３Ｒは、受信出力端子１３０とアンテナ接続端子１００とを結ぶ受信経路ＢＲに配置され、アンテナ接続端子１００から入力された受信信号のうち、通信バンドＣの受信帯域の受信信号を通過させる。
送信フィルタ６１Ｔおよび受信フィルタ６１Ｒは、通信バンドＡを通過帯域とするデュプレクサ６１を構成している。デュプレクサ６１は、通信バンドＡの送信信号と受信信号とを、周波数分割複信（ＦＤＤ：Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式で伝送する。また、送信フィルタ６２Ｔおよび受信フィルタ６２Ｒは、通信バンドＢを通過帯域とするデュプレクサ６２を構成している。デュプレクサ６２は、通信バンドＢの送信信号と受信信号とを、ＦＤＤ方式で伝送する。また、送信フィルタ６３Ｔおよび受信フィルタ６３Ｒは、通信バンドＣを通過帯域とするデュプレクサ６３を構成している。デュプレクサ６３は、通信バンドＣの送信信号と受信信号とを、ＦＤＤ方式で伝送する。
なお、デュプレクサ６１〜６３のそれぞれは、複数の送信フィルタのみで構成されたマルチプレクサ、複数の受信フィルタのみで構成されたマルチプレクサ、複数のデュプレクサで構成されたマルチプレクサであってもよい。また、送信フィルタ６１Ｔおよび受信フィルタ６１Ｒは、デュプレクサ６１を構成していなくてもよく、時分割複信（ＴＤＤ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式で伝送する１つのフィルタであってもよい。この場合には、上記１つのフィルタの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置される。また、同様に、送信フィルタ６２Ｔおよび受信フィルタ６２Ｒは、デュプレクサ６２を構成していなくてもよく、ＴＤＤ方式で伝送する１つのフィルタであってもよい。また、同様に、送信フィルタ６３Ｔおよび受信フィルタ６３Ｒは、デュプレクサ６３を構成していなくてもよく、ＴＤＤ方式で伝送する１つのフィルタであってもよい。
整合回路５１は、スイッチ４４とデュプレクサ６１とを結ぶ経路に配置され、スイッチ４４およびアンテナ２と、デュプレクサ６１とのインピーダンス整合をとる。整合回路５２は、スイッチ４４とデュプレクサ６２とを結ぶ経路に配置され、スイッチ４４およびアンテナ２と、デュプレクサ６２とのインピーダンス整合をとる。整合回路５３は、スイッチ４４とデュプレクサ６３とを結ぶ経路に配置され、スイッチ４４およびアンテナ２と、デュプレクサ６３とのインピーダンス整合をとる。
整合回路５４は、低雑音増幅器３０とスイッチ４３とを結ぶ受信経路に配置され、低雑音増幅器３０とスイッチ４３およびデュプレクサ６１〜６３とのインピーダンス整合をとる。
スイッチ４１は、共通端子４１ａ、４１ｂ、選択端子４１ｃ、４１ｄ、４１ｅおよび４１ｆを有する。共通端子４１ａは、送信増幅回路１０の入力端子１１５に接続されている。共通端子４１ｂは、送信増幅回路２０の入力端子１２５に接続されている。選択端子４１ｃは送信入力端子１１１に接続され、選択端子４１ｄは送信入力端子１１２に接続され、選択端子４１ｅは送信入力端子１２１に接続され、選択端子４１ｆは送信入力端子１２２に接続されている。スイッチ４１は、送信増幅回路１０および２０の入力端子側に配置されたスイッチである。この接続構成において、スイッチ４１は、送信増幅回路１０と送信入力端子１１１との接続、および、送信増幅回路１０と送信入力端子１１２との接続、を切り替え、また、送信増幅回路２０と送信入力端子１２１との接続、および、送信増幅回路２０と送信入力端子１２２との接続、を切り替える。スイッチ４１は、例えば、ＤＰ４Ｔ（Ｄｏｕｂｌｅ Ｐｏｌｅ ４ Ｔｈｒｏｗ）型のスイッチ回路で構成される。
なお、スイッチ４１は、共通端子４１ａ、選択端子４１ｃおよび４１ｄを有するＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）型のスイッチと、共通端子４１ｂ、選択端子４１ｅおよび４１ｆを有するＳＰＤＴ型のスイッチとで構成されていてもよい。
送信入力端子１１１からは、例えば、通信バンドＡの送信信号が入力され、送信入力端子１１２からは、例えば、通信バンドＢの送信信号が入力される。また、送信入力端子１２１および１２２からは、例えば、通信バンドＣの送信信号が入力される。
また、送信入力端子１１１からは、例えば、第４世代移動通信システム（４Ｇ）における通信バンドＡまたはＢの送信信号が入力され、送信入力端子１１２からは、例えば、第５世代移動通信システム（５Ｇ）における通信バンドＡまたはＢの送信信号が入力されてもよい。また、送信入力端子１２１からは、例えば、４Ｇにおける通信バンドＣの送信信号が入力され、送信入力端子１１２からは、例えば、５Ｇにおける通信バンドＣの送信信号が入力されてもよい。
なお、スイッチ４１は、共通端子が送信入力端子１１１、１１２、１２１、および１２２のいずれかの送信入力端子（第１送信入力端子とする）に接続され、一方の選択端子が送信増幅回路１０の入力端子１１５に接続され、他方の選択端子が送信増幅回路２０の入力端子１２５に接続された、ＳＰＤＴ型のスイッチ回路であってもよい。
この場合には、第１送信入力端子からは、例えば、通信バンドＡ、通信バンドＢ、および通信バンドＣのいずれか１つの送信信号が選択的に入力され、スイッチ４１は、入力された送信信号に応じて、第１送信入力端子と送信増幅回路１０との接続、および、第１送信入力端子と送信増幅回路２０との接続を切り替える。また、第１送信入力端子からは、例えば、４Ｇの送信信号と５Ｇの送信信号とが入力され、スイッチ４１は、入力された送信信号に応じて、第１送信入力端子と送信増幅回路１０との接続、および、第１送信入力端子と送信増幅回路２０との接続を切り替えてもよい。
また、スイッチ４１は、２つの共通端子と２つの選択端子とを有するＤＰＤＴ（Ｄｏｕｂｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）型のスイッチ回路で構成されていてもよい。この場合には、第１送信入力端子が一方の共通端子と接続され、第２送信入力端子が他方の共通端子と接続される。また、一方の選択端子が送信増幅回路１０に接続され、他方の選択端子が送信増幅回路２０に接続される。この接続構成において、スイッチ４１は、一方の共通端子と一方の選択端子との接続および一方の共通端子と他方の選択端子との接続を切り替え、また、他方の共通端子と一方の選択端子との接続および他方の共通端子と他方の選択端子との接続を切り替える。
この場合には、例えば、第１送信入力端子から通信バンドＡまたはＢの送信信号が入力され、第２送信入力端子から通信バンドＣの送信信号が入力される。また、例えば、第１送信入力端子から４Ｇの送信信号が入力され、第２送信入力端子から５Ｇの送信信号が入力されてもよい。
スイッチ４２は、共通端子４２ａ、４２ｂ、選択端子４２ｃ、４２ｄおよび４２ｅを有する。共通端子４２ａは送信増幅回路１０の出力端子１１６に接続され、共通端子４２ｂは送信増幅回路２０の出力端子１２６に接続されている。選択端子４２ｃは送信フィルタ６１Ｔに接続され、選択端子４２ｄは送信フィルタ６２Ｔに接続され、選択端子４２ｅは送信フィルタ６３Ｔに接続されている。スイッチ４２は、送信増幅回路１０および２０の出力端子側に配置されたスイッチである。この接続構成において、スイッチ４２は、送信増幅回路１０と送信フィルタ６１Ｔとの接続、および、送信増幅回路１０と送信フィルタ６２Ｔとの接続、を切り替え、かつ、送信増幅回路２０と送信フィルタ６３Ｔとの接続および非接続を切り替える。スイッチ４２は、例えば、ＤＰ３Ｔ（Ｄｏｕｂｌｅ Ｐｏｌｅ ３ Ｔｈｒｏｗ）型のスイッチ回路で構成される。
なお、スイッチ４２は、共通端子４２ａ、選択端子４２ｃおよび４２ｄを有するＳＰＤＴ型のスイッチと、共通端子４２ｂおよび選択端子４２ｅを有するＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）型のスイッチとで構成されていてもよい。
スイッチ４３は、共通端子４３ａおよび選択端子４３ｂ、４３ｃおよび４３ｄを有する。共通端子４３ａは、整合回路５４を介して低雑音増幅器３０の入力端子に接続されている。選択端子４３ｂは受信フィルタ６１Ｒに接続され、選択端子４３ｃは受信フィルタ６２Ｒに接続され、選択端子４３ｄは受信フィルタ６３Ｒに接続されている。この接続構成において、スイッチ４３は、低雑音増幅器３０と受信フィルタ６１Ｒとの接続および非接続を切り替え、低雑音増幅器３０と受信フィルタ６２Ｒとの接続および非接続を切り替え、ならびに、低雑音増幅器３０と受信フィルタ６３Ｒとの接続および非接続を切り替える。スイッチ４３は、例えば、ＳＰ３Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ ４ Ｔｈｒｏｗ）型のスイッチ回路で構成される。
スイッチ４４は、アンテナスイッチの一例であり、アンテナ接続端子１００に接続され、（１）アンテナ接続端子１００と送信経路ＡＴおよび受信経路ＡＲとの接続、（２）アンテナ接続端子１００と送信経路ＢＴおよび受信経路ＢＲとの接続、ならびに、（３）アンテナ接続端子１００と送信経路ＣＴおよび受信経路ＣＲとの接続を切り替える。なお、スイッチ４４は、上記（１）〜（３）の少なくとも２つを同時に行うことが可能なマルチ接続型のスイッチ回路で構成される。
なお、上記の送信フィルタ６１Ｔ〜６３Ｔおよび６１Ｒ〜６３Ｒは、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）を用いた弾性波フィルタ、ＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）を用いた弾性波フィルタ、ＬＣ共振フィルタ、および誘電体フィルタのいずれかであってもよく、さらには、これらには限定されない。
また、整合回路５１〜５４は、本発明に係る高周波モジュールに必須の構成要素ではない。
また、送信増幅回路１０とスイッチ４２との間、および、送信増幅回路２０とスイッチ４２との間に、整合回路が配置されていてもよい。また、アンテナ接続端子１００とスイッチ４４との間に、ダイプレクサおよびカプラなどが配置されてもよい。
高周波モジュール１の構成において、送信増幅回路１０、スイッチ４２、送信フィルタ６１Ｔ、整合回路５１、およびスイッチ４４は、アンテナ接続端子１００に向けて通信バンドＡの送信信号を伝送する第１送信回路を構成する。また、スイッチ４４、整合回路５１、受信フィルタ６１Ｒ、スイッチ４３、整合回路５４、および低雑音増幅器３０は、アンテナ２からアンテナ接続端子１００を介して通信バンドＡの受信信号を伝送する第１受信回路を構成する。
また、送信増幅回路１０、スイッチ４２、送信フィルタ６２Ｔ、整合回路５２、およびスイッチ４４は、アンテナ接続端子１００に向けて通信バンドＢの送信信号を伝送する第２送信回路を構成する。また、スイッチ４４、整合回路５２、受信フィルタ６２Ｒ、スイッチ４３、整合回路５４、および低雑音増幅器３０は、アンテナ２からアンテナ接続端子１００を介して通信バンドＢの受信信号を伝送する第２受信回路を構成する。
また、送信増幅回路２０、スイッチ４２、送信フィルタ６３Ｔ、整合回路５３、およびスイッチ４４は、アンテナ接続端子１００に向けて通信バンドＣの送信信号を伝送する第３送信回路を構成する。また、スイッチ４４、整合回路５３、受信フィルタ６３Ｒ、スイッチ４３、整合回路５４、および低雑音増幅器３０は、アンテナ２からアンテナ接続端子１００を介して通信バンドＣの受信信号を伝送する第３受信回路を構成する。
上記回路構成によれば、高周波モジュール１は、通信バンドＡ、通信バンドＢ、および通信バンドＣのいずれかの高周波信号を、送信、受信、および送受信の少なくともいずれかで実行することが可能である。さらに、高周波モジュール１は、通信バンドＡ、通信バンドＢ、および通信バンドＣの高周波信号を、同時送信、同時受信、および同時送受信の少なくともいずれかで実行することも可能である。
なお、本発明に係る高周波モジュールでは、上記３つの送信回路および上記３つの受信回路がスイッチ４４を介してアンテナ接続端子１００に接続されていなくてもよく、上記３つの送信回路および上記３つの受信回路が、異なる端子を介してアンテナ２に接続されていてもよい。また、本発明に係る高周波モジュールは、ＰＡ制御回路８０と、第１送信回路および第３送信回路と、を有していればよい。
また、本発明に係る高周波モジュールにおいて、第１送信回路は、送信増幅回路１０を有していればよい。また、第３送信回路は、送信増幅回路２０を有していればよい。
また、低雑音増幅器３０とスイッチ４１〜４４の少なくとも１つとは、１つの半導体ＩＣに形成されていてもよい。半導体ＩＣは、例えば、ＣＭＯＳで構成されている。具体的には、ＳＯＩプロセスにより形成されている。これにより、半導体ＩＣを安価に製造することが可能となる。なお、半導体ＩＣは、ＧａＡｓ、ＳｉＧｅおよびＧａＮの少なくともいずれかで構成されていてもよい。これにより、高品質な増幅性能および雑音性能を有する高周波信号を出力することが可能となる。
図２は、実施の形態に係る送信増幅回路１０の回路構成図である。同図に示すように、送信増幅回路１０は、入力端子１１５および出力端子１１６と、増幅素子１２（第３増幅素子）および１３（第４増幅素子）と、増幅素子１１（前段増幅素子）と、段間トランス（変圧器）１４と、キャパシタ１６と、出力トランス（バラン：非平衡−平衡変換素子）１５と、を有している。増幅素子１１〜１３と、段間トランス１４と、キャパシタ１６とは、電力増幅器１０Ａを構成している。電力増幅器１０Ａは、第１電力増幅器の一例である。
段間トランス１４は、一次側コイル１４ａと二次側コイル１４ｂとで構成されている。
増幅素子１１の入力端子は入力端子１１５に接続され、増幅素子１１の出力端子は段間トランス１４の非平衡端子に接続されている。段間トランス１４の一方の平衡端子は増幅素子１２の入力端子に接続されており、段間トランス１４の他方の平衡端子は増幅素子１３の入力端子に接続されている。
入力端子１１５から入力された高周波信号は、増幅素子１１にバイアス電圧Ｖｃｃ１が印加された状態で増幅素子１１にて増幅される。増幅された高周波信号は、段間トランス１４により非平衡−平衡変換される。このとき、段間トランス１４の一方の平衡端子から非反転入力信号が出力され、段間トランス１４の他方の平衡端子から反転入力信号が出力される。
出力トランス１５は、第１出力トランスの一例であり、一次側コイル（第１コイル）１５ａと二次側コイル（第２コイル）１５ｂとで構成されている。一次側コイル１５ａの一端は増幅素子１２の出力端子に接続されており、一次側コイル１５ａの他端は増幅素子１３の出力端子に接続されている。また、一次側コイル１５ａの中点にはバイアス電圧Ｖｃｃ２が供給される。二次側コイル１５ｂの一端は出力端子１１６に接続され、二次側コイル１５ｂの他端はグランドに接続されている。言い換えると、出力トランス１５は、増幅素子１２の出力端子および増幅素子１３の出力端子と、出力端子１１６との間に接続されている。
キャパシタ１６は、増幅素子１２の出力端子と増幅素子１３の出力端子との間に接続されている。
増幅素子１２にて増幅された非反転入力信号と、増幅素子１３にて増幅された反転入力信号とは、逆位相を維持したまま、出力トランス１５およびキャパシタ１６にてインピーダンス変換される。つまり、出力端子１１６における電力増幅器１０Ａの出力インピーダンスは、出力トランス１５およびキャパシタ１６により、図１に示された、スイッチ４２、送信フィルタ６１Ｔおよび６２Ｔの入力インピーダンスとインピーダンス整合される。なお、出力端子１１６と二次側コイル１５ｂとを結ぶ経路とグランドとの間に接続された容量素子も、上記インピーダンス整合に寄与している。なお、上記容量素子は、出力端子１１６と二次側コイル１５ｂとを結ぶ経路に直列配置されていてもよいし、また、上記容量素子はなくてもよい。
ここで、増幅素子１１〜１３、段間トランス１４、およびキャパシタ１６は、電力増幅器１０Ａを形成している。特に、増幅素子１１〜１３および段間トランス１４は、１チップ化、または、同一基板上に実装など、一体形成される場合が多い。これに対して、出力トランス１５は、高出力の送信信号に対応して高いＱ値を必要とするため、増幅素子１１〜１３および段間トランス１４などとは、一体形成されない。つまり、送信増幅回路１０を構成する回路部品のうち、出力トランス１５を除く回路部品が、電力増幅器１０Ａを構成している。
なお、増幅素子１１およびキャパシタ１６は、電力増幅器１０Ａに含まれなくてもよい。
送信増幅回路１０の回路構成によれば、増幅素子１２および１３が反転位相にて動作する。このとき、増幅素子１２および１３の基本波での電流が反転位相、つまり逆方向に流れるため、増幅素子１２および１３から略等距離に配置されたグランド配線および電源配線へは基本波の電流は流れなくなる。このため、上記配線への不要な電流の流れこみが無視できるので、従来の送信増幅回路に見られる電力利得（パワーゲイン）の低下を抑制することが可能となる。また、増幅素子１２および１３で増幅された非反転信号と反転信号とが合成されるので、両信号に同様に重畳されたノイズ成分を相殺でき、例えば高調波成分などの不要波を低減できる。
なお、増幅素子１１は送信増幅回路１０に必須の構成要素ではない。また、非平衡入力信号を、非反転入力信号および反転入力信号に変換する手段は、段間トランス１４に限られない。また、キャパシタ１６は、インピーダンス整合において必須の構成要素ではない。
また、図示していないが、送信増幅回路２０は、図２に示された送信増幅回路１０と同様の回路構成を有している。つまり、送信増幅回路２０は、入力端子１２５および出力端子１２６と、増幅素子２２（第５増幅素子）および２３（第６増幅素子）と、増幅素子２１（前段増幅素子）と、段間トランス（変圧器）２４と、キャパシタ２６と、出力トランス（バラン：非平衡−平衡変換素子）２５と、を有している。増幅素子２１〜２３と、段間トランス２４と、キャパシタ２６とは、電力増幅器２０Ａを構成している。電力増幅器２０Ａは、第２電力増幅器の一例である。
段間トランス２４は、一次側コイル２４ａと二次側コイル２４ｂとで構成されている。
増幅素子２１の入力端子は入力端子１２５に接続され、増幅素子２１の出力端子は段間トランス２４の非平衡端子に接続されている。段間トランス２４の一方の平衡端子は増幅素子２２の入力端子に接続されており、段間トランス２４の他方の平衡端子は増幅素子２３の入力端子に接続されている。
出力トランス２５は、第２出力トランスの一例であり、一次側コイル（第３コイル）２５ａと二次側コイル（第４コイル）２５ｂとで構成されている。一次側コイル２５ａの一端は増幅素子２２の出力端子に接続されており、一次側コイル２５ａの他端は増幅素子２３の出力端子に接続されている。また、一次側コイル２５ａの中点にはバイアス電圧Ｖｃｃ２が供給される。二次側コイル２５ｂの一端は出力端子１２６に接続され、二次側コイル２５ｂの他端はグランドに接続されている。言い換えると、出力トランス２５は、増幅素子２２の出力端子および増幅素子２３の出力端子と、出力端子１２６との間に接続されている。
キャパシタ２６は、増幅素子２２の出力端子と増幅素子２３の出力端子との間に接続されている。
ここで、増幅素子２１〜２３、段間トランス２４、およびキャパシタ２６は、電力増幅器２０Ａを形成している。特に、増幅素子２１〜２３および段間トランス１４は、１チップ化、または、同一基板上に実装など、一体形成される場合が多い。これに対して、出力トランス２５は、増幅素子２１〜２３および段間トランス２４などとは、一体形成されない。
なお、増幅素子２１およびキャパシタ２６は、電力増幅器２０Ａに含まれなくてもよい。
送信増幅回路２０の回路構成によれば、従来の送信増幅回路に見られる電力利得（パワーゲイン）の低下を抑制することが可能となる。また、増幅素子２２および２３で増幅された非反転信号と反転信号とが合成されるので、両信号に同様に重畳されたノイズ成分を相殺でき、例えば高調波成分などの不要波を低減できる。
なお、増幅素子２１は送信増幅回路２０に必須の構成要素ではない。また、非平衡入力信号を、非反転入力信号および反転入力信号に変換する手段は、段間トランス２４に限られない。また、キャパシタ２６は、インピーダンス整合において必須の構成要素ではない。
また、増幅素子１１〜１３、２１〜２３および低雑音増幅器３０は、例えば、Ｓｉ系のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはＧａＡｓを材料とした、電界効果型トランジスタ（ＦＥＴ）またはヘテロバイポーラトランジスタ（ＨＢＴ）などで構成されている。
なお、送信増幅回路１０は、差動増幅型の電力増幅器１０Ａで構成されず、非平衡信号を入力信号とし、非平衡信号を出力信号とする、いわゆるシングルエンド型の増幅素子で構成された増幅器であってもよい。また、送信増幅回路２０は、差動増幅型の電力増幅器２０Ａで構成されず、非平衡信号を入力信号とし、非平衡信号を出力信号とする、いわゆるシングルエンド型の増幅素子で構成された増幅器であってもよい。
ここで、高周波モジュール１において、送信増幅回路１０は通信バンドＡおよびＢの送信信号を増幅し、送信増幅回路２０は通信バンドＣの送信信号を増幅する。つまり、送信増幅回路１０および２０は、特定の周波数帯域（通信バンド）で増幅性能が最適化されるため、高周波モジュール１には、各周波数帯域（通信バンド）に対応した複数の送信増幅回路が必要となる。送信増幅回路を構成する電力増幅器は、高周波モジュール１を構成する電子部品のなかで、発熱量の大きい部品である。よって、マルチバンド化が進展し高周波モジュールが有する電力増幅器の配置数が増加すると、発熱量が大きくなり高周波モジュールの性能が劣化することが懸念される。
これに対して、以下では、放熱性が向上した小型かつマルチバンド対応の高周波モジュール１の構成について説明する。
［２．実施例に係る高周波モジュール１Ａの回路素子配置構成］
図３Ａは、実施例に係る高周波モジュール１Ａの平面構成概略図である。また、図３Ｂは、実施例に係る高周波モジュール１Ａの第１の断面構成概略図であり、具体的には、図３ＡのＩＩＩＢ−ＩＩＩＢ線における断面図である。また、図３Ｃは、実施例に係る高周波モジュール１Ａの第２の断面構成概略図であり、具体的には、図３ＡのＩＩＩＣ−ＩＩＩＣ線における断面図である。なお、図３Ａの（ａ）には、モジュール基板９１の互いに対向する主面９１ａおよび９１ｂのうち、主面９１ａをｚ軸正方向側から見た場合の回路素子の配置図が示されている。一方、図３Ａの（ｂ）には、主面９１ｂをｚ軸正方向側から見た場合の回路素子の配置を透視した図が示されている。
実施例に係る高周波モジュール１Ａは、実施の形態に係る高周波モジュール１を構成する各回路素子の配置構成を具体的に示したものである。
図３Ａ、図３Ｂおよび図３Ｃに示すように、本実施例に係る高周波モジュール１Ａは、図１に示された回路構成に加えて、さらに、モジュール基板９１と、樹脂部材９２および９３と、外部接続端子１５０と、を有している。
モジュール基板９１は、互いに対向する主面９１ａ（第１主面）および主面９１ｂ（第２主面）を有し、上記送信回路および上記受信回路を実装する基板である。モジュール基板９１としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＬＴＣＣ）基板、高温同時焼成セラミックス（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＨＴＣＣ）基板、部品内蔵基板、再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ：ＲＤＬ）を有する基板、または、プリント基板等が用いられる。
樹脂部材９２は、モジュール基板９１の主面９１ａに配置され、上記送信回路の一部、上記受信回路の一部、およびモジュール基板９１の主面９１ａを覆っており、上記送信回路および上記受信回路を構成する回路素子の機械強度および耐湿性などの信頼性を確保する機能を有している。樹脂部材９３は、モジュール基板９１の主面９１ｂに配置され、上記送信回路の一部、上記受信回路の一部、およびモジュール基板９１の主面９１ｂを覆っており、上記送信回路および上記受信回路を構成する回路素子の機械強度および耐湿性などの信頼性を確保する機能を有している。なお、樹脂部材９２および９３は、本発明に係る高周波モジュールに必須の構成要素ではない。
図３Ａ、図３Ｂおよび図３Ｃに示すように、本実施例に係る高周波モジュール１Ａでは、電力増幅器１０Ａおよび２０Ａ、出力トランス１５および２５、デュプレクサ６１、６２および６３、ならびに整合回路５１、５２、５３および５４は、モジュール基板９１の主面９１ａ（第１主面）に配置されている。一方、ＰＡ制御回路８０、低雑音増幅器３０、スイッチ４１、４２、４３および４４は、モジュール基板９１の主面９１ｂ（第２主面）に配置されている。
なお、図３Ａには図示していないが、図１に示された送信経路ＡＴ、ＢＴおよびＣＴ、ならびに、受信経路ＡＲ、ＢＲおよびＣＲを構成する配線は、モジュール基板９１の内部、主面９１ａおよび９１ｂに形成されている。また、上記配線は、両端が主面９１ａ、９１ｂおよび高周波モジュール１Ａを構成する回路素子のいずれかに接合されたボンディングワイヤであってもよく、また、高周波モジュール１Ａを構成する回路素子の表面に形成された端子、電極または配線であってもよい。
本実施例では、電力増幅器１０Ａおよび２０Ａは、主面９１ａ（第１主面）に配置されている。また、電力増幅器１０Ａは、通信バンドＡおよびＢを含む第１周波数帯域の送信信号を増幅する第１電力増幅器の一例であり、電力増幅器２０Ａは、通信バンドＣを含む第２周波数帯域の送信信号を増幅する第２電力増幅器の一例である。本実施例では、第１周波数帯域（通信バンドＡおよびＢ）は、第２周波数帯域（通信バンドＣ）よりも低周波数側に位置している。
また、複数の外部接続端子１５０は、モジュール基板９１の主面９１ｂ（第２主面）側に配置されている。高周波モジュール１Ａは、高周波モジュール１Ａのｚ軸負方向側に配置される外部基板と、複数の外部接続端子１５０を経由して、電気信号のやりとりを行う。図３Ａの（ｂ）に示すように、複数の外部接続端子には、アンテナ接続端子１００、送信入力端子１１１、１１２、１２１および１２２、受信出力端子１３０、ならびに制御信号端子１４０が含まれる。また、複数の外部接続端子１５０のいくつかは、外部基板のグランド電位に設定される。
また、図３Ａ、図３Ｂおよび図３Ｃに示すように、高周波モジュール１Ａは、さらに、ビア導体９５Ｖおよび９６Ｖを備える。
ビア導体９５Ｖは、第１ビア導体の一例であり、モジュール基板９１内に形成され、主面９１ａおよび主面９１ｂを繋ぐように配置されている。ビア導体９６Ｖは、第２ビア導体の一例であり、モジュール基板９１内に形成され、主面９１ａおよび主面９１ｂを繋ぐように配置されている。また、ビア導体９５Ｖとビア導体９６Ｖとは、モジュール基板９１内で離間している。
図４は、実施例に係る高周波モジュールのビア導体９５Ｖの詳細な断面構成概略図である。同図に示すように、ビア導体９５Ｖは、主面９１ａおよび９１ｂの法線方向に延伸する複数の柱状導体９５Ｖ１（第１柱状導体）、９５Ｖ２（第１柱状導体）および９５Ｖ３（第１柱状導体）が上記法線方向に重心軸をずらせて縦続接続された構成を有する。さらに、モジュール基板９１において最もｚ軸正方向に配置された柱状導体９５Ｖ１の形成領域Ａ１と、モジュール基板９１において最もｚ軸負方向に配置された柱状導体９５Ｖ３の形成領域Ａ３とは、モジュール基板９１を平面視した場合に、重ならない。つまり、ビア導体９５Ｖは、モジュール基板９１を平面視した場合に、柱状導体９５Ｖ１〜９５Ｖ３に共通して重なる領域を有さない。なお、柱状導体９５Ｖ１と柱状導体９５Ｖ２とは、モジュール基板９１内のｙ軸方向に延在する導体パターン９５Ｐを介して接続されており、柱状導体９５Ｖ２と柱状導体９５Ｖ３とは、モジュール基板９１内のｙ軸方向に延在する導体パターン９５Ｐを介して接続されている。
また、図３Ｂに示すように、柱状導体９５Ｖ１の一端は主面９１ａにおいて電力増幅器１０Ａのグランド電極１０ｇ（第１グランド電極）と接続され、柱状導体９５Ｖ３の一端は主面９１ｂにおいて複数の外部接続端子１５０のうちのグランド電位に設定された外部接続端子１５０ｇ１（第１外部接続端子）と接続されている。なお、本実施例に係るビア導体９５Ｖを構成する柱状導体の数は１以上であればよい。
ビア導体９６Ｖは、第２ビア導体の一例であり、モジュール基板９１内に形成され、主面９１ａおよび主面９１ｂを繋ぐように配置されている。
図３Ｃに示すように、ビア導体９６Ｖの一端は主面９１ａにおいて電力増幅器２０Ａのグランド電極２０ｇ（第２グランド電極）と接続され、ビア導体９６Ｖの他端は主面９１ｂにおいて複数の外部接続端子１５０のうちのグランド電位に設定された外部接続端子１５０ｇ２（第２外部接続端子）と接続されている。
ビア導体９６Ｖは、モジュール基板９１を主面９１ａおよび９１ｂの法線方向に貫通するように形成されている。
電力増幅器１０Ａおよび２０Ａは、高周波モジュール１Ａが有する回路部品のなかで発熱量が大きい部品である。高周波モジュール１Ａの放熱性を向上させるには、電力増幅器１０Ａおよび２０Ａの発熱を、小さな熱抵抗を有する放熱経路で外部基板に放熱することが重要である。仮に、電力増幅器１０Ａおよび２０Ａを主面９１ｂに実装した場合、電力増幅器１０Ａおよび２０Ａに接続される電極配線は主面９１ｂ上に配置される。このため、放熱経路としては、主面９１ｂ上の（ｘｙ平面方向に沿う）平面配線パターンのみを経由した放熱経路を含むこととなる。上記平面配線パターンは、金属薄膜で形成されるため熱抵抗が大きい。このため、電力増幅器１０Ａおよび２０Ａを主面９１ｂ上に配置した場合には、放熱性が低下してしまう。
これに対して、本実施例に係る高周波モジュール１Ａは、図３Ｂに示すように、主面９１ａにて電力増幅器１０Ａのグランド電極１０ｇに接続され、主面９１ａから主面９１ｂに到る放熱用のビア導体９５Ｖをさらに備える。また、図３Ｃに示すように、主面９１ａにて電力増幅器２０Ａのグランド電極２０ｇに接続され、主面９１ａから主面９１ｂに到る放熱用のビア導体９６Ｖをさらに備える。また、ビア導体９５Ｖは、主面９１ｂにてグランド電位に設定された外部接続端子１５０ｇ１と接続され、ビア導体９６Ｖは、主面９１ｂにてグランド電位に設定された外部接続端子１５０ｇ２と接続されている。
これによれば、放熱用のビア導体９５Ｖを介して、電力増幅器１０Ａと外部接続端子１５０ｇ１とを接続でき、放熱用のビア導体９６Ｖを介して、電力増幅器２０Ａと外部接続端子１５０ｇ２とを接続できる。また、ビア導体９５Ｖとビア導体９６Ｖとは、モジュール基板９１内で離間しているので、電力増幅器１０Ａと電力増幅器２０Ａとの間で熱の授受をすることを抑制できる。仮に、ビア導体９５Ｖとビア導体９６Ｖとがモジュール基板９１内で接合されている場合、ビア導体９５Ｖおよび９６Ｖを経由して、発熱量の大きいほうの電力増幅器から発熱量の小さいほうの電力増幅器へと熱流入してしまう。これにより、発熱量の小さいほうの電力増幅器の増幅性能が劣化することが懸念される。特に、ビア導体９５Ｖは、主面９１ａおよび９１ｂの法線方向に貫通するように形成されていることから熱抵抗が極めて低いので、電力増幅器１０Ａからの発熱を、独立した放熱経路により高周波モジュール１Ａの外部へと効率よく放熱できる。よって、モジュール内での電力増幅器間の伝熱を抑制しつつ、電力増幅器１０Ａおよび２０Ａから外部基板への放熱性が向上した小型の高周波モジュール１Ａを提供することが可能となる。
なお、本実施例では、第１周波数帯域（通信バンドＡおよびＢ）が、第２周波数帯域（通信バンドＣ）よりも低周波数側に位置しているので、第２周波数帯域（通信バンドＣ）の送信信号を増幅する電力増幅器２０Ａのほうが、第１周波数帯域（通信バンドＡおよびＢ）の送信信号を増幅する電力増幅器１０Ａよりも、発熱量が大きくなる傾向がある。この観点から、本実施の形態に係る高周波モジュール１Ａでは、電力増幅器２０Ａに接続されるビア導体９６Ｖが、モジュール基板９１を主面９１ａおよび９１ｂの法線方向に貫通するように形成され、ビア導体９５Ｖが、モジュール基板９１を平面視した場合に、柱状導体９５Ｖ１〜９５Ｖ３に共通して重なる領域を有さないように形成されている。
ビア導体９５Ｖおよび９６Ｖの上記構造によれば、主面９１ａから主面９１ｂへと向かう放熱経路における熱抵抗は、ビア導体９６Ｖのほうがビア導体９５Ｖよりも低い。つまり、電力増幅器１０Ａに比べて発熱量が大きくなる傾向にある電力増幅器２０Ａの放熱効率を高くしている。このため、２つの電力増幅器１０Ａおよび２０Ａの間で放熱バランスのとれた効率のよい放熱を実現できる。
なお、本実施例において、主面９１ａおよび９１ｂの法線方向に貫通するように形成されたビア導体９６Ｖとは、ビア導体９６Ｖが、上記法線方向に沿って形成された一本の円柱状または角柱状の導体を指すだけではなく、以下のような形状を有するビア導体であってもよい。すなわち、ビア導体９６Ｖは、主面９１ａおよび９１ｂの法線方向に延伸する複数の柱状導体が当該法線方向に縦続接続された構成を有し、モジュール基板９１を平面視した場合に、当該複数の柱状導体にわたり重なる領域を有してもよい。これによっても、上記複数の柱状導体にわたり重なる領域を有することで熱抵抗を極めて低くできるので、電力増幅器２０Ａからの発熱を高周波モジュール１Ａの外部へと効率よく放熱できる。
また、本実施例に係る高周波モジュール１Ａにおいて、図３Ａの（ａ）に示すように、モジュール基板９１を平面視した場合に、主面９１ａにおいてグランド電極２０ｇの形成領域はビア導体９６Ｖの形成領域を包含していてもよい。
これによれば、電力増幅器２０Ａのグランド電極２０ｇとビア導体９６Ｖとの接触面積を最大にできるので、当該接続界面における熱抵抗を低くできる。よって、電力増幅器２０Ａから外部基板への高い放熱性を維持できる。
なお、図３Ａの（ａ）において、モジュール基板９１を平面視した場合に、主面９１ａにおいてグランド電極１０ｇの形成領域はビア導体９５Ｖ１の形成領域を包含しているが、グランド電極１０ｇの形成領域はビア導体９５Ｖ１の形成領域を包含していなくてもよい。
また、電力増幅器１０Ａと電力増幅器２０Ａとは、１つの第１半導体ＩＣに含まれていてもよい。これによれば、送信増幅回路を小型化しつつ、電力増幅器１０Ａからの発熱と電力増幅器２０Ａからの発熱とを、独立した放熱経路により高周波モジュール１Ａの外部へと効率よく放熱できる。
また、電力増幅器１０Ａは、互いに縦続接続された複数の第１増幅素子で構成されていてもよい。この場合には、ビア導体９５Ｖと接続されるグランド電極１０ｇは、上記複数の第１増幅素子の最後段に配置された第１増幅素子に接続されていることが望ましい。
これによれば、上記複数の第１増幅素子のうち最も発熱量が大きい最後段の第１増幅素子にビア導体９５Ｖが接続されるので、電力増幅器１０Ａからの発熱を効果的に高周波モジュール１Ａの外部へと放熱できる。
また、電力増幅器２０Ａは、互いに縦続接続された複数の第２増幅素子で構成されていてもよい。この場合には、ビア導体９６Ｖと接続されるグランド電極２０ｇは、上記複数の第２増幅素子の最後段に配置された第２増幅素子に接続されていることが望ましい。
これによれば、上記複数の第２増幅素子のうち最も発熱量が大きい最後段の第２増幅素子にビア導体９６Ｖが接続されるので、電力増幅器２０Ａからの発熱を効果的に高周波モジュール１Ａの外部へと放熱できる。
また、本実施例に係る高周波モジュール１Ａでは、ＰＡ制御回路８０は、主面９１ｂ（第２主面）に実装されている。
これによれば、電力増幅器１０Ａおよび２０Ａと、電力増幅器１０Ａおよび２０Ａを制御するＰＡ制御回路８０とが両面実装されるので、高周波モジュール１Ａを小型化できる。また、ディジタル制御信号を入出力するＰＡ制御回路８０と、電力増幅器１０Ａおよび２０Ａとが、モジュール基板９１を挟んで配置されるので、電力増幅器１０Ａおよび２０Ａがディジタルノイズを受けることを抑制できる。よって、電力増幅器１０Ａおよび２０Ａから出力される高周波信号の信号品質の劣化を抑制できる。
また、本実施例に係る高周波モジュール１Ａでは、スイッチ４２は、主面９１ｂ（第２主面）に実装されている。
これによれば、電力増幅器１０Ａおよび２０Ａと、電力増幅器１０Ａおよび２０Ａの出力信号が通過するスイッチ４２とが両面実装されるので、高周波モジュール１Ａを小型化できる。また、非接続の共通端子と選択端子との間でオフ容量を有するスイッチ４２と、電力増幅器１０Ａおよび２０Ａとが、モジュール基板９１を挟んで配置される。これにより、電力増幅器１０Ａおよび２０Ａから出力される送信信号が、上記オフ容量を介して、非接続の送信経路または受信経路に漏洩することを抑制できる。よって、電力増幅器１０Ａおよび２０Ａから出力される高周波信号の信号品質の劣化を抑制できる。
また、本実施例に係る高周波モジュール１Ａでは、スイッチ４１は、主面９１ｂ（第２主面）に実装されている。
これによれば、電力増幅器１０Ａおよび２０Ａと、電力増幅器１０Ａおよび２０Ａへの入力信号が通過するスイッチ４１とが両面実装されるので、高周波モジュール１Ａを小型化できる。また、非接続の共通端子と選択端子との間でオフ容量を有するスイッチ４１と、電力増幅器１０Ａおよび２０Ａとが、モジュール基板９１を挟んで配置される。これにより、送信入力端子から入力された送信信号が、上記オフ容量を介して非接続の電力増幅器に漏洩することを抑制できる。よって、電力増幅器１０Ａおよび２０Ａから出力される高周波信号の信号品質の劣化を抑制できる。
また、本実施例に係る高周波モジュール１Ａでは、ＰＡ制御回路８０、スイッチ４１および４２は、１つの半導体ＩＣ７０に含まれており、半導体ＩＣ７０は主面９１ｂに配置されていてもよい。
これにより、送信増幅回路１０および２０に接続されるＰＡ制御回路８０、スイッチ４１および４２が近接するので、高周波モジュール１Ａを小型化できる。また、ＰＡ制御回路８０とスイッチ４１を結ぶ制御配線、および、ＰＡ制御回路８０とスイッチ４２を結ぶ制御配線を短くできるので、当該制御配線からのノイズの発生を抑制できる。なお、半導体ＩＣ７０は、スイッチ４１および４２の少なくとも一方を含まなくてもよい。
また、本実施例に係る高周波モジュール１Ａでは、図３Ａに示すように、モジュール基板９１を平面視した場合に、電力増幅器１０Ａと半導体ＩＣ７０とは、少なくとも一部重なっており、電力増幅器２０Ａと半導体ＩＣ７０とは、重なっていない。
これによれば、電力増幅器１０Ａに比べて発熱量の大きい電力増幅器２０Ａの形成領域に対向する主面９１ｂの領域に半導体ＩＣ７０が配置されないので、主面９１ａおよび９１ｂの法線方向に貫通するように形成されたビア導体９６Ｖを用いて電力増幅器２０Ａの直下（ｚ軸負方向側）の領域を放熱領域とすることが可能となる。また、ＰＡ制御回路８０、スイッチ４１および４２が、電力増幅器２０Ａからの発熱により特性劣化することを抑制できる。
一方、電力増幅器１０Ａの形成領域に対向する主面９１ｂの領域には半導体ＩＣ７０が配置されるが、柱状導体９５Ｖ１〜９５Ｖ３に共通して重なる領域を有さないように形成されたビア導体９５Ｖを用いて、電力増幅器１０Ａの直下（ｚ軸負方向側）の領域ではない周辺領域を放熱領域とすることが可能となる。
つまり、放熱量の大きい電力増幅器２０Ａについては、主面９１ｂにおける電力増幅器２０Ａの直下の領域を放熱経路として利用でき、放熱量の小さい電力増幅器１０Ａについては、主面９１ｂにおける電力増幅器１０Ａの直下の領域を半導体ＩＣ７０などの電子部品の配置領域として利用できる。よって、放熱性が向上した小型の高周波モジュール１Ａを提供することが可能となる。
また、本実施例に係る高周波モジュール１Ａでは、低雑音増幅器３０は主面９１ｂ（第２主面）に配置されている。ここで、モジュール基板９１を平面視した場合に、半導体ＩＣ７０と低雑音増幅器３０との間に、グランド電位に設定された外部接続端子１５０が配置されている。
これによれば、受信回路の受信感度に大きく影響する低雑音増幅器３０と、ディジタル制御信号を入出力するＰＡ制御回路８０との間に、グランド電極として適用される外部接続端子１５０が複数配置されるので、ディジタルノイズによる受信感度の劣化を抑制できる。また、送信信号を増幅する電力増幅器１０Ａおよび２０Ａと、受信信号を増幅する低雑音増幅器３０とが両面に振り分けて配置されるので、送受信間のアイソレーションを向上できる。
また、本実施例に係る高周波モジュール１Ａでは、低雑音増幅器３０、スイッチ４３および４４は、１つの半導体ＩＣ７５に含まれており、半導体ＩＣ７５は、主面９１ｂに配置されている。これにより、受信経路に配置される低雑音増幅器３０、スイッチ４３および４４が近接するので、高周波モジュール１Ａを小型化できる。なお、半導体ＩＣ７５は、スイッチ４３および４４の少なくとも一方を含まなくてもよい。
なお、本実施例に係る高周波モジュール１Ａでは、出力トランス１５、２５、デュプレクサ６１〜６３、および整合回路５１〜５４は、主面９１ａ（第１主面）に実装されているが、主面９１ｂ（第２主面）に実装されていてもよい。また、ＰＡ制御回路８０、低雑音増幅器３０、およびスイッチ４１〜４４は、主面９１ｂ（第２主面）に実装されているが、主面９１ａ（第１主面）に実装されていてもよい。
なお、モジュール基板９１は、複数の誘電体層が積層された多層構造を有し、当該複数の誘電体層の少なくとも１つには、グランド電極パターンが形成されていることが望ましい。これにより、モジュール基板９１の電磁界遮蔽機能が向上する。
また、本実施例に係る高周波モジュール１Ａでは、出力トランス１５および２５は、主面９１ａに配置されているが、出力トランス１５および２５は、主面９１ｂに配置されてもよく、また、モジュール基板９１に内蔵されていてもよい。出力トランス１５および２５が、モジュール基板９１に内蔵されている場合には、出力トランス１５および２５を構成するインダクタは、例えば、モジュール基板９１の導電パターンで形成された平面コイルである。このような、出力トランス１５および２５の配置構成において、モジュール基板９１を平面視した場合、電力増幅器１０Ａおよび２０Ａのそれぞれは、出力トランス１５および２５と重ならないことが望ましい。
出力トランス１５および２５は、高出力の送信信号に対応して高いＱ値を必要とするため、電力増幅器１０Ａおよび２０Ａが近接することで出力トランス１５および２５により形成される磁界が変化しないことが望ましい。上記領域に電力増幅器１０Ａおよび２０Ａが成されていないことにより、出力トランス１５および２５を構成するインダクタの高Ｑ値を維持できる。
なお、出力トランス１５は、出力トランス２５と比較して、より低周波数の送信信号を伝送するためのトランスフォーマであるため、出力トランス１５のほうが出力トランス２５よりも大きい。
なお、外部接続端子１５０は、図３Ａ〜図３Ｃに示すように、樹脂部材９３をｚ軸方向に貫通する柱状電極であってもよいし、また、図５に示された、変形例に係る高周波モジュール１Ｂのように、外部接続端子１５０は、主面９１ｂ上に形成されたバンプ電極１６０であってもよい。この場合には、主面９１ｂ側の樹脂部材９３はなくてもよい。
また、本実施例に係る高周波モジュール１Ａにおいて、第１周波数帯域（通信バンドＡおよびＢ）は、第２周波数帯域（通信バンドＣ）よりも高周波数側に位置していてもよい。
［３．効果など］
以上、本実施の形態に係る高周波モジュール１は、互いに対向する主面９１ａおよび９１ｂを有するモジュール基板９１と、主面９１ａに配置され、第１周波数帯域の送信信号を増幅する電力増幅器１０Ａと、主面９１ａに配置され、第１周波数帯域と異なる第２周波数帯域の送信信号を増幅する電力増幅器２０Ａと、主面９１ｂに配置された複数の外部接続端子１５０と、モジュール基板９１内に形成され、主面９１ａおよび９１ｂを繋ぐビア導体９５Ｖおよび９６Ｖと、を備え、ビア導体９５Ｖとビア導体９６Ｖとはモジュール基板９１内で離間しており、ビア導体９５Ｖの一端は主面９１ａにおいて電力増幅器１０Ａのグランド電極１０ｇと接続され、ビア導体９５Ｖの他端は主面９１ｂにおいてグランド電位に設定された外部接続端子１５０ｇ１と接続され、ビア導体９６Ｖの一端は主面９１ａにおいて電力増幅器２０Ａのグランド電極２０ｇと接続され、ビア導体９６Ｖの他端は主面９１ｂにおいてグランド電位に設定された外部接続端子１５０ｇ２と接続され、ビア導体９６Ｖは、モジュール基板９１を主面９１ａの法線方向に貫通し、ビア導体９５Ｖは、主面９１ａの法線方向に延伸する複数の柱状導体９５Ｖ１、９５Ｖ２および９５Ｖ３が上記法線方向に重心軸をずらせて縦続接続された構成を有し、モジュール基板９１を平面視した場合に、柱状導体９５Ｖ１〜９５Ｖ３に共通して重なる領域を有さない。
これによれば、ビア導体９５Ｖを介して電力増幅器１０Ａと外部接続端子１５０ｇ１とを接続でき、ビア導体９６Ｖを介して電力増幅器２０Ａと外部接続端子１５０ｇ２とを接続できる。よって、電力増幅器１０Ａおよび２０Ａの放熱経路として、モジュール基板９１内の配線のうち熱抵抗の大きいｘｙ平面方向に沿う平面配線パターンのみを経由した放熱経路を排除できる。さらに、ビア導体９５Ｖとビア導体９６Ｖとは、モジュール基板９１内で離間しているので、電力増幅器１０Ａと電力増幅器２０Ａとの間で熱の授受をすることを抑制できる。また、ビア導体９６Ｖは、主面９１ａおよび９１ｂの法線方向に貫通するように形成されていることから熱抵抗が極めて低いので、電力増幅器２０Ａからの発熱を、独立した放熱経路により高周波モジュール１の外部へと効率よく放熱できる。よって、電力増幅器１０Ａおよび２０Ａから外部基板への放熱性が向上した小型の高周波モジュール１を提供することが可能となる。
また、第１周波数帯域は、第２周波数帯域よりも低周波数側に位置してもよい。
これによれば、第２周波数帯域（通信バンドＣ）の送信信号を増幅する電力増幅器２０Ａのほうが、第１周波数帯域（通信バンドＡおよびＢ）の送信信号を増幅する電力増幅器１０Ａよりも、発熱量が大きくなる。これに対して、ビア導体９５Ｖおよび９６Ｖの上記構造によれば、主面９１ａから主面９１ｂへと向かう放熱経路における熱抵抗は、ビア導体９６Ｖのほうがビア導体９５Ｖよりも低い。つまり、電力増幅器１０Ａに比べて発熱量が大きくなる傾向にある電力増幅器２０Ａの放熱効率を高くしている。このため、２つの電力増幅器１０Ａおよび２０Ａの間で放熱バランスのとれた効率のよい放熱を実現できる。
また、高周波モジュール１において、モジュール基板９１を平面視した場合に、主面９１ａにおいてグランド電極２０ｇの形成領域はビア導体９６Ｖの形成領域を包含してもよい。
これによれば、電力増幅器２０Ａのグランド電極２０ｇとビア導体９６Ｖとの接触面積を最大にできるので、当該接続界面における熱抵抗を低くできる。よって、電力増幅器２０Ａから外部基板への高い放熱性を維持できる。
また、高周波モジュール１において、電力増幅器１０Ａと電力増幅器２０Ａとは、１つの第１半導体ＩＣに含まれていてもよい。
これによれば、送信増幅回路を小型化しつつ、電力増幅器１０Ａからの発熱と電力増幅器２０Ａからの発熱とを、独立した放熱経路により高周波モジュール１の外部へと効率よく放熱できる。
また、高周波モジュール１において、電力増幅器１０Ａは、互いに縦続接続された複数の第１増幅素子を有し、電力増幅器２０Ａは、互いに縦続接続された複数の第２増幅素子を有し、グランド電極１０ｇは、複数の第１増幅素子の最後段に配置された第１増幅素子に接続されており、グランド電極２０ｇは、複数の第２増幅素子の最後段に配置された第２増幅素子に接続されていてもよい。
これによれば、上記複数の第１増幅素子のうち最も発熱量が大きい最後段の第１増幅素子にビア導体９５Ｖが接続されるので、電力増幅器１０Ａからの発熱を効果的に高周波モジュール１の外部へと放熱できる。また、上記複数の第２増幅素子のうち最も発熱量が大きい最後段の第２増幅素子にビア導体９６Ｖが接続されるので、電力増幅器２０Ａからの発熱を効果的に高周波モジュール１の外部へと放熱できる。
また、高周波モジュール１において、電力増幅器１０Ａは増幅素子１２および１３を有し、電力増幅器２０Ａは増幅素子２２および２３を有し、高周波モジュール１は、さらに、一次側コイル１５ａおよび二次側コイル１５ｂを有する出力トランス１５と、一次側コイル２５ａおよび二次側コイル２５ｂを有する出力トランス２５と、を備え、一次側コイル１５ａの一端は増幅素子１２の出力端子に接続され、一次側コイル１５ａの他端は増幅素子１３の出力端子に接続され、二次側コイル１５ｂの一端は、電力増幅器１０Ａの出力端子に接続されており、一次側コイル２５ａの一端は増幅素子２２の出力端子に接続され、一次側コイル２５ａの他端は増幅素子２３の出力端子に接続され、二次側コイル２５ｂの一端は、電力増幅器２０Ａの出力端子に接続されており、電力増幅器１０Ａおよび出力トランス１５は送信増幅回路１０を構成しており、電力増幅器２０Ａおよび出力トランス２５は送信増幅回路２０を構成しており、グランド電極１０ｇは増幅素子１２および１３に接続されており、グランド電極２０ｇは増幅素子２２および２３に接続されており、第１周波数帯域は、第２周波数帯域よりも低周波数側に位置しており、出力トランス１５は出力トランス２５よりも大きくてもよい。
これによれば、増幅素子１２および１３が反転位相にて動作するので送信増幅回路１０の電力利得（パワーゲイン）の低下を抑制することが可能となる。また、増幅素子２２および２３が反転位相にて動作するので送信増幅回路２０の電力利得の低下を抑制することが可能となる。また、増幅素子１２および１３で増幅された非反転信号と反転信号とが合成され、増幅素子２２および２３で増幅された非反転信号と反転信号とが合成されるので、高周波モジュール１における高調波成分などの不要波を低減できる。
また、高周波モジュール１は、さらに、電力増幅器１０Ａおよび２０Ａを制御するＰＡ制御回路８０を備え、ＰＡ制御回路８０は主面９１ｂに配置されていてもよい。
これによれば、電力増幅器１０Ａおよび２０Ａと、電力増幅器１０Ａおよび２０Ａを制御するＰＡ制御回路８０とが両面実装されるので、高周波モジュール１Ａを小型化できる。また、電力増幅器１０Ａおよび２０Ａがディジタルノイズを受けることを抑制できる。よって、電力増幅器１０Ａおよび２０Ａから出力される高周波信号の信号品質の劣化を抑制できる。
また、高周波モジュール１は、さらに、電力増幅器１０Ａの出力端子および電力増幅器２０Ａの出力端子に接続されたスイッチ４２を備え、スイッチ４２は主面９１ｂに配置されていてもよい。
これによれば、電力増幅器１０Ａおよび２０Ａと、電力増幅器１０Ａおよび２０Ａの出力信号が通過するスイッチ４２とが両面実装されるので、高周波モジュール１Ａを小型化できる。また、電力増幅器１０Ａおよび２０Ａから出力される送信信号が、スイッチ４２のオフ容量を介して、非接続の送信経路または受信経路に漏洩することを抑制できる。よって、電力増幅器１０Ａおよび２０Ａから出力される高周波信号の信号品質の劣化を抑制できる。
また、高周波モジュール１は、さらに、電力増幅器１０Ａの入力端子および電力増幅器２０Ａの入力端子に接続されたスイッチ４１を備え、スイッチ４１は主面９１ｂに配置されていてもよい。
これによれば、電力増幅器１０Ａおよび２０Ａと、電力増幅器１０Ａおよび２０Ａへの入力信号が通過するスイッチ４１とが両面実装されるので、高周波モジュール１Ａを小型化できる。また、送信入力端子から入力された送信信号が、スイッチ４１のオフ容量を介して非接続の電力増幅器に漏洩することを抑制できる。よって、電力増幅器１０Ａおよび２０Ａから出力される高周波信号の信号品質の劣化を抑制できる。
また、高周波モジュール１において、ＰＡ制御回路８０、スイッチ４１、およびスイッチ４２は、１つの半導体ＩＣ７０に含まれていてもよい。
これにより、ＰＡ制御回路８０、スイッチ４１および４２が近接するので、高周波モジュール１Ａを小型化できる。また、ＰＡ制御回路８０とスイッチ４１を結ぶ制御配線、および、ＰＡ制御回路８０とスイッチ４２を結ぶ制御配線を短くできるので、当該制御配線からのノイズの発生を抑制できる。
また、モジュール基板９１を平面視した場合に、電力増幅器１０Ａと半導体ＩＣ７０とは少なくとも一部重なっており、電力増幅器２０Ａと半導体ＩＣ７０とは重なっていなくてもよい。
これによれば、電力増幅器１０Ａに比べて発熱量の大きい電力増幅器２０Ａの形成領域に対向する主面９１ｂの領域に半導体ＩＣ７０が配置されないので、主面９１ａおよび９１ｂの法線方向に貫通するように形成されたビア導体９６Ｖを用いて電力増幅器２０Ａの直下（ｚ軸負方向側）の領域を放熱領域とすることが可能となる。また、ＰＡ制御回路８０、スイッチ４１および４２が、電力増幅器２０Ａからの発熱により特性劣化することを抑制できる。
一方、電力増幅器１０Ａの形成領域に対向する主面９１ｂの領域には半導体ＩＣ７０が配置されるが、柱状導体９５Ｖ１〜９５Ｖ３に共通して重なる領域を有さないように形成されたビア導体９５Ｖを用いて、電力増幅器１０Ａの直下（ｚ軸負方向側）の領域ではない周辺領域を放熱領域とすることが可能となる。
つまり、放熱量の大きい電力増幅器２０Ａについては、主面９１ｂにおける電力増幅器２０Ａの直下の領域を放熱経路として利用でき、放熱量の小さい電力増幅器１０Ａについては、主面９１ｂにおける電力増幅器１０Ａの直下の領域を半導体ＩＣ７０などの電子部品の配置領域として利用できる。よって、放熱性が向上した小型の高周波モジュール１を提供することが可能となる。
また、高周波モジュール１は、さらに、主面９１ｂに配置された低雑音増幅器３０を備え、モジュール基板９１を平面視した場合に、半導体ＩＣ７０と低雑音増幅器３０との間に、グランド電位に設定された外部接続端子１５０が配置されていてもよい。
これによれば、受信回路の受信感度に大きく影響する低雑音増幅器３０と、ディジタル制御信号を入出力するＰＡ制御回路８０との間に、グランド電極として適用される外部接続端子１５０が配置されるので、ディジタルノイズによる受信感度の劣化を抑制できる。また、送信信号を増幅する電力増幅器１０Ａおよび２０Ａと、受信信号を増幅する低雑音増幅器３０とが両面に振り分けて配置されるので、送受信間のアイソレーションを向上できる。
また、通信装置５は、アンテナ２と、アンテナ２で送受信される高周波信号を処理するＲＦＩＣ３と、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する高周波モジュール１と、を備える。
これにより、放熱性が向上したマルチバンド対応の通信装置５を提供することが可能となる。
（その他の実施の形態など）
以上、本発明の実施の形態に係る高周波モジュールおよび通信装置について、実施の形態、実施例および変形例を挙げて説明したが、本発明に係る高周波モジュールおよび通信装置は、上記実施の形態、実施例および変形例に限定されるものではない。上記実施の形態、実施例および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態、実施例および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールおよび通信装置を内蔵した各種機器も本発明に含まれる。
例えば、上記実施の形態、実施例および変形例に係る高周波モジュールおよび通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。
本発明は、マルチバンド対応のフロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
１、１Ａ、１Ｂ 高周波モジュール
２ アンテナ
３ ＲＦ信号処理回路（ＲＦＩＣ）
４ ベースバンド信号処理回路（ＢＢＩＣ）
５ 通信装置
１０、２０ 送信増幅回路
１０Ａ、２０Ａ 電力増幅器
１０ｇ、２０ｇ グランド電極
１１、１２、１３、２１、２２、２３ 増幅素子
１４、２４ 段間トランス
１４ａ、１５ａ、２４ａ、２５ａ 一次側コイル
１４ｂ、１５ｂ、２４ｂ、２５ｂ 二次側コイル
１５、２５ 出力トランス
１６、２６ キャパシタ
３０ 低雑音増幅器
４１、４２、４３、４４ スイッチ
４１ａ、４１ｂ、４２ａ、４２ｂ、４３ａ 共通端子
４１ｃ、４１ｄ、４１ｅ、４１ｆ、４２ｃ、４２ｄ、４２ｅ、４３ｂ、４３ｃ、４３ｄ 選択端子
５１、５２、５３、５４ 整合回路
６１、６２、６３ デュプレクサ
６１Ｒ、６２Ｒ、６３Ｒ 受信フィルタ
６１Ｔ、６２Ｔ、６３Ｔ 送信フィルタ
７０、７５ 半導体ＩＣ
８０ ＰＡ制御回路
９１ モジュール基板
９１ａ、９１ｂ 主面
９２、９３ 樹脂部材
９５Ｐ 導体パターン
９５Ｖ、９６Ｖ ビア導体
９５Ｖ１、９５Ｖ２、９５Ｖ３ 柱状導体
１００ アンテナ接続端子
１１１、１１２、１２１、１２２ 送信入力端子
１１５、１２５ 入力端子
１１６、１２６ 出力端子
１３０ 受信出力端子
１４０ 制御信号端子
１５０、１５０ｇ１、１５０ｇ２ 外部接続端子
１６０ バンプ電極

Claims (13)

  1. 互いに対向する第１主面および第２主面を有するモジュール基板と、
    前記第１主面に配置され、第１周波数帯域の送信信号を増幅可能な第１電力増幅器と、
    前記第１主面に配置され、前記第１周波数帯域と異なる第２周波数帯域の送信信号を増幅可能な第２電力増幅器と、
    前記第２主面に配置された複数の外部接続端子と、
    前記モジュール基板内に形成され、前記第１主面および前記第２主面を繋ぐ第１ビア導体と、
    前記モジュール基板内に形成され、前記第１主面および前記第２主面を繋ぐ第２ビア導体と、を備え、
    前記第１ビア導体と前記第２ビア導体とは、前記モジュール基板内で離間しており、
    前記第１ビア導体の一端は、前記第１主面において前記第１電力増幅器の第１グランド電極と接続され、前記第１ビア導体の他端は、前記第２主面において前記複数の外部接続端子のうちのグランド電位に設定された第１外部接続端子と接続され、
    前記第２ビア導体の一端は、前記第１主面において前記第２電力増幅器の第２グランド電極と接続され、前記第２ビア導体の他端は、前記第２主面において前記複数の外部接続端子のうちのグランド電位に設定された第２外部接続端子と接続され、
    前記第２ビア導体は、前記モジュール基板を前記第１主面の法線方向に貫通し、
    前記第１ビア導体は、前記第１主面の法線方向に延伸する複数の第１柱状導体が前記法線方向に重心軸をずらせて縦続接続された構成を有し、前記モジュール基板を平面視した場合に、前記複数の第１柱状導体に共通して重なる領域を有さない、
    高周波モジュール。
  2. 前記第１周波数帯域は、前記第２周波数帯域よりも低周波数側に位置する、
    請求項１に記載の高周波モジュール。
  3. 前記モジュール基板を平面視した場合に、
    前記第１主面において、前記第２グランド電極の形成領域は前記第２ビア導体の形成領域を包含する、
    請求項１または２に記載の高周波モジュール。
  4. 前記第１電力増幅器と前記第２電力増幅器とは、１つの第１半導体ＩＣに含まれている、
    請求項１〜３のいずれか１項に記載の高周波モジュール。
  5. 前記第１電力増幅器は、
    互いに縦続接続された複数の第１増幅素子を有し、
    前記第２電力増幅器は、
    互いに縦続接続された複数の第２増幅素子を有し、
    前記第１グランド電極は、前記複数の第１増幅素子の最後段に配置された第１増幅素子に接続されており、
    前記第２グランド電極は、前記複数の第２増幅素子の最後段に配置された第２増幅素子に接続されている、
    請求項１〜４のいずれか１項に記載の高周波モジュール。
  6. 前記第１電力増幅器は、第３増幅素子および第４増幅素子を有し、
    前記第２電力増幅器は、第５増幅素子および第６増幅素子を有し、
    前記高周波モジュールは、さらに、
    第１コイルおよび第２コイルを有する第１出力トランスと、
    第３コイルおよび第４コイルを有する第２出力トランスと、を備え、
    前記第１コイルの一端は前記第３増幅素子の出力端子に接続され、前記第１コイルの他端は前記第４増幅素子の出力端子に接続され、前記第２コイルの一端は、前記第１電力増幅器の出力端子に接続されており、
    前記第３コイルの一端は前記第５増幅素子の出力端子に接続され、前記第３コイルの他端は前記第６増幅素子の出力端子に接続され、前記第４コイルの一端は、前記第２電力増幅器の出力端子に接続されており、
    前記第１グランド電極は、前記第３増幅素子および前記第４増幅素子に接続されており、
    前記第２グランド電極は、前記第５増幅素子および前記第６増幅素子に接続されており、
    前記第１周波数帯域は、前記第２周波数帯域よりも低周波数側に位置し、
    前記第１出力トランスは前記第２出力トランスよりも大きい、
    請求項１〜４のいずれか１項に記載の高周波モジュール。
  7. さらに、
    前記第１電力増幅器および前記第２電力増幅器を制御する制御回路を備え、
    前記制御回路は、前記第２主面に配置されている、
    請求項１〜６のいずれか１項に記載の高周波モジュール。
  8. さらに、
    前記第１電力増幅器の出力端子および前記第２電力増幅器の出力端子に接続された第１スイッチを備え、
    前記第１スイッチは、前記第２主面に配置されている、
    請求項１〜７のいずれか１項に記載の高周波モジュール。
  9. さらに、
    前記第１電力増幅器の入力端子および前記第２電力増幅器の入力端子に接続された第２スイッチを備え、
    前記第２スイッチは、前記第２主面に配置されている、
    請求項１〜８のいずれか１項に記載の高周波モジュール。
  10. さらに、
    前記第１電力増幅器および前記第２電力増幅器を制御する制御回路と、
    前記第１電力増幅器の出力端子および前記第２電力増幅器の出力端子に接続された第１スイッチと、
    前記第１電力増幅器の入力端子および前記第２電力増幅器の入力端子に接続された第２スイッチと、を備え、
    前記制御回路、前記第１スイッチ、および前記第２スイッチは、１つの第２半導体ＩＣに含まれており、
    前記第２半導体ＩＣは、前記第２主面に配置されている。
    請求項１〜６のいずれか１項に記載の高周波モジュール。
  11. 前記モジュール基板を平面視した場合に、
    前記第１電力増幅器と前記第２半導体ＩＣとは、少なくとも一部重なっており、
    前記第２電力増幅器と前記第２半導体ＩＣとは、重なっていない、
    請求項１０に記載の高周波モジュール。
  12. さらに、前記第２主面に配置された、受信信号を増幅可能な低雑音増幅器を備え、
    前記モジュール基板を平面視した場合に、前記第２半導体ＩＣと前記低雑音増幅器との間に、前記複数の外部接続端子のうちグランド電位に設定された外部接続端子が配置されている、
    請求項１０または１１に記載の高周波モジュール。
  13. アンテナと、
    前記アンテナで送受信される高周波信号を処理するＲＦ信号処理回路と、
    前記アンテナと前記ＲＦ信号処理回路との間で前記高周波信号を伝送する請求項１〜１２のいずれか１項に記載の高周波モジュールと、を備える、
    通信装置。
JP2020076983A 2020-04-23 2020-04-23 高周波モジュールおよび通信装置 Pending JP2021174854A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020076983A JP2021174854A (ja) 2020-04-23 2020-04-23 高周波モジュールおよび通信装置
KR1020210046282A KR102575255B1 (ko) 2020-04-23 2021-04-09 고주파 모듈 및 통신장치
US17/227,376 US11394421B2 (en) 2020-04-23 2021-04-12 Radio frequency module and communication device
CN202120808322.4U CN214959529U (zh) 2020-04-23 2021-04-20 高频模块和通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020076983A JP2021174854A (ja) 2020-04-23 2020-04-23 高周波モジュールおよび通信装置

Publications (1)

Publication Number Publication Date
JP2021174854A true JP2021174854A (ja) 2021-11-01

Family

ID=78222946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020076983A Pending JP2021174854A (ja) 2020-04-23 2020-04-23 高周波モジュールおよび通信装置

Country Status (4)

Country Link
US (1) US11394421B2 (ja)
JP (1) JP2021174854A (ja)
KR (1) KR102575255B1 (ja)
CN (1) CN214959529U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023127696A1 (ja) * 2021-12-27 2023-07-06 株式会社村田製作所 方向性結合器、高周波モジュール及び通信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US20230290737A1 (en) * 2022-03-14 2023-09-14 Nxp B.V. Flip chip device through package via placement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960277B2 (ja) * 2002-10-23 2007-08-15 株式会社村田製作所 高周波モジュールおよび通信装置
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
US7508261B2 (en) * 2005-01-19 2009-03-24 Micro-Mobio, Inc. Systems of miniaturized compatible radio frequency wireless devices
JP5071465B2 (ja) * 2009-11-11 2012-11-14 株式会社村田製作所 高周波モジュール
KR101141381B1 (ko) * 2010-08-16 2012-07-13 삼성전기주식회사 크로스토크 저감을 위한 통신 회로
EP2614143B1 (en) 2010-09-08 2018-11-07 Baylor College Of Medicine Immunotherapy of non-small lung cancer using genetically engineered gd2-specific t cells
US10643962B1 (en) * 2013-02-20 2020-05-05 Micro Mobio Corporation World band radio frequency front end module, system and method of power sensing thereof
US9633349B1 (en) * 2015-05-29 2017-04-25 Tubis Technology Inc. 3D packaging of power amplifier dice apparatus and articles of manufacture
TWI686113B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
JP2020028108A (ja) * 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023127696A1 (ja) * 2021-12-27 2023-07-06 株式会社村田製作所 方向性結合器、高周波モジュール及び通信装置

Also Published As

Publication number Publication date
US20210336647A1 (en) 2021-10-28
US11394421B2 (en) 2022-07-19
KR20210131235A (ko) 2021-11-02
CN214959529U (zh) 2021-11-30
KR102575255B1 (ko) 2023-09-06

Similar Documents

Publication Publication Date Title
KR102395710B1 (ko) 고주파 모듈 및 통신 장치
CN215186735U (zh) 高频模块和通信装置
CN213213459U (zh) 高频模块和通信装置
KR102543348B1 (ko) 고주파 모듈 및 통신 장치
CN214959529U (zh) 高频模块和通信装置
KR102499032B1 (ko) 고주파 모듈 및 통신 장치
CN216699995U (zh) 高频模块和通信装置
JP2021048565A (ja) 高周波モジュールおよび通信装置
KR102452114B1 (ko) 고주파 모듈 및 통신 장치
KR102476613B1 (ko) 고주파 모듈 및 통신 장치
JP2021097322A (ja) 高周波モジュールおよび通信装置
CN214851215U (zh) 高频模块和通信装置
KR20210116227A (ko) 고주파 모듈 및 통신 장치
JP2021197644A (ja) 高周波モジュールおよび通信装置
WO2021241339A1 (ja) 高周波モジュールおよび通信装置
JP2021190746A (ja) 高周波モジュールおよび通信装置