KR102575255B1 - 고주파 모듈 및 통신장치 - Google Patents

고주파 모듈 및 통신장치 Download PDF

Info

Publication number
KR102575255B1
KR102575255B1 KR1020210046282A KR20210046282A KR102575255B1 KR 102575255 B1 KR102575255 B1 KR 102575255B1 KR 1020210046282 A KR1020210046282 A KR 1020210046282A KR 20210046282 A KR20210046282 A KR 20210046282A KR 102575255 B1 KR102575255 B1 KR 102575255B1
Authority
KR
South Korea
Prior art keywords
power amplifier
main surface
transmission
circuit
via conductor
Prior art date
Application number
KR1020210046282A
Other languages
English (en)
Other versions
KR20210131235A (ko
Inventor
유키야 야마구치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20210131235A publication Critical patent/KR20210131235A/ko
Application granted granted Critical
Publication of KR102575255B1 publication Critical patent/KR102575255B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Abstract

고주파 모듈(1)은 모듈 기판(91)의 주면(91a)에 배치된 전력 증폭기(10A 및 20A)와, 주면(91b)에 배치된 외부 접속단자(150)와, 모듈 기판(91) 내에서 이간되는 비아 도체(95V 및 96V)를 구비하고, 비아 도체(95V)의 일단은 전력 증폭기(10A)의 그라운드 전극(10g)과 접속되고, 타단은 외부 접속단자(150g1)와 접속되고, 비아 도체(96V)의 일단은 전력 증폭기(20A)의 그라운드 전극(20g)과 접속되고, 타단은 외부 접속단자(150g2)와 접속되고, 비아 도체(96V)는 모듈 기판(91)을 주면(91a)의 법선 방향으로 관통하고, 비아 도체(95V)는 복수의 기둥형상 도체(95V1∼95V3)가 상기 법선 방향으로 무게중심축을 비켜서 종속 접속되고, 모듈 기판(91)을 평면에서 본 경우에 기둥형상 도체(95V1∼95V3)에 공통적으로 겹치는 영역을 갖지 않는다.

Description

고주파 모듈 및 통신장치{RADIO FREQUENCY MODULE AND COMMUNICATION DEVICE}
본 발명은 고주파 모듈 및 통신장치에 관한 것이다.
휴대전화 등의 이동체 통신장치에서는 특히, 멀티밴드화의 진전에 따라 고주파 프런트 엔드 회로를 구성하는 회로소자 수가 증가한다.
특허문헌 1에는 고주파 프런트 엔드 회로를 구성하는 전자부품이 회로기판의 양면에 실장된 고주파 모듈(전자부품 모듈)이 개시되어 있다. 회로기판에 실장된 전자부품은 밀봉 수지층으로 덮여지고, 상기 밀봉 수지층의 표면에는 외부 기판과 접속하기 위한 접속단자(패드 전극)가 형성되어 있다.
국제공개 제2012/33885호
특허문헌 1에 개시된 고주파 모듈을 멀티밴드화된 고주파 프런트 엔드 회로에 적용한 경우, 각 통신 밴드의 신호를 전송하는 신호경로에 대응해서 회로기판에 실장되는 전자부품의 발열을 방열하는 수단을 확보할 필요가 있다.
그러나, 전자부품으로부터의 발열이 큰 경우, 상기 전자부품의 발열이 회로기판을 통해 반대측의 면에 실장된 전자부품에 전해지고, 또한, 각 통신 밴드에 대응한 전자부품 사이에서 전열되어 고주파 모듈의 특성을 열화시켜 버린다고 하는 문제가 있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 방열성이 향상된 멀티밴드 대응의 고주파 모듈 및 통신장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일양태에 따른 고주파 모듈은 서로 대향하는 제 1 주면 및 제 2 주면을 갖는 모듈 기판과, 상기 제 1 주면에 배치되고, 제 1 주파수 대역의 송신 신호를 증폭 가능한 제 1 전력 증폭기와, 상기 제 1 주면에 배치되고, 상기 제 1 주파수 대역과 다른 제 2 주파수 대역의 송신 신호를 증폭 가능한 제 2 전력 증폭기와, 상기 제 2 주면에 배치된 복수의 외부 접속단자와, 상기 모듈 기판 내에 형성되고, 상기 제 1 주면 및 상기 제 2 주면을 연결하는 제 1 비아 도체와, 상기 모듈 기판 내에 형성되고, 상기 제 1 주면 및 상기 제 2 주면을 연결하는 제 2 비아 도체를 구비하고, 상기 제 1 비아 도체와 상기 제 2 비아 도체는 상기 모듈 기판 내에서 이간되어 있고, 상기 제 1 비아 도체의 일단은 상기 제 1 주면에 있어서 상기 제 1 전력 증폭기의 제 1 그라운드 전극과 접속되고, 상기 제 1 비아 도체의 타단은 상기 제 2 주면에 있어서 상기 복수의 외부 접속단자 중 그라운드 전위로 설정된 제 1 외부 접속단자와 접속되고, 상기 제 2 비아 도체의 일단은 상기 제 1 주면에 있어서 상기 제 2 전력 증폭기의 제 2 그라운드 전극과 접속되고, 상기 제 2 비아 도체의 타단은 상기 제 2 주면에 있어서 상기 복수의 외부 접속단자 중 그라운드 전위로 설정된 제 2 외부 접속단자와 접속되고, 상기 제 2 비아 도체는 상기 모듈 기판을 상기 제 1 주면의 법선 방향으로 관통하고, 상기 제 1 비아 도체는 상기 제 1 주면의 법선 방향으로 연신하는 복수의 제 1 기둥형상 도체가 상기 법선 방향으로 무게중심축을 비켜서 종속 접속된 구성을 갖고, 상기 모듈 기판을 평면에서 본 경우에, 상기 복수의 제 1 기둥형상 도체에 공통적으로 겹치는 영역을 갖지 않는다.
본 발명에 의하면, 방열성이 향상된 멀티밴드 대응의 고주파 모듈 및 통신장치를 제공하는 것이 가능해진다.
도 1은 실시형태에 따른 고주파 모듈 및 통신장치의 회로 구성도이다.
도 2는 송신 증폭 회로의 회로 구성도이다.
도 3a는 실시예에 따른 고주파 모듈의 평면 구성 개략도이다.
도 3b는 실시예에 따른 고주파 모듈의 제 1 단면 구성 개략도이다.
도 3c는 실시예에 따른 고주파 모듈의 제 2 단면 구성 개략도이다.
도 4는 실시예에 따른 고주파 모듈의 비아 도체의 상세한 단면 구성 개략도이다.
도 5는 변형예에 따른 고주파 모듈의 단면 구성 개략도이다.
이하, 본 발명의 실시형태에 대해서 상세하게 설명한다. 또한, 이하에서 설명하는 실시형태는 모두 포괄적 또는 구체적인 예를 나타내는 것이다. 이하의 실시형태에서 나타내어지는 수치, 형상, 재료, 구성요소, 구성요소의 배치 및 접속 형태 등은 일례이며, 본 발명을 한정하는 주지는 아니다. 이하의 실시예 및 변형예에 있어서의 구성요소 중, 독립 청구항에 기재되어 있지 않은 구성요소에 대해서는 임의의 구성요소로서 설명된다. 또한, 도면에 나타내어지는 구성요소의 크기 또는 크기의 비는 반드시 엄밀한 것은 아니다. 각 도면에 있어서, 실질적으로 동일한 구성에 대해서는 동일한 부호를 붙이고, 중복되는 설명은 생략 또는 간략화하는 경우가 있다.
또한, 이하에 있어서, 평행 및 수직 등의 요소간의 관계성을 나타내는 용어, 및, 직사각형상 등의 요소의 형상을 나타내는 용어, 및, 수치범위는 엄격한 의미만을 나타내는 것은 아니고, 실질적으로 동등한 범위, 예를 들면, 수% 정도의 차이도 포함하는 것을 의미한다.
또한, 이하에 있어서, 기판에 실장된 A, B 및 C에 있어서, 「기판(또는 기판의 주면)을 평면에서 볼 때에 있어서, A와 B 사이에 C가 배치되어 있다」란 기판을 평면에서 볼 때에 있어서 A내의 임의의 점과 B내의 임의의 점을 연결하는 복수의 선분 중 적어도 1개가 C의 영역을 지나는 것을 의미한다. 또한, 기판을 평면에서 볼 때란 기판 및 기판에 실장된 회로소자를 기판의 주면에 평행한 평면에 정투영해 보는 것을 의미한다.
또한, 이하에 있어서, 「송신 경로」란 고주파 송신 신호가 전파되는 배선, 상기 배선에 직접 접속된 전극, 및 상기 배선 또는 상기 전극에 직접 접속된 단자 등으로 구성된 전송선로인 것을 의미한다. 또한, 「수신 경로」란 고주파 수신 신호가 전파되는 배선, 상기 배선에 직접 접속된 전극, 및 상기 배선 또는 상기 전극에 직접 접속된 단자 등으로 구성된 전송선로인 것을 의미한다. 또한, 「송수신 경로」란 고주파 송신 신호 및 고주파 수신 신호가 전파되는 배선, 상기 배선에 직접 접속된 전극, 및 상기 배선 또는 상기 전극에 직접 접속된 단자 등으로 구성된 전송선로인 것을 의미한다.
(실시형태)
[1. 고주파 모듈(1) 및 통신장치(5)의 회로구성]
도 1은 실시형태에 따른 고주파 모듈(1) 및 통신장치(5)의 회로 구성도이다. 동 도면에 나타나 있는 바와 같이, 통신장치(5)는 고주파 모듈(1)과, 안테나(2)와, RF 신호 처리 회로(RFIC)(3)와, 베이스 밴드 신호 처리 회로(BBIC)(4)를 구비한다.
RFIC(3)는 안테나(2)에서 송수신되는 고주파 신호를 처리하는 RF 신호 처리 회로이다. 구체적으로는 RFIC(3)는 고주파 모듈(1)의 수신 경로를 통해 입력된 수신 신호를 다운 컨버트 등에 의해 신호 처리하고, 상기 신호 처리해서 생성된 수신 신호를 BBIC(4)에 출력한다. 또한, RFIC(3)는 BBIC(4)로부터 입력된 송신 신호를 업 컨버트 등에 의해 신호 처리하고, 상기 신호 처리해서 생성된 송신 신호를 고주파 모듈(1)의 송신 경로에 출력한다.
BBIC(4)는 고주파 모듈(1)을 전송하는 고주파 신호보다 저주파의 중간 주파수 대역을 이용하여 신호 처리하는 회로이다. BBIC(4)에서 처리된 신호는 예를 들면, 화상표시를 위한 화상 신호로서 사용되거나, 또는 스피커를 통한 통화를 위해서 음성 신호로서 사용된다.
또한, RFIC(3)는 사용되는 통신 밴드(주파수 대역)에 의거하여 고주파 모듈(1)이 갖는 스위치(41, 42, 43 및 44)의 접속을 제어하는 제어부로서의 기능도 갖는다. 구체적으로는 RFIC(3)는 제어 신호(도시생략)에 의해 고주파 모듈(1)이 갖는 스위치(41∼44)의 접속을 스위칭한다. 구체적으로는 RFIC(3)는 스위치(41∼44)를 제어하기 위한 디지털 제어 신호를 PA 제어 회로(80)에 출력한다. 고주파 모듈(1)의 PA 제어 회로(80)는 RFIC(3)로부터 입력된 디지털 제어 신호에 의해, 스위치(41∼44)에 디지털 제어 신호를 출력함으로써 스위치(41∼44)의 접속 및 비접속을 제어한다.
또한, RFIC(3)는 고주파 모듈(1)이 갖는 송신 증폭 회로(10 및 20)의 이득, 송신 증폭 회로(10 및 20)에 공급되는 전원 전압(Vcc) 및 바이어스 전압(Vbias)을 제어하는 제어부로서의 기능도 갖는다. 구체적으로는 RFIC(3)는 MIPI 및 GPIO 등의 디지털 제어 신호를 고주파 모듈(1)의 제어 신호 단자(140)에 출력한다. 고주파 모듈(1)의 PA 제어 회로(80)는 제어 신호 단자(140)를 통해 입력된 디지털 제어 신호에 의해, 송신 증폭 회로(10 및 20)에 제어 신호, 전원 전압(Vcc) 또는 바이어스 전압(Vbias)을 출력함으로써 송신 증폭 회로(10 및 20)의 이득을 조정한다. 또한, 송신 증폭 회로(10 및 20)의 이득을 제어하는 디지털 제어 신호를 RFIC(3)로부터 받는 제어 신호 단자와, 송신 증폭 회로(10 및 20)에 공급되는 전원 전압(Vcc) 및 바이어스 전압(Vbias)을 제어하는 디지털 제어 신호를 RFIC(3)로부터 받는 제어 신호 단자는 달라도 좋다. 또한, 제어부는 RFIC(3)의 외부에 설치되어 있어도 좋고, 예를 들면, BBIC(4)에 설치되어 있어도 좋다.
안테나(2)는 고주파 모듈(1)의 안테나 접속 단자(100)에 접속되고, 고주파 모듈(1)로부터 출력된 고주파 신호를 방사하고, 또한, 외부로부터의 고주파 신호를 수신해서 고주파 모듈(1)에 출력한다.
또한, 본 실시형태에 따른 통신장치(5)에 있어서, 안테나(2) 및 BBIC(4)는 필수의 구성요소는 아니다.
다음에 고주파 모듈(1)의 상세한 구성에 대해서 설명한다.
도 1에 나타나 있는 바와 같이, 고주파 모듈(1)은 안테나 접속 단자(100)와, 송신 증폭 회로(10 및 20)와, 저잡음 증폭기(30)와, 송신 필터(61T, 62T 및 63T)와, 수신 필터(61R, 62R 및 63R)와, PA 제어 회로(80)와, 정합 회로(51, 52, 53 및 54)와, 스위치(41, 42, 43 및 44)를 구비한다.
안테나 접속 단자(100)는 안테나(2)에 접속되는 안테나 공통 단자이다.
송신 증폭 회로(10)는 송신 입력 단자(111 및 112)로부터 입력된 통신 밴드 A 및 통신 밴드 B의 송신 신호를 증폭하는 차동 증폭형의 증폭 회로이다. 또한, 고주파 모듈(1)은 송신 증폭 회로(10) 대신에, 통신 밴드 A의 고주파 신호를 증폭하는 제 1 송신 증폭 회로와, 통신 밴드 B의 고주파 신호를 증폭하는 제 2 송신 증폭 회로를 구비해도 좋다.
송신 증폭 회로(20)는 송신 입력 단자(121 및 122)로부터 입력된 통신 밴드 C의 송신 신호를 증폭하는 차동 증폭형의 증폭 회로이다.
PA 제어 회로(80)는 제어 신호 단자(140)를 통해 입력된 디지털 제어 신호(MIPI 및 GPIO) 등에 의해, 송신 증폭 회로(10 및 20)가 갖는 증폭 소자의 이득을 조정한다. PA 제어 회로(80)는 반도체 IC(Integrated Circuit)로 형성되어 있어도 좋다. 반도체 IC는 예를 들면, CMOS(Complementary Metal Oxide Semiconductor)로 구성되어 있다. 구체적으로는 SOI(Silicon On Insulator) 프로세스에 의해 형성되어 있다. 이것에 의해, 반도체 IC를 저렴하게 제조하는 것이 가능해진다. 또한, 반도체 IC는 GaAs, SiGe 및 GaN 중 적어도 어느 하나로 구성되어 있어도 좋다. 이것에 의해, 고품질의 증폭 성능 및 잡음 성능을 갖는 고주파 신호를 출력하는 것이 가능해진다.
저잡음 증폭기(30)는 통신 밴드 A, B 및 C의 고주파 신호를 저잡음으로 증폭하고, 수신 출력 단자(130)에 출력하는 증폭기이다. 또한, 고주파 모듈(1)은 복수의 저잡음 증폭기를 구비하고 있어도 좋다. 예를 들면, 고주파 모듈(1)은 통신 밴드 A 및 B의 고주파 신호를 증폭하는 제 1 저잡음 증폭기와, 통신 밴드 C의 고주파 신호를 증폭하는 제 2 저잡음 증폭기를 구비해도 좋다.
또한, 본 실시형태에 있어서, 통신 밴드 A 및 B는 통신 밴드 C보다 저주파수측에 위치하고 있고, 통신 밴드 A 및 B는 예를 들면, 미들 밴드군(1.45-2.2GHz)에 속하는 통신 밴드이며, 통신 밴드 C는 예를 들면, 하이 밴드군(2.3-2.7GHz)에 속하는 통신 밴드이다. 단, 통신 밴드 A 및 B와 통신 밴드 C의 주파수의 고저관계는 상기 예에 한정되지 않고, 통신 밴드 A 및 B가 통신 밴드 C보다 고주파수측에 위치하고 있어도 좋다. 또한, 미들 밴드군은 제 1 주파수 대역의 일례이며, 통신 밴드 C는 제 1 주파수 대역과 다른 제 2 주파수 대역의 일례이다.
송신 필터(61T)는 송신 입력 단자(111 및 112)와 안테나 접속 단자(100)를 연결하는 송신 경로(AT)에 배치되고, 송신 증폭 회로(10)에서 증폭된 송신 신호 중, 통신 밴드 A의 송신 대역의 송신 신호를 통과시킨다. 또한, 송신 필터(62T)는 송신 입력 단자(111 및 112)와 안테나 접속 단자(100)를 연결하는 송신 경로(BT)에 배치되고, 송신 증폭 회로(10)에서 증폭된 송신 신호 중, 통신 밴드 B의 송신 대역의 송신 신호를 통과시킨다. 또한, 송신 필터(63T)는 송신 입력 단자(121 및 122)와 안테나 접속 단자(100)를 연결하는 송신 경로(CT)에 배치되고, 송신 증폭 회로(20)에서 증폭된 송신 신호 중, 통신 밴드 C의 송신 대역의 송신 신호를 통과시킨다.
수신 필터(61R)는 수신 출력 단자(130)와 안테나 접속 단자(100)를 연결하는 수신 경로(AR)에 배치되고, 안테나 접속 단자(100)로부터 입력된 수신 신호 중, 통신 밴드 A의 수신 대역의 수신 신호를 통과시킨다. 또한, 수신 필터(62R)는 수신 출력 단자(130)와 안테나 접속 단자(100)를 연결하는 수신 경로(BR)에 배치되고, 안테나 접속 단자(100)로부터 입력된 수신 신호 중, 통신 밴드 B의 수신 대역의 수신 신호를 통과시킨다. 또한, 수신 필터(63R)는 수신 출력 단자(130)와 안테나 접속 단자(100)를 연결하는 수신 경로(CR)에 배치되고, 안테나 접속 단자(100)로부터 입력된 수신 신호 중, 통신 밴드 C의 수신 대역의 수신 신호를 통과시킨다.
송신 필터(61T) 및 수신 필터(61R)는 통신 밴드 A를 통과대역으로 하는 듀플렉서(61)를 구성하고 있다. 듀플렉서(61)는 통신 밴드 A의 송신 신호와 수신 신호를 주파수 분할 복신(FDD:Frequency Division Duplex) 방식으로 전송한다. 또한, 송신 필터(62T) 및 수신 필터(62R)는 통신 밴드 B를 통과대역으로 하는 듀플렉서(62)를 구성하고 있다. 듀플렉서(62)는 통신 밴드 B의 송신 신호와 수신 신호를 FDD 방식으로 전송한다. 또한, 송신 필터(63T) 및 수신 필터(63R)는 통신 밴드 C를 통과대역으로 하는 듀플렉서(63)를 구성하고 있다. 듀플렉서(63)는 통신 밴드 C의 송신 신호와 수신 신호를 FDD 방식으로 전송한다.
또한, 듀플렉서(61∼63)의 각각은 복수의 송신 필터만으로 구성된 멀티플렉서, 복수의 수신 필터만으로 구성된 멀티플렉서, 복수의 듀플렉서로 구성된 멀티플렉서 이어도 좋다. 또한, 송신 필터(61T) 및 수신 필터(61R)는 듀플렉서(61)를 구성하고 있지 않아도 좋고, 시분할 복신(TDD: Time Division Duplex) 방식으로 전송하는 1개의 필터이어도 좋다. 이 경우에는 상기 1개의 필터의 전단 및 후단 중 적어도 한쪽에 송신 및 수신을 스위칭하는 스위치가 배치된다. 또한, 동일하게, 송신 필터(62T) 및 수신 필터(62R)는 듀플렉서(62)를 구성하고 있지 않아도 좋고, TDD 방식으로 전송하는 1개의 필터이어도 좋다. 또한, 동일하게, 송신 필터(63T) 및 수신 필터(63R)는 듀플렉서(63)를 구성하고 있지 않아도 좋고, TDD 방식으로 전송하는 1개의 필터이어도 좋다.
정합회로(51)는 스위치(44)와 듀플렉서(61)를 연결하는 경로에 배치되고, 스위치(44) 및 안테나(2)와, 듀플렉서(61)의 임피던스 정합을 취한다. 정합회로(52)는 스위치(44)와 듀플렉서(62)를 연결하는 경로에 배치되고, 스위치(44) 및 안테나(2)와, 듀플렉서(62)의 임피던스 정합을 취한다. 정합회로(53)는 스위치(44)와 듀플렉서(63)를 연결하는 경로에 배치되고, 스위치(44) 및 안테나(2)와, 듀플렉서(63)의 임피던스 정합을 취한다.
정합회로(54)는 저잡음 증폭기(30)와 스위치(43)를 연결하는 수신 경로에 배치되고, 저잡음 증폭기(30)와 스위치(43) 및 듀플렉서(61∼63)의 임피던스 정합을 취한다.
스위치(41)는 공통 단자(41a, 41b), 선택 단자(41c, 41d, 41e 및 41f)를 갖는다. 공통 단자(41a)는 송신 증폭 회로(10)의 입력 단자(115)에 접속되어 있다. 공통 단자(41b)는 송신 증폭 회로(20)의 입력 단자(125)에 접속되어 있다. 선택 단자(41c)는 송신 입력 단자(111)에 접속되고, 선택 단자(41d)는 송신 입력 단자(112)에 접속되고, 선택 단자(41e)는 송신 입력 단자(121)에 접속되고, 선택 단자(41f)는 송신 입력 단자(122)에 접속되어 있다. 스위치(41)는 송신 증폭 회로(10 및 20)의 입력 단자측에 배치된 스위치이다. 이 접속 구성에 있어서, 스위치(41)는 송신 증폭 회로(10)와 송신 입력 단자(111)의 접속, 및, 송신 증폭 회로(10)와 송신 입력 단자(112)의 접속을 스위칭하고, 또한, 송신 증폭 회로(20)와 송신 입력 단자(121)의 접속, 및, 송신 증폭 회로(20)와 송신 입력 단자(122)의 접속을 스위칭한다. 스위치(41)는 예를 들면, DP4T(Double Pole 4 Throw)형의 스위치 회로로 구성된다.
또한, 스위치(41)는 공통 단자(41a), 선택 단자(41c 및 41d)를 갖는 SPDT(Single Pole Double Throw)형의 스위치와, 공통 단자(41b), 선택 단자(41e 및 41f)를 갖는 SPDT형의 스위치로 구성되어 있어도 좋다.
송신 입력 단자(111)로부터는 예를 들면, 통신 밴드 A의 송신 신호가 입력되고, 송신 입력 단자(112)로부터는 예를 들면, 통신 밴드 B의 송신 신호가 입력된다. 또한, 송신 입력 단자(121 및 122)로부터는 예를 들면, 통신 밴드 C의 송신 신호가 입력된다.
또한, 송신 입력 단자(111)로부터는 예를 들면, 제 4 세대 이동 통신 시스템(4G)에 있어서의 통신 밴드 A 또는 B의 송신 신호가 입력되고, 송신 입력 단자(112)로부터는 예를 들면, 제 5 세대 이동 통신 시스템(5G)에 있어서의 통신 밴드 A 또는 B의 송신 신호가 입력되어도 좋다. 또한, 송신 입력 단자(121)로부터는 예를 들면, 4G에 있어서의 통신 밴드 C의 송신 신호가 입력되고, 송신 입력 단자(122)로부터는 예를 들면, 5G에 있어서의 통신 밴드 C의 송신 신호가 입력되어도 좋다.
또한, 스위치(41)는 공통 단자가 송신 입력 단자(111, 112, 121, 및 122) 중 어느 하나의 송신 입력 단자(제 1 송신 입력 단자로 한다)에 접속되고, 한쪽의 선택 단자가 송신 증폭 회로(10)의 입력 단자(115)에 접속되고, 다른쪽의 선택 단자가 송신 증폭 회로(20)의 입력 단자(125)에 접속된 SPDT형의 스위치 회로이어도 좋다.
이 경우에는 제 1 송신 입력 단자로부터는 예를 들면, 통신 밴드 A, 통신 밴드 B, 및 통신 밴드 C 중 어느 하나의 송신 신호가 선택적으로 입력되고, 스위치(41)는 입력된 송신 신호에 따라, 제 1 송신 입력 단자와 송신 증폭 회로(10)의 접속, 및, 제 1 송신 입력 단자와 송신 증폭 회로(20)의 접속을 스위칭한다. 또한, 제 1 송신 입력 단자로부터는 예를 들면, 4G의 송신 신호와 5G의 송신 신호가 입력되고, 스위치(41)는 입력된 송신 신호에 따라, 제 1 송신 입력 단자와 송신 증폭 회로(10)의 접속, 및, 제 1 송신 입력 단자와 송신 증폭 회로(20)의 접속을 스위칭해도 좋다.
또한, 스위치(41)는 2개의 공통 단자와 2개의 선택 단자를 갖는 DPDT(Double Pole Double Throw)형의 스위치 회로로 구성되어 있어도 좋다. 이 경우에는 제 1 송신 입력 단자가 한쪽의 공통 단자와 접속되고, 제 2 송신 입력 단자가 다른쪽의 공통 단자와 접속된다. 또한, 한쪽의 선택 단자가 송신 증폭 회로(10)에 접속되고, 다른쪽의 선택 단자가 송신 증폭 회로(20)에 접속된다. 이 접속 구성에 있어서, 스위치(41)는 한쪽의 공통 단자와 한쪽의 선택 단자의 접속 및 한쪽의 공통 단자와 다른쪽의 선택 단자의 접속을 스위칭하고, 또한, 다른쪽의 공통 단자와 한쪽의 선택 단자의 접속 및 다른쪽의 공통 단자와 다른쪽의 선택 단자의 접속을 스위칭한다.
이 경우에는 예를 들면, 제 1 송신 입력 단자로부터 통신 밴드 A 또는 B의 송신 신호가 입력되고, 제 2 송신 입력 단자로부터 통신 밴드 C의 송신 신호가 입력된다. 또한, 예를 들면, 제 1 송신 입력 단자로부터 4G의 송신 신호가 입력되고, 제 2 송신 입력 단자로부터 5G의 송신 신호가 입력되어도 좋다.
스위치(42)는 공통 단자(42a, 42b), 선택 단자(42c, 42d 및 42e)를 갖는다. 공통 단자(42a)는 송신 증폭 회로(10)의 출력 단자(116)에 접속되고, 공통 단자(42b)는 송신 증폭 회로(20)의 출력 단자(126)에 접속되어 있다. 선택 단자(42c)는 송신 필터(61T)에 접속되고, 선택 단자(42d)는 송신 필터(62T)에 접속되고, 선택 단자(42e)는 송신 필터(63T)에 접속되어 있다. 스위치(42)는 송신 증폭 회로(10 및 20)의 출력 단자측에 배치된 스위치이다. 이 접속 구성에 있어서, 스위치(42)는 송신 증폭 회로(10)와 송신 필터(61T)의 접속, 및, 송신 증폭 회로(10)와 송신 필터(62T)의 접속을 스위칭하고, 또한, 송신 증폭 회로(20)와 송신 필터(63T)의 접속 및 비접속을 스위칭한다. 스위치(42)는 예를 들면, DP3T(Double Pole 3 Throw)형의 스위치 회로로 구성된다.
또한, 스위치(42)는 공통 단자(42a), 선택 단자(42c 및 42d)를 갖는 SPDT형의 스위치와, 공통 단자(42b) 및 선택 단자(42e)를 갖는 SPST(Single Pole Single Throw)형의 스위치로 구성되어 있어도 좋다.
스위치(43)는 공통 단자(43a) 및 선택 단자(43b, 43c 및 43d)를 갖는다. 공통 단자(43a)는 정합회로(54)를 통해 저잡음 증폭기(30)의 입력 단자에 접속되어 있다. 선택 단자(43b)는 수신 필터(61R)에 접속되고, 선택 단자(43c)는 수신 필터(62R)에 접속되고, 선택 단자(43d)는 수신 필터(63R)에 접속되어 있다. 이 접속 구성에 있어서, 스위치(43)는 저잡음 증폭기(30)와 수신 필터(61R)의 접속 및 비접속을 스위칭하고, 저잡음 증폭기(30)와 수신 필터(62R)의 접속 및 비접속을 스위칭하고, 및, 저잡음 증폭기(30)와 수신 필터(63R)의 접속 및 비접속을 스위칭한다. 스위치(43)는 예를 들면, SP3T(Single Pole 3 Throw)형의 스위치 회로로 구성된다.
스위치(44)는 안테나 스위치의 일례이며, 안테나 접속 단자(100)에 접속되고, (1)안테나 접속 단자(100)와 송신 경로(AT) 및 수신 경로(AR)의 접속, (2)안테나 접속 단자(100)와 송신 경로(BT) 및 수신 경로(BR)의 접속, 및, (3)안테나 접속 단자(100)와 송신 경로(CT) 및 수신 경로(CR)의 접속을 스위칭한다. 또한, 스위치(44)는 상기 (1)∼(3) 중 적어도 2개를 동시에 행하는 것이 가능한 멀티 접속형의 스위치 회로로 구성된다.
또한, 상기 송신 필터(61T∼63T) 및 수신 필터(61R∼63R)는 예를 들면, SAW(Surface Acoustic Wave)를 사용한 탄성파 필터, BAW(Bulk Acoustic Wave)를 사용한 탄성파 필터, LC 공진 필터, 및 유전체 필터 중 어느 하나이어도 좋고, 또한, 이들에는 한정되지 않는다.
또한, 정합회로(51∼54)는 본 발명에 따른 고주파 모듈에 필수의 구성요소는 아니다.
또한, 송신 증폭 회로(10)와 스위치(42) 사이, 및, 송신 증폭 회로(20)와 스위치(42) 사이에 정합회로가 배치되어 있어도 좋다. 또한, 안테나 접속 단자(100)와 스위치(44) 사이에 다이플렉서 및 커플러 등이 배치되어도 좋다.
고주파 모듈(1)의 구성에 있어서, 송신 증폭 회로(10), 스위치(42), 송신 필터(61T), 정합회로(51), 및 스위치(44)는 안테나 접속 단자(100)를 향해서 통신 밴드 A의 송신 신호를 전송하는 제 1 송신 회로를 구성한다. 또한, 스위치(44), 정합회로(51), 수신 필터(61R), 스위치(43), 정합회로(54), 및 저잡음 증폭기(30)는 안테나(2)로부터 안테나 접속 단자(100)를 통해 통신 밴드 A의 수신 신호를 전송하는 제 1 수신 회로를 구성한다.
또한, 송신 증폭 회로(10), 스위치(42), 송신 필터(62T), 정합회로(52), 및 스위치(44)는 안테나 접속 단자(100)를 향해서 통신 밴드 B의 송신 신호를 전송하는 제 2 송신 회로를 구성한다. 또한, 스위치(44), 정합회로(52), 수신 필터(62R), 스위치(43), 정합회로(54), 및 저잡음 증폭기(30)는 안테나(2)로부터 안테나 접속 단자(100)를 통해 통신 밴드 B의 수신 신호를 전송하는 제 2 수신 회로를 구성한다.
또한, 송신 증폭 회로(20), 스위치(42), 송신 필터(63T), 정합회로(53), 및 스위치(44)는 안테나 접속 단자(100)를 향해서 통신 밴드 C의 송신 신호를 전송하는 제 3 송신 회로를 구성한다. 또한, 스위치(44), 정합회로(53), 수신 필터(63R), 스위치(43), 정합회로(54), 및 저잡음 증폭기(30)는 안테나(2)로부터 안테나 접속 단자(100)를 통해 통신 밴드 C의 수신 신호를 전송하는 제 3 수신 회로를 구성한다.
상기 회로구성에 의하면, 고주파 모듈(1)은 통신 밴드 A, 통신 밴드 B, 및 통신 밴드 C 중 어느 하나의 고주파 신호를 송신, 수신, 및 송수신 중 적어도 어느 하나로 실행하는 것이 가능하다. 또한, 고주파 모듈(1)은 통신 밴드 A, 통신 밴드 B, 및 통신 밴드 C의 고주파 신호를, 동시 송신, 동시 수신, 및 동시 송수신 중 적어도 어느 하나로 실행하는 것도 가능하다.
또한, 본 발명에 따른 고주파 모듈에서는 상기 3개의 송신 회로 및 상기 3개의 수신 회로가 스위치(44)를 통해 안테나 접속 단자(100)에 접속되어 있지 않아도 좋고, 상기 3개의 송신 회로 및 상기 3개의 수신 회로가 다른 단자를 통해 안테나(2)에 접속되어 있어도 좋다. 또한, 본 발명에 따른 고주파 모듈은 PA 제어 회로(80)와, 제 1 송신 회로 및 제 3 송신 회로를 갖고 있으면 좋다.
또한, 본 발명에 따른 고주파 모듈에 있어서, 제 1 송신 회로는 송신 증폭 회로(10)를 갖고 있으면 좋다. 또한, 제 3 송신 회로는 송신 증폭 회로(20)를 갖고 있으면 좋다.
또한, 저잡음 증폭기(30)와 스위치(41∼44) 중 적어도 1개는 1개의 반도체 IC에 형성되어 있어도 좋다. 반도체 IC는 예를 들면, CMOS로 구성되어 있다. 구체적으로는 SOI 프로세스에 의해 형성되어 있다. 이것에 의해, 반도체 IC를 저렴하게 제조하는 것이 가능해진다. 또한, 반도체 IC는 GaAs, SiGe 및 GaN 중 적어도 어느 하나로 구성되어 있어도 좋다. 이것에 의해, 고품질의 증폭 성능 및 잡음 성능을 갖는 고주파 신호를 출력하는 것이 가능해진다.
도 2는 실시형태에 따른 송신 증폭 회로(10)의 회로 구성도이다. 동 도면에 나타나 있는 바와 같이, 송신 증폭 회로(10)는 입력 단자(115) 및 출력 단자(116)와, 증폭 소자(12(제 3 증폭 소자) 및 13(제 4 증폭 소자))와, 증폭 소자(11)(전단증폭 소자)와, 단간 트랜스(변압기)(14)와, 커패시터(16)과, 출력 트랜스(발룬:비평형-평형 변환 소자)(15)를 갖고 있다. 증폭 소자(11∼13)와, 단간 트랜스(14)와, 커패시터(16)는 전력 증폭기(10A)를 구성하고 있다. 전력 증폭기(10A)는 제 1 전력 증폭기의 일례이다.
단간 트랜스(14)는 1차측 코일(14a)과 2차측 코일(14b)로 구성되어 있다.
증폭 소자(11)의 입력 단자는 입력 단자(115)에 접속되고, 증폭 소자(11)의 출력 단자는 단간 트랜스(14)의 비평형 단자에 접속되어 있다. 단간 트랜스(14)의 한쪽의 평형 단자는 증폭 소자(12)의 입력 단자에 접속되어 있고, 단간 트랜스(14)의 다른쪽의 평형 단자는 증폭 소자(13)의 입력 단자에 접속되어 있다.
입력 단자(115)로부터 입력된 고주파 신호는 증폭 소자(11)에 바이어스 전압(Vcc1)이 인가된 상태로 증폭 소자(11)에서 증폭된다. 증폭된 고주파 신호는 단간 트랜스(14)에 의해 비평형-평형 변환된다. 이 때, 단간 트랜스(14)의 한쪽의 평형 단자로부터 비반전 입력 신호가 출력되고, 단간 트랜스(14)의 다른쪽의 평형 단자로부터 반전 입력 신호가 출력된다.
출력 트랜스(15)는 제 1 출력 트랜스의 일례이며, 1차측 코일(제 1 코일)(15a)과 2차측 코일(제 2 코일)(15b)로 구성되어 있다. 1차측 코일(15a)의 일단은 증폭 소자(12)의 출력 단자에 접속되어 있고, 1차측 코일(15a)의 타단은 증폭 소자(13)의 출력 단자에 접속되어 있다. 또한, 1차측 코일(15a)의 중점에는 바이어스 전압(Vcc2)이 공급된다. 2차측 코일(15b)의 일단은 출력 단자(116)에 접속되고, 2차측 코일(15b)의 타단은 그라운드에 접속되어 있다. 바꿔 말하면, 출력 트랜스(15)는 증폭 소자(12)의 출력 단자 및 증폭 소자(13)의 출력 단자와, 출력 단자(116) 사이에 접속되어 있다.
커패시터(16)는 증폭 소자(12)의 출력 단자와 증폭 소자(13)의 출력 단자 사이에 접속되어 있다.
증폭 소자(12)에서 증폭된 비반전 입력 신호와, 증폭 소자(13)에서 증폭된 반전 입력 신호는 역위상을 유지한 채, 출력 트랜스(15) 및 커패시터(16)에서 임피던스 변환된다. 즉, 출력 단자(116)에 있어서의 전력 증폭기(10A)의 출력 임피던스 는 출력 트랜스(15) 및 커패시터(16)에 의해, 도 1에 나타내어진, 스위치(42), 송신 필터(61T 및 62T)의 입력 임피던스와 임피던스 정합된다. 또한, 출력 단자(116)와2차측 코일(15b)을 연결하는 경로와 그라운드 사이에 접속된 용량소자도 상기 임피던스 정합에 기여하고 있다. 또한, 상기 용량 소자는 출력 단자(116)와 2차측 코일(15b)을 연결하는 경로에 직렬 배치되어 있어도 좋고, 또한, 상기 용량소자는 없어도 좋다.
여기에서, 증폭 소자(11∼13), 단간 트랜스(14), 및 커패시터(16)는 전력 증폭기(10A)를 형성하고 있다. 특히, 증폭 소자(11∼13) 및 단간 트랜스(14)는 1칩화, 또는 동일 기판 상에 실장 등 일체 형성되는 경우가 많다. 이것에 대해서, 출력 트랜스(15)는 고출력의 송신 신호에 대응해서 높은 Q값을 필요로 하므로, 증폭 소자(11∼13) 및 단간 트랜스(14) 등과는 일체 형성되지 않는다. 즉, 송신 증폭 회로(10)를 구성하는 회로부품 중, 출력 트랜스(15)를 제외한 회로부품이 전력 증폭기(10A)를 구성하고 있다.
또한, 증폭 소자(11) 및 커패시터(16)는 전력 증폭기(10A)에 포함되지 않아도 좋다.
송신 증폭 회로(10)의 회로구성에 의하면, 증폭 소자(12 및 13)가 반전위상으로 동작한다. 이 때, 증폭 소자(12 및 13)의 기본파에서의 전류가 반전위상, 즉 역방향으로 흐르므로, 증폭 소자(12 및 13)로부터 대략 등거리에 배치된 그라운드 배선 및 전원배선으로는 기본파의 전류는 흐르지 않게 된다. 이 때문에, 상기 배선으로의 불필요한 전류의 흘러 들어옴을 무시할 수 있으므로, 종래의 송신 증폭 회로에 보여지는 전력이득(파워게인)의 저하를 억제하는 것이 가능해진다. 또한, 증폭 소자(12 및 13)에서 증폭된 비반전 신호와 반전 신호가 합성되므로, 양 신호에 동일하게 중첩된 노이즈 성분을 상쇄할 수 있고, 예를 들면, 고조파 성분 등의 불필요파를 저감할 수 있다.
또한, 증폭 소자(11)는 송신 증폭 회로(10)에 필수 구성요소는 아니다. 또한, 비평형 입력 신호를 비반전 입력 신호 및 반전 입력 신호로 변환하는 수단은 단간 트랜스(14)에 한정되지 않는다. 또한, 커패시터(16)는 임피던스 정합에 있어서 필수의 구성요소는 아니다.
또한, 도시하고 있지 않지만, 송신 증폭 회로(20)는 도 2에 나타내어진 송신 증폭 회로(10)와 동일한 회로구성을 갖고 있다. 즉, 송신 증폭 회로(20)는 입력 단자(125) 및 출력 단자(126)와, 증폭 소자(22(제 5 증폭 소자) 및 23(제 6 증폭 소자))와, 증폭 소자(21(전단 증폭 소자))와, 단간 트랜스(변압기)(24)와, 커패시터(26)와, 출력 트랜스(발룬:비평형-평형 변환 소자)(25)를 갖고 있다. 증폭 소자(21∼23)와, 단간 트랜스(24)와, 커패시터(26)는 전력 증폭기(20A)를 구성하고 있다. 전력 증폭기(20A)는 제 2 전력 증폭기의 일례이다.
단간 트랜스(24)는 1차측 코일(24a)와 2차측 코일(24b)로 구성되어 있다.
증폭 소자(21)의 입력 단자는 입력 단자(125)에 접속되고, 증폭 소자(21)의 출력 단자는 단간 트랜스(24)의 비평형 단자에 접속되어 있다. 단간 트랜스(24)의 한쪽의 평형 단자는 증폭 소자(22)의 입력 단자에 접속되어 있고, 단간 트랜스(24)의 다른쪽의 평형 단자는 증폭 소자(23)의 입력 단자에 접속되어 있다.
출력 트랜스(25)는 제 2 출력 트랜스의 일례이며, 1차측 코일(제 3 코일)(25a)과 2차측 코일(제 4 코일)(25b)로 구성되어 있다. 1차측 코일(25a)의 일단은 증폭 소자(22)의 출력 단자에 접속되어 있고, 1차측 코일(25a)의 타단은 증폭 소자(23)의 출력 단자에 접속되어 있다. 또한, 1차측 코일(25a)의 중점에는 바이어스 전압(Vcc2)이 공급된다. 2차측 코일(25b)의 일단은 출력 단자(126)에 접속되고, 2차측 코일(25b)의 타단은 그라운드에 접속되어 있다. 바꿔 말하면, 출력 트랜스(25)는 증폭 소자(22)의 출력 단자 및 증폭 소자(23)의 출력 단자와, 출력 단자(126) 사이에 접속되어 있다.
커패시터(26)는 증폭 소자(22)의 출력 단자와 증폭 소자(23)의 출력 단자 사이에 접속되어 있다.
여기에서, 증폭 소자(21∼23), 단간 트랜스(24), 및 커패시터(26)는 전력 증폭기(20A)를 형성하고 있다. 특히, 증폭 소자(21∼23) 및 단간 트랜스(24)는 1칩화, 또는 동일 기판 상에 실장 등 일체 형성되는 경우가 많다. 이것에 대해서, 출력 트랜스(25)는 증폭 소자(21∼23) 및 단간 트랜스(24) 등과는 일체 형성되지 않는다.
또한, 증폭 소자(21) 및 커패시터(26)는 전력 증폭기(20A)에 포함되지 않아도 좋다.
송신 증폭 회로(20)의 회로구성에 의하면, 종래의 송신 증폭 회로에 보여지는 전력이득(파워게인)의 저하를 억제하는 것이 가능해진다. 또한, 증폭 소자(22 및 23)에서 증폭된 비반전 신호와 반전 신호가 합성되므로, 양 신호에 동일하게 중첩된 노이즈 성분을 상쇄할 수 있고, 예를 들면, 고조파 성분 등의 불필요파를 저감할 수 있다.
또한, 증폭 소자(21)는 송신 증폭 회로(20)에 필수의 구성요소는 아니다. 또한, 비평형 입력 신호를 비반전 입력 신호 및 반전 입력 신호로 변환하는 수단은 단간 트랜스(24)에 한정되지 않는다. 또한, 커패시터(26)는 임피던스 정합에 있어서 필수의 구성요소는 아니다.
또한, 증폭 소자(11∼13, 21∼23) 및 저잡음 증폭기(30)는 예를 들면, Si계의 CMOS(Complementary Metal Oxide Semiconductor) 또는 GaAs를 재료로 한 전계 효과형 트랜지스터(FET) 또는 헤테로 바이폴러 트랜지스터(HBT) 등으로 구성되어 있다.
또한, 송신 증폭 회로(10)는 차동 증폭형의 전력 증폭기(10A)로 구성되지 않고, 비평형 신호를 입력 신호로 하고, 비평형 신호를 출력 신호로 하는 소위 싱글 엔드형의 증폭 소자로 구성된 증폭기이어도 좋다. 또한, 송신 증폭 회로(20)는 차동 증폭형의 전력 증폭기(20A)로 구성되지 않고, 비평형 신호를 입력 신호로 하고, 비평형 신호를 출력 신호로 하는 소위 싱글 엔드형의 증폭 소자로 구성된 증폭기이어도 좋다.
여기에서, 고주파 모듈(1)에 있어서, 송신 증폭 회로(10)는 통신 밴드 A 및 B의 송신 신호를 증폭하고, 송신 증폭 회로(20)는 통신 밴드 C의 송신 신호를 증폭한다. 즉, 송신 증폭 회로(10 및 20)는 특정의 주파수 대역(통신 밴드)에서 증폭 성능이 최적화되므로, 고주파 모듈(1)에는 각 주파수 대역(통신 밴드)에 대응한 복수의 송신 증폭 회로가 필요해진다. 송신 증폭 회로를 구성하는 전력 증폭기는 고주파 모듈(1)을 구성하는 전자부품 중에서 발열량이 큰 부품이다. 따라서, 멀티밴드화가 진전되어 고주파 모듈이 갖는 전력 증폭기의 배치수가 증가하면, 발열량이 커져 고주파 모듈의 성능이 열화되는 것이 우려된다.
이것에 대해서, 이하에서는 방열성이 향상된 소형 또한, 멀티밴드 대응의 고주파 모듈(1)의 구성에 대해서 설명한다.
[2. 실시예에 따른 고주파 모듈(1A)의 회로소자 배치 구성]
도 3a는 실시예에 따른 고주파 모듈(1A)의 평면 구성 개략도이다. 또한, 도 3b는 실시예에 따른 고주파 모듈(1A)의 제 1 단면 구성 개략도이며, 구체적으로는 도 3a의 IIIB-IIIB선에 있어서의 단면도이다. 또한, 도 3c는 실시예에 따른 고주파 모듈(1A)의 제 2 단면 구성 개략도이며, 구체적으로는 도 3a의 IIIC-IIIC선에 있어서의 단면도이다. 또한, 도 3a의 (a)에는 모듈 기판(91)의 서로 대향하는 주면(91a 및 91b) 중, 주면(91a)을 z축 정방향측에서 본 경우의 회로소자의 배치도가 나타내어져 있다. 한편, 도 3a의 (b)에는 주면(91b)을 z축 정방향측에서 본 경우의 회로소자의 배치를 투시한 도면이 나타내어져 있다.
실시예에 따른 고주파 모듈(1A)은 실시형태에 따른 고주파 모듈(1)을 구성하는 각 회로소자의 배치 구성을 구체적으로 나타낸 것이다.
도 3a, 도 3b 및 도 3c에 나타나 있는 바와 같이, 본 실시예에 따른 고주파 모듈(1A)은 도 1에 나타내어진 회로구성에 추가해서, 모듈 기판(91)과, 수지부재(92 및 93)와, 외부 접속단자(150)를 더 갖고 있다.
모듈 기판(91)은 서로 대향하는 주면(91a)(제 1 주면) 및 주면(91b)(제 2 주면)을 갖고, 상기 송신 회로 및 상기 수신 회로를 실장하는 기판이다. 모듈 기판(91)으로서는 예를 들면, 복수의 유전체층의 적층구조를 갖는 저온 동시 소성 세라믹스(Low Temperature Co-fired Ceramics:LTCC) 기판, 고온 동시 소성 세라믹스(High Temperature Co-fired Ceramics:HTCC) 기판, 부품 내장 기판, 재배선층(Redistribution Layer:RDL)을 갖는 기판, 또는 프린트 기판 등이 사용된다.
수지부재(92)는 모듈 기판(91)의 주면(91a)에 배치되고, 상기 송신 회로의 일부, 상기 수신 회로의 일부, 및 모듈 기판(91)의 주면(91a)을 덮고 있고, 상기 송신 회로 및 상기 수신 회로를 구성하는 회로소자의 기계강도 및 내습성 등의 신뢰성을 확보하는 기능을 갖고 있다. 수지부재(93)는 모듈 기판(91)의 주면(91b)에 배치되고, 상기 송신 회로의 일부, 상기 수신 회로의 일부, 및 모듈 기판(91)의 주면(91b)을 덮고 있고, 상기 송신 회로 및 상기 수신 회로를 구성하는 회로소자의 기계강도 및 내습성 등의 신뢰성을 확보하는 기능을 갖고 있다. 또한, 수지부재(92 및 93)는 본 발명에 따른 고주파 모듈에 필수의 구성요소는 아니다.
도 3a, 도 3b 및 도 3c에 나타나 있는 바와 같이, 본 실시예에 따른 고주파 모듈(1A)에서는 전력 증폭기(10A 및 20A), 출력 트랜스(15 및 25), 듀플렉서(61, 62 및 63), 및 정합 회로(51, 52, 53 및 54)는 모듈 기판(91)의 주면(91a)(제 1 주면)에 배치되어 있다. 한편, PA 제어 회로(80), 저잡음 증폭기(30), 스위치(41, 42, 43 및 44)는 모듈 기판(91)의 주면(91b)(제 2 주면)에 배치되어 있다.
또한, 도 3a에는 도시하고 있지 않지만, 도 1에 나타내어진 송신 경로(AT, BT 및 CT), 및, 수신 경로(AR, BR 및 CR)를 구성하는 배선은 모듈 기판(91)의 내부, 주면(91a 및 91b)에 형성되어 있다. 또한, 상기 배선은 양단이 주면(91a, 91b) 및 고주파 모듈(1A)을 구성하는 회로소자 중 어느 하나에 접합된 본딩 와이어이어도 좋고, 또한, 고주파 모듈(1A)을 구성하는 회로소자의 표면에 형성된 단자, 전극 또는 배선이어도 좋다.
본 실시예에서는 전력 증폭기(10A 및 20A)는 주면(91a)(제 1 주면)에 배치되어 있다. 또한, 전력 증폭기(10A)는 통신 밴드 A 및 B를 포함하는 제 1 주파수 대역의 송신 신호를 증폭하는 제 1 전력 증폭기의 일례이며, 전력 증폭기(20A)는 통신 밴드 C를 포함하는 제 2 주파수 대역의 송신 신호를 증폭하는 제 2 전력 증폭기의 일례이다. 본 실시예에서는 제 1 주파수 대역(통신 밴드 A 및 B)은 제 2 주파수 대역(통신 밴드 C)보다 저주파수측에 위치하고 있다.
또한, 복수의 외부 접속단자(150)는 모듈 기판(91)의 주면(91b)(제 2 주면)측에 배치되어 있다. 고주파 모듈(1A)은 고주파 모듈(1A)의 z축 부방향측에 배치되는 외부 기판과, 복수의 외부 접속단자(150)를 경유해서 전기신호의 주고받기를 행한다. 도 3a의 (b)에 나타나 있는 바와 같이, 복수의 외부 접속단자에는 안테나 접속 단자(100), 송신 입력 단자(111, 112, 121 및 122), 수신 출력 단자(130), 및 제어 신호 단자(140)가 포함된다. 또한, 복수의 외부 접속단자(150)의 몇개는 외부 기판의 그라운드 전위로 설정된다.
또한, 도 3a, 도 3b 및 도 3c에 나타나 있는 바와 같이, 고주파 모듈(1A)은 비아 도체(95V 및 96V)를 더 구비한다.
비아 도체(95V)는 제 1 비아 도체의 일례이며, 모듈 기판(91) 내에 형성되고, 주면(91a) 및 주면(91b)을 연결하도록 배치되어 있다. 비아 도체(96V)는 제 2 비아 도체의 일례이며, 모듈 기판(91) 내에 형성되고, 주면(91a) 및 주면(91b)을 연결하도록 배치되어 있다. 또한, 비아 도체(95V)와 비아 도체(96V)는 모듈 기판(91) 내에서 이간되어 있다.
도 4는 실시예에 따른 고주파 모듈의 비아 도체(95V)의 상세한 단면 구성 개략도이다. 동 도면에 나타나 있는 바와 같이, 비아 도체(95V)는 주면(91a 및 91b)의 법선 방향으로 연신하는 복수의 기둥형상 도체(95V1(제 1 기둥형상 도체), 95V2(제 1 기둥형상 도체) 및 95V3(제 1 기둥형상 도체))가 상기 법선 방향으로 무게중심축을 비켜서 종속 접속된 구성을 갖는다. 또한, 모듈 기판(91)에 있어서 가장 z축 정방향에 배치된 기둥형상 도체(95V1)의 형성 영역(A1)과, 모듈 기판(91)에 있어서 가장 z축 부방향에 배치된 기둥형상 도체(95V3)의 형성 영역(A3)은 모듈 기판(91)을 평면에서 본 경우에 겹치지 않는다. 즉, 비아 도체(95V)는 모듈 기판(91)을 평면에서 본 경우에, 기둥형상 도체(95V1∼95V3)에 공통적으로 겹치는 영역을 갖지 않는다. 또한, 기둥형상 도체(95V1)와 기둥형상 도체(95V2)는 모듈 기판(91) 내의 y축 방향으로 연장하는 도체 패턴(95P)을 통해 접속되어 있고, 기둥형상 도체(95V2)와 기둥형상 도체(95V3)는 모듈 기판(91) 내의 y축 방향으로 연장하는 도체 패턴(95P)을 통해 접속되어 있다.
또한, 도 3b에 나타나 있는 바와 같이, 기둥형상 도체(95V1)의 일단은 주면(91a)에 있어서 전력 증폭기(10A)의 그라운드 전극(10g)(제 1 그라운드 전극)과 접속되고, 기둥형상 도체(95V3)의 일단은 주면(91b)에 있어서 복수의 외부 접속단자(150) 중 그라운드 전위로 설정된 외부 접속단자(150g1)(제 1 외부 접속단자)와 접속되어 있다. 또한, 본 실시예에 따른 비아 도체(95V)를 구성하는 기둥형상 도체의 수는 하나 이상이면 좋다.
비아 도체(96V)는 제 2 비아 도체의 일례이며, 모듈 기판(91) 내에 형성되고, 주면(91a) 및 주면(91b)을 연결하도록 배치되어 있다.
도 3c에 나타나 있는 바와 같이, 비아 도체(96V)의 일단은 주면(91a)에 있어서 전력 증폭기(20A)의 그라운드 전극(20g)(제 2 그라운드 전극)과 접속되고, 비아 도체(96V)의 타단은 주면(91b)에 있어서 복수의 외부 접속단자(150) 중 그라운드 전위로 설정된 외부 접속단자(150g2)(제 2 외부 접속단자)와 접속되어 있다.
비아 도체(96V)는 모듈 기판(91)을 주면(91a 및 91b)의 법선 방향으로 관통하도록 형성되어 있다.
전력 증폭기(10A 및 20A)는 고주파 모듈(1A)이 갖는 회로부품 중에서 발열량이 큰 부품이다. 고주파 모듈(1A)의 방열성을 향상시키기 위해서는 전력 증폭기(10A 및 20A)의 발열을 작은 열저항을 갖는 방열 경로로 외부 기판에 방열하는 것이 중요하다. 가령, 전력 증폭기(10A 및 20A)를 주면(91b)에 실장한 경우, 전력 증폭기(10A 및 20A)에 접속되는 전극배선은 주면(91b) 상에 배치된다. 이 때문에, 방열 경로로서는 주면(91b) 상의 (xy 평면 방향을 따르는) 평면 배선 패턴만을 경유한 방열 경로를 포함하게 된다. 상기 평면 배선 패턴은 금속 박막으로 형성되므로 열저항이 크다. 이 때문에, 전력 증폭기(10A 및 20A)를 주면(91b) 상에 배치한 경우에는 방열성이 저하되어 버린다.
이것에 대해서, 본 실시예에 따른 고주파 모듈(1A)은 도 3b에 나타나 있는 바와 같이, 주면(91a)에서 전력 증폭기(10A)의 그라운드 전극(10g)에 접속되고, 주면(91a)으로부터 주면(91b)에 이르는 방열용의 비아 도체(95V)를 더 구비한다. 또한, 도 3c에 나타나 있는 바와 같이, 주면(91a)에서 전력 증폭기(20A)의 그라운드 전극(20g)에 접속되고, 주면(91a)으로부터 주면(91b)에 이르는 방열용의 비아 도체(96V)를 더 구비한다. 또한, 비아 도체(95V)는 주면(91b)에서 그라운드 전위로 설정된 외부 접속단자(150g1)와 접속되고, 비아 도체(96V)는 주면(91b)에서 그라운드 전위로 설정된 외부 접속단자(150g2)와 접속되어 있다.
이것에 의하면, 방열용의 비아 도체(95V)를 통해 전력 증폭기(10A)와 외부 접속단자(150g1)를 접속할 수 있고, 방열용의 비아 도체(96V)를 통해 전력 증폭기(20A)와 외부 접속단자(150g2)를 접속할 수 있다. 또한, 비아 도체(95V)와 비아 도체(96V)는 모듈 기판(91) 내에서 이간되어 있으므로, 전력 증폭기(10A)와 전력 증폭기(20A) 사이에서 열을 주고받는 것을 억제할 수 있다. 가령, 비아 도체(95V)와 비아 도체(96V)가 모듈 기판(91) 내에서 접합되어 있는 경우, 비아 도체(95V 및 96V)를 경유해서 발열량이 큰 쪽의 전력 증폭기로부터 발열량이 작은 쪽의 전력 증폭기로 열이 유입되어 버린다. 이것에 의해, 발열량이 작은 쪽의 전력 증폭기의 증폭 성능이 열화되는 것이 우려된다. 특히, 비아 도체(95V)는 주면(91a 및 91b)의 법선 방향으로 관통하도록 형성되어 있는 점에서 열저항이 매우 낮으므로, 전력 증폭기(10A)로부터의 발열을 독립된 방열 경로에 의해 고주파 모듈(1A)의 외부로 효율 좋게 방열할 수 있다. 따라서, 모듈 내에서의 전력 증폭기간의 전열을 억제하면서, 전력 증폭기(10A 및 20A)로부터 외부 기판으로의 방열성이 향상된 소형의 고주파 모듈(1A)을 제공하는 것이 가능해진다.
또한, 본 실시예에서는 제 1 주파수 대역(통신 밴드 A 및 B)이 제 2 주파수 대역(통신 밴드 C)보다 저주파수측에 위치하고 있으므로, 제 2 주파수 대역(통신 밴드 C)의 송신 신호를 증폭하는 전력 증폭기(20A)의 쪽이 제 1 주파수 대역(통신 밴드 A 및 B)의 송신 신호를 증폭하는 전력 증폭기(10A)보다 발열량이 커지는 경향이 있다. 이 관점으로부터, 본 실시형태에 따른 고주파 모듈(1A)에서는 전력 증폭기(20A)에 접속되는 비아 도체(96V)가 모듈 기판(91)을 주면(91a 및 91b)의 법선 방향으로 관통하도록 형성되고, 비아 도체(95V)가 모듈 기판(91)을 평면에서 본 경우에 기둥형상 도체(95V1∼95V3)에 공통적으로 겹치는 영역을 갖지 않도록 형성되어 있다.
비아 도체(95V 및 96V)의 상기 구조에 의하면, 주면(91a)으로부터 주면(91b)을 향하는 방열 경로에 있어서의 열저항은 비아 도체(96V)의 쪽이 비아 도체(95V)보다 낮다. 즉, 전력 증폭기(10A)에 비해서 발열량이 커지는 경향이 있는 전력 증폭기(20A)의 방열 효율을 높게 하고 있다. 이 때문에, 2개의 전력 증폭기(10A 및 20A) 사이에서 방열 밸런스가 취해진 효율 좋은 방열을 실현할 수 있다.
또한, 본 실시예에 있어서, 주면(91a 및 91b)의 법선 방향으로 관통하도록 형성된 비아 도체(96V)는 비아 도체(96V)가 상기 법선방향을 따라 형성된 1개의 원기둥형상 또는 각기둥형상의 도체를 가리킬 뿐만 아니라, 이하와 같은 형상을 갖는 비아 도체이어도 좋다. 즉, 비아 도체(96V)는 주면(91a 및 91b)의 법선 방향으로 연신하는 복수의 기둥형상 도체가 상기 법선 방향으로 종속 접속된 구성을 갖고, 모듈 기판(91)을 평면에서 본 경우에, 상기 복수의 기둥형상 도체에 걸쳐 겹치는 영역을 가져도 좋다. 이것에 의해서도, 상기 복수의 기둥형상 도체에 걸쳐 겹치는 영역을 가짐으로써 열저항을 매우 낮게 할 수 있으므로, 전력 증폭기(20A)로부터의 발열을 고주파 모듈(1A)의 외부로 효율 좋게 방열할 수 있다.
또한, 본 실시예에 따른 고주파 모듈(1A)에 있어서, 도 3a의 (a)에 나타나 있는 바와 같이, 모듈 기판(91)을 평면에서 본 경우에, 주면(91a)에 있어서 그라운드 전극(20g)의 형성 영역은 비아 도체(96V)의 형성 영역을 포함하고 있어도 좋다.
이것에 의하면, 전력 증폭기(20A)의 그라운드 전극(20g)과 비아 도체(96V)의 접촉 면적을 최대로 할 수 있으므로, 상기 접속 계면에 있어서의 열저항을 낮게 할 수 있다. 따라서, 전력 증폭기(20A)로부터 외부 기판으로의 높은 방열성을 유지할 수 있다.
또한, 도 3a의 (a)에 있어서, 모듈 기판(91)을 평면에서 본 경우에, 주면(91a)에 있어서 그라운드 전극(10g)의 형성 영역은 비아 도체(95V1)의 형성 영역을 포함하고 있지만, 그라운드 전극(10g)의 형성 영역은 비아 도체(95V1)의 형성 영역을 포함하고 있지 않아도 좋다.
또한, 전력 증폭기(10A)와 전력 증폭기(20A)는 1개의 제 1 반도체 IC에 포함되어 있어도 좋다. 이것에 의하면, 송신 증폭 회로를 소형화하면서, 전력 증폭기(10A)로부터의 발열과 전력 증폭기(20A)로부터의 발열을 독립된 방열 경로에 의해 고주파 모듈(1A)의 외부로 효율 좋게 방열할 수 있다.
또한, 전력 증폭기(10A)는 서로 종속 접속된 복수의 제 1 증폭 소자로 구성되어 있어도 좋다. 이 경우에는 비아 도체(95V)와 접속되는 그라운드 전극(10g)은 상기 복수의 제 1 증폭 소자의 최후단에 배치된 제 1 증폭 소자에 접속되어 있는 것이 바람직하다.
이것에 의하면, 상기 복수의 제 1 증폭 소자 중 가장 발열량이 큰 최후단의 제 1 증폭 소자에 비아 도체(95V)가 접속되므로, 전력 증폭기(10A)로부터의 발열을 효과적으로 고주파 모듈(1A)의 외부로 방열할 수 있다.
또한, 전력 증폭기(20A)는 서로 종속 접속된 복수의 제 2 증폭 소자로 구성되어 있어도 좋다. 이 경우에는 비아 도체(96V)와 접속되는 그라운드 전극(20g)은 상기 복수의 제 2 증폭 소자의 최후단에 배치된 제 2 증폭 소자에 접속되어 있는 것이 바람직하다.
이것에 의하면, 상기 복수의 제 2 증폭 소자 중 가장 발열량이 큰 최후단의 제 2 증폭 소자에 비아 도체(96V)가 접속되므로, 전력 증폭기(20A)로부터의 발열을 효과적으로 고주파 모듈(1A)의 외부로 방열할 수 있다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 PA 제어 회로(80)는 주면(91b)(제 2 주면)에 실장되어 있다.
이것에 의하면, 전력 증폭기(10A 및 20A)와, 전력 증폭기(10A 및 20A)를 제어하는 PA 제어 회로(80)가 양면에 실장되므로, 고주파 모듈(1A)을 소형화할 수 있다. 또한, 디지털 제어 신호를 입출력하는 PA 제어 회로(80)와, 전력 증폭기(10A 및 20A)가 모듈 기판(91)을 사이에 두고 배치되므로, 전력 증폭기(10A 및 20A)가 디지털 노이즈를 받는 것을 억제할 수 있다. 따라서, 전력 증폭기(10A 및 20A)로부터 출력되는 고주파 신호의 신호품질의 열화를 억제할 수 있다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 스위치(42)는 주면(91b)(제 2 주면)에 실장되어 있다.
이것에 의하면, 전력 증폭기(10A 및 20A)와, 전력 증폭기(10A 및 20A)의 출력 신호가 통과하는 스위치(42)가 양면 실장되므로, 고주파 모듈(1A)을 소형화할 수 있다. 또한, 비접속의 공통 단자와 선택 단자 사이에서 오프 용량을 갖는 스위치(42)와, 전력 증폭기(10A 및 20A)가 모듈 기판(91)을 사이에 두고 배치된다. 이것에 의해, 전력 증폭기(10A 및 20A)로부터 출력되는 송신 신호가 상기 오프 용량을 통해 비접속의 송신 경로 또는 수신 경로에 누설되는 것을 억제할 수 있다. 따라서, 전력 증폭기(10A 및 20A)로부터 출력되는 고주파 신호의 신호품질의 열화를 억제할 수 있다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 스위치(41)는 주면(91b)(제 2 주면)에 실장되어 있다.
이것에 의하면, 전력 증폭기(10A 및 20A)와, 전력 증폭기(10A 및 20A)로의 입력 신호가 통과하는 스위치(41)가 양면 실장되므로, 고주파 모듈(1A)을 소형화할 수 있다. 또한, 비접속의 공통 단자와 선택 단자 사이에서 오프 용량을 갖는 스위치(41)와, 전력 증폭기(10A 및 20A)가 모듈 기판(91)을 사이에 두고 배치된다. 이것에 의해, 송신 입력 단자로부터 입력된 송신 신호가 상기 오프 용량을 통해 비접속의 전력 증폭기에 누설되는 것을 억제할 수 있다. 따라서, 전력 증폭기(10A 및 20A)로부터 출력되는 고주파 신호의 신호품질의 열화를 억제할 수 있다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 PA 제어 회로(80), 스위치(41 및 42)는 1개의 반도체 IC(70)에 포함되어 있고, 반도체 IC(70)는 주면(91b)에 배치되어 있어도 좋다.
이것에 의해, 송신 증폭 회로(10 및 20)에 접속되는 PA 제어 회로(80), 스위치(41 및 42)가 근접하므로, 고주파 모듈(1A)을 소형화할 수 있다. 또한, PA 제어 회로(80)와 스위치(41)를 연결하는 제어 배선, 및, PA 제어 회로(80)와 스위치(42)를 연결하는 제어 배선을 짧게 할 수 있으므로, 상기 제어 배선으로부터의 노이즈의 발생을 억제할 수 있다. 또한, 반도체 IC(70)는 스위치(41 및 42) 중 적어도 한쪽을 포함하지 않아도 좋다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 도 3a에 나타나 있는 바와 같이, 모듈 기판(91)을 평면에서 본 경우에, 전력 증폭기(10A)와 반도체 IC(70)는 적어도 일부 겹쳐져 있고, 전력 증폭기(20A)와 반도체 IC(70)는 겹쳐져 있지 않다.
이것에 의하면, 전력 증폭기(10A)에 비해서 발열량이 큰 전력 증폭기(20A)의 형성 영역에 대향하는 주면(91b)의 영역에 반도체 IC(70)가 배치되지 않으므로, 주면(91a 및 91b)의 법선 방향으로 관통하도록 형성된 비아 도체(96V)를 이용하여 전력 증폭기(20A)의 바로 아래(z축 부방향측)의 영역을 방열 영역으로 하는 것이 가능해진다. 또한, PA 제어 회로(80), 스위치(41 및 42)가 전력 증폭기(20A)로부터의 발열에 의해 특성 열화되는 것을 억제할 수 있다.
한편, 전력 증폭기(10A)의 형성 영역에 대향하는 주면(91b)의 영역에는 반도체 IC(70)가 배치되지만, 기둥형상 도체(95V1∼95V3)에 공통적으로 겹치는 영역을 갖지 않도록 형성된 비아 도체(95V)를 이용하여, 전력 증폭기(10A)의 바로 아래(z축 부방향측)의 영역이 아닌 주변 영역을 방열 영역으로 하는 것이 가능해진다.
즉, 방열량이 큰 전력 증폭기(20A)에 대해서는 주면(91b)에 있어서의 전력 증폭기(20A)의 바로 아래의 영역을 방열 경로로서 이용할 수 있고, 방열량이 작은 전력 증폭기(10A)에 대해서는 주면(91b)에 있어서의 전력 증폭기(10A)의 바로 아래의 영역을 반도체 IC(70) 등의 전자부품의 배치 영역으로서 이용할 수 있다. 따라서, 방열성이 향상된 소형의 고주파 모듈(1A)을 제공하는 것이 가능해진다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 저잡음 증폭기(30)는 주면(91b)(제 2 주면)에 배치되어 있다. 여기에서, 모듈 기판(91)을 평면에서 본 경우에, 반도체 IC(70)와 저잡음 증폭기(30) 사이에 그라운드 전위로 설정된 외부 접속단자(150)가 배치되어 있다.
이것에 의하면, 수신 회로의 수신 감도에 크게 영향을 주는 저잡음 증폭기(30)와, 디지털 제어 신호를 입출력하는 PA 제어 회로(80) 사이에 그라운드 전극으로서 적용되는 외부 접속단자(150)가 복수 배치되므로, 디지털 노이즈에 의한 수신 감도의 열화를 억제할 수 있다. 또한, 송신 신호를 증폭하는 전력 증폭기(10A 및 20A)와, 수신 신호를 증폭하는 저잡음 증폭기(30)가 양면에 나뉘어 배치되므로, 송수신간의 아이솔레이션을 향상시킬 수 있다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 저잡음 증폭기(30), 스위치(43 및 44)는 1개의 반도체 IC(75)에 포함되어 있고, 반도체 IC(75)는 주면(91b)에 배치되어 있다. 이것에 의해, 수신 경로에 배치되는 저잡음 증폭기(30), 스위치(43 및 44)가 근접하므로, 고주파 모듈(1A)을 소형화할 수 있다. 또한, 반도체 IC(75)는 스위치(43 및 44) 중 적어도 한쪽을 포함하지 않아도 좋다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 출력 트랜스(15, 25), 듀플렉서(61∼63), 및 정합회로(51∼54)는 주면(91a)(제 1 주면)에 실장되어 있지만, 주면(91b)(제 2 주면)에 실장되어 있어도 좋다. 또한, PA 제어 회로(80), 저잡음 증폭기(30), 및 스위치(41∼44)는 주면(91b)(제 2 주면)에 실장되어 있지만, 주면(91a)(제 1 주면)에 실장되어 있어도 좋다.
또한, 모듈 기판(91)은 복수의 유전체층이 적층된 다층 구조를 갖고, 상기 복수의 유전체층 중 적어도 1개에는 그라운드 전극 패턴이 형성되어 있는 것이 바람직하다. 이것에 의해, 모듈 기판(91)의 전자계 차폐 기능이 향상된다.
또한, 본 실시예에 따른 고주파 모듈(1A)에서는 출력 트랜스(15 및 25)는 주면(91a)에 배치되어 있지만, 출력 트랜스(15 및 25)는 주면(91b)에 배치되어도 좋고, 또한, 모듈 기판(91)에 내장되어서 있어도 좋다. 출력 트랜스(15 및 25)가 모듈 기판(91)에 내장되어 있는 경우에는 출력 트랜스(15 및 25)를 구성하는 인덕터는 예를 들면, 모듈 기판(91)의 도전 패턴으로 형성된 평면 코일이다. 이러한, 출력 트랜스(15 및 25)의 배치 구성에 있어서, 모듈 기판(91)을 평면에서 본 경우, 전력 증폭기(10A 및 20A)의 각각은 출력 트랜스(15 및 25)와 겹치지 않는 것이 바람직하다.
출력 트랜스(15 및 25)는 고출력의 송신 신호에 대응해서 높은 Q값을 필요로 하므로, 전력 증폭기(10A 및 20A)가 근접함으로써 출력 트랜스(15 및 25)에 의해 형성되는 자계가 변화되지 않는 것이 바람직하다. 상기 영역에 전력 증폭기(10A 및 20A)가 형성되어 있지 않음으로써, 출력 트랜스(15 및 25)를 구성하는 인덕터의 고Q값을 유지할 수 있다.
또한, 출력 트랜스(15)는 출력 트랜스(25)와 비교해서 보다 저주파수의 송신 신호를 전송하기 위한 트랜스포머이기 때문에, 출력 트랜스(15)의 쪽이 출력 트랜스(25)보다 크다.
또한, 외부 접속단자(150)는 도 3a∼도 3c에 나타나 있는 바와 같이, 수지부재(93)를 z축방향으로 관통하는 기둥형상 전극이어도 좋고, 또한, 도 5에 나타내어진 변형예에 따른 고주파 모듈(1B)과 같이, 외부 접속단자(150)는 주면(91b) 상에 형성된 범프 전극(160)이어도 좋다. 이 경우에는 주면(91b)측의 수지부재(93)는 없어도 좋다.
또한, 본 실시예에 따른 고주파 모듈(1A)에 있어서, 제 1 주파수 대역(통신 밴드 A 및 B)은 제 2 주파수 대역(통신 밴드 C)보다 고주파수측에 위치하고 있어도 좋다.
[3. 효과 등]
이상, 본 실시형태에 따른 고주파 모듈(1)은 서로 대향하는 주면(91a 및 91b)을 갖는 모듈 기판(91)과, 주면(91a)에 배치되고, 제 1 주파수 대역의 송신 신호를 증폭하는 전력 증폭기(10A)와, 주면(91a)에 배치되고, 제 1 주파수 대역과 다른 제 2 주파수 대역의 송신 신호를 증폭하는 전력 증폭기(20A)와, 주면(91b)에 배치된 복수의 외부 접속단자(150)와, 모듈 기판(91) 내에 형성되고, 주면(91a 및 91b)을 연결하는 비아 도체(95V 및 96V)를 구비하고, 비아 도체(95V)와 비아 도체(96V)는 모듈 기판(91) 내에서 이간되어 있고, 비아 도체(95V)의 일단은 주면(91a)에 있어서 전력 증폭기(10A)의 그라운드 전극(10g)과 접속되고, 비아 도체(95V)의 타단은 주면(91b)에 있어서 그라운드 전위로 설정된 외부 접속단자(150g1)와 접속되고, 비아 도체(96V)의 일단은 주면(91a)에 있어서 전력 증폭기(20A)의 그라운드 전극(20g)과 접속되고, 비아 도체(96V)의 타단은 주면(91b)에 있어서 그라운드 전위로 설정된 외부 접속단자(150g2)와 접속되고, 비아 도체(96V)는 모듈 기판(91)을 주면(91a)의 법선 방향으로 관통하고, 비아 도체(95V)는 주면(91a)의 법선 방향으로 연신하는 복수의 기둥형상 도체(95V1, 95V2 및 95V3)가 상기 법선 방향으로 무게중심축을 비켜서 종속 접속된 구성을 갖고, 모듈 기판(91)을 평면에서 본 경우에, 기둥형상 도체(95V1∼95V3)에 공통적으로 겹치는 영역을 갖지 않는다.
이것에 의하면, 비아 도체(95V)를 통해 전력 증폭기(10A)와 외부 접속단자(150g1)를 접속할 수 있고, 비아 도체(96V)를 통해 전력 증폭기(20A)와 외부 접속단자(150g2)를 접속할 수 있다. 따라서, 전력 증폭기(10A 및 20A)의 방열 경로로서 모듈 기판(91) 내의 배선 중 열저항이 큰 xy 평면 방향을 따르는 평면 배선 패턴만을 경유한 방열 경로를 배제할 수 있다. 또한, 비아 도체(95V)와 비아 도체(96V)는 모듈 기판(91) 내에서 이간되어 있으므로, 전력 증폭기(10A)와 전력 증폭기(20A) 사이에서 열의 주고받기를 억제할 수 있다. 또한, 비아 도체(96V)는 주면(91a 및 91b)의 법선 방향으로 관통하도록 형성되어 있는 점에서 열저항이 매우 낮으므로, 전력 증폭기(20A)로부터의 발열을 독립된 방열 경로에 의해 고주파 모듈(1)의 외부로 효율 좋게 방열할 수 있다. 따라서, 전력 증폭기(10A 및 20A)로부터 외부 기판으로의 방열성이 향상된 소형의 고주파 모듈(1)을 제공하는 것이 가능해진다.
또한, 제 1 주파수 대역은 제 2 주파수 대역보다 저주파수측에 위치해도 좋다.
이것에 의하면, 제 2 주파수 대역(통신 밴드 C)의 송신 신호를 증폭하는 전력 증폭기(20A)의 쪽이 제 1 주파수 대역(통신 밴드 A 및 B)의 송신 신호를 증폭하는 전력 증폭기(10A)보다 발열량이 커진다. 이것에 대해서, 비아 도체(95V 및 96V)의 상기 구조에 의하면, 주면(91a)으로부터 주면(91b)을 향하는 방열 경로에 있어서의 열저항은 비아 도체(96V)의 쪽이 비아 도체(95V)보다 낮다. 즉, 전력 증폭기(10A)에 비해서 발열량이 커지는 경향이 있는 전력 증폭기(20A)의 방열 효율을 높게 하고 있다. 이 때문에, 2개의 전력 증폭기(10A 및 20A) 사이에서 방열 밸런스가 취해진 효율 좋은 방열을 실현할 수 있다.
또한, 고주파 모듈(1)에 있어서, 모듈 기판(91)을 평면에서 본 경우에, 주면(91a)에 있어서 그라운드 전극(20g)의 형성 영역은 비아 도체(96V)의 형성 영역을 포함해도 좋다.
이것에 의하면, 전력 증폭기(20A)의 그라운드 전극(20g)과 비아 도체(96V)의 접촉 면적을 최대로 할 수 있으므로, 상기 접속 계면에 있어서의 열저항을 낮게 할 수 있다. 따라서, 전력 증폭기(20A)로부터 외부 기판으로의 높은 방열성을 유지할 수 있다.
또한, 고주파 모듈(1)에 있어서, 전력 증폭기(10A)와 전력 증폭기(20A)는 1개의 제 1 반도체 IC에 포함되어 있어도 좋다.
이것에 의하면, 송신 증폭 회로를 소형화하면서, 전력 증폭기(10A)로부터의 발열과 전력 증폭기(20A)로부터의 발열을 독립된 방열 경로에 의해 고주파 모듈(1)의 외부로 효율 좋게 방열할 수 있다.
또한, 고주파 모듈(1)에 있어서, 전력 증폭기(10A)는 서로 종속 접속된 복수의 제 1 증폭 소자를 갖고, 전력 증폭기(20A)는 서로 종속 접속된 복수의 제 2 증폭 소자를 갖고, 그라운드 전극(10g)은 복수의 제 1 증폭 소자의 최후단에 배치된 제 1 증폭 소자에 접속되어 있고, 그라운드 전극(20g)은 복수의 제 2 증폭 소자의 최후단에 배치된 제 2 증폭 소자에 접속되어 있어도 좋다.
이것에 의하면, 상기 복수의 제 1 증폭 소자 중 가장 발열량이 큰 최후단의 제 1 증폭 소자에 비아 도체(95V)가 접속되므로, 전력 증폭기(10A)로부터의 발열을 효과적으로 고주파 모듈(1)의 외부로 방열할 수 있다. 또한, 상기 복수의 제 2 증폭 소자 중 가장 발열량이 큰 최후단의 제 2 증폭 소자에 비아 도체(96V)가 접속되므로, 전력 증폭기(20A)로부터의 발열을 효과적으로 고주파 모듈(1)의 외부로 방열할 수 있다.
또한, 고주파 모듈(1)에 있어서, 전력 증폭기(10A)는 증폭 소자(12 및 13)를 갖고, 전력 증폭기(20A)는 증폭 소자(22 및 23)를 갖고, 고주파 모듈(1)은 1차측 코일(15a) 및 2차측 코일(15b)을 갖는 출력 트랜스(15)와, 1차측 코일(25a) 및 2차측 코일(25b)을 갖는 출력 트랜스(25)를 더 구비하고, 1차측 코일(15a)의 일단은 증폭 소자(12)의 출력 단자에 접속되고, 1차측 코일(15a)의 타단은 증폭 소자(13)의 출력 단자에 접속되고, 2차측 코일(15b)의 일단은 송신 증폭 회로(10)의 출력 단자(116)에 접속되어 있고, 1차측 코일(25a)의 일단은 증폭 소자(22)의 출력 단자에 접속되고, 1차측 코일(25a)의 타단은 증폭 소자(23)의 출력 단자에 접속되고, 2차측 코일(25b)의 일단은 송신 증폭 회로(20)의 출력 단자(126)에 접속되어 있고, 전력 증폭기(10A) 및 출력 트랜스(15)는 송신 증폭 회로(10)를 구성하고 있고, 전력 증폭기(20A) 및 출력 트랜스(25)는 송신 증폭 회로(20)를 구성하고 있고, 그라운드 전극(10g)은 증폭 소자(12 및 13)에 접속되어 있고, 그라운드 전극(20g)은 증폭 소자(22 및 23)에 접속되어 있고, 제 1 주파수 대역은 제 2 주파수 대역보다 저주파수측에 위치하고 있고, 출력 트랜스(15)는 출력 트랜스(25)보다 커도 좋다.
이것에 의하면, 증폭 소자(12 및 13)가 반전위상으로 동작하므로 송신 증폭 회로(10)의 전력이득(파워게인)의 저하를 억제하는 것이 가능해진다. 또한, 증폭 소자(22 및 23)가 반전위상으로 동작하므로 송신 증폭 회로(20)의 전력이득의 저하를 억제하는 것이 가능해진다. 또한, 증폭 소자(12 및 13)에서 증폭된 비반전 신호와 반전 신호가 합성되고, 증폭 소자(22 및 23)에서 증폭된 비반전 신호와 반전 신호가 합성되므로, 고주파 모듈(1)에 있어서의 고조파 성분 등의 불필요파를 저감할 수 있다.
또한, 고주파 모듈(1)은 전력 증폭기(10A 및 20A)를 제어하는 PA 제어 회로(80)를 더 구비하고, PA 제어 회로(80)는 주면(91b)에 배치되어 있어도 좋다.
이것에 의하면, 전력 증폭기(10A 및 20A)와, 전력 증폭기(10A 및 20A)를 제어하는 PA 제어 회로(80)가 양면 실장되므로, 고주파 모듈(1)을 소형화할 수 있다. 또한, 전력 증폭기(10A 및 20A)가 디지털 노이즈를 받는 것을 억제할 수 있다. 따라서, 전력 증폭기(10A 및 20A)로부터 출력되는 고주파 신호의 신호품질의 열화를 억제할 수 있다.
또한, 고주파 모듈(1)은 전력 증폭기(10A)의 출력 단자 및 전력 증폭기(20A)의 출력 단자에 접속된 스위치(42)를 더 구비하고, 스위치(42)는 주면(91b)에 배치되어 있어도 좋다.
이것에 의하면, 전력 증폭기(10A 및 20A)와, 전력 증폭기(10A 및 20A)의 출력 신호가 통과하는 스위치(42)가 양면 실장되므로, 고주파 모듈(1)을 소형화할 수 있다. 또한, 전력 증폭기(10A 및 20A)로부터 출력되는 송신 신호가 스위치(42)의 오프 용량을 통해 비접속의 송신 경로 또는 수신 경로에 누설되는 것을 억제할 수 있다. 따라서, 전력 증폭기(10A 및 20A)로부터 출력되는 고주파 신호의 신호품질의 열화를 억제할 수 있다.
또한, 고주파 모듈(1)은 전력 증폭기(10A)의 입력 단자 및 전력 증폭기(20A)의 입력 단자에 접속된 스위치(41)를 더 구비하고, 스위치(41)는 주면(91b)에 배치되어 있어도 좋다.
이것에 의하면, 전력 증폭기(10A 및 20A)와, 전력 증폭기(10A 및 20A)로의 입력 신호가 통과하는 스위치(41)가 양면 실장되므로, 고주파 모듈(1)을 소형화할 수 있다. 또한, 송신 입력 단자로부터 입력된 송신 신호가 스위치(41)의 오프 용량을 통해 비접속의 전력 증폭기에 누설되는 것을 억제할 수 있다. 따라서, 전력 증폭기(10A 및 20A)로부터 출력되는 고주파 신호의 신호품질의 열화를 억제할 수 있다.
또한, 고주파 모듈(1)에 있어서, PA 제어 회로(80), 스위치(41), 및 스위치(42)는 1개의 반도체 IC(70)에 포함되어 있어도 좋다.
이것에 의해, PA 제어 회로(80), 스위치(41 및 42)가 근접하므로, 고주파 모듈(1)을 소형화할 수 있다. 또한, PA 제어 회로(80)와 스위치(41)를 연결하는 제어 배선, 및, PA 제어 회로(80)와 스위치(42)를 연결하는 제어 배선을 짧게 할 수 있으므로, 상기 제어 배선으로부터의 노이즈의 발생을 억제할 수 있다.
또한, 모듈 기판(91)을 평면에서 본 경우에, 전력 증폭기(10A)와 반도체 IC(70)는 적어도 일부 겹쳐져 있고, 전력 증폭기(20A)와 반도체 IC(70)는 겹쳐져 있지 않아도 좋다.
이것에 의하면, 전력 증폭기(10A)에 비해서 발열량이 큰 전력 증폭기(20A)의 형성 영역에 대향하는 주면(91b)의 영역에 반도체 IC(70)가 배치되지 않으므로, 주면(91a 및 91b)의 법선 방향으로 관통하도록 형성된 비아 도체(96V)를 이용하여 전력 증폭기(20A)의 바로 아래(z축 부방향측)의 영역을 방열 영역으로 하는 것이 가능해진다. 또한, PA 제어 회로(80), 스위치(41 및 42)가 전력 증폭기(20A)로부터의 발열에 의해 특성 열화되는 것을 억제할 수 있다.
한편, 전력 증폭기(10A)의 형성 영역에 대향하는 주면(91b)의 영역에는 반도체 IC(70)가 배치되지만, 기둥형상 도체(95V1∼95V3)에 공통적으로 겹치는 영역을 갖지 않도록 형성된 비아 도체(95V)를 이용하여, 전력 증폭기(10A)의 바로 아래(z축 부방향측)의 영역이 아닌 주변 영역을 방열 영역으로 하는 것이 가능해진다.
즉, 방열량이 큰 전력 증폭기(20A)에 대해서는 주면(91b)에 있어서의 전력 증폭기(20A)의 바로 아래의 영역을 방열 경로로서 이용할 수 있고, 방열량이 작은 전력 증폭기(10A)에 대해서는 주면(91b)에 있어서의 전력 증폭기(10A)의 바로 아래의 영역을 반도체 IC(70) 등의 전자부품의 배치 영역으로서 이용할 수 있다. 따라서, 방열성이 향상된 소형의 고주파 모듈(1)을 제공하는 것이 가능해진다.
또한, 고주파 모듈(1)은 주면(91b)에 배치된 저잡음 증폭기(30)를 더 구비하고, 모듈 기판(91)을 평면에서 본 경우에, 반도체 IC(70)와 저잡음 증폭기(30) 사이에 그라운드 전위로 설정된 외부 접속단자(150)가 배치되어 있어도 좋다.
이것에 의하면, 수신 회로의 수신 감도에 크게 영향을 주는 저잡음 증폭기(30)와, 디지털 제어 신호를 입출력하는 PA 제어 회로(80) 사이에 그라운드 전극으로서 적용되는 외부 접속단자(150)가 배치되므로, 디지털 노이즈에 의한 수신 감도의 열화를 억제할 수 있다. 또한, 송신 신호를 증폭하는 전력 증폭기(10A 및 20A)와, 수신 신호를 증폭하는 저잡음 증폭기(30)가 양면에 나뉘어 배치되므로, 송수신간의 아이솔레이션을 향상시킬 수 있다.
또한, 통신장치(5)는 안테나(2)와, 안테나(2)에서 송수신되는 고주파 신호를 처리하는 RFIC(3)와, 안테나(2)와 RFIC(3) 사이에서 고주파 신호를 전송하는 고주파 모듈(1)을 구비한다.
이것에 의해, 방열성이 향상된 멀티밴드 대응의 통신장치(5)를 제공하는 것이 가능해진다.
(그 밖의 실시형태 등)
이상, 본 발명의 실시형태에 따른 고주파 모듈 및 통신장치에 대해서, 실시형태, 실시예 및 변형예를 들어서 설명했지만, 본 발명에 따른 고주파 모듈 및 통신장치는 상기 실시형태, 실시예 및 변형예에 한정되는 것은 아니다. 상기 실시형태, 실시예 및 변형예에 있어서의 임의의 구성요소를 조합해서 실현되는 별도의 실시형태나, 상기 실시형태, 실시예 및 변형예에 대해서 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해내는 각종 변형을 실시해서 얻어지는 변형예나, 상기 고주파 모듈 및 통신장치를 내장한 각종 기기도 본 발명에 포함된다.
예를 들면, 상기 실시형태, 실시예 및 변형예에 따른 고주파 모듈 및 통신장치에 있어서, 도면에 개시된 각 회로소자 및 신호경로를 접속하는 경로 사이에 별도의 회로소자 및 배선 등이 삽입되어 있어도 좋다.
본 발명은 멀티밴드 대응의 프런트 엔드부에 배치되는 고주파 모듈로서 휴대전화 등의 통신 기기에 널리 이용할 수 있다.

Claims (14)

  1. 서로 대향하는 제 1 주면 및 제 2 주면을 갖는 모듈 기판과,
    상기 제 1 주면에 배치되고, 제 1 주파수 대역의 송신 신호를 증폭 가능한 제 1 전력 증폭기와,
    상기 제 1 주면에 배치되고, 상기 제 1 주파수 대역과 다른 제 2 주파수 대역의 송신 신호를 증폭 가능한 제 2 전력 증폭기와,
    상기 제 2 주면에 배치된 복수의 외부 접속단자와,
    상기 모듈 기판 내에 형성되고, 상기 제 1 주면 및 상기 제 2 주면을 연결하는 제 1 비아 도체와,
    상기 모듈 기판 내에 형성되고, 상기 제 1 주면 및 상기 제 2 주면을 연결하는 제 2 비아 도체를 구비하고,
    상기 제 1 비아 도체와 상기 제 2 비아 도체는 상기 모듈 기판 내에서 이간되어 있고,
    상기 제 1 비아 도체의 일단은 상기 제 1 주면에 있어서 상기 제 1 전력 증폭기의 제 1 그라운드 전극과 접속되고, 상기 제 1 비아 도체의 타단은 상기 제 2 주면에 있어서 상기 복수의 외부 접속단자 중 그라운드 전위로 설정된 제 1 외부 접속단자와 접속되고,
    상기 제 2 비아 도체의 일단은 상기 제 1 주면에 있어서 상기 제 2 전력 증폭기의 제 2 그라운드 전극과 접속되고, 상기 제 2 비아 도체의 타단은 상기 제 2 주면에 있어서 상기 복수의 외부 접속단자 중 그라운드 전위로 설정된 제 2 외부 접속단자와 접속되고,
    상기 제 2 비아 도체는 상기 모듈 기판을 상기 제 1 주면의 법선 방향으로 관통하고,
    상기 제 1 비아 도체는 상기 제 1 주면의 법선 방향으로 연신하는 복수의 제 1 기둥형상 도체가 상기 법선 방향으로 무게중심축을 비켜서 종속 접속된 구성을 갖고, 상기 모듈 기판을 평면에서 본 경우에, 상기 복수의 제 1 기둥형상 도체는, 인접하는 제 1 기둥형상 도체가 상기 법선 방향으로 서로 적어도 일부가 겹치고, 인접하지 않는 제 1 기둥형상 도체가 공통적으로 겹치는 영역을 갖지 않는 고주파 모듈.
  2. 제 1 항에 있어서,
    상기 제 1 주파수 대역은 상기 제 2 주파수 대역보다 저주파수측에 위치하는 고주파 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 모듈 기판을 평면에서 본 경우에,
    상기 제 1 주면에 있어서 상기 제 2 그라운드 전극의 형성 영역은 상기 제 2 비아 도체의 형성 영역을 포함하는 고주파 모듈.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전력 증폭기와 상기 제 2 전력 증폭기는 1개의 제 1 반도체 IC에 포함되어 있는 고주파 모듈.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전력 증폭기는,
    서로 종속 접속된 복수의 제 1 증폭 소자를 갖고,
    상기 제 2 전력 증폭기는,
    서로 종속 접속된 복수의 제 2 증폭 소자를 갖고,
    상기 제 1 그라운드 전극은 상기 복수의 제 1 증폭 소자의 최후단에 배치된 제 1 증폭 소자에 접속되어 있고,
    상기 제 2 그라운드 전극은 상기 복수의 제 2 증폭 소자의 최후단에 배치된 제 2 증폭 소자에 접속되어 있는 고주파 모듈.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전력 증폭기는 제 3 증폭 소자 및 제 4 증폭 소자를 갖고,
    상기 제 2 전력 증폭기는 제 5 증폭 소자 및 제 6 증폭 소자를 갖고,
    상기 고주파 모듈은,
    제 1 코일 및 제 2 코일을 갖는 제 1 출력 트랜스와,
    제 3 코일 및 제 4 코일을 갖는 제 2 출력 트랜스를 더 구비하고,
    상기 제 1 전력 증폭기 및 상기 제 1 출력 트랜스는 제 1 증폭 회로를 구성하고,
    상기 제 2 전력 증폭기 및 상기 제 2 출력 트랜스는 제 2 증폭 회로를 구성하고,
    상기 제 1 코일의 일단은 상기 제 3 증폭 소자의 출력 단자에 접속되고, 상기 제 1 코일의 타단은 상기 제 4 증폭 소자의 출력 단자에 접속되고, 상기 제 2 코일의 일단은 상기 제 1 증폭 회로의 출력 단자에 접속되어 있고,
    상기 제 3 코일의 일단은 상기 제 5 증폭 소자의 출력 단자에 접속되고, 상기 제 3 코일의 타단은 상기 제 6 증폭 소자의 출력 단자에 접속되고, 상기 제 4 코일의 일단은 상기 제 2 증폭 회로의 출력 단자에 접속되어 있고,
    상기 제 1 그라운드 전극은 상기 제 3 증폭 소자 및 상기 제 4 증폭 소자에 접속되어 있고,
    상기 제 2 그라운드 전극은 상기 제 5 증폭 소자 및 상기 제 6 증폭 소자에 접속되어 있고,
    상기 제 1 주파수 대역은 상기 제 2 주파수 대역보다 저주파수측에 위치하고,
    상기 제 1 출력 트랜스는 상기 제 2 출력 트랜스보다 큰 고주파 모듈.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전력 증폭기 및 상기 제 2 전력 증폭기를 제어하는 제어회로를 더 구비하고,
    상기 제어회로는 상기 제 2 주면에 배치되어 있는 고주파 모듈.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전력 증폭기의 출력 단자 및 상기 제 2 전력 증폭기의 출력 단자에 접속된 제 1 스위치를 더 구비하고,
    상기 제 1 스위치는 상기 제 2 주면에 배치되어 있는 고주파 모듈.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전력 증폭기의 입력 단자 및 상기 제 2 전력 증폭기의 입력 단자에 접속된 제 2 스위치를 더 구비하고,
    상기 제 2 스위치는 상기 제 2 주면에 배치되어 있는 고주파 모듈.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전력 증폭기 및 상기 제 2 전력 증폭기를 제어하는 제어회로와,
    상기 제 1 전력 증폭기의 출력 단자 및 상기 제 2 전력 증폭기의 출력 단자에 접속된 제 1 스위치와,
    상기 제 1 전력 증폭기의 입력 단자 및 상기 제 2 전력 증폭기의 입력 단자에 접속된 제 2 스위치를 더 구비하고,
    상기 제어회로, 상기 제 1 스위치, 및 상기 제 2 스위치는 1개의 제 2 반도체 IC에 포함되어 있고,
    상기 제 2 반도체 IC는 상기 제 2 주면에 배치되어 있는 고주파 모듈.
  11. 제 10 항에 있어서,
    상기 모듈 기판을 평면에서 본 경우에,
    상기 제 1 전력 증폭기와 상기 제 2 반도체 IC는 적어도 일부 겹쳐져 있고,
    상기 제 2 전력 증폭기와 상기 제 2 반도체 IC는 겹쳐져 있지 않은 고주파 모듈.
  12. 제 10 항에 있어서,
    상기 제 2 주면에 배치된 수신 신호를 증폭 가능한 저잡음 증폭기를 더 구비하고,
    상기 모듈 기판을 평면에서 본 경우에, 상기 제 2 반도체 IC와 상기 저잡음 증폭기 사이에 상기 복수의 외부 접속단자 중 그라운드 전위로 설정된 외부 접속단자가 배치되어 있는 고주파 모듈.
  13. 제 2 항에 있어서,
    상기 제 2 전력 증폭기의 발열량이 상기 제 1 전력 증폭기의 발열량보다 큰 고주파 모듈.
  14. 안테나와,
    상기 안테나에서 송수신되는 고주파 신호를 처리하는 RF 신호 처리 회로와,
    상기 안테나와 상기 RF 신호 처리 회로 사이에서 상기 고주파 신호를 전송하는 제 1 항 또는 제 2 항에 기재된 고주파 모듈을 구비하는 통신장치.
KR1020210046282A 2020-04-23 2021-04-09 고주파 모듈 및 통신장치 KR102575255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020076983A JP2021174854A (ja) 2020-04-23 2020-04-23 高周波モジュールおよび通信装置
JPJP-P-2020-076983 2020-04-23

Publications (2)

Publication Number Publication Date
KR20210131235A KR20210131235A (ko) 2021-11-02
KR102575255B1 true KR102575255B1 (ko) 2023-09-06

Family

ID=78222946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210046282A KR102575255B1 (ko) 2020-04-23 2021-04-09 고주파 모듈 및 통신장치

Country Status (4)

Country Link
US (1) US11394421B2 (ko)
JP (1) JP2021174854A (ko)
KR (1) KR102575255B1 (ko)
CN (1) CN214959529U (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置
WO2023127696A1 (ja) * 2021-12-27 2023-07-06 株式会社村田製作所 方向性結合器、高周波モジュール及び通信装置
US20230290737A1 (en) * 2022-03-14 2023-09-14 Nxp B.V. Flip chip device through package via placement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960277B2 (ja) * 2002-10-23 2007-08-15 株式会社村田製作所 高周波モジュールおよび通信装置
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
US7508261B2 (en) * 2005-01-19 2009-03-24 Micro-Mobio, Inc. Systems of miniaturized compatible radio frequency wireless devices
JP5071465B2 (ja) * 2009-11-11 2012-11-14 株式会社村田製作所 高周波モジュール
KR101141381B1 (ko) * 2010-08-16 2012-07-13 삼성전기주식회사 크로스토크 저감을 위한 통신 회로
WO2012033885A1 (en) 2010-09-08 2012-03-15 Baylor College Of Medicine Immunotherapy of cancer using genetically engineered gd2-specific t cells
US10643962B1 (en) * 2013-02-20 2020-05-05 Micro Mobio Corporation World band radio frequency front end module, system and method of power sensing thereof
US9633349B1 (en) * 2015-05-29 2017-04-25 Tubis Technology Inc. 3D packaging of power amplifier dice apparatus and articles of manufacture
TWI686113B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
JP2020028108A (ja) * 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
US11394421B2 (en) 2022-07-19
US20210336647A1 (en) 2021-10-28
CN214959529U (zh) 2021-11-30
JP2021174854A (ja) 2021-11-01
KR20210131235A (ko) 2021-11-02

Similar Documents

Publication Publication Date Title
KR102395710B1 (ko) 고주파 모듈 및 통신 장치
KR102575255B1 (ko) 고주파 모듈 및 통신장치
KR102543348B1 (ko) 고주파 모듈 및 통신 장치
KR102499032B1 (ko) 고주파 모듈 및 통신 장치
KR102414508B1 (ko) 고주파 모듈 및 통신 장치
CN215186735U (zh) 高频模块和通信装置
KR102584792B1 (ko) 고주파 모듈 및 통신 장치
KR102496904B1 (ko) 고주파 모듈 및 통신 장치
KR102476613B1 (ko) 고주파 모듈 및 통신 장치
KR102452114B1 (ko) 고주파 모듈 및 통신 장치
KR102516508B1 (ko) 고주파 모듈 및 통신 장치
KR102638896B1 (ko) 고주파 모듈 및 통신장치
KR102415533B1 (ko) 고주파 모듈 및 통신 장치
KR102455844B1 (ko) 고주파 모듈 및 통신장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)