WO2023074253A1

WO2023074253A1 - 高周波回路および通信装置

Info

Publication number: WO2023074253A1
Application number: PCT/JP2022/036656
Authority: WO
Inventors: 健二田原; 遼若林; 佳依山本
Original assignee: 株式会社村田製作所
Priority date: 2021-10-28
Filing date: 2022-09-30
Publication date: 2023-05-04

Abstract

高周波回路（１）は、キャリアアンプ（１１）およびピークアンプ（１２）と、入力側コイル（２１１）および出力側コイル（２１２）と、高調波抑制回路（３１および３２）と、移相線路（５２）と、を備え、入力側コイル（２１１）の一端はキャリアアンプ（１１）に接続され、他端はピークアンプ（１２）に接続され、高調波抑制回路（３１）では、直列接続されたインダクタ（３１２）およびキャパシタ（３１１）がキャリアアンプ（１１）とグランドとを結ぶ経路に直列配置されており、高調波抑制回路（３２）は、直列接続されたインダクタ（３２２）およびキャパシタ（３２１）と、キャパシタ（３２１）に並列接続されたインダクタ（３２３）と、を有し、インダクタ（３２２）およびキャパシタ（３２１）は、ピークアンプ（１２）とグランドとを結ぶ経路に直列配置されている。

Description

高周波回路および通信装置

　本発明は、高周波回路および通信装置に関する。

　特許文献１には、入力信号の電力レベルが第１レベル以上の領域において入力信号から分配された第１信号を増幅して第２信号を出力する第１アンプ（キャリアアンプ）と、第２信号が入力される第１トランスと、入力信号の電力レベルが第１レベルより高い第２レベル以上の領域において入力信号から分配された第３信号を増幅して第４信号を出力する第２アンプ（ピークアンプ）と、第４信号が入力される第２トランスと、を備える電力増幅回路が開示されている。

特開２０１８－１３７５６６号公報

　特許文献１に開示された電力増幅回路において、第１アンプおよび第２アンプからの高出力の高周波信号の線形性を改善すべく、高次高調波を抑制する手段が必要となる。

　しかしながら、第１アンプおよび第２アンプの動作時および非動作時の双方において高次高調波を抑制させようとすると、基本波の伝送特性が損なわれる場合がある。

　本発明は、上記課題を解決するためになされたものであって、基本波の伝送特性を劣化させずに高調波を抑制することが可能な、複数の増幅素子およびトランスを有する高周波回路および通信装置を提供することを目的とする。

　上記目的を達成するために、本発明の一態様に係る高周波回路は、第１増幅素子および第２増幅素子と、入力側コイルおよび出力側コイルを有するトランスと、出力側コイルの一端が接続された信号出力端子と、第１回路および第２回路と、移相線路と、を備え、入力側コイルの一端は第１増幅素子の出力端子に接続され、入力側コイルの他端は第２増幅素子の出力端子に接続され、出力側コイルの他端はグランドに接続され、移相線路は、第１増幅素子の出力端子と入力側コイルの一端との間、または、第２増幅素子の出力端子と入力側コイルの他端との間に接続され、第１回路は、互いに直列接続された第１インダクタおよび第１キャパシタを有し、第１インダクタおよび第１キャパシタは、第１増幅素子の出力端子および入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、第２回路は、互いに直列接続された第２インダクタおよび第２キャパシタと、第２キャパシタに並列接続された第３インダクタと、を有し、第２インダクタおよび第２キャパシタは、第２増幅素子の出力端子および入力側コイルの他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている。

　また、本発明の一態様に係る高周波回路は、第１増幅素子および第２増幅素子と、第１入力側コイルおよび第１出力側コイルを有する第１トランスと、第２入力側コイルおよび第２出力側コイルを有する第２トランスと、第１出力側コイルの一端が接続された信号出力端子と、第１回路および第２回路と、移相線路と、を備え、第１入力側コイルの一端は第１増幅素子の出力端子に接続され、第１入力側コイルの他端はグランドに接続され、第２入力側コイルの一端は第２増幅素子の出力端子に接続され、第２入力側コイルの他端はグランドに接続され、第１出力側コイルの他端は第２出力側コイルの一端に接続され、第２出力側コイルの他端はグランドに接続され、移相線路は、第１増幅素子の出力端子と第１入力側コイルの一端との間、または、第２増幅素子の出力端子と第２入力側コイルの一端との間に接続され、第１回路は、互いに直列接続された第１インダクタおよび第１キャパシタを有し、第１インダクタおよび第１キャパシタは、第１増幅素子の出力端子および第１入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、第２回路は、互いに直列接続された第２インダクタおよび第２キャパシタと、第２キャパシタに並列接続された第３インダクタと、を有し、第２インダクタおよび第２キャパシタは、第２増幅素子の出力端子および第２入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている。

　また、本発明の一態様に係る高周波回路は、第１増幅素子、第２増幅素子、第３増幅素子および第４増幅素子と、第１入力側コイルおよび第１出力側コイルを有する第１トランスと、第２入力側コイルおよび第２出力側コイルを有する第２トランスと、第１出力側コイルの一端が接続された信号出力端子と、第１回路、第２回路、第３回路および第４回路と、第１移相線路および第２移相線路と、を備え、第１入力側コイルの一端は第１増幅素子の出力端子に接続され、第１入力側コイルの他端は第３増幅素子の出力端子に接続され、第２入力側コイルの一端は第２増幅素子の出力端子に接続され、第２入力側コイルの他端は第４増幅素子の出力端子に接続され、第１出力側コイルの他端は第２出力側コイルの一端に接続され、第２出力側コイルの他端はグランドに接続され、第１移相線路は第１増幅素子の出力端子と第１入力側コイルの一端との間に接続され、かつ、第２移相線路は第３増幅素子の出力端子と第１入力側コイルの他端との間に接続され、または、第１移相線路は第２増幅素子の出力端子と第２入力側コイルの一端との間に接続され、かつ、第２移相線路は第４増幅素子の出力端子と第２入力側コイルの他端との間に接続され、第１回路は、互いに直列接続された第１インダクタおよび第１キャパシタを有し、第１インダクタおよび第１キャパシタは、第１増幅素子の出力端子および第１入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、第２回路は、互いに直列接続された第２インダクタおよび第２キャパシタと、第２キャパシタに並列接続された第３インダクタと、を有し、第２インダクタおよび第２キャパシタは、第２増幅素子の出力端子および第２入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、第３回路は、互いに直列接続された第４インダクタおよび第３キャパシタを有し、第４インダクタおよび第３キャパシタは、第３増幅素子の出力端子および第１入力側コイルの他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、第４回路は、互いに直列接続された第５インダクタおよび第４キャパシタと、第４キャパシタに並列接続された第６インダクタと、を有し、第５インダクタおよび第４キャパシタは、第４増幅素子の出力端子および第２入力側コイルの他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている。

　本発明によれば、基本波の伝送特性を劣化させずに高調波を抑制することが可能な、複数の増幅素子およびトランスを有する高周波回路および通信装置を提供することが可能となる。

図１は、実施の形態に係る高周波回路および通信装置の回路構成図である。図２は、実施の形態に係る増幅回路の小信号入力時の回路状態図である。図３は、比較例に係る増幅回路の小信号入力時の回路状態図である。図４は、実施の形態および比較例に係るＬＣ直列回路の周波数特性を比較したグラフである。図５は、変形例１に係る増幅回路の回路構成図である。図６は、変形例２に係る増幅回路の回路構成図である。図７は、実施の形態に係る高周波回路の平面図である。図８は、実施の形態に係る高周波回路の断面図である。

　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。

　なお、各図は、本発明を示すために適宜強調、省略、または比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、および比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡素化される場合がある。

　本開示において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含むことを意味する。また、「ＡとＢとの間に接続される」、「ＡおよびＢの間に接続される」とは、ＡおよびＢを結ぶ経路上でＡおよびＢと接続されることを意味する。

　また、本開示において、「信号経路」、「経路」とは、高周波信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。

　また、本開示の構成において、「平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「部品が基板の主面に配置される」とは、部品が基板の主面と接触した状態で主面上に配置されることに加えて、部品が主面と接触せずに主面の上方に配置されること、および、部品の一部が主面側から基板内に埋め込まれて配置されることを含む。

　また、本開示の構成において、「部品Ａが経路Ｂに直列配置される」とは、部品Ａの信号入力端および信号出力端の双方が、経路Ｂを構成する配線、電極、または端子に接続されていることを意味する。

　（実施の形態）
　［１．高周波回路１および通信装置８の回路構成］
　本実施の形態に係る高周波回路１および通信装置８の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波回路１および通信装置８の回路構成図である。

　［１．１　通信装置８の回路構成］
　まず、通信装置８の回路構成について説明する。図１に示すように、本実施の形態に係る通信装置８は、高周波回路１と、アンテナ６と、ＲＦ信号処理回路（ＲＦＩＣ）７と、を備える。

　高周波回路１は、アンテナ６とＲＦＩＣ７との間で高周波信号を伝送する。高周波回路１の詳細な回路構成については後述する。

　アンテナ６は、高周波回路１のアンテナ接続端子１０２に接続され、高周波回路１から出力された高周波信号を送信し、また、外部から高周波信号を受信して高周波回路１へ出力する。

　ＲＦＩＣ７は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ７は、高周波回路１の受信経路を介して入力された受信信号をダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（ＢＢＩＣ、図示せず）へ出力する。また、ＲＦＩＣ７は、ＢＢＩＣから入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、高周波回路１の送信経路に出力する。また、ＲＦＩＣ７は、高周波回路１が有するスイッチおよび増幅素子等を制御する制御部を有する。なお、ＲＦＩＣ７の制御部としての機能の一部または全部は、ＲＦＩＣ７の外部に実装されてもよく、例えば、ＢＢＩＣまたは高周波回路１に実装されてもよい。

　また、ＲＦＩＣ７は、高周波回路１が有する各アンプに供給される電源電圧Ｖｃｃおよびバイアス電圧Ｖｂｉａｓを制御する制御部としての機能も有する。具体的には、ＲＦＩＣ７は、ディジタル制御信号を高周波回路１に出力する。高周波回路１の各アンプには、上記ディジタル制御信号により制御された電源電圧Ｖｃｃおよびバイアス電圧Ｖｂｉａｓが供給される。

　また、ＲＦＩＣ７は、使用される通信バンド（周波数帯域）に基づいて、高周波回路１が有するスイッチ８１および８４の接続を制御する制御部としての機能も有する。

　なお、本実施の形態に係る通信装置８において、アンテナ６は、必須の構成要素ではない。

　［１．２　高周波回路１の回路構成］
　次に、高周波回路１の回路構成について説明する。図１に示すように、高周波回路１は、増幅回路１０と、フィルタ８２および８３と、スイッチ８１および８４と、入力端子１０１と、アンテナ接続端子１０２と、を備える。

　入力端子１０１は、ＲＦＩＣ７に接続され、アンテナ接続端子１０２は、アンテナ６に接続される。

　増幅回路１０は、入力端子１０１から入力されたバンドＡおよびバンドＢの送信信号を増幅するドハティ型の増幅回路である。なお、高周波回路１は、増幅回路１０の代わりに、バンドＡの高周波信号を増幅するドハティ型の第１増幅回路と、バンドＢの高周波信号を増幅するドハティ型の第２増幅回路と、を備えてもよい。

　なお、本実施の形態において、バンドＡおよびバンドＢのそれぞれは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのために、標準化団体など（例えば３ＧＰＰ（登録商標）（3rd Generation Partnership Project）、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義された周波数バンドを意味する。本実施の形態では、通信システムとしては、例えば４Ｇ（4th Generation）－ＬＴＥ(Long Term Evolution)システム、５Ｇ（5th Generation）－ＮＲ（New Radio）システム、およびＷＬＡＮ（Wireless Local Area Network）システム等を用いることができるが、これらに限定されない。

　フィルタ８２は、スイッチ８１および８４の間に接続され、増幅回路１０で増幅された送信信号のうち、バンドＡの送信帯域の送信信号を通過させる。また、フィルタ８３は、スイッチ８１および８４の間に接続され、増幅回路１０で増幅された送信信号のうち、バンドＢの送信帯域の送信信号を通過させる。

　なお、フィルタ８２および８３のそれぞれは、受信用フィルタとともにデュプレクサを構成していてもよいし、時分割複信（ＴＤＤ：Time Division Duplex）方式で伝送する１つのフィルタであってもよい。フィルタ８２および８３がＴＤＤ用のフィルタである場合には、上記１つのフィルタの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置される。

　スイッチ８１は、共通端子、第１選択端子および第２選択端子を有する。共通端子は、増幅回路１０の信号出力端子２００に接続されている。第１選択端子はフィルタ８２に接続され、第２選択端子はフィルタ８３に接続されている。この接続構成において、スイッチ８１は、増幅回路１０とフィルタ８２との接続および増幅回路１０とフィルタ８３との接続を切り替える。

　スイッチ８４は、アンテナスイッチの一例であり、アンテナ接続端子１０２に接続され、アンテナ接続端子１０２とフィルタ８２との接続および非接続を切り替え、また、アンテナ接続端子１０２とフィルタ８３との接続および非接続を切り替える。

　なお、高周波回路１は、アンテナ６から受信された受信信号を、ＲＦＩＣ７へ伝送するための受信回路を備えていてもよい。この場合には、高周波回路１は、低雑音増幅器および受信用フィルタを備える。

　また、信号出力端子２００からアンテナ接続端子１０２までの間に、インピーダンス整合回路が配置されていてもよい。

　上記回路構成によれば、高周波回路１は、バンドＡおよびバンドＢのいずれかの高周波信号を、送信または受信することが可能である。さらに、高周波回路１は、バンドＡおよびバンドＢの高周波信号を、同時送信、同時受信、および同時送受信の少なくともいずれかで実行することも可能である。

　なお、本発明に係る高周波回路１は、図１に示された回路構成のうち、増幅回路１０を少なくとも有していればよい。

　ここで、増幅回路１０の回路構成について、詳細に説明する。

　図１に示すように、増幅回路１０は、キャリアアンプ１１と、ピークアンプ１２と、プリアンプ１９と、移相回路７０と、トランス２１と、高調波抑制回路３１および３２と、移相線路５２と、キャパシタ４１および４２と、信号出力端子２００と、を備える。

　プリアンプ１９は、入力端子１０１から入力されたバンドＡおよび／またはバンドＢの高周波信号を増幅する。

　移相回路７０は、プリアンプ１９から出力された信号ＲＦ０を分配し、当該分配された信号ＲＦ１およびＲＦ２を、それぞれ、端子１１０および１２０を経由してキャリアアンプ１１およびピークアンプ１２に出力する。移相回路７０は、その際、信号ＲＦ１およびＲＦ２の位相を調整する。例えば、移相回路７０は、信号ＲＦ１をＲＦ０に対して＋９０度シフトさせ（９０度進ませ）、信号ＲＦ２をＲＦ０に対して０度シフトさせ（移相させず）る。

　なお、プリアンプ１９および移相回路７０の構成は、上記構成に限られない。例えば、プリアンプ１９は、キャリアアンプ１１およびピークアンプ１２のそれぞれの前段に配置されていてもよい。この場合、移相回路７０は、各プリアンプの前段、または、キャリアアンプ１１およびピークアンプ１２のそれぞれの前段に配置されていてもよい。また、増幅回路１０は、プリアンプ１９および移相回路７０を備えなくてもよい。

　キャリアアンプ１１およびピークアンプ１２のそれぞれは、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等の電界効果トランジスタである。

　キャリアアンプ１１は、本実施の形態における第１増幅素子の一例であり、例えば信号ＲＦ１の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。なお、本実施の形態に係る第１増幅素子は、Ａ級（またはＡＢ級）増幅回路であればよく、キャリアアンプに限定されない。

　ピークアンプ１２は、本実施の形態における第２増幅素子の一例であり、例えば信号ＲＦ２の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。ピークアンプ１２が有する増幅トランジスタには、キャリアアンプ１１が有する増幅トランジスタに印加されるバイアス電圧よりも低いバイアス電圧が印加されているため、信号ＲＦ２の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ１２は、高出力領域において低歪の増幅動作が可能である。なお、本実施の形態に係る第２増幅素子は、Ｃ級増幅回路であればよく、ピークアンプに限定されない。

　トランス２１は、トランスフォーマの一例であり、入力側コイル２１１および出力側コイル２１２を有する。入力側コイル２１１の一端は、キャパシタ４１を介してキャリアアンプ１１の出力端子に接続されている。入力側コイル２１１の他端は、キャパシタ４２および移相線路５２を介してピークアンプ１２の出力端子に接続されている。出力側コイル２１２の一端は信号出力端子２００に接続され、出力側コイル２１２の他端はグランドに接続されている。

　トランス２１の上記接続構成によれば、キャリアアンプ１１から出力される信号と、ピークアンプ１２から出力される信号とが電圧加算され、合成された出力信号が信号出力端子２００から出力される。

　高調波抑制回路３１は、本実施の形態における第１回路の一例であり、互いに直列接続されたインダクタ３１２（第１インダクタ）およびキャパシタ３１１（第１キャパシタ）を有する。インダクタ３１２およびキャパシタ３１１は、キャリアアンプ１１の出力端子とグランドとを結ぶ経路に直列配置されている。より具体的には、高調波抑制回路３１は、一端がキャリアアンプ１１の出力端子と入力側コイル２１１の一端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。なお、本実施の形態では、インダクタ３１２およびキャパシタ３１１のうちインダクタ３１２がグランド側に接続されているが、キャパシタ３１１がグランド側に接続されていてもよい。上記回路構成により、インダクタ３１２とキャパシタ３１１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１１０から入力される送信信号の２倍高調波の周波数に設定することにより、キャリアアンプ１１から出力される送信信号の２倍高調波成分が高調波抑制回路３１よりもトランス２１側へ漏洩することを抑制できる。

　高調波抑制回路３２は、本実施の形態における第２回路の一例であり、互いに直列接続されたインダクタ３２２（第２インダクタ）およびキャパシタ３２１（第２キャパシタ）と、キャパシタ３２１に並列接続されたインダクタ３２３（第３インダクタ）と、を有する。インダクタ３２２およびキャパシタ３２１は、ピークアンプ１２の出力端子とグランドとを結ぶ経路に直列配置されている。より具体的には、高調波抑制回路３２は、一端がピークアンプ１２の出力端子と入力側コイル２１１の他端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。なお、本実施の形態では、インダクタ３２２およびキャパシタ３２１のうちインダクタ３２２がグランド側に接続されているが、キャパシタ３２１がグランド側に接続されていてもよい。上記回路構成により、インダクタ３２２とキャパシタ３２１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１２０から入力される送信信号の２倍高調波の周波数に設定することにより、ピークアンプ１２から出力される送信信号の２倍高調波成分が高調波抑制回路３２よりもトランス２１側へ漏洩することを抑制できる。

　なお、インダクタ３１２、３２２および３２３は、チップ部品および基板に形成されたコイル導体であってもよく、また、ワイヤなどの配線で構成されていてもよい。また、高調波抑制回路３１と高調波抑制回路３２とは、同じ回路構成を有さない。例えば、高調波抑制回路３２ではキャパシタ３２１にインダクタ３２３が並列接続されているが、高調波抑制回路３１ではキャパシタ３１１にインダクタが並列接続されていない。

　移相線路５２は、遅延線路の一例であり、例えば、１／４波長伝送線路であり、一端から入力された高周波信号の位相を１／４波長遅らせてその他端から出力する。移相線路５２の一端はキャパシタ４２を介してピークアンプ１２の出力端子に接続され、移相線路５２の他端は入力側コイル２１１の他端に接続されている。

　なお、移相線路５２の一端はキャパシタ４１を介してキャリアアンプ１１の出力端子に接続され、移相線路５２の他端は入力側コイル２１１の一端に接続されていてもよい。つまり、移相線路５２は、ピークアンプ１２と入力側コイル２１１とを結ぶ経路、および、キャリアアンプ１１と入力側コイル２１１とを結ぶ経路のいずれか一方に配置されていればよい。

　キャパシタ４１は、第１カットオフキャパシタの一例であり、キャリアアンプ１１の出力端子と高調波抑制回路３１とを結ぶ経路に直列配置されている。キャパシタ４１の上記配置によれば、キャリアアンプ１１に供給される直流電源電圧（電流）が、高調波抑制回路３１およびトランス２１に漏洩することを抑制できる。

　キャパシタ４２は、第２カットオフキャパシタの一例であり、ピークアンプ１２の出力端子と高調波抑制回路３２とを結ぶ経路に直列配置されている。キャパシタ４２の上記配置によれば、ピークアンプ１２に供給される直流電源電圧（電流）が、高調波抑制回路３２およびトランス２１に漏洩することを抑制できる。

　なお、高調波抑制回路３２は、２つのインダクタ３２２および３２３が直列接続された構成となっており直流電圧（電流）が高調波抑制回路３２を介してグランドへ漏洩する可能性がある。これに対して、キャパシタ４１および４２の配置により、キャリアアンプ１１およびピークアンプ１２に供給される直流電源電圧（電流）が、高調波抑制回路３２を介してグランドへ漏洩することを回避できる。

　なお、キャリアアンプ１１およびピークアンプ１２の各出力端子へ直流電源電圧（電流）が流れないための構成をキャリアアンプ１１およびピークアンプ１２が有しているのであれば、キャパシタ４１および４２はなくてもよい。

　［１．３　増幅回路１０の信号伝送特性］
　図２は、実施の形態に係る増幅回路１０の小信号入力時の回路状態図である。同図に示すように、増幅回路１０に小信号が入力されている場合、キャリアアンプ１１は動作（ＯＮ）し、ピークアンプ１２は非動作（ＯＦＦ）となっている。

　一方、図示していないが、増幅回路１０に大信号が入力されている場合、キャリアアンプ１１およびピークアンプ１２が動作（ＯＮ）する。

　大信号入力時に対して小信号入力時には、キャリアアンプ１１の出力インピーダンスは大きくなる。つまり、小信号入力時には、ピークアンプ１２がオフ状態となり、キャリアアンプ１１の出力インピーダンスが高くなることで、増幅回路１０は高効率動作することが可能となる。

　一方、大信号入力時には、キャリアアンプ１１およびピークアンプ１２が動作することで大電力信号を出力することができ、かつ、ピークアンプ１２の出力インピーダンスが低いことで、信号歪を抑制することが可能となる。

　図１および図２に示すように、増幅回路１０は、キャリアアンプ１１およびピークアンプ１２から出力される送信信号の２倍高調波を抑制するための高調波抑制回路３１および３２が付加されている。例えば高調波抑制回路３１では、ＬＣ直列共振周波数がキャリアアンプ１１から出力される信号の２倍高調波の周波数と一致するように、インダクタ３１２のインダクタンス値およびキャパシタ３１１の容量値が設定されている。高調波抑制回路３２においても、同様に、インダクタンス値および容量値が設定されている。

　これにより、増幅回路１０では、キャリアアンプ１１およびピークアンプ１２が動作（ＯＮ）している場合（大信号入力時）には、各アンプで発生する２倍高調波を抑制することが可能となる。

　図３は、比較例に係る増幅回路５００の小信号入力時の回路状態図である。同図に示された比較例に係る増幅回路５００は、実施の形態に係る増幅回路１０と比較して、高調波抑制回路３２の代わりに高調波抑制回路５３２を有している点のみが構成として異なる。以下、比較例に係る増幅回路５００について、実施の形態に係る増幅回路１０と同じ構成については説明を省略し、異なる構成について説明する。

　高調波抑制回路５３２は、互いに直列接続されたインダクタ３２２およびキャパシタ３２１を有する。インダクタ３２２およびキャパシタ３２１は、ピークアンプ１２の出力端子とグランドとを結ぶ経路に直列配置されている。上記回路構成により、インダクタ３２２とキャパシタ３２１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小となる。この共振周波数を、端子１２０から入力される送信信号の２倍高調波の周波数に設定することにより、ピークアンプ１２から出力される送信信号の２倍高調波成分が高調波抑制回路５３２よりもトランス２１側へ漏洩することを抑制できる。

　しかしながら、比較例に係る増幅回路５００において、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ１２が非動作である（ＯＦＦ）場合（小信号入力時）には、高調波抑制回路３１および５３２により規定されるＬＣ直列共振周波数が、２倍高調波の周波数から基本波周波数の方向へずれてしまう場合がある。この原因としては、ピークアンプ１２が非動作の場合、キャリアアンプ１１の出力端子から高調波抑制回路５３２を見たインピーダンスにトランス２１のインダクタンス成分が直列付加されるため、高調波抑制回路５３２のＬＣ直列共振周波数が低周波側へシフトしてしまうことが挙げられる。

　これに対して、実施の形態に係る増幅回路１０では、高調波抑制回路３２のキャパシタ３２１にインダクタ３２３が並列接続されているので、比較例に係る増幅回路５００と比較して、基本波周波数における高調波抑制回路３２のインピーダンスを大きく（オープン）でき、ＬＣ直列共振周波数を２倍高調波側へとシフトさせることが可能となる。つまり、実施の形態に係る増幅回路１０では、比較例に係る増幅回路５００と比較して、キャリアアンプ１１が動作しピークアンプ１２が非動作である場合（小信号入力時）に、高調波抑制回路３２により規定されるＬＣ直列共振周波数が、各アンプから出力される信号の基本波周波数と一致してしまうことを回避できる。

　図４は、実施の形態に係る増幅回路１０および比較例に係る増幅回路５００の信号伝送特性を比較したグラフである。図４の（ａ）には、増幅回路１０および５００におけるキャリアアンプ１１の出力端子からトランス２１側を見たインピーダンスを表すスミスチャートが示されている。また、図４の（ｂ）には、増幅回路５００におけるキャリアアンプ１１の出力端子からトランス２１への送信信号の通過特性が示されている。また、図４の（ｃ）には、増幅回路１０におけるキャリアアンプ１１の出力端子からトランス２１への送信信号の通過特性が示されている。

　図４の（ｂ）に示すように、比較例に係る増幅回路５００では、キャリアアンプ１１およびピークアンプ１２がともに動作している（ＯＮ）場合（大信号入力時）には、高調波抑制回路３１および５３２のＬＣ直列共振周波数が送信信号の２倍高調波付近に位置しているため、キャリアアンプ１１から出力された送信信号のうち基本波周波数の信号成分は低損失で伝送され、２倍高調波の信号成分は減衰される（図４の（ｂ）における破線）。一方、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ１２が非動作（ＯＦＦ）の場合（小信号入力時）には、キャリアアンプ１１から出力された送信信号のうち基本波周波数の信号成分が減衰されている（図４の（ｂ）における実線）。これは、キャリアアンプ１１の出力端子からトランス２１側を見たインピーダンスには、ピークアンプ１２が非動作であることにより高調波抑制回路５３２とトランス２１のインダクタンス成分とが直列付加されるため、高調波抑制回路５３２のＬＣ直列共振周波数が低周波側へシフトしてしまうことに起因するものである。このとき、図４の（ａ）に示すように、キャリアアンプ１１の出力端子からトランス２１側を見たインピーダンスは、基本波周波数では低インピーダンス（ショート：図中のマーカ１）となり、２倍高調波の周波数では高インピーダンス（オープン寄り：図中のマーカ３）となってしまう。

　図４の（ｃ）に示すように、実施の形態に係る増幅回路１０では、キャリアアンプ１１およびピークアンプ１２がともに動作している（ＯＮ）場合（大信号入力時）には、高調波抑制回路３１および３２のＬＣ直列共振周波数が送信信号の２倍高調波付近に位置しているため、キャリアアンプ１１から出力された送信信号のうち基本波周波数の信号成分は低損失で伝送され、２倍高調波の信号成分は減衰される（図４の（ｃ）における破線）。一方、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ１２が非動作（ＯＦＦ）の場合（小信号入力時）には、キャリアアンプ１１から出力された送信信号のうち基本波周波数の信号成分は低損失で伝送されている（図４の（ｃ）における実線）。これは、キャリアアンプ１１の出力端子からトランス２１側を見たインピーダンスには、ピークアンプ１２が非動作であることにより高調波抑制回路３２とトランス２１のインダクタンス成分とが直列付加されるが、高調波抑制回路３２にはキャパシタ３２１に並列接続されたインダクタ３２３が付加されているため、ＬＣ直列共振周波数が基本波周波数まではシフトしないことに起因するものである。このとき、図４の（ａ）に示すように、キャリアアンプ１１の出力端子からトランス２１側を見たインピーダンスは、基本波周波数では高インピーダンス（オープン：図中のマーカ２）となり、２倍高調波の周波数ではキャパシタ３２１の容量性により低インピーダンス（ショート近辺：図中マーカ４）となっている。これは、実施の形態に係る高調波抑制回路３２が有するインダクタ３２３により、比較例における基本波のインピーダンス（図中のマーカ１）が、実施の形態における基本波のインピーダンス（図中のマーカ２）へとシフトしたためと解される。この結果、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ１２が非動作（ＯＦＦ）の場合（小信号入力時）には、キャリアアンプ１１から出力された送信信号のうち基本波成分は低損失で伝送され（図４の（ｃ）におけるマーカ２）、２倍波高調波成分は減衰される（図４の（ｃ）におけるマーカ４）。

　よって、実施の形態に係る高周波回路１によれば、キャリアアンプ１１およびピークアンプ１２がともに動作している（ＯＮ）場合（大信号入力時）、ならびに、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ１２が非動作（ＯＦＦ）の場合（小信号入力時）の双方において、基本波の伝送特性を劣化させずに高調波を抑制することが可能となる。

　［１．４　変形例１に係る高周波回路の回路構成］
　次に、変形例１に係る高周波回路について説明する。本変形例に係る高周波回路は、増幅回路１０Ａと、フィルタ８２および８３と、スイッチ８１および８４と、入力端子１０１と、アンテナ接続端子１０２と、を備える。本変形例に係る高周波回路は、実施の形態に係る高周波回路１と比較して、増幅回路１０Ａの構成のみが異なる。以下、本変形例に係る高周波回路について、実施の形態に係る高周波回路１と同じ構成については説明を省略し、異なる構成である増幅回路１０Ａについて説明する。

　図５は、変形例１に係る増幅回路１０Ａの回路構成図である。増幅回路１０Ａは、キャリアアンプ１１と、ピークアンプ１２と、プリアンプ１９と、移相回路７０と、トランス２２および２３と、高調波抑制回路３１および３２と、移相線路５２と、キャパシタ４１および４２と、信号出力端子２００と、を備える。本変形例に係る増幅回路１０Ａは、実施の形態に係る増幅回路１０と比較して、トランス２２および２３の構成のみが異なる。以下、本変形例に係る増幅回路１０Ａについて、実施の形態に係る増幅回路１０と同じ構成については説明を省略し、異なる構成を中心に説明する。

　トランス２２は、第１トランスの一例であり、入力側コイル２２１（第１入力側コイル）および出力側コイル２２２（第１出力側コイル）を有する。入力側コイル２２１の一端は、キャパシタ４１を介してキャリアアンプ１１の出力端子に接続されている。入力側コイル２２１の他端は、グランドに接続されている。出力側コイル２２２の一端は信号出力端子２００に接続され、出力側コイル２２２の他端は出力側コイル２３２の一端に接続されている。

　トランス２３は、第２トランスの一例であり、入力側コイル２３１（第２入力側コイル）および出力側コイル２３２（第２出力側コイル）を有する。入力側コイル２３１の一端は、キャパシタ４２および移相線路５２を介してピークアンプ１２の出力端子に接続されている。入力側コイル２３１の他端は、グランドに接続されている。出力側コイル２３２の一端は出力側コイル２２２の他端に接続され、出力側コイル２３２の他端はグランドに接続されている。

　トランス２２および２３の上記接続構成によれば、キャリアアンプ１１から出力される信号と、ピークアンプ１２から出力される信号とが電圧加算され、合成された出力信号が信号出力端子２００から出力される。

　高調波抑制回路３１は、一端がキャリアアンプ１１の出力端子と入力側コイル２２１の一端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。インダクタ３１２とキャパシタ３１１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１１０から入力される送信信号の２倍高調波の周波数に設定することにより、キャリアアンプ１１から出力される送信信号の２倍高調波成分が高調波抑制回路３１よりもトランス２２側へ漏洩することを抑制できる。

　高調波抑制回路３２は、一端がピークアンプ１２の出力端子と入力側コイル２３１の一端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。インダクタ３２２とキャパシタ３２１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１２０から入力される送信信号の２倍高調波の周波数に設定することにより、ピークアンプ１２から出力される送信信号の２倍高調波成分が高調波抑制回路３２よりもトランス２３側へ漏洩することを抑制できる。また、高調波抑制回路３１と高調波抑制回路３２とは、同じ回路構成を有さない。例えば、高調波抑制回路３２ではキャパシタ３２１にインダクタ３２３が並列接続されているが、高調波抑制回路３１ではキャパシタ３１１にインダクタが並列接続されていない。

　移相線路５２の一端はキャパシタ４２を介してピークアンプ１２の出力端子に接続され、移相線路５２の他端は入力側コイル２３１の一端に接続されている。なお、移相線路５２の一端はキャパシタ４１を介してキャリアアンプ１１の出力端子に接続され、移相線路５２の他端は入力側コイル２２１の一端に接続されていてもよい。

　キャパシタ４１は、第１カットオフキャパシタの一例であり、キャリアアンプ１１の出力端子と高調波抑制回路３１とを結ぶ経路に直列配置されている。キャパシタ４１の上記配置によれば、キャリアアンプ１１に供給される直流電源電圧（電流）が、高調波抑制回路３１およびトランス２２に漏洩することを抑制できる。

　キャパシタ４２は、第２カットオフキャパシタの一例であり、ピークアンプ１２の出力端子と高調波抑制回路３２とを結ぶ経路に直列配置されている。キャパシタ４２の上記配置によれば、ピークアンプ１２に供給される直流電源電圧（電流）が、高調波抑制回路３２およびトランス２３に漏洩することを抑制できる。なお、キャリアアンプ１１およびピークアンプ１２の各出力端子へ直流電源電圧（電流）が流れないための構成をキャリアアンプ１１およびピークアンプ１２が有しているのであれば、キャパシタ４１および４２はなくてもよい。

　本変形例に係る増幅回路１０Ａでは、高調波抑制回路３２のキャパシタ３２１にインダクタ３２３が並列接続されているので、基本波周波数における高調波抑制回路３２のインピーダンスを大きく（オープン）でき、ＬＣ直列共振周波数を２倍高調波側へとシフトさせることが可能となる。つまり、本変形例に係る増幅回路１０Ａでは、キャリアアンプ１１が動作しピークアンプ１２が非動作である場合（小信号入力時）に、高調波抑制回路３２により規定されるＬＣ直列共振周波数が、各アンプから出力される信号の基本波周波数と一致してしまうことを回避できる。

　よって、本変形例に係る高周波回路によれば、キャリアアンプ１１およびピークアンプ１２がともに動作している（ＯＮ）場合（大信号入力時）、ならびに、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ１２が非動作（ＯＦＦ）の場合（小信号入力時）の双方において、基本波の伝送特性を劣化させずに高調波を抑制することが可能となる。

　［１．５　変形例２に係る高周波回路の回路構成］
　次に、変形例２に係る高周波回路について説明する。本変形例に係る高周波回路は、増幅回路１０Ｂと、フィルタ８２および８３と、スイッチ８１および８４と、入力端子１０１と、アンテナ接続端子１０２と、を備える。本変形例に係る高周波回路は、変形例１に係る高周波回路と比較して、増幅回路１０Ｂの構成のみが異なる。以下、本変形例に係る高周波回路について、変形例１に係る高周波回路と同じ構成については説明を省略し、異なる構成である増幅回路１０Ｂについて説明する。

　図６は、変形例２に係る増幅回路１０Ｂの回路構成図である。増幅回路１０Ｂは、キャリアアンプ１３および１４と、ピークアンプ１５および１６と、プリアンプ１９と、移相回路７０と、トランス２２および２３と、高調波抑制回路３３、３４、３５および３６と、移相線路５５および５６と、キャパシタ４３、４４、４５および４６と、信号出力端子２００と、を備える。本変形例に係る増幅回路１０Ｂは、変形例１に係る増幅回路１０Ａと比較して、差動増幅型のキャリアアンプ１３および１４、ならびに、差動増幅型のピークアンプ１５および１６を備える点が主として異なる。以下、本変形例に係る増幅回路１０Ｂについて、変形例１に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。

　移相回路７０は、プリアンプ１９から出力された信号ＲＦ０を分配し、当該分配された信号ＲＦ１、ＲＦ２、ＲＦ３およびＲＦ４を、それぞれ、端子１３０、１４０、１５０および１６０を経由してキャリアアンプ１３、１４、ピークアンプ１５および１６に出力する。移相回路７０は、その際、信号ＲＦ１～ＲＦ４の位相を調整する。例えば、移相回路７０は、信号ＲＦ１をＲＦ０に対して＋９０度シフトさせ（９０度進ませ）、信号ＲＦ２をＲＦ０に対して－９０度シフトさせ（９０度遅らせ）、信号ＲＦ３をＲＦ０に対して０度シフトさせ（移相させず）、信号ＲＦ４をＲＦ０に対して＋１８０度シフトさせる（１８０度進ませる）。

　これにより、ＲＦ１とＲＦ２とは１８０度の位相差を有し、ＲＦ３とＲＦ４とは１８０度の位相差を有することが可能となる。つまり、キャリアアンプ１３および１４は一対の差動増幅器として機能することが可能となり、ピークアンプ１５および１６は一対の差動増幅器として機能することが可能となる。

　なお、増幅回路１０Ｂは、プリアンプ１９および移相回路７０を備えなくてもよい。

　キャリアアンプ１３および１４ならびにピークアンプ１５および１６のそれぞれは、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ＨＢＴ等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ等の電界効果トランジスタである。

　キャリアアンプ１３および１４は、それぞれ、第１増幅素子および第３増幅素子の一例であり、信号ＲＦ１およびＲＦ２の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。なお、本発明に係る第１増幅素子および第３増幅素子は、Ａ級（またはＡＢ級）増幅回路であればよく、キャリアアンプに限定されない。

　ピークアンプ１５および１６は、それぞれ、第２増幅素子および第４増幅素子の一例であり、例えば、信号ＲＦ３およびＲＦ４の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。ピークアンプ１５および１６が有する増幅トランジスタには、キャリアアンプ１３および１４が有する増幅トランジスタに印加されるバイアス電圧よりも低いバイアス電圧が印加されているため、信号ＲＦ３およびＲＦ４の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ１５および１６は、高出力領域において低歪の増幅動作が可能である。なお、本発明に係る第２増幅素子および第４増幅素子は、Ｃ級増幅回路であればよく、ピークアンプに限定されない。

　トランス２２は、第１トランスの一例であり、入力側コイル２２１（第１入力側コイル）および出力側コイル２２２（第１出力側コイル）を有する。入力側コイル２２１の一端は、キャパシタ４３を介してキャリアアンプ１３の出力端子に接続されている。入力側コイル２２１の他端は、キャパシタ４４を介してキャリアアンプ１４の出力端子に接続されている。出力側コイル２２２の一端は信号出力端子２００に接続され、出力側コイル２２２の他端は出力側コイル２３２の一端に接続されている。

　トランス２３は、第２トランスの一例であり、入力側コイル２３１（第２入力側コイル）および出力側コイル２３２（第２出力側コイル）を有する。入力側コイル２３１の一端は、キャパシタ４５および移相線路５５を介してピークアンプ１５の出力端子に接続されている。入力側コイル２３１の他端は、キャパシタ４６および移相線路５６を介してピークアンプ１６の出力端子に接続されている。出力側コイル２３２の一端は出力側コイル２２２の他端に接続され、出力側コイル２３２の他端はグランドに接続されている。

　トランス２２および２３の上記接続構成によれば、キャリアアンプ１３および１４から出力される差動信号と、ピークアンプ１５および１６から出力される差動信号とが電圧加算され、合成された出力信号が信号出力端子２００から出力される。

　高調波抑制回路３３は、本変形例における第１回路の一例であり、互いに直列接続されたインダクタ３３２（第１インダクタ）およびキャパシタ３３１（第１キャパシタ）を有する。インダクタ３３２およびキャパシタ３３１は、キャリアアンプ１３の出力端子とグランドとを結ぶ経路に直列配置されている。より具体的には、高調波抑制回路３３は、一端がキャリアアンプ１３の出力端子と入力側コイル２２１の一端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。なお、本変形例では、インダクタ３３２およびキャパシタ３３１のうちインダクタ３３２がグランド側に接続されているが、キャパシタ３３１がグランド側に接続されていてもよい。上記回路構成により、インダクタ３３２とキャパシタ３３１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１３０から入力される送信信号の２倍高調波の周波数に設定することにより、キャリアアンプ１３から出力される送信信号の２倍高調波成分が高調波抑制回路３３よりもトランス２２側へ漏洩することを抑制できる。

　高調波抑制回路３５は、本実施の形態における第２回路の一例であり、互いに直列接続されたインダクタ３５２（第２インダクタ）およびキャパシタ３５１（第２キャパシタ）と、キャパシタ３５１に並列接続されたインダクタ３５３（第３インダクタ）と、を有する。インダクタ３５２およびキャパシタ３５１は、ピークアンプ１５の出力端子とグランドとを結ぶ経路に直列配置されている。より具体的には、高調波抑制回路３５は、一端がピークアンプ１５の出力端子と入力側コイル２３１の一端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。なお、本変形例では、インダクタ３５２およびキャパシタ３５１のうちインダクタ３５２がグランド側に接続されているが、キャパシタ３５１がグランド側に接続されていてもよい。上記回路構成により、インダクタ３５２とキャパシタ３５１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１５０から入力される送信信号の２倍高調波の周波数に設定することにより、ピークアンプ１５から出力される送信信号の２倍高調波成分が高調波抑制回路３５よりもトランス２３側へ漏洩することを抑制できる。

　高調波抑制回路３４は、本変形例における第３回路の一例であり、互いに直列接続されたインダクタ３４２（第４インダクタ）およびキャパシタ３４１（第３キャパシタ）を有する。インダクタ３４２およびキャパシタ３４１は、キャリアアンプ１４の出力端子とグランドとを結ぶ経路に直列配置されている。より具体的には、高調波抑制回路３４は、一端がキャリアアンプ１４の出力端子と入力側コイル２２１の他端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。なお、本変形例では、インダクタ３４２およびキャパシタ３４１のうちインダクタ３４２がグランド側に接続されているが、キャパシタ３４１がグランド側に接続されていてもよい。上記回路構成により、インダクタ３４２とキャパシタ３４１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１４０から入力される送信信号の２倍高調波の周波数に設定することにより、キャリアアンプ１４から出力される送信信号の２倍高調波成分が高調波抑制回路３４よりもトランス２２側へ漏洩することを抑制できる。

　高調波抑制回路３６は、本実施の形態における第４回路の一例であり、互いに直列接続されたインダクタ３６２（第５インダクタ）およびキャパシタ３６１（第４キャパシタ）と、キャパシタ３６１に並列接続されたインダクタ３６３（第６インダクタ）と、を有する。インダクタ３６２およびキャパシタ３６１は、ピークアンプ１６の出力端子とグランドとを結ぶ経路に直列配置されている。より具体的には、高調波抑制回路３６は、一端がピークアンプ１６の出力端子と入力側コイル２３１の他端とを結ぶ経路上の一点に接続され、他端がグランドに接続されている。なお、本変形例では、インダクタ３６２およびキャパシタ３６１のうちインダクタ３６２がグランド側に接続されているが、キャパシタ３６１がグランド側に接続されていてもよい。上記回路構成により、インダクタ３６２とキャパシタ３６１とは、ＬＣ直列共振回路を形成しており、当該ＬＣ直列共振回路のＬＣ直列共振周波数でインピーダンスが極小（ショート）となる。このＬＣ直列共振周波数を、端子１６０から入力される送信信号の２倍高調波の周波数に設定することにより、ピークアンプ１６から出力される送信信号の２倍高調波成分が高調波抑制回路３６よりもトランス２３側へ漏洩することを抑制できる。

　なお、インダクタ３３２、３４２、３５２、３５３、３６２および３６３は、チップ部品および基板に形成されたコイル導体であってもよく、また、ワイヤなどの配線で構成されていてもよい。また、高調波抑制回路３３および３４と、高調波抑制回路３５および３６とは、同じ回路構成を有さない。例えば、高調波抑制回路３５ではキャパシタ３５１にインダクタ３５３が並列接続され、高調波抑制回路３６ではキャパシタ３６１にインダクタ３６３が並列接続されているが、高調波抑制回路３３では、キャパシタ３３１にインダクタが並列接続されておらず、高調波抑制回路３４では、キャパシタ３４１にインダクタが並列接続されていない。

　移相線路５５は、第１移相線路の一例であり、例えば、１／４波長伝送線路であり、一端から入力された高周波信号の位相を１／４波長遅らせてその他端から出力する。移相線路５５の一端はキャパシタ４５を介してピークアンプ１５の出力端子に接続され、移相線路５５の他端は入力側コイル２３１の一端に接続されている。

　なお、移相線路５５の一端はキャパシタ４３を介してキャリアアンプ１３の出力端子に接続され、移相線路５５の他端は入力側コイル２２１の一端に接続されていてもよい。つまり、移相線路５５は、ピークアンプ１５と入力側コイル２３１とを結ぶ経路、および、キャリアアンプ１３と入力側コイル２２１とを結ぶ経路のいずれか一方に配置されていればよい。

　移相線路５６は、第２移相線路の一例であり、例えば、１／４波長伝送線路であり、一端から入力された高周波信号の位相を１／４波長遅らせてその他端から出力する。移相線路５６の一端はキャパシタ４６を介してピークアンプ１６の出力端子に接続され、移相線路５６の他端は入力側コイル２３１の他端に接続されている。

　なお、移相線路５６の一端はキャパシタ４４を介してキャリアアンプ１４の出力端子に接続され、移相線路５６の他端は入力側コイル２２１の他端に接続されていてもよい。つまり、移相線路５６は、ピークアンプ１６と入力側コイル２３１とを結ぶ経路、および、キャリアアンプ１４と入力側コイル２２１とを結ぶ経路のいずれか一方に配置されていればよい。

　キャパシタ４３は、第１カットオフキャパシタの一例であり、キャリアアンプ１３の出力端子と高調波抑制回路３３とを結ぶ経路に直列配置されている。キャパシタ４３の上記配置によれば、キャリアアンプ１３に供給される直流電源電圧（電流）が、高調波抑制回路３３およびトランス２２に漏洩することを抑制できる。

　キャパシタ４５は、第２カットオフキャパシタの一例であり、ピークアンプ１５の出力端子と高調波抑制回路３５とを結ぶ経路に直列配置されている。キャパシタ４５の上記配置によれば、ピークアンプ１５に供給される直流電源電圧（電流）が、高調波抑制回路３５およびトランス２３に漏洩することを抑制できる。

　なお、高調波抑制回路３５は、２つのインダクタ３５２および３５３が直列接続された構成となっており直流電圧（電流）が高調波抑制回路３５を介してグランドへ漏洩する可能性がある。これに対して、キャパシタ４５の配置により、ピークアンプ１５に供給される直流電源電圧（電流）が、高調波抑制回路３５を介してグランドへ漏洩することを回避できる。

　キャパシタ４４は、第３カットオフキャパシタの一例であり、キャリアアンプ１４の出力端子と高調波抑制回路３４とを結ぶ経路に直列配置されている。キャパシタ４４の上記配置によれば、キャリアアンプ１４に供給される直流電源電圧（電流）が、高調波抑制回路３４およびトランス２２に漏洩することを抑制できる。

　キャパシタ４６は、第４カットオフキャパシタの一例であり、ピークアンプ１６の出力端子と高調波抑制回路３６とを結ぶ経路に直列配置されている。キャパシタ４６の上記配置によれば、ピークアンプ１６に供給される直流電源電圧（電流）が、高調波抑制回路３６およびトランス２３に漏洩することを抑制できる。

　なお、高調波抑制回路３６は、２つのインダクタ３６２および３６３が直列接続された構成となっており直流電圧（電流）が高調波抑制回路３６を介してグランドへ漏洩する可能性がある。これに対して、キャパシタ４６の配置により、ピークアンプ１６に供給される直流電源電圧（電流）が、高調波抑制回路３６を介してグランドへ漏洩することを回避できる。

　なお、キャリアアンプ１３および１４ならびにピークアンプ１５および１６の各出力端子へ直流電源電圧（電流）が流れないための構成を各アンプが有しているのであれば、キャパシタ４３～４６はなくてもよい。

　本変形例に係る増幅回路１０Ｂでは、高調波抑制回路３５のキャパシタ３５１にインダクタ３５３が並列接続され、高調波抑制回路３６のキャパシタ３６１にインダクタ３６３が並列接続されているので、基本波周波数における高調波抑制回路３５および３６のインピーダンスを大きく（オープン）でき、ＬＣ直列共振周波数を２倍高調波側へとシフトさせることが可能となる。つまり、本変形例に係る増幅回路１０Ｂでは、キャリアアンプ１３および１４が動作しピークアンプ１５および１６が非動作である場合（小信号入力時）に、高調波抑制回路３５および３６により規定されるＬＣ直列共振周波数が、各アンプから出力される信号の基本波周波数と一致してしまうことを回避できる。

　よって、本変形例に係る高周波回路によれば、キャリアアンプ１３および１４ならびにピークアンプ１５および１６がともに動作している（ＯＮ）場合（大信号入力時）、ならびに、キャリアアンプ１３および１４が動作（ＯＮ）し、ピークアンプ１５および１６が非動作（ＯＦＦ）の場合（小信号入力時）の双方において、基本波の伝送特性を劣化させずに高調波を抑制することが可能となる。

　［１．６　高周波回路１の部品配置構成］
　次に、実施の形態に係る高周波回路１の部品実装構成について説明する。

　図７は、実施の形態に係る高周波回路１の平面図である。また、図８は、実施の形態に係る高周波回路１の断面図である。図７には、基板６０の主面および基板６０の各層をｚ軸正方向側から見た場合の回路部品の配置が示され、図８には、図７のＶＩＩＩ－ＶＩＩＩ線における断面図が示されている。図７の（ａ）には、基板６０の主面６０ａをｚ軸正方向側から見た場合の回路部品の配置が示され、図７の（ｂ）には、基板６０の第１層（Layer1）をｚ軸正方向側から透視した場合の回路部品の配置が示され、図７の（ｃ）には、基板６０の第２層（Layer2）をｚ軸正方向側から透視した場合の回路部品の配置が示され、図７の（ｄ）には、基板６０の第３層（Layer3）をｚ軸正方向側から透視した場合の回路部品の配置が示されている。また、図７の（ａ）では、各回路部品の配置関係が容易に理解されるよう各回路部品にはその機能を表すマークが付されている場合があるが、実際の各回路部品には、当該マークは付されていない。また、図７および図８において、基板６０および各回路部品を接続する配線の図示が省略されている。

　なお、高周波回路１は、さらに、基板６０の表面および回路部品の一部を覆う樹脂部材、ならびに、樹脂部材の表面を覆うシールド電極層を備えてもよいが、図７および図８では、樹脂部材およびシールド電極層の図示が省略されている。

　高周波回路１は、図１に示された回路構成に加えて、さらに、基板６０を有している。

　基板６０は、高周波回路１を構成する回路部品を実装する基板である。基板６０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Low Temperature Co-fired Ceramics:ＬＴＣＣ）基板、高温同時焼成セラミックス（High Temperature Co-fired Ceramics:ＨＴＣＣ）基板、部品内蔵基板、再配線層（Redistribution Layer：ＲＤＬ）を有する基板、または、プリント基板等が用いられる。基板６０は、第１層（Layer1）、第２層（Layer2）および第３層（Layer3）を有している。

　基板６０の表面上には、半導体ＩＣ９０、キャパシタ４１、４２、３１１および３２１、ならびにインダクタ３１２、３２２および３２３が配置されている。

　半導体ＩＣ９０は、キャリアアンプ１１およびピークアンプ１２を含んでいる。半導体ＩＣ９０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。また、半導体ＩＣ９０は、ＧａＡｓ、ＳｉＧｅ及びＧａＮのうちの少なくとも１つで構成されてもよい。なお、半導体ＩＣ９０の半導体材料は、上述した材料に限定されない。

　キャパシタ４１、４２、３１１および３２１、ならびにインダクタ３１２、３２２および３２３は、基板６０の表面に配置された表面実装部品である。

　基板６０の表面または内部には、トランス２１が形成されている。図７の（ｃ）に示すように、入力側コイル２１１は、基板６０の第２層（Layer2）に形成された平面導体で構成されている。入力側コイル２１１の一端はビア導体６１ｖを介してキャパシタ４１に接続され、入力側コイル２１１の他端はビア導体６２ｖを介してキャパシタ４２に接続されている。図７の（ｂ）および（ｄ）に示すように、出力側コイル２１２は、基板６０の第１層（Layer1）および第３層（Layer3）に形成された平面導体で構成されており、第２層に配置された入力側コイル２１１を第１層および第３層で挟むように配置されている。第１層～第３層を平面視した場合、入力側コイル２１１と出力側コイル２１２とは、少なくとも一部が重なっている。

　なお、入力側コイル２１１は、複数層にわたって形成されていてもよい。また、出力側コイル２１２は、単層で形成されていてもよいし、３層以上にわたって形成されていてもよい。

　ここで、図７の（ａ）に示すように、インダクタ３２２の磁束方向とインダクタ３２３の磁束方向とは、直交していてもよい。

　これによれば、インダクタ３２２とインダクタ３２３との磁界結合を抑制できるので、高調波抑制回路３２の高調波抑制機能を高精度に実現できる。よって、基本波の伝送特性を劣化させずに高調波を高精度に抑制することが可能となる。

　なお、インダクタ３２２は、基板６０の内部に形成された導体コイルで構成され、インダクタ３２３は、基板６０の表面に配置された表面実装部品であり、インダクタ３２２の磁束方向とインダクタ３２３の磁束方向とは、直交していてもよい。

　この場合であっても、インダクタ３２２とインダクタ３２３との磁界結合を抑制できるので、基本波の伝送特性を劣化させずに高調波を高精度に抑制することが可能となる。

　また、キャパシタ４１、４２、３１１および３２１、ならびにインダクタ３１２、３２２および３２３の少なくとも１つは、半導体ＩＣ９０に含まれていてもよい。例えば、インダクタ３２２および３２３が半導体ＩＣ９０に含まれ、インダクタ３２２の磁束方向とインダクタ３２３の磁束方向とは、直交していてもよい。

　これによれば、高周波回路１を小型化しつつ、基本波の伝送特性を劣化させずに高調波を高精度に抑制することが可能となる。

　なお、図示していないが、高周波回路１を構成するその他の回路部品、すなわち、フィルタ８２および８３、スイッチ８１および８４、入力端子１０１、アンテナ接続端子１０２、プリアンプ１９、移相回路７０および信号出力端子２００は、基板６０の表面または内部に形成されていてもよいし、基板６０以外に形成されていてもよい。

　また、変形例１に係る高周波回路および変形例２に係る高周波回路についても、図７および図８に示された部品配置構成と同様の構成を有してもよい。

　例えば、変形例１に係る高周波回路は、基板６０をさらに有し、基板６０の表面上には、半導体ＩＣ９０、キャパシタ４１、４２、３１１および３２１、ならびにインダクタ３１２、３２２および３２３が配置され、基板６０の表面または内部には、トランス２２および２３が形成されている。

　ここで、インダクタ３２２および３２３は表面実装部品であり、インダクタ３２２の磁束方向とインダクタ３２３の磁束方向とは、直交していてもよい。

　また、インダクタ３２２は基板６０の内部に形成された導体コイルで構成されており、インダクタ３２３は表面実装部品であり、インダクタ３２２の磁束方向とインダクタ３２３の磁束方向とは、直交していてもよい。

　これらによれば、変形例１に係る高周波回路を小型化しつつ、基本波の伝送特性を劣化させずに高調波を高精度に抑制することが可能となる。

　また、例えば、変形例２に係る高周波回路は、基板６０をさらに有し、基板６０の表面上には、キャリアアンプ１３、１４、ピークアンプ１５および１６を含む半導体ＩＣ、キャパシタ４３～４６、３３１、３４１、３５１および３６１、ならびにインダクタ３３２、３４２、３５２、３５３、３６２および３６３が配置され、基板６０の表面または内部には、トランス２２および２３が形成されている。

　ここで、インダクタ３５２、３５３、３６２および３６３は表面実装部品であり、インダクタ３５２の磁束方向とインダクタ３５３の磁束方向とは直交しており、インダクタ３６２の磁束方向とインダクタ３６３の磁束方向とは直交していてもよい。

　また、インダクタ３５２および３６２は基板６０の内部に形成された導体コイルで構成されており、インダクタ３５３および３６３は表面実装部品であり、インダクタ３５２の磁束方向とインダクタ３５３の磁束方向とは直交しており、インダクタ３６２の磁束方向とインダクタ３６３の磁束方向とは直交していてもよい。

　これらによれば、変形例２に係る高周波回路を小型化しつつ、基本波の伝送特性を劣化させずに高調波を高精度に抑制することが可能となる。

　［２．効果など］
　以上のように、本実施の形態に係る高周波回路１は、キャリアアンプ１１およびピークアンプ１２と、入力側コイル２１１および出力側コイル２１２を有するトランス２１と、出力側コイル２１２の一端が接続された信号出力端子２００と、高調波抑制回路３１および３２と、移相線路５２と、を備える。入力側コイル２１１の一端はキャリアアンプ１１の出力端子に接続され、入力側コイル２１１の他端はピークアンプ１２の出力端子に接続され、出力側コイル２１２の他端はグランドに接続されている。移相線路５２は、キャリアアンプ１１の出力端子と入力側コイル２１１の一端との間、または、ピークアンプ１２の出力端子と入力側コイル２１１の他端との間に接続されている。高調波抑制回路３１は、互いに直列接続されたインダクタ３１２およびキャパシタ３１１を有し、インダクタ３１２およびキャパシタ３１１は、キャリアアンプ１１の出力端子および入力側コイル２１１の一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、高調波抑制回路３２は、互いに直列接続されたインダクタ３２２およびキャパシタ３２１と、キャパシタ３２１に並列接続されたインダクタ３２３と、を有し、インダクタ３２２およびキャパシタ３２１は、ピークアンプ１２の出力端子および入力側コイル２１１の他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている。

　これによれば、高調波抑制回路３２のキャパシタ３２１にインダクタ３２３が並列接続されているので、インダクタ３２３が並列接続されていない高調波抑制回路５３２を有する高周波回路と比較して、基本波周波数における高調波抑制回路３２のインピーダンスを大きく（オープン）でき、ＬＣ直列共振周波数を２倍高調波側へとシフトさせることが可能となる。つまり、キャリアアンプ１１が動作しピークアンプ１２が非動作である場合（小信号入力時）に、高調波抑制回路３２により規定されるＬＣ直列共振周波数が、各アンプから出力される信号の基本波周波数と一致してしまうことを回避できる。よって、大信号入力時および小信号入力時の双方において、基本波の伝送特性を劣化させずに高調波を抑制することが可能となる。

　また、変形例１に係る高周波回路は、キャリアアンプ１１およびピークアンプ１２と、入力側コイル２２１および出力側コイル２２２を有するトランス２２と、入力側コイル２３１および出力側コイル２３２を有するトランス２３と、出力側コイル２２２の一端が接続された信号出力端子２００と、高調波抑制回路３１および３２と、移相線路５２と、を備える。入力側コイル２２１の一端はキャリアアンプ１１の出力端子に接続され、入力側コイル２２１の他端はグランドに接続され、入力側コイル２３１の一端はピークアンプ１２の出力端子に接続され、入力側コイル２３１の他端はグランドに接続され、出力側コイル２２２の他端は出力側コイル２３２の一端に接続され、出力側コイル２３２の他端はグランドに接続されている。移相線路５２は、キャリアアンプ１１の出力端子と入力側コイル２２１の一端との間、または、ピークアンプ１２の出力端子と入力側コイル２３１の一端との間に接続されている。高調波抑制回路３１は、互いに直列接続されたインダクタ３１２およびキャパシタ３１１を有し、インダクタ３１２およびキャパシタ３１１は、キャリアアンプ１１の出力端子および入力側コイル２２１の一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、高調波抑制回路３２は、互いに直列接続されたインダクタ３２２およびキャパシタ３２１と、キャパシタ３２１に並列接続されたインダクタ３２３と、を有し、インダクタ３２２およびキャパシタ３２１は、ピークアンプ１２の出力端子および入力側コイル２３１の一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている。

　また例えば、実施の形態に係る高周波回路１および変形例１に係る高周波回路は、さらに、キャリアアンプ１１の出力端子と高調波抑制回路３１とを結ぶ経路に直列配置されたキャパシタ４１と、ピークアンプ１２の出力端子と高調波抑制回路３２とを結ぶ経路に直列配置されたキャパシタ４２と、を備えてもよい。

　これによれば、キャリアアンプ１１およびピークアンプ１２に供給される直流電源電圧（電流）が、高調波抑制回路３１および３２ならびにトランスに漏洩することを抑制できる。

　また例えば、実施の形態に係る高周波回路１および変形例１に係る高周波回路は、さらに、基板６０を備え、インダクタ３２２および３２３は基板６０の表面に配置された表面実装部品であり、インダクタ３２２の磁束方向とインダクタ３２３の磁束方向とは直交していてもよい。

　また例えば、実施の形態に係る高周波回路１および変形例１に係る高周波回路は、さらに、基板６０を備え、インダクタ３２２は基板６０の内部に形成された導体コイルで構成されており、インダクタ３２３は基板６０の表面に配置された表面実装部品であり、インダクタ３２２の磁束方向とインダクタ３２３の磁束方向とは直交していてもよい。

　また、変形例２に係る高周波回路は、キャリアアンプ１３および１４、ピークアンプ１５および１６と、入力側コイル２２１および出力側コイル２２２を有するトランス２２と、入力側コイル２３１および出力側コイル２３２を有するトランス２３と、出力側コイル２２２の一端が接続された信号出力端子２００と、高調波抑制回路３３、３４、３５および３６と、移相線路５５および５６と、を備える。入力側コイル２２１の一端はキャリアアンプ１３の出力端子に接続され、入力側コイル２２１の他端はキャリアアンプ１４の出力端子に接続され、入力側コイル２３１の一端はピークアンプ１５の出力端子に接続され、入力側コイル２３１の他端はピークアンプ１６の出力端子に接続され、出力側コイル２２２の他端は出力側コイル２３２の一端に接続され、出力側コイル２３２の他端はグランドに接続されている。移相線路５５はキャリアアンプ１３の出力端子と入力側コイル２２１の一端との間に接続され、かつ、移相線路５６はキャリアアンプ１４の出力端子と入力側コイル２２１の他端との間に接続され、または、移相線路５５はピークアンプ１５の出力端子と入力側コイル２３１の一端との間に接続され、かつ、移相線路５６はピークアンプ１６の出力端子と入力側コイル２３１の他端との間に接続されている。高調波抑制回路３３は、互いに直列接続されたインダクタ３３２およびキャパシタ３３１を有し、インダクタ３３２およびキャパシタ３３１は、キャリアアンプ１３の出力端子および入力側コイル２２１の一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、高調波抑制回路３５は、互いに直列接続されたインダクタ３５２およびキャパシタ３５１と、キャパシタ３５１に並列接続されたインダクタ３５３と、を有し、インダクタ３５２およびキャパシタ３５１は、ピークアンプ１５の出力端子および入力側コイル２３１の一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、高調波抑制回路３４は、互いに直列接続されたインダクタ３４２およびキャパシタ３４１を有し、インダクタ３４２およびキャパシタ３４１は、キャリアアンプ１４の出力端子および入力側コイル２２１の他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、高調波抑制回路３６は、互いに直列接続されたインダクタ３６２およびキャパシタ３６１と、キャパシタ３６１に並列接続されたインダクタ３６３と、を有し、インダクタ３６２およびキャパシタ３６１は、ピークアンプ１６の出力端子および入力側コイル２３１の他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている。

　これによれば、高調波抑制回路３５のキャパシタ３５１にインダクタ３５３が並列接続され、高調波抑制回路３６のキャパシタ３６１にインダクタ３６３が並列接続されているので、基本波周波数における高調波抑制回路３５および３６のインピーダンスを大きく（オープン）でき、ＬＣ直列共振周波数を２倍高調波側へとシフトさせることが可能となる。つまり、キャリアアンプ１３および１４が動作しピークアンプ１５および１６が非動作である場合（小信号入力時）に、高調波抑制回路３５および３６により規定されるＬＣ直列共振周波数が、各アンプから出力される信号の基本波周波数と一致してしまうことを回避できる。よって、大信号入力時および小信号入力時の双方において、基本波の伝送特性を劣化させずに高調波を抑制することが可能となる。

　また例えば、変形例２に係る高周波回路において、キャリアアンプ１３および１４は一対の差動増幅器を構成し、ピークアンプ１５および１６は一対の差動増幅器を構成していてもよい。

　また例えば、変形例２に係る高周波回路は、さらに、キャリアアンプ１３の出力端子と高調波抑制回路３３とを結ぶ経路に直列配置されたキャパシタ４３と、ピークアンプ１５の出力端子と高調波抑制回路３５とを結ぶ経路に直列配置されたキャパシタ４５と、キャリアアンプ１４の出力端子と高調波抑制回路３４とを結ぶ経路に直列配置されたキャパシタ４４と、ピークアンプ１６の出力端子と高調波抑制回路３６とを結ぶ経路に直列配置されたキャパシタ４６と、を備えてもよい。

　これによれば、キャリアアンプ１３および１４、ピークアンプ１５および１６に供給される直流電源電圧（電流）が、高調波抑制回路３３～３６ならびにトランスに漏洩することを抑制できる。

　また例えば、変形例２に係る高周波回路は、さらに、基板６０を備え、インダクタ３５２、３５３、３６２および３６３は基板６０の表面に配置された表面実装部品であり、インダクタ３５２の磁束方向とインダクタ３５３の磁束方向とは直交し、インダクタ３６２の磁束方向とインダクタ３６３の磁束方向とは直交していてもよい。

　これによれば、インダクタ３５２とインダクタ３５３との磁界結合、および、インダクタ３６２とインダクタ３６３との磁界結合を抑制できるので、高調波抑制回路３５および３６の高調波抑制機能を高精度に実現できる。よって、基本波の伝送特性を劣化させずに高調波を高精度に抑制することが可能となる。

　また例えば、変形例２に係る高周波回路は、さらに、基板６０を備え、インダクタ３５２および３６２は基板６０の内部に形成された導体コイルで構成されており、インダクタ３５３および３６３は基板６０の表面に配置された表面実装部品であり、インダクタ３５２の磁束方向とインダクタ３５３の磁束方向とは直交し、インダクタ３６２の磁束方向とインダクタ３６３の磁束方向とは直交していてもよい。

　また、本実施の形態に係る通信装置８は、高周波信号を処理するＲＦＩＣ７と、ＲＦＩＣ７とアンテナ６との間で高周波信号を伝送する高周波回路１と、を備える。

　これによれば、高周波回路１の効果を通信装置８で実現することができる。

　（その他の実施の形態など）
　以上、本発明の実施の形態に係る高周波回路および通信装置について、実施の形態および変形例を挙げて説明したが、本発明に係る高周波回路および通信装置は、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波回路および通信装置を内蔵した各種機器も本発明に含まれる。

　例えば、上記実施の形態および変形例に係る高周波回路において、高調波抑制回路は、互いに直列接続されたインダクタおよびキャパシタが各アンプの出力端子とグランドとの間に接続された構成を有しているが、これに限定されない。高調波抑制回路は、互いに直列接続されたインダクタおよびキャパシタのほかに回路素子を有していてもよい。

　また例えば、上記実施の形態および変形例に係る高周波回路および通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。

　本発明は、マルチバンド対応のフロントエンド部に配置される高周波回路として、携帯電話などの通信機器に広く利用できる。

　１　　高周波回路
　６　　アンテナ
　７　　ＲＦ信号処理回路（ＲＦＩＣ）
　８　　通信装置
　１０、１０Ａ、１０Ｂ、５００　　増幅回路
　１１、１３、１４　　キャリアアンプ
　１２、１５、１６　　ピークアンプ
　１９　　プリアンプ
　２１、２２、２３　　トランス
　３１、３２、３３、３４、３５、３６、５３２　　高調波抑制回路
　４１、４２、４３、４４、４５、４６、３１１、３２１、３３１、３４１、３５１、３６１　　キャパシタ
　５２、５５、５６　　移相線路
　６０　　基板
　６０ａ、６０ｂ　　主面
　６１ｖ、６２ｖ　　ビア導体
　７０　　移相回路
　８１、８４　　スイッチ
　８２、８３　　フィルタ
　９０　　半導体ＩＣ
　１０１　　入力端子
　１０２　　アンテナ接続端子
　１１０、１２０、１３０、１４０、１５０、１６０　　端子
　２００　　信号出力端子
　２１１、２２１、２３１　　入力側コイル
　２１２、２２２、２３２　　出力側コイル
　３１２、３２２、３２３、３３２、３４２、３５２、３５３、３６２、３６３　　インダクタ

Claims

　第１増幅素子および第２増幅素子と、
　入力側コイルおよび出力側コイルを有するトランスと、
　前記出力側コイルの一端が接続された信号出力端子と、
　第１回路および第２回路と、
　移相線路と、を備え、
　前記入力側コイルの一端は、前記第１増幅素子の出力端子に接続され、前記入力側コイルの他端は、前記第２増幅素子の出力端子に接続され、
　前記出力側コイルの他端はグランドに接続され、
　前記移相線路は、前記第１増幅素子の出力端子と前記入力側コイルの一端との間、または、前記第２増幅素子の出力端子と前記入力側コイルの他端との間に接続され、
　前記第１回路は、互いに直列接続された第１インダクタおよび第１キャパシタを有し、
　前記第１インダクタおよび前記第１キャパシタは、前記第１増幅素子の出力端子および前記入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、
　前記第２回路は、互いに直列接続された第２インダクタおよび第２キャパシタと、前記第２キャパシタに並列接続された第３インダクタと、を有し、
　前記第２インダクタおよび前記第２キャパシタは、前記第２増幅素子の出力端子および前記入力側コイルの他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている、
　高周波回路。
　第１増幅素子および第２増幅素子と、
　第１入力側コイルおよび第１出力側コイルを有する第１トランスと、
　第２入力側コイルおよび第２出力側コイルを有する第２トランスと、
　前記第１出力側コイルの一端が接続された信号出力端子と、
　第１回路および第２回路と、
　移相線路と、を備え、
　前記第１入力側コイルの一端は、前記第１増幅素子の出力端子に接続され、前記第１入力側コイルの他端は、グランドに接続され、前記第２入力側コイルの一端は、前記第２増幅素子の出力端子に接続され、前記第２入力側コイルの他端はグランドに接続され、
　前記第１出力側コイルの他端は前記第２出力側コイルの一端に接続され、前記第２出力側コイルの他端はグランドに接続され、
　前記移相線路は、前記第１増幅素子の出力端子と前記第１入力側コイルの一端との間、または、前記第２増幅素子の出力端子と前記第２入力側コイルの一端との間に接続され、
　前記第１回路は、互いに直列接続された第１インダクタおよび第１キャパシタを有し、
　前記第１インダクタおよび前記第１キャパシタは、前記第１増幅素子の出力端子および前記第１入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、
　前記第２回路は、互いに直列接続された第２インダクタおよび第２キャパシタと、前記第２キャパシタに並列接続された第３インダクタと、を有し、
　前記第２インダクタおよび前記第２キャパシタは、前記第２増幅素子の出力端子および前記第２入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている、
　高周波回路。
　前記第１増幅素子は、キャリアアンプであり、
　前記第２増幅素子は、ピークアンプである、
　請求項１または２に記載の高周波回路。
　さらに、
　前記第１増幅素子の出力端子と前記第１回路とを結ぶ経路に直列配置された第１カットオフキャパシタと、
　前記第２増幅素子の出力端子と前記第２回路とを結ぶ経路に直列配置された第２カットオフキャパシタと、を備える、
　請求項１～３のいずれか１項に記載の高周波回路。
　さらに、基板を備え、
　前記第２インダクタおよび前記第３インダクタは、前記基板の表面に配置された表面実装部品であり、
　前記第２インダクタの磁束方向と、前記第３インダクタの磁束方向とは、直交している、
　請求項１～４のいずれか１項に記載の高周波回路。
　さらに、基板を備え、
　前記第２インダクタは、前記基板の内部に形成された導体コイルで構成されており、
　前記第３インダクタは、前記基板の表面に配置された表面実装部品であり、
　前記第２インダクタの磁束方向と、前記第３インダクタの磁束方向とは、直交している、
　請求項１～４のいずれか１項に記載の高周波回路。
　第１増幅素子、第２増幅素子、第３増幅素子および第４増幅素子と、
　第１入力側コイルおよび第１出力側コイルを有する第１トランスと、
　第２入力側コイルおよび第２出力側コイルを有する第２トランスと、
　前記第１出力側コイルの一端が接続された信号出力端子と、
　第１回路、第２回路、第３回路および第４回路と、
　第１移相線路および第２移相線路と、を備え、
　前記第１入力側コイルの一端は、前記第１増幅素子の出力端子に接続され、前記第１入力側コイルの他端は、前記第３増幅素子の出力端子に接続され、前記第２入力側コイルの一端は、前記第２増幅素子の出力端子に接続され、前記第２入力側コイルの他端は、前記第４増幅素子の出力端子に接続され、
　前記第１出力側コイルの他端は前記第２出力側コイルの一端に接続され、前記第２出力側コイルの他端はグランドに接続され、
　前記第１移相線路は、前記第１増幅素子の出力端子と前記第１入力側コイルの一端との間に接続され、かつ、前記第２移相線路は、前記第３増幅素子の出力端子と前記第１入力側コイルの他端との間に接続され、
　または、前記第１移相線路は、前記第２増幅素子の出力端子と前記第２入力側コイルの一端との間に接続され、かつ、前記第２移相線路は、前記第４増幅素子の出力端子と前記第２入力側コイルの他端との間に接続され、
　前記第１回路は、互いに直列接続された第１インダクタおよび第１キャパシタを有し、
　前記第１インダクタおよび前記第１キャパシタは、前記第１増幅素子の出力端子および前記第１入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、
　前記第２回路は、互いに直列接続された第２インダクタおよび第２キャパシタと、前記第２キャパシタに並列接続された第３インダクタと、を有し、
　前記第２インダクタおよび前記第２キャパシタは、前記第２増幅素子の出力端子および前記第２入力側コイルの一端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、
　前記第３回路は、互いに直列接続された第４インダクタおよび第３キャパシタを有し、
　前記第４インダクタおよび前記第３キャパシタは、前記第３増幅素子の出力端子および前記第１入力側コイルの他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されており、
　前記第４回路は、互いに直列接続された第５インダクタおよび第４キャパシタと、前記第４キャパシタに並列接続された第６インダクタと、を有し、
　前記第５インダクタおよび前記第４キャパシタは、前記第４増幅素子の出力端子および前記第２入力側コイルの他端を結ぶ経路上の一点とグランドとを結ぶ経路に直列配置されている、
　高周波回路。
　前記第１増幅素子および前記第３増幅素子は、キャリアアンプであり、
　前記第２増幅素子および前記第４増幅素子は、ピークアンプである、
　請求項７に記載の高周波回路。
　前記第１増幅素子および前記第３増幅素子は、一対の差動増幅器を構成し、
　前記第２増幅素子および前記第４増幅素子は、一対の差動増幅器を構成している、
　請求項７または８に記載の高周波回路。
　さらに、
　前記第１増幅素子の出力端子と前記第１回路とを結ぶ経路に直列配置された第１カットオフキャパシタと、
　前記第２増幅素子の出力端子と前記第２回路とを結ぶ経路に直列配置された第２カットオフキャパシタと、
　前記第３増幅素子の出力端子と前記第３回路とを結ぶ経路に直列配置された第３カットオフキャパシタと、
　前記第４増幅素子の出力端子と前記第４回路とを結ぶ経路に直列配置された第４カットオフキャパシタと、を備える、
　請求項７～９のいずれか１項に記載の高周波回路。
　さらに、基板を備え、
　前記第２インダクタ、前記第３インダクタ、前記第５インダクタおよび前記第６インダクタは、前記基板の表面に配置された表面実装部品であり、
　前記第２インダクタの磁束方向と、前記第３インダクタの磁束方向とは、直交しており、
　前記第５インダクタの磁束方向と、前記第６インダクタの磁束方向とは、直交している、
　請求項７～１０のいずれか１項に記載の高周波回路。
　さらに、基板を備え、
　前記第２インダクタおよび前記第５インダクタは、前記基板の内部に形成された導体コイルで構成されており、
　前記第３インダクタおよび前記第６インダクタは、前記基板の表面に配置された表面実装部品であり、
　前記第２インダクタの磁束方向と、前記第３インダクタの磁束方向とは、直交しており、
　前記第５インダクタの磁束方向と、前記第６インダクタの磁束方向とは、直交している、
　請求項７～１０のいずれか１項に記載の高周波回路。
　高周波信号を処理する信号処理回路と、
　前記信号処理回路とアンテナとの間で前記高周波信号を伝送する、請求項１～１２のいずれか１項に記載の高周波回路と、を備える、
　通信装置。