WO2023008255A1

WO2023008255A1 - 高周波回路および通信装置

Info

Publication number: WO2023008255A1
Application number: PCT/JP2022/028054
Authority: WO
Inventors: 健二田原; 大貴庄内; 佳依山本; 遼若林
Original assignee: 株式会社村田製作所
Priority date: 2021-07-28
Filing date: 2022-07-19
Publication date: 2023-02-02
Also published as: US20240162923A1; CN117716626A

Abstract

高周波回路（１）は、パワーアンプ（１１および１２）と、トランス（１４）と、バンドＡを通過帯域とするフィルタ（６２）と、バンドＢを通過帯域とするフィルタ（６３）と、バンドＣを通過帯域とするフィルタ（６４）と、出力側コイル（１４２）の一端に接続された整合回路（２０および３０）と、出力側コイル（１４２）の他端に接続された整合回路（４０および５０）と、を備える。整合回路（２０）は、第１経路に配置されたキャパシタ（２３）と、第１経路およびグランドに接続されたスイッチ（２２）と、直列接続されたスイッチ（２１）およびインダクタ（２４）と、を有し、整合回路（３０）は、第２経路に配置されたキャパシタ（３３）と、直列接続されたスイッチ（３１）およびインダクタ（３４）と、を有し、整合回路（４０）は、第３経路およびグランドに接続されたスイッチ（４２）を有する。

Description

高周波回路および通信装置

　本発明は、高周波回路および通信装置に関する。

　特許文献１には、入力信号の電力レベルが第１レベル以上の領域において入力信号から分配された第１信号を増幅して第２信号を出力する第１アンプと、第２信号が入力される第１トランスと、入力信号の電力レベルが第１レベルより高い第２レベル以上の領域において入力信号から分配された第３信号を増幅して第４信号を出力する第２アンプと、第４信号が入力される第２トランスと、を備える電力増幅回路が開示されている。

特開２０１８－１３７５６６号公報

　特許文献１に開示された電力増幅回路において、複数のバンドの高周波信号を増幅して個別に伝送する場合、電力増幅回路の出力側に複数のバンドのそれぞれを通過帯域とする複数のフィルタと、電力増幅回路と上記複数のフィルタとの接続および非接続を切り替えるスイッチが必要となる。

　しかしながら、信号経路上に上記スイッチが配置されると、当該スイッチのオン抵抗により高周波信号の伝送損失が大きくなる。

　本発明は、上記課題を解決するためになされたものであって、複数のバンドの高周波信号を低損失で伝送可能な、複数の増幅素子を有する高周波回路および通信装置を提供することを目的とする。

　上記目的を達成するために、本発明の一態様に係る高周波回路は、第１増幅素子および第２増幅素子と、入力側コイルおよび出力側コイルを有するトランスと、第１バンドを含む通過帯域を有する第１フィルタと、第２バンドを含む通過帯域を有する第２フィルタと、第３バンドを含む通過帯域を有する第３フィルタと、出力側コイルの一端と第１フィルタとの間に接続された第１回路と、出力側コイルの一端と第２フィルタとの間に接続された第２回路と、出力側コイルの他端と第３フィルタとの間に接続された第３回路と、を備え、第１増幅素子の出力端子は入力側コイルの一端に接続され、第２増幅素子の出力端子は入力側コイルの他端に接続され、第１回路は、出力側コイルの一端と第１フィルタとを結ぶ第１経路に直列配置された第１キャパシタと、第１経路とグランドとの間に接続された第１スイッチと、互いに直列接続された第２スイッチおよび第１インダクタと、を有し、第２スイッチと第１インダクタとの直列接続回路は、第１経路に並列接続され、第２回路は、出力側コイルの一端と第２フィルタとを結ぶ第２経路に直列配置された第２キャパシタと、互いに直列接続された第３スイッチおよび第２インダクタと、を有し、第３スイッチと第２インダクタとの直列接続回路は、第２経路に並列接続され、第３回路は、出力側コイルの他端および第３フィルタを結ぶ第３経路と、グランドとの間に接続された第４スイッチを有する。

　また、本発明の一態様に係る高周波回路は、第１増幅素子、第２増幅素子、第３増幅素子および第４増幅素子と、第１入力側コイルおよび第１出力側コイルを有する第１トランスと、第２入力側コイルおよび第２出力側コイルを有する第２トランスと、第１バンドを含む通過帯域を有する第１フィルタと、第２バンドを含む通過帯域を有する第２フィルタと、第３バンドを含む通過帯域を有する第３フィルタと、第４バンドを含む通過帯域を有する第４フィルタと、第１出力側コイルの一端と第１フィルタとの間に接続された第１回路と、第１出力側コイルの一端と第２フィルタとの間に接続された第２回路と、第２出力側コイルの一端と第３フィルタとの間に接続された第３回路と、第２出力側コイルの一端と第４フィルタとの間に接続された第４回路と、を備え、第１増幅素子の出力端子は第１入力側コイルの一端に接続され、第２増幅素子の出力端子は第１入力側コイルの他端に接続され、第３増幅素子の出力端子は第２入力側コイルの一端に接続され、第４増幅素子の出力端子は第２入力側コイルの他端に接続され、第１出力側コイルの他端は第２出力側コイルの他端と接続され、第１回路は、第１出力側コイルの一端と第１フィルタとを結ぶ第１経路に直列配置された第１キャパシタと、第１経路とグランドとの間に接続された第１スイッチと、互いに直列接続された第２スイッチおよび第１インダクタと、を有し、第２スイッチと第１インダクタとの直列接続回路は、第１経路に並列接続され、第２回路は、第１出力側コイルの一端と第２フィルタとを結ぶ第２経路に直列配置された第２キャパシタと、第２経路とグランドとの間に接続された第５スイッチと、互いに直列接続された第３スイッチおよび第２インダクタと、を有し、第３スイッチと第２インダクタとの直列接続回路は、第２経路に並列接続され、第３回路は、第２出力側コイルの一端と第３フィルタとを結ぶ第３経路に直列配置された第３キャパシタと、第３経路とグランドとの間に接続された第４スイッチと、互いに直列接続された第６スイッチおよび第３インダクタと、を有し、第６スイッチと第３インダクタとの直列接続回路は、第３経路に並列接続され、第４回路は、第２出力側コイルの一端と第４フィルタとを結ぶ第４経路に直列配置された第４キャパシタと、第４経路とグランドとの間に接続された第７スイッチと、互いに直列接続された第８スイッチおよび第４インダクタと、を有し、第８スイッチと第４インダクタとの直列接続回路は、第４経路に並列接続されている。

　また、本発明の一態様に係る高周波回路は、第１増幅素子および第２増幅素子と、第１バンドを含む通過帯域を有する第１フィルタと、第１増幅素子の出力端と第１フィルタの一端との間に接続された第１回路と、第２増幅素子の入力端と第１フィルタの一端との間に接続された第２回路と、を備え、第１回路は、第１増幅素子の出力端と第１フィルタとを結ぶ第１経路に直列配置された第１キャパシタと、互いに直列接続された第１スイッチおよび第１インダクタを含み、第１キャパシタと並列接続された第１直列接続回路と、を有し、第２回路は、第２増幅素子の入力端と第１フィルタとを結ぶ第２経路に直列配置された第２インダクタと、互いに直列接続された第２スイッチおよび第２キャパシタを含み、第２インダクタと並列接続された第２直列接続回路と、を有する。

　本発明によれば、複数のバンドの高周波信号を低損失で伝送可能な、複数の増幅素子を有する高周波回路および通信装置を提供することが可能となる。

図１は、実施の形態に係る高周波回路および通信装置の回路構成図である。図２は、実施の形態に係る高周波回路に適用されるバンドの組み合わせを例示した図である。図３Ａは、実施の形態に係る高周波回路の、バンドＡの信号を伝送する場合の回路状態図である。図３Ｂは、実施の形態に係る高周波回路の、バンドＡの信号を伝送する場合の通過特性を示すグラフである。図４Ａは、実施の形態に係る高周波回路の、バンドＢの信号を伝送する場合の回路状態図である。図４Ｂは、実施の形態に係る高周波回路の、バンドＢの信号を伝送する場合の通過特性を示すグラフである。図５Ａは、実施の形態に係る高周波回路の、バンドＣの信号を伝送する場合の回路状態図である。図５Ｂは、実施の形態に係る高周波回路の、バンドＣの信号を伝送する場合の通過特性を示すグラフである。図６Ａは、実施の形態に係る高周波回路の、バンドＤの信号を伝送する場合の回路状態図である。図６Ｂは、実施の形態に係る高周波回路の、バンドＤの信号を伝送する場合の通過特性を示すグラフである。図７は、実施の形態の変形例１に係る高周波回路の回路構成図である。図８は、実施の形態の変形例１に係る高周波回路に適用されるバンドの組み合わせを例示した図である。図９は、実施の形態の変形例２に係る高周波回路の回路構成図である。図１０は、実施例１に係る高周波回路の平面図および断面図である。図１１は、実施例２に係る高周波回路の平面図である。図１２は、実施の形態の変形例３に係る高周波回路および通信装置の回路構成図である。図１３Ａは、変形例３に係る高周波回路の、バンドＡの信号を送信する場合の回路状態図である。図１３Ｂは、変形例３に係る高周波回路の、バンドＡの信号を送信する場合の第２回路の通過特性およびインピーダンス特性を示すグラフである。図１４は、変形例３に係る高周波回路の、バンドＡの信号を受信する場合の回路状態図である。図１５Ａは、変形例３に係る高周波回路の、バンドＡの信号を送信かつバンドＤの信号を受信する場合の回路状態図である。図１５Ｂは、変形例３に係る高周波回路の、バンドＡの信号を送信かつバンドＤの信号を受信する場合のクロスアイソレーション特性を示すグラフである。

　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。

　なお、各図は、本発明を示すために適宜強調、省略、または比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、および比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡素化される場合がある。

　本開示において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含むことを意味する。また、「ＡとＢとの間に接続される」、「ＡおよびＢの間に接続される」とは、ＡおよびＢを結ぶ経路上でＡおよびＢと接続されることを意味する。

　また、本開示において、「信号経路」とは、高周波信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。

　本発明の部品配置において、「平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「Ａは平面視においてＢと重なる」とは、ｘｙ平面に正投影されたＡの領域が、ｘｙ平面に正投影されたＢの領域と重なることを意味する。「ＡがＢおよびＣの間に配置される」とは、Ｂ内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡを通ることを意味する。「ＢよりもＡの方がＣの近くに配置される」とは、ＡおよびＣの間の最短距離が、ＢおよびＣの間の最短距離よりも短いことを意味する。また、「平行」および「直交」などの要素間の関係性を示す用語、および、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。

　また、本開示において、「部品Ａが経路Ｂに直列配置される」とは、部品Ａの信号入力端および信号出力端の双方が、経路Ｂを構成する配線、電極、または端子に接続されていることを意味する。

　（実施の形態）
　［１．高周波回路１および通信装置４の回路構成］
　本実施の形態に係る高周波回路１および通信装置４の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波回路１および通信装置４の回路構成図である。

　［１．１　通信装置４の回路構成］
　まず、通信装置４の回路構成について説明する。図１に示すように、本実施の形態に係る通信装置４は、高周波回路１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、を備える。

　高周波回路１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波回路１の詳細な回路構成については後述する。

　アンテナ２は、高周波回路１のアンテナ接続端子１００に接続され、高周波回路１から出力された高周波信号を送信し、また、外部から高周波信号を受信して高周波回路１へ出力する。

　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波回路１の受信経路を介して入力された受信信号をダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（ＢＢＩＣ、図示せず）へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣから入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、高周波回路１の送信経路に出力する。また、ＲＦＩＣ３は、高周波回路１が有するスイッチおよび増幅素子等を制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部または全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣまたは高周波回路１に実装されてもよい。

　また、ＲＦＩＣ３は、高周波回路１が有する各アンプに供給される電源電圧Ｖｃｃおよびバイアス電圧を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、ディジタル制御信号を高周波回路１に出力する。高周波回路１の各アンプには、上記ディジタル制御信号により制御された電源電圧Ｖｃｃおよびバイアス電圧が供給される。

　また、ＲＦＩＣ３は、使用される通信バンド（周波数帯域）に基づいて、高周波回路１が有する各スイッチの接続を制御する制御部としての機能も有する。

　なお、本実施の形態に係る通信装置４において、アンテナ２は、必須の構成要素ではない。

　［１．２　高周波回路１の回路構成］
　次に、高周波回路１の回路構成について説明する。図１に示すように、高周波回路１は、パワーアンプ１１および１２と、プリアンプ１０と、トランス１３および１４と、整合回路２０、３０、４０および５０と、スイッチ６０と、フィルタ６２、６３、６４および６５と、入力端子１１０と、アンテナ接続端子１００と、を備える。

　入力端子１１０は、ＲＦＩＣ３に接続され、アンテナ接続端子１００は、アンテナ２に接続される。

　なお、入力端子１１０、アンテナ接続端子１００、および後述する端子７２～７８のそれぞれは、金属電極および金属バンプなどの金属導体であってもよく、また、金属配線上の一点（ノード）であってもよい。

　プリアンプ１０は、入力端子１１０から入力されたバンドＡ～バンドＤの高周波信号を増幅する。

　トランス１３は、一次側コイル１３１および二次側コイル１３２を有する。一次側コイル１３１の一端は電源（電源電圧Ｖｃｃ）に接続され、一次側コイル１３１の他端はプリアンプ１０の出力端子に接続されている。二次側コイル１３２の一端はパワーアンプ１１の入力端子に接続され、二次側コイル１３２の他端はパワーアンプ１２の入力端子に接続されている。トランス１３は、プリアンプ１０から出力される高周波信号を、所定の位相差を有する２つの高周波信号に分配する。分配された２つの高周波信号のそれぞれは、パワーアンプ１１および１２に入力される。

　パワーアンプ１１は、第１増幅素子の一例であり、増幅トランジスタを有する。パワーアンプ１２は、第２増幅素子の一例であり、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等の電界効果トランジスタである。

　プリアンプ１０、パワーアンプ１１および１２、ならびにトランス１３および１４は、差動増幅型の増幅回路を構成している。なお、プリアンプ１０およびトランス１３はなくてもよい。また、プリアンプ１０、パワーアンプ１１および１２、ならびにトランス１３および１４は、パワーアンプ１１がキャリアアンプとして動作し、パワーアンプ１２がピークアンプとして動作することにより、ドハティ型の増幅回路を構成してもよい。この場合には、トランス１３の代わりに移相回路が配置されてもよく、また、パワーアンプ１１の出力端子と入力側コイル１４１の一端との間、および、パワーアンプ１２の出力端子と入力側コイル１４１の他端との間の少なくとも一方に移相線路が配置されてもよい。

　トランス１４は、入力側コイル１４１および出力側コイル１４２を有する。入力側コイル１４１の一端はパワーアンプ１１の出力端子に接続され、入力側コイル１４１の他端はパワーアンプ１２の出力端子に接続されている。入力側コイル１４１の中点は電源（電源電圧Ｖｃｃ）に接続されている。出力側コイル１４２の一端は端子７６を経由して整合回路２０および３０に接続され、出力側コイル１４２の他端は端子７７を経由して整合回路４０および５０に接続されている。トランス１４は、パワーアンプ１１および１２から出力される高周波信号を合成する。合成された高周波信号は、端子７６および７７のいずれか一方に出力される。

　フィルタ６２は、第１フィルタの一例であり、バンドＡ（第１バンド）を含む通過帯域を有する。フィルタ６２の入力端は、端子７２を経由して整合回路２０に接続されている。

　フィルタ６３は、第２フィルタの一例であり、バンドＢ（第２バンド）を含む通過帯域を有する。フィルタ６３の入力端は、端子７３を経由して整合回路３０に接続されている。

　フィルタ６４は、第３フィルタの一例であり、バンドＣ（第３バンド）を含む通過帯域を有する。フィルタ６４の入力端は、端子７４を経由して整合回路４０に接続されている。

　フィルタ６５は、第４フィルタの一例であり、バンドＤ（第４バンド）を含む通過帯域を有する。フィルタ６５の入力端は、端子７５を経由して整合回路５０に接続されている。

　スイッチ６０は、アンテナスイッチの一例であり、アンテナ接続端子１００に接続され、アンテナ接続端子１００とフィルタ６２との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６３との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６４との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６５との接続および非接続を切り替える。

　なお、フィルタ６２～６５は、共通端子はアンテナ接続端子１００に接続されたマルチプレクサを構成していてもよく、この場合には、スイッチ６０はなくてもよい。また、フィルタ６２～６５のそれぞれは、周波数分割複信（ＦＤＤ：Frequency Division Duplex）用である場合には、受信用フィルタとともにデュプレクサを構成していてもよいし、時分割複信（ＴＤＤ：Time Division Duplex）方式用である場合には、各フィルタの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置されていてもよい。

　整合回路２０は、第１回路の一例であり、出力側コイル１４２の一端とフィルタ６２との間に接続されている。整合回路２０は、スイッチ２１および２２と、キャパシタ２３と、インダクタ２４と、を有している。

　キャパシタ２３は、第１キャパシタの一例であり、出力側コイル１４２の一端とフィルタ６２とを結ぶ第１経路に直列配置されている。スイッチ２２は、第１スイッチの一例であり、第１経路とグランドとの間に接続されている。スイッチ２１は、第２スイッチの一例であり、インダクタ２４は、第１インダクタの一例であり、スイッチ２１とインダクタ２４とは、互いに直列接続されている。スイッチ２１とインダクタ２４との直列接続回路は、第１経路に並列接続されている。

　整合回路３０は、第２回路の一例であり、出力側コイル１４２の一端とフィルタ６３との間に接続されている。整合回路３０は、スイッチ３１および３２と、キャパシタ３３と、インダクタ３４と、を有している。

　キャパシタ３３は、第２キャパシタの一例であり、出力側コイル１４２の一端とフィルタ６３とを結ぶ第２経路に直列配置されている。スイッチ３２は、第５スイッチの一例であり、第２経路とグランドとの間に接続されている。スイッチ３１は、第３スイッチの一例であり、インダクタ３４は、第２インダクタの一例であり、スイッチ３１とインダクタ３４とは、互いに直列接続されている。スイッチ３１とインダクタ３４との直列接続回路は、第２経路に並列接続されている。

　整合回路４０は、第３回路の一例であり、出力側コイル１４２の他端とフィルタ６４との間に接続されている。整合回路４０は、スイッチ４１および４２と、キャパシタ４３と、インダクタ４４と、を有している。

　キャパシタ４３は、第３キャパシタの一例であり、出力側コイル１４２の他端とフィルタ６４とを結ぶ第３経路に直列配置されている。スイッチ４２は、第４スイッチの一例であり、第３経路とグランドとの間に接続されている。スイッチ４１は、第６スイッチの一例であり、インダクタ４４は、第３インダクタの一例であり、スイッチ４１とインダクタ４４とは、互いに直列接続されている。スイッチ４１とインダクタ４４との直列接続回路は、第３経路に並列接続されている。

　整合回路５０は、第４回路の一例であり、出力側コイル１４２の他端とフィルタ６５との間に接続されている。整合回路５０は、スイッチ５１および５２と、キャパシタ５３と、インダクタ５４と、を有している。

　キャパシタ５３は、第４キャパシタの一例であり、出力側コイル１４２の他端とフィルタ６５とを結ぶ第４経路に直列配置されている。スイッチ５２は、第７スイッチの一例であり、第４経路とグランドとの間に接続されている。スイッチ５１は、第８スイッチの一例であり、インダクタ５４は、第４インダクタの一例であり、スイッチ５１とインダクタ５４とは、互いに直列接続されている。スイッチ５１とインダクタ５４との直列接続回路は、第４経路に並列接続されている。

　なお、整合回路２０、３０、４０および５０は、ＩＣ７０に含まれていてもよい。

　なお、スイッチ２１、２２、３１、３２、４１、４２、５１および５２のそれぞれは、例えば、ＦＥＴなどを含むスイッチ素子である。

　図２は、実施の形態に係る高周波回路１に適用されるバンドの組み合わせを例示した図である。本実施の形態に係る高周波回路１では、バンドＡは、例えば、時分割複信（ＴＤＤ：Time Division Duplex）用であって４Ｇ（4th Generation）－ＬＴＥ(Long Term Evolution)のためのバンドＢ４０（２３００－２４００ＭＨｚ）である。また、バンドＢは、例えば、周波数分割複信（ＦＤＤ：Frequency Division Duplex）用であって４Ｇ－ＬＴＥのためのバンドＢ７（アップリンク動作バンド：２５００－２５７０ＭＨｚ、ダウンリンク動作バンド：２６２０－２６９０ＭＨｚ）である。また、バンドＣは、例えば、ＦＤＤ用であって４Ｇ－ＬＴＥのためのバンドＢ３０（アップリンク動作バンド：２３０５－２３１５ＭＨｚ、ダウンリンク動作バンド：２３５０－２３６０ＭＨｚ）である。また、バンドＤは、例えば、ＴＤＤ用であって４Ｇ－ＬＴＥのためのバンドＢ４１（２４９６－２６９０ＭＨｚ）である。

　なお、バンドＡ～バンドＤのそれぞれは、５Ｇ（5th Generation）－ＮＲ（New Radio）のためのバンドであってもよい。

　図２に示すように、バンドＡとバンドＢとは周波数が重ならず、バンドＣとバンドＤとは周波数が重なっていない。また、バンドＡとバンドＣとは周波数が重なっており、バンドＢとバンドＤとは周波数が重なっている。

　なお、バンドＡとバンドＣとは周波数が重なっていなくてもよく、また、バンドＢとバンドＤとは周波数が重なっていなくてもよい。

　なお、本実施の形態において、バンドＡ～バンドＤのそれぞれは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのために、標準化団体など（例えば３ＧＰＰ（登録商標）（3rd Generation Partnership Project）、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義された周波数バンドを意味し、上記で例示したバンドに限定されない。本実施の形態では、通信システムとしては、例えば４Ｇ－ＬＴＥシステム、５Ｇ－ＮＲシステムおよびＷＬＡＮ（Wireless Local Area Network）システム等を用いることができるが、これらに限定されない。

　上記回路構成によれば、高周波回路１は、バンドＡ～バンドＤのいずれかの高周波信号を、入力端子１１０からアンテナ接続端子１００へ向けて送信することが可能である。このとき、バンドＡを伝送する整合回路２０の第１経路、バンドＢを伝送する整合回路３０の第２経路、バンドＣを伝送する整合回路４０の第３経路、およびバンドＤを伝送する整合回路５０の第４経路には、スイッチが直列配置されていないので、バンドＡ～バンドＤの高周波信号を低損失で伝送することが可能となる。

　［１．３　高周波回路１における高周波信号の流れ］
　次に、高周波回路１におけるバンドＡ～バンドＤの高周波信号の流れについて説明する。

　図３Ａは、実施の形態に係る高周波回路１の、バンドＡの信号を伝送する場合の回路状態図である。同図に示すように、バンドＡの信号を伝送する場合、スイッチ２１および２２が非導通状態となり、スイッチ４２が導通状態となり、スイッチ４１が非導通状態となる。パワーアンプ１１および１２から出力されたバンドＡの信号を、端子７６を経由して第１経路に伝送するには、出力側コイル１４２の他端を短絡状態とする必要がある。出力側コイル１４２の他端とスイッチ４２との間には接続配線があるため、スイッチ４２を導通状態としてスイッチ４２の近傍をグランドに短絡しても、出力側コイル１４２の他端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ４２と出力側コイル１４２の他端との間に直列配置されたキャパシタ４３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ４３およびスイッチ４２のうち、キャパシタ４３の方が出力側コイルの他端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路３０のスイッチ３１および３２が導通状態となる。これにより、整合回路３０は、端子７６とグランドとの間に、インダクタ３４とキャパシタ３３との並列接続回路が配置される。

　図３Ｂは、実施の形態に係る高周波回路１の、バンドＡの信号を伝送する場合の通過特性を示すグラフである。同図には、端子７２－７６間の通過特性（破線）および端子７３－７６間の通過特性（実線）が示されている。

　インダクタ３４とキャパシタ３３との並列接続回路（ＬＣ共振回路）は、バンドＡの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路３０は、スイッチ３１および３２が導通状態となることにより、バンドＡの信号に対してオープン状態となる。

　これにより、端子７６－７２間の通過特性に示すように、バンドＡの信号は第１経路を低損失で通過することが可能となる。

　なお、整合回路５０において、スイッチ５１および５２が導通状態となっていてもよい。これにより、整合回路５０は、端子７７とグランドとの間に、インダクタ５４とキャパシタ５３との並列接続回路が配置される。これにより、インダクタ５４とキャパシタ５３との並列接続回路（ＬＣ共振回路）は、バンドＡの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路５０は、スイッチ５１および５２が導通状態となることにより、バンドＡの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１１および１２から出力されたバンドＡの信号は、直列配置されたスイッチを経由せずに、第１経路からフィルタ６２へと伝送する。よって、高周波回路１は、バンドＡの高周波信号を低損失で伝送することが可能となる。

　図４Ａは、実施の形態に係る高周波回路１の、バンドＢの信号を伝送する場合の回路状態図である。同図に示すように、バンドＢの信号を伝送する場合、スイッチ３１および３２が非導通状態となり、スイッチ５２が導通状態となり、スイッチ５１が非導通状態となる。パワーアンプ１１および１２から出力されたバンドＢの信号を、端子７６を経由して第２経路に伝送するには、出力側コイル１４２の他端を短絡状態とする必要がある。出力側コイル１４２の他端とスイッチ５２との間には接続配線があるため、スイッチ５２を導通状態としてスイッチ５２の近傍をグランドに短絡しても、出力側コイル１４２の他端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ５２と出力側コイル１４２の他端との間に直列配置されたキャパシタ５３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ５３およびスイッチ５２のうち、キャパシタ５３の方が出力側コイルの他端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路２０のスイッチ２１および２２が導通状態となる。これにより、整合回路２０は、端子７６とグランドとの間に、インダクタ２４とキャパシタ２３との並列接続回路が配置される。

　図４Ｂは、実施の形態に係る高周波回路１の、バンドＢの信号を伝送する場合の通過特性を示すグラフである。同図には、端子７３－７６間の通過特性（破線）および端子７２－７６間の通過特性（実線）が示されている。

　インダクタ２４とキャパシタ２３との並列接続回路（ＬＣ共振回路）は、バンドＢの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路２０は、スイッチ２１および２２が導通状態となることにより、バンドＢの信号に対してオープン状態となる。

　これにより、端子７６－７３間の通過特性に示すように、バンドＢの信号は第２経路を低損失で通過することが可能となる。

　なお、整合回路４０において、スイッチ４１および４２が導通状態となっていてもよい。これにより、整合回路４０は、端子７７とグランドとの間に、インダクタ４４とキャパシタ４３との並列接続回路が配置される。これにより、インダクタ４４とキャパシタ４３との並列接続回路（ＬＣ共振回路）は、バンドＢの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路４０は、スイッチ４１および４２が導通状態となることにより、バンドＢの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１１および１２から出力されたバンドＢの信号は、直列配置されたスイッチを経由せずに、第２経路からフィルタ６３へと伝送する。よって、高周波回路１は、バンドＢの高周波信号を低損失で伝送することが可能となる。

　図５Ａは、実施の形態に係る高周波回路１の、バンドＣの信号を伝送する場合の回路状態図である。同図に示すように、バンドＣの信号を伝送する場合、スイッチ４１および４２が非導通状態となり、スイッチ２２が導通状態となり、スイッチ２１が非導通状態となる。パワーアンプ１１および１２から出力されたバンドＣの信号を、端子７７を経由して第３経路に伝送するには、出力側コイル１４２の一端を短絡状態とする必要がある。出力側コイル１４２の一端とスイッチ２２との間には接続配線があるため、スイッチ２２を導通状態としてスイッチ２２の近傍をグランドに短絡しても、出力側コイル１４２の一端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ２２と出力側コイル１４２の一端との間に直列配置されたキャパシタ２３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の一端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ２３およびスイッチ２２のうち、キャパシタ２３の方が出力側コイルの一端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の一端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路５０のスイッチ５１および５２が導通状態となる。これにより、整合回路５０は、端子７７とグランドとの間に、インダクタ５４とキャパシタ５３との並列接続回路が配置される。

　図５Ｂは、実施の形態に係る高周波回路１の、バンドＣの信号を伝送する場合の通過特性を示すグラフである。同図には、端子７４－７７間の通過特性（破線）および端子７５－７７間の通過特性（実線）が示されている。

　インダクタ５４とキャパシタ５３との並列接続回路（ＬＣ共振回路）は、バンドＣの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路５０は、スイッチ５１および５２が導通状態となることにより、バンドＣの信号に対してオープン状態となる。

　これにより、端子７７－７４間の通過特性に示すように、バンドＣの信号は第３経路を低損失で通過することが可能となる。

　なお、整合回路３０において、スイッチ３１および３２が導通状態となっていてもよい。これにより、整合回路３０は、端子７６とグランドとの間に、インダクタ３４とキャパシタ３３との並列接続回路が配置される。これにより、インダクタ３４とキャパシタ３３との並列接続回路（ＬＣ共振回路）は、バンドＣの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路３０は、スイッチ３１および３２が導通状態となることにより、バンドＣの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１１および１２から出力されたバンドＣの信号は、直列配置されたスイッチを経由せずに、第３経路からフィルタ６４へと伝送する。よって、高周波回路１は、バンドＣの高周波信号を低損失で伝送することが可能となる。

　図６Ａは、実施の形態に係る高周波回路１の、バンドＤの信号を伝送する場合の回路状態図である。同図に示すように、バンドＤの信号を伝送する場合、スイッチ５１および５２が非導通状態となり、スイッチ３２が導通状態となり、スイッチ３１が非導通状態となる。パワーアンプ１１および１２から出力されたバンドＤの信号を、端子７７を経由して第４経路に伝送するには、出力側コイル１４２の一端を短絡状態とする必要がある。出力側コイル１４２の一端とスイッチ３２との間には接続配線があるため、スイッチ３２を導通状態としてスイッチ３２の近傍をグランドに短絡しても、出力側コイル１４２の一端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ３２と出力側コイル１４２の一端との間に直列配置されたキャパシタ３３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の一端におけるインピーダンスを短絡状態とすることが可能となる。

　なお、キャパシタ３３およびスイッチ３２のうち、キャパシタ３３の方が出力側コイルの一端に近く接続されていることが望ましい。これにより、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の一端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また、整合回路４０のスイッチ４１および４２が導通状態となる。これにより、整合回路４０は、端子７７とグランドとの間に、インダクタ４４とキャパシタ４３との並列接続回路が配置される。

　図６Ｂは、実施の形態に係る高周波回路１の、バンドＤの信号を伝送する場合の通過特性を示すグラフである。同図には、端子７５－７７間の通過特性（破線）および端子７４－７７間の通過特性（実線）が示されている。

　インダクタ４４とキャパシタ４３との並列接続回路（ＬＣ共振回路）は、バンドＤの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路４０は、スイッチ４１および４２が導通状態となることにより、バンドＤの信号に対してオープン状態となる。

　これにより、端子７７－７５間の通過特性に示すように、バンドＤの信号は第４経路を低損失で通過することが可能となる。

　なお、整合回路２０において、スイッチ２１および２２が導通状態となっていてもよい。これにより、整合回路２０は、端子７６とグランドとの間に、インダクタ２４とキャパシタ２３との並列接続回路が配置される。これにより、インダクタ２４とキャパシタ２３との並列接続回路（ＬＣ共振回路）は、バンドＤの信号を通過させない帯域除去フィルタとして機能させることが可能となる。つまり、整合回路２０は、スイッチ２１および２２が導通状態となることにより、バンドＤの信号に対してオープン状態となる。

　上記のスイッチ動作により、パワーアンプ１１および１２から出力されたバンドＤの信号は、直列配置されたスイッチを経由せずに、第４経路からフィルタ６５へと伝送する。よって、高周波回路１は、バンドＤの高周波信号を低損失で伝送することが可能となる。

　ここで、整合回路２０のキャパシタ２３は、バンドＣの信号を伝送する場合には、出力側コイル１４２の一端の位相（インピーダンス）調整用素子として機能し、バンドＢの信号を伝送する場合には、第１経路と第２経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。また、整合回路３０のキャパシタ３３は、バンドＤの信号を伝送する場合には、出力側コイル１４２の一端の位相（インピーダンス）調整用素子として機能し、バンドＡの信号を伝送する場合には、第１経路と第２経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。また、整合回路４０のキャパシタ４３は、バンドＡの信号を伝送する場合には、出力側コイル１４２の他端の位相（インピーダンス）調整用素子として機能し、バンドＤの信号を伝送する場合には、第３経路と第４経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。また、整合回路５０のキャパシタ５３は、バンドＢの信号を伝送する場合には、出力側コイル１４２の他端の位相（インピーダンス）調整用素子として機能し、バンドＣの信号を伝送する場合には、第３経路と第４経路とのアイソレーションを確保するためのＬＣ並列共振回路用素子として機能している。

　つまり、キャパシタ２３、３３、４３および５３のそれぞれは、複数の機能を兼用する多機能素子であるため、整合回路２０～５０の回路素子数を低減できる。よって、高周波回路１の小型化が図られる。

　また、例えば、整合回路２０において、スイッチ２１のオン抵抗が大きくなると、インダクタ２４およびキャパシタ２３で形成されるＬＣ並列共振回路に抵抗成分が重畳されることとなり、バンドＢの帯域除去フィルタとしての減衰量が劣化してしまう。しかしながら、スイッチ２１のオン抵抗が大きい場合でも、インダクタ２４のインダクタンス値を相対的に大きく、かつ、キャパシタ２３のキャパシタンス値を相対的に小さくすることで上記減衰量の劣化を抑制できる。つまり、スイッチ２１が低オン抵抗を有さない場合であっても、インダクタ２４のインダクタンス値およびキャパシタ２３のキャパシタンス値を調整することで、バンドＢの帯域除去フィルタとしての性能劣化を抑制できる。よって、低オン抵抗を有する高性能のスイッチ、および、大きなキャパシタンス値を有するキャパシタを使用する必要がないので、整合回路２０を小型化できる。

　なお、整合回路３０、４０および５０についても、上記観点から同様に小型化が可能となる。

　［１．４　変形例１に係る高周波回路１Ａの回路構成］
　実施の形態に係る高周波回路１は、異なる４つのバンドの信号を伝送することが可能な構成を有していたが、本変形例に係る高周波回路１Ａは、異なる３つのバンドの信号を伝送することが可能な構成を有する。

　図７は、実施の形態の変形例１に係る高周波回路１Ａの回路構成図である。同図に示すように、高周波回路１Ａは、パワーアンプ１１および１２と、プリアンプ１０と、トランス１３および１４と、整合回路２０、３０および４５と、スイッチ６０と、フィルタ６２、６３および６４と、入力端子１１０と、アンテナ接続端子１００と、を備える。本変形例に係る高周波回路１Ａは、実施の形態に係る高周波回路１と比較して、整合回路５０およびフィルタ６５が配置されておらず、整合回路４０に代わって整合回路４５が配置されている点が異なる。以下、本変形例に係る高周波回路１Ａについて、実施の形態に係る高周波回路１と同じ構成については説明を省略し、異なる構成を中心に説明する。

　トランス１４は、入力側コイル１４１および出力側コイル１４２を有する。出力側コイル１４２の一端は端子７６を経由して整合回路２０および３０に接続され、出力側コイル１４２の他端は端子７７を経由して整合回路４５に接続されている。

　フィルタ６４は、第３フィルタの一例であり、バンドＣ（第３バンド）を含む通過帯域を有する。フィルタ６４の入力端は、端子７８を経由して整合回路４５に接続されている。

　スイッチ６０は、アンテナスイッチの一例であり、アンテナ接続端子１００に接続され、アンテナ接続端子１００とフィルタ６２との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６３との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６４との接続および非接続を切り替える。

　整合回路４５は、第３回路の一例であり、出力側コイル１４２の他端とフィルタ６４との間に接続されている。整合回路４５は、スイッチ４２と、キャパシタ４３と、を有している。

　キャパシタ４３は、第３キャパシタの一例であり、出力側コイル１４２の他端とフィルタ６４とを結ぶ第３経路に直列配置されている。スイッチ４２は、第４スイッチの一例であり、第３経路とグランドとの間に接続されている。

　図８は、実施の形態の変形例１に係る高周波回路１Ａに適用されるバンドの組み合わせを例示した図である。本変形例に係る高周波回路１Ａでは、バンドＡは、例えば、ＦＤＤ用であって４Ｇ－ＬＴＥのためのバンドＢ１（アップリンク動作バンド：１９２０－１９８０ＭＨｚ、ダウンリンク動作バンド：２１１０－２１７０ＭＨｚ）である。また、バンドＢは、例えば、ＦＤＤ用であって４Ｇ－ＬＴＥのためのバンドＢ６６（アップリンク動作バンド：１７１０－１７８０ＭＨｚ、ダウンリンク動作バンド：２１１０－２２００ＭＨｚ）である。また、バンドＣは、例えば、ＦＤＤ用であって４Ｇ－ＬＴＥのためのバンドＢ３（アップリンク動作バンド：１７１０－１７８５ＭＨｚ、ダウンリンク動作バンド：１８０５－１８８０ＭＨｚ）である。

　なお、バンドＡ～バンドＣのそれぞれは、５Ｇ－ＮＲのためのバンドであってもよい。

　図８に示すように、バンドＡのアップリンク動作バンドとバンドＢのアップリンク動作バンドとは周波数が重ならず、バンドＢのアップリンク動作バンドとバンドＣのアップリンク動作バンドとは周波数が重なっている。

　なお、バンドＢのアップリンク動作バンドとバンドＣのアップリンク動作バンドとは周波数が重なっていなくてもよい。

　上記回路構成によれば、高周波回路１Ａは、バンドＡ～バンドＣのいずれかの高周波信号を、入力端子１１０からアンテナ接続端子１００へ向けて送信することが可能である。このとき、バンドＡを伝送する整合回路２０の第１経路、バンドＢを伝送する整合回路３０の第２経路、およびバンドＣを伝送する整合回路４５の第３経路には、スイッチが直列配置されていないので、バンドＡ～バンドＣの高周波信号を低損失で伝送することが可能となる。

　［１．５　高周波回路１Ａにおける高周波信号の流れ］
　次に、高周波回路１ＡにおけるバンドＡ～バンドＣの高周波信号の流れについて説明する。

　まず、バンドＡの信号を伝送する場合、スイッチ２１および２２が非導通状態となり、スイッチ４２が導通状態となる。パワーアンプ１１および１２から出力されたバンドＡの信号を、端子７６を経由して第１経路に伝送するには、出力側コイル１４２の他端を短絡状態とする必要がある。出力側コイル１４２の他端とスイッチ４２との間には接続配線があるため、スイッチ４２を導通状態としてスイッチ４２の近傍をグランドに短絡しても、出力側コイル１４２の他端のインピーダンスは、当該接続配線のインダクタンス成分の分だけ短絡点からずれることとなる。これに対して、スイッチ４２と出力側コイル１４２の他端との間に直列配置されたキャパシタ４３により、上記接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　また、整合回路３０のスイッチ３１および３２が導通状態となる。これにより、整合回路３０は、端子７６とグランドとの間に、インダクタ３４とキャパシタ３３との並列接続回路が配置される。インダクタ３４とキャパシタ３３との並列接続回路は、バンドＡの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路３０は、スイッチ３１および３２が導通状態となることにより、バンドＡの信号に対してオープン状態となる。これにより、バンドＡの信号は第１経路を低損失で通過することが可能となる。

　次に、バンドＢの信号を伝送する場合、スイッチ３１および３２が非導通状態となり、スイッチ４２が導通状態となる。パワーアンプ１１および１２から出力されたバンドＢの信号を、端子７６を経由して第２経路に伝送するには、出力側コイル１４２の他端を短絡状態とする必要がある。これに対して、スイッチ４２と出力側コイル１４２の他端との間に直列配置されたキャパシタ４３により、出力側コイル１４２の他端とスイッチ４２との間の接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　また、整合回路２０のスイッチ２１および２２が導通状態となる。これにより、整合回路２０は、端子７６とグランドとの間に、インダクタ２４とキャパシタ２３との並列接続回路が配置される。インダクタ２４とキャパシタ２３との並列接続回路は、バンドＢの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路２０は、スイッチ２１および２２が導通状態となることにより、バンドＢの信号に対してオープン状態となる。これにより、バンドＢの信号は第２経路を低損失で通過することが可能となる。

　次に、バンドＣの信号を伝送する場合、スイッチ４２が非導通状態となり、スイッチ２２が導通状態となる。パワーアンプ１１および１２から出力されたバンドＣの信号を、端子７７を経由して第３経路に伝送するには、出力側コイル１４２の一端を短絡状態とする必要がある。これに対して、スイッチ２２と出力側コイル１４２の一端との間に直列配置されたキャパシタ２３により、出力側コイル１４２の一端とスイッチ２２との間の接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の一端におけるインピーダンスを短絡状態とすることが可能となる。

　また、整合回路３０のスイッチ３１および３２が導通状態となる。これにより、整合回路３０は、端子７６とグランドとの間に、インダクタ３４とキャパシタ３３との並列接続回路が配置される。インダクタ３４とキャパシタ３３との並列接続回路は、バンドＣの信号を通過させない帯域除去フィルタとして機能する。つまり、整合回路３０は、スイッチ３１および３２が導通状態となることにより、バンドＣの信号に対してオープン状態となる。これにより、バンドＣの信号は第３経路を低損失で通過することが可能となる。

　なお、本変形例に係る高周波回路１Ａにおいて、スイッチ３２およびキャパシタ４３はなくてもよい。ただし、この場合には、スイッチ４２が出力側コイル１４２の他端に近接して配置されていること、および、バンドＡとバンドＢとの周波数が重なっておらず、かつ、周波数間隔が十分確保されていることが必要となる。この回路構成の動作について以下、説明する。

　まず、バンドＡの信号を伝送する場合、スイッチ２１および２２が非導通状態となり、スイッチ４２が導通状態となる。これにより、出力側コイル１４２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　また、整合回路３０のスイッチ３１が導通状態となる。これにより、整合回路３０は、端子７６と端子７３との間に、インダクタ３４とキャパシタ３３との並列接続回路が配置される。インダクタ３４とキャパシタ３３との並列接続回路は、バンドＡの信号を通過させないフィルタとして機能する。つまり、整合回路３０は、スイッチ３１が導通状態となることにより、バンドＡの信号に対してオープン状態となる。これにより、バンドＡの信号は第１経路を低損失で通過することが可能となる。

　次に、バンドＢの信号を伝送する場合、スイッチ３１が非導通状態となり、スイッチ４２が導通状態となる。これにより、出力側コイル１４２の他端におけるインピーダンスを短絡状態とすることが可能となる。

　上記動作により、バンドＡの信号は第１経路を低損失で通過することが可能となり、バンドＢの信号は第２経路を低損失で通過することが可能となり、バンドＣの信号は第３経路を低損失で通過することが可能となる。

　これにより、複数のバンドＡ～バンドＣの高周波信号を低損失で伝送可能な、複数の増幅素子およびトランスを有する高周波回路を提供できる。

　［１．６　変形例２に係る高周波回路１Ｂの回路構成］
　実施の形態に係る高周波回路１は、２つのパワーアンプと１つの出力トランスとを有する増幅回路を有していたが、本変形例に係る高周波回路１Ｂは、４つのパワーアンプと２つの出力トランスとを有する増幅回路を有する。

　図９は、実施の形態の変形例２に係る高周波回路１Ｂの回路構成図である。同図に示すように、高周波回路１Ｂは、パワーアンプ１５、１６、１７および１８と、トランス６８および６９と、整合回路２０、３０、４０および５０と、スイッチ６０と、フィルタ６２、６３、６４および６５と、アンテナ接続端子１００と、を備える。本変形例に係る高周波回路１Ｂは、実施の形態に係る高周波回路１と比較して、４つのパワーアンプ１５～１８および２つのトランス６８および６９が配置されている点が異なる。以下、本変形例に係る高周波回路１Ｂについて、実施の形態に係る高周波回路１と同じ構成については説明を省略し、異なる構成を中心に説明する。

　パワーアンプ１５は、第１増幅素子の一例であり、増幅トランジスタを有する。パワーアンプ１６は、第２増幅素子の一例であり、増幅トランジスタを有する。パワーアンプ１７は、第３増幅素子の一例であり、増幅トランジスタを有する。パワーアンプ１８は、第４増幅素子の一例であり、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ＨＢＴ等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ等の電界効果トランジスタである。

　パワーアンプ１５および１６、ならびにトランス６８は、差動増幅型の増幅回路を構成している。また、パワーアンプ１７および１８、ならびにトランス６９は、差動増幅型の増幅回路を構成している。なお、パワーアンプ１５～１８の前段にプリアンプおよび段間トランスが配置されていてもよい。また、パワーアンプ１５がキャリアアンプとして動作し、パワーアンプ１６がピークアンプとして動作することにより、ドハティ型の増幅回路を構成してもよい。また、パワーアンプ１７がキャリアアンプとして動作し、パワーアンプ１８がピークアンプとして動作することにより、ドハティ型の増幅回路を構成してもよい。この場合には、パワーアンプ１５の出力端子とトランス６８の入力側コイルの一端との間、および、パワーアンプ１６の出力端子とトランス６８の入力側コイルの他端との間の少なくとも一方に移相線路が配置されてもよい。また、パワーアンプ１７の出力端子とトランス６９の入力側コイルの一端との間、および、パワーアンプ１８の出力端子とトランス６９の入力側コイルの他端との間の少なくとも一方に移相線路が配置されてもよい。

　トランス６８は、第１トランスの一例であり、第１入力側コイルおよび第１出力側コイルを有する。第１入力側コイルの一端はパワーアンプ１５の出力端子に接続され、第１入力側コイルの他端はパワーアンプ１６の出力端子に接続されている。第１出力側コイルの一端は端子７６を経由して整合回路２０および３０に接続され、第１出力側コイルの他端はトランス６９の第２出力側コイルの他端と接続されている。トランス６８は、パワーアンプ１５および１６から出力される高周波信号を合成する。合成された高周波信号は、端子７６および７７のいずれか一方に出力される。

　トランス６９は、第２トランスの一例であり、第２入力側コイルおよび第２出力側コイルを有する。第２入力側コイルの一端はパワーアンプ１７の出力端子に接続され、第２入力側コイルの他端はパワーアンプ１８の出力端子に接続されている。第２出力側コイルの一端は端子７７を経由して整合回路４０および５０に接続され、第２出力側コイルの他端はトランス６８の第１出力側コイルの他端と接続されている。トランス６９は、パワーアンプ１７および１８から出力される高周波信号を合成する。合成された高周波信号は、端子７６および７７のいずれか一方に出力される。

　整合回路２０は、第１回路の一例であり、第１出力側コイルの一端とフィルタ６２との間に接続されている。

　整合回路３０は、第２回路の一例であり、第１出力側コイルの一端とフィルタ６３との間に接続されている。

　整合回路４０は、第３回路の一例であり、第２出力側コイルの一端とフィルタ６４との間に接続されている。

　整合回路５０は、第４回路の一例であり、第２出力側コイルの一端とフィルタ６４との間に接続されている。

　なお、整合回路２０～５０が有する各スイッチの動作については、実施の形態に係る高周波回路１と同様である。これにより、パワーアンプ１５～１８から出力されたバンドＡの信号は、直列配置されたスイッチを経由せずに、第１経路からフィルタ６２へと伝送する。また、パワーアンプ１５～１８から出力されたバンドＢの信号は、直列配置されたスイッチを経由せずに、第２経路からフィルタ６３へと伝送する。また、パワーアンプ１５～１８から出力されたバンドＣの信号は、直列配置されたスイッチを経由せずに、第３経路からフィルタ６４へと伝送する。また、パワーアンプ１５～１８から出力されたバンドＤの信号は、直列配置されたスイッチを経由せずに、第４経路からフィルタ６５へと伝送する。よって、高周波回路１Ｂは、バンドＡ～バンドＤの高周波信号を低損失で伝送することが可能となる。

　［１．７　高周波回路１の実装構成］
　本実施の形態に係る高周波回路１の実装構成について、図１０を参照しながら説明する。

　図１０は、実施例１に係る高周波回路１の平面図および断面図である。図１０の（ａ）は、ｚ軸正側からモジュール基板９０の主面９０ａ側を透視した図であり、図１０の（ｂ）は、ｚ軸正側からモジュール基板９０の主面９０ｂ側を透視した図である。図１０の（ｃ）は、実施例に係る高周波回路１の断面図である。図１０の（ｃ）おける高周波回路１の断面は、図１０の（ａ）および（ｂ）のＸ－Ｘ線における断面である。

　なお、図１０において、各部品の配置関係が容易に理解されるように、各部品にはそれを表す記号が付されている場合があるが、実際の各部品には、当該記号は付されていない。また、図１０において、モジュール基板９０に配置された複数の電子部品を接続する配線の図示が一部省略されている。また、図１０において、複数の電子部品を覆う樹脂部材および樹脂部材の表面を覆うシールド電極層の図示が省略されている。

　高周波回路１は、図１に示された高周波回路１に含まれる複数の回路素子を含む複数の電子部品に加えて、モジュール基板９０を備える。

　モジュール基板９０は、互いに対向する主面９０ａおよび９０ｂを有する。主面９０ａおよび９０ｂは、それぞれ第１主面および第２主面の一例である。なお、図１０において、モジュール基板９０は、平面視において矩形状を有するが、この形状に限定されない。

　モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板もしくは高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（ＲＤＬ：Redistribution Layer）を有する基板、または、プリント基板等を用いることができるが、これらに限定されない。

　主面９０ａ上には、パワーアンプ１１および１２と、プリアンプ１０と、トランス１３および１４と、インダクタ２４、３４、４４および５４と、フィルタ６２、６３、６４および６５と、が配置されている。

　主面９０ｂ上には、スイッチ２１、２２、３１、３２、４１、４２、５１および５２が配置されている。

　プリアンプ１０、パワーアンプ１１および１２は、半導体ＩＣ８０で構成されている。

　スイッチ２１、２２、３１、３２、４１、４２、５１および５２は、半導体ＩＣ８１で構成されている。半導体ＩＣ８０および８１のそれぞれは、例えば、ガリウムヒ素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）および窒化ガリウム（ＧａＮ）のうちの少なくとも１つで構成される。なお、半導体ＩＣ８０おおび８１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成されてもよく、具体的にはＳＯＩ（Silicon On Insulator）プロセスにより製造されてもよい。なお、半導体ＩＣ８０および８１の半導体材料は、上述した材料に限定されない。

　なお、スイッチ６０、ならびにキャパシタ２３、３３、４３および５３は、図１０には図示されていないが、主面９０ａ、９０ｂおよびモジュール基板９０の内部のいずれに配置されていてもよい。また、トランス１３および１４は、主面９０ｂまたはモジュール基板９０の内部に配置されていてもよい。

　上記構成によれば、高周波回路１を構成する回路部品が、主面９０ａおよび９０ｂに振り分けて配置されているので、高周波回路１を小型化できる。

　ここで、モジュール基板９０を平面視した場合、インダクタ２４、３４、４４および５４と、半導体ＩＣ８１とは少なくとも一部が重なっている。

　これによれば、整合回路２０においてインダクタ２４とスイッチ２１および２２とを結ぶ配線を短くできる。また、整合回路３０においてインダクタ３４とスイッチ３１および３２とを結ぶ配線を短くできる。また、整合回路４０においてインダクタ４４とスイッチ４１および４２とを結ぶ配線を短くできる。また、整合回路５０においてインダクタ５４とスイッチ５１および５２とを結ぶ配線を短くできる。よって、高周波回路１を小型化および低損失化できる。

　また、インダクタ２４の磁束方向とインダクタ４４の磁束方向とは直交しており、インダクタ３４の磁束方向とインダクタ５４の磁束方向とは直交している。これにより、バンドＡとバンドＣとの周波数が一部重複または近接している場合であってもインダクタ２４および４４の磁界結合を介した信号漏洩を抑制できる。また、バンドＢとバンドＤとの周波数が一部重複または近接している場合であってもインダクタ３４および５４の磁界結合を介した信号漏洩を抑制できる。

　図１１は、実施例２に係る高周波回路１Ｃの平面図である。図１１は、ｚ軸正側からモジュール基板９０の主面を透視した図である。

　なお、図１１において、各部品の配置関係が容易に理解されるように、各部品にはそれを表す記号が付されている場合があるが、実際の各部品には、当該記号は付されていない。また、図１１において、モジュール基板９０に配置された複数の電子部品を接続する配線の図示が一部省略されている。また、図１１において、複数の電子部品を覆う樹脂部材および樹脂部材の表面を覆うシールド電極層の図示が省略されている。

　高周波回路１Ｃは、図１に示された高周波回路１に含まれる複数の回路素子を含む複数の電子部品に加えて、モジュール基板９０を備える。

　モジュール基板９０の主面上には、パワーアンプ１１および１２と、プリアンプ１０と、トランス１３および１４と、インダクタ２４、３４、４４および５４と、フィルタ６２、６３、６４および６５と、スイッチ２１、２２、３１、３２、４１、４２、５１および５２と、が配置されている。

　スイッチ２１、２２、３１、３２、４１、４２、５１および５２は、半導体ＩＣ８１で構成されている。

　なお、スイッチ６０、ならびにキャパシタ２３、３３、４３および５３は、図１１には図示されていないが、モジュール基板９０の主面およびモジュール基板９０の内部のいずれに配置されていてもよい。また、トランス１３および１４は、モジュール基板９０の内部に配置されていてもよい。

　ここで、インダクタ２４、３４、４４および５４のそれぞれは、ボンディングワイヤで形成されている。これによれば、インダクタ２４、３４、４４および５４を配置する自由度が確保され、高周波回路１Ｃを小型化できる。

　［１．８　変形例３に係る高周波回路１Ｄの回路構成］
　実施の形態に係る高周波回路１は、２つのパワーアンプと１つの出力トランスとを有する増幅回路を有していたが、本変形例に係る高周波回路１Ｄは、パワーアンプ（電力増幅器）およびローノイズアンプ（低雑音増幅器）を有する。

　図１２は、実施の形態の変形例３に係る高周波回路１Ｄおよび通信装置４Ｄの回路構成図である。通信装置４Ｄは、高周波回路１Ｄと、アンテナ２と、ＲＦＩＣ３と、を備える。本変形例に係る通信装置４Ｄは、実施の形態に係る高周波回路１と比較して、高周波回路１Ｄの構成のみが異なる。よって以下では、本変形例に係る通信装置４Ｄについて、高周波回路１Ｄの構成を説明する。

　図１２に示すように、高周波回路１Ｄは、パワーアンプ３６および３７と、ローノイズアンプ４６および４７と、整合回路２０Ｔ、２０Ｒ、５０Ｔおよび５０Ｒと、スイッチ６１と、フィルタ６６および６７と、入力端子１１１および１１２と、出力端子１２１および１２２と、アンテナ接続端子１００と、を備える。

　入力端子１１１、１１２、出力端子１２１および１２２は、ＲＦＩＣ３に接続され、アンテナ接続端子１００は、アンテナ２に接続される。

　パワーアンプ（電力増幅器）３６は、第１増幅素子の一例であり、増幅トランジスタを有する。ローノイズアンプ（低雑音増幅器）４６は、第２増幅素子の一例であり、増幅トランジスタを有する。パワーアンプ（電力増幅器）３７は、増幅トランジスタを有する。ローノイズアンプ（低雑音増幅器）４７は、第３増幅素子の一例であり、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ＨＢＴ等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ等の電界効果トランジスタである。

　なお、パワーアンプ３６および３７のそれぞれは、差動増幅型の増幅回路を構成していてもよい。また、パワーアンプ３６および３７のそれぞれは、キャリアアンプおよびピークアンプを有するドハティ型の増幅回路を構成していてもよい。

　フィルタ６６は、第１フィルタの一例であり、バンドＡ（第１バンド）を含む通過帯域を有する。フィルタ６６の一端は、端子７２Ｄを経由して整合回路２０Ｔおよび２０Ｒに接続されている。また、フィルタ６６の他端は、スイッチ６１に接続されている。フィルタ６６は、ＴＤＤ方式用のフィルタである。

　フィルタ６７は、第２フィルタの一例であり、バンドＤ（第２バンド）を含む通過帯域を有する。フィルタ６７の一端は、端子７５Ｄを経由して整合回路５０Ｔおよび５０Ｒに接続されている。また、フィルタ６７の他端は、スイッチ６１に接続されている。フィルタ６７は、ＴＤＤ方式用のフィルタである。

　スイッチ６１は、アンテナスイッチの一例であり、アンテナ接続端子１００に接続され、アンテナ接続端子１００とフィルタ６６との接続および非接続を切り替え、また、アンテナ接続端子１００とフィルタ６７との接続および非接続を切り替える。

　なお、フィルタ６６および６７は、共通端子がアンテナ接続端子１００に接続されたマルチプレクサを構成していてもよく、この場合には、スイッチ６１はなくてもよい。

　整合回路２０Ｔは、第１回路の一例であり、パワーアンプ３６の出力端とフィルタ６６の一端との間に接続されている。整合回路２０Ｔは、スイッチ２１と、キャパシタ２３と、インダクタ２４と、を有している。

　キャパシタ２３は、第１キャパシタの一例であり、パワーアンプ３６の出力端とフィルタ６６とを結ぶ第１経路に直列配置されている。スイッチ２１は、第１スイッチの一例であり、インダクタ２４は、第１インダクタの一例であり、スイッチ２１とインダクタ２４とは、互いに直列接続されている。スイッチ２１とインダクタ２４との直列接続回路（第１直列接続回路）は、キャパシタ２３と並列接続されている。

　整合回路２０Ｒは、第２回路の一例であり、ローノイズアンプ４６の入力端とフィルタ６６の一端との間に接続されている。整合回路２０Ｒは、スイッチ２５と、キャパシタ２６と、インダクタ２７と、を有している。

　インダクタ２７は、第２インダクタの一例であり、ローノイズアンプ４６の入力端とフィルタ６６とを結ぶ第２経路に直列配置されている。スイッチ２５は、第２スイッチの一例であり、キャパシタ２６は、第２キャパシタの一例であり、スイッチ２５とキャパシタ２６とは、互いに直列接続されている。スイッチ２５とキャパシタ２６との直列接続回路（第２直列接続回路）は、インダクタ２７と並列接続されている。

　整合回路５０Ｔは、パワーアンプ３７の出力端とフィルタ６７の一端との間に接続されている。整合回路５０Ｔは、スイッチ５１と、キャパシタ５３と、インダクタ５４と、を有している。

　キャパシタ５３は、パワーアンプ３７の出力端とフィルタ６７とを結ぶ経路に直列配置されている。スイッチ５１とインダクタ５４とは、互いに直列接続されている。スイッチ５１とインダクタ５４との直列接続回路は、キャパシタ５３と並列接続されている。

　整合回路５０Ｒは、第３回路の一例であり、ローノイズアンプ４７の入力端とフィルタ６７の一端との間に接続されている。整合回路５０Ｒは、スイッチ５５と、キャパシタ５６と、インダクタ５７と、を有している。

　インダクタ５７は、第３インダクタの一例であり、ローノイズアンプ４７の入力端とフィルタ６７とを結ぶ第３経路に直列配置されている。スイッチ５５は、第３スイッチの一例であり、キャパシタ５６は、第３キャパシタの一例であり、スイッチ５５とキャパシタ５６とは、互いに直列接続されている。スイッチ５５とキャパシタ５６との直列接続回路（第３直列接続回路）は、インダクタ５７と並列接続されている。

　なお、整合回路２０Ｔ、２０Ｒ、５０Ｔおよび５０Ｒは、ＩＣ７０Ｄに含まれていてもよい。

　また、スイッチ２１、２５、５１および５５のそれぞれは、例えば、ＦＥＴなどを含むスイッチ素子である。

　バンドＡは、例えば、ＴＤＤ用であって４Ｇ－ＬＴＥのためのバンドＢ４１（２４９６－２６９０ＭＨｚ）または５Ｇ－ＮＲのためのバンドｎ４１（２４９６－２６９０ＭＨｚ）である。また、バンドＤは、例えば、ＴＤＤ用であって４Ｇ－ＬＴＥのためのバンドＢ４０（２３００－２４００ＭＨｚ）または５Ｇ－ＮＲのためのバンドｎ４０（２３００－２４００ＭＨｚ）である。

　上記回路構成によれば、高周波回路１Ｄは、バンドＡの送信信号を、入力端子１１１からアンテナ接続端子１００へ向けて伝送することが可能である。また、バンドＡの受信信号を、アンテナ接続端子１００から出力端子１２１へ向けて伝送することが可能である。また、バンドＤの送信信号を、入力端子１１２からアンテナ接続端子１００へ向けて伝送することが可能である。また、バンドＤの受信信号を、アンテナ接続端子１００から出力端子１２２へ向けて伝送することが可能である。

　なお、本変形例に係る高周波回路１Ｄは、パワーアンプ３７、ローノイズアンプ４７、整合回路５０Ｔおよび５０Ｒ、フィルタ６７、スイッチ６１、ならびに入力端子１１２および出力端子１２２を備えなくてもよい。

　次に、バンドＡの信号を送信または受信する場合の回路状態について説明する。

　図１３Ａは、変形例３に係る高周波回路１Ｄの、バンドＡの信号を送信する場合の回路状態図である。同図に示すように、バンドＡの信号を送信する場合、スイッチ２１が非導通状態となり、スイッチ２５が導通状態となる。これにより、バンドＡの送信信号は、入力端子１１１、パワーアンプ３６、端子７６Ｄ、キャパシタ２３、端子７２Ｄ、フィルタ６６、およびスイッチ６１を経由してアンテナ接続端子１００からアンテナ２へ出力される。このとき、スイッチ２１が非導通状態となっているため、バンドＡの送信信号は、スイッチ２１を通過せず、スイッチ２１のオン抵抗に起因した（例えば０．４ｄＢ程度の）伝送損失が発生しない。

　またこのとき、スイッチ２５が導通状態となっているため、整合回路２０Ｒはキャパシタ２６とインダクタ２７とが並列接続されたＬＣ並列共振回路を構成している。

　図１３Ｂは、変形例３に係る高周波回路１Ｄの、バンドＡの信号を送信する場合の整合回路２０Ｒの通過特性（ａ）およびインピーダンス特性（ｂ）を示すグラフである。同図の（ａ）には、スイッチ２５が導通状態である場合の端子７２Ｄ－８６Ｄ間の通過特性が示されている。また、同図の（ｂ）には、スイッチ２５が導通状態である場合の端子７２Ｄから整合回路２０Ｒを見たインピーダンスを示すスミスチャートが示されている。

　図１３Ｂに示すように、整合回路２０Ｒは、スイッチ２５が導通状態である場合、ＬＣ並列共振点がバンドＡに含まれており、端子７２Ｄから見たバンドＡのインピーダンスが高インピーダンス（オープン状態）となっている。これにより、整合回路２０Ｒは、端子７２ＤからバンドＡの信号を通過させない（反射する）特性となっている。よって、送信経路と受信経路とのアイソレーションが向上し、パワーアンプ３６から出力されたバンドＡの送信信号は、整合回路２０Ｒを通過することなく端子７２Ｄからフィルタ６６へと伝送される。

　つまり、変形例３に係る高周波回路１Ｄにおいて、バンドＡの信号を送信する場合、スイッチ２１のオン抵抗に起因した伝送損失を低減でき、かつ、バンドＡの送信信号は整合回路２０Ｒを経由して受信経路に漏洩しないので、バンドＡの信号を低損失で送信することが可能となる。

　図１４は、変形例３に係る高周波回路１Ｄの、バンドＡの信号を受信する場合の回路状態図である。同図に示すように、バンドＡの信号を受信する場合、スイッチ２１が導通状態となり、スイッチ２５が非導通状態となる。これにより、バンドＡの受信信号は、アンテナ接続端子１００、スイッチ６１、フィルタ６６、端子７２Ｄ、インダクタ２７、端子８６Ｄ、およびローノイズアンプ４６を経由して出力端子１２１からＲＦＩＣ３へ出力される。このとき、スイッチ２５が非導通状態となっているため、バンドＡの受信信号は、スイッチ２５を通過せず、スイッチ２５のオン抵抗に起因した（例えば０．４ｄＢ程度の）伝送損失が発生しない。またこのとき、受信経路に直列配置されたインダクタ２７は、ローノイズアンプ４６の入力インピーダンスとフィルタ６６の出力インピーダンスとのインピーダンス整合（ゲインマッチおよびＮＦマッチ）をとるのに適している。なお、インダクタ２７が、バンドＢ４１またはバンドｎ４１の受信信号を通過させる構成では、インダクタ２７のインダクタンス値は、例えば、５．６ｎＨである。

　またこのとき、スイッチ２１が導通状態となっているため、整合回路２０Ｔはキャパシタ２３とインダクタ２４とが並列接続されたＬＣ並列共振回路を構成している。このＬＣ共振回路は、図１３Ｂに示された特性とほぼ同様の特性を有する。つまり、整合回路２０Ｔは、スイッチ２１が導通状態である場合、ＬＣ並列共振点がバンドＡに含まれており、端子７２Ｄから見たバンドＡのインピーダンスが高インピーダンス（オープン状態）となっている。これにより、整合回路２０Ｔは、端子７２ＤからバンドＡの信号を通過させない（反射する）特性となっている。よって、送信経路と受信経路とのアイソレーションが向上し、アンテナ接続端子１００およびフィルタ６６を経由して入力されたバンドＡの受信信号は、整合回路２０Ｔを通過することなく端子７２Ｄから整合回路２０Ｒへと伝送される。

　つまり、変形例３に係る高周波回路１Ｄにおいて、バンドＡの信号を受信する場合、スイッチ２５のオン抵抗に起因した伝送損失を低減でき、かつ、バンドＡの受信信号は整合回路２０Ｔを経由して送信経路に漏洩しないので、バンドＡの信号を低損失で受信することが可能となる。

　高周波信号を伝送する高周波回路において、スイッチのオン抵抗により高周波信号の伝送損失が大きくなるという課題がある。

　これに対して、本変形例によれば、複数のバンドの高周波信号を低損失で伝送可能な、複数の増幅素子を有する高周波回路１Ｄおよび通信装置４Ｄを提供することが可能となる。

　さらに、変形例３に係る高周波回路１Ｄは、送信用のフィルタおよび受信用のフィルタを個別に配置せず、送受信用の１つのフィルタが配置されているので、高周波回路１Ｄを小型化できる。また、整合回路２０Ｒを、ローノイズアンプ４６とフィルタ６６とのインピーダンス整合用回路として機能させるとともに、送信経路と受信経路とのアイソレーション用回路としても機能させているので、高周波回路１Ｄを、より小型化できる。

　次に、バンドＡの信号の送信と、バンドＤの信号の受信とを同時に実行する場合の回路状態について説明する。

　図１５Ａは、変形例３に係る高周波回路１Ｄの、バンドＡの信号を送信かつバンドＤの信号を受信する場合の回路状態図である。同図に示すように、バンドＡの信号を送信し、かつ、バンドＤの信号を受信する場合、スイッチ２１および５５が非導通状態となり、スイッチ２５が導通状態となる。

　これにより、バンドＡの送信信号は、入力端子１１１、パワーアンプ３６、端子７６Ｄ、キャパシタ２３、端子７２Ｄ、フィルタ６６、およびスイッチ６１を経由してアンテナ接続端子１００からアンテナ２へ出力される。このとき、スイッチ２１が非導通状態となっているため、バンドＡの送信信号は、スイッチ２１を通過せず、スイッチ２１のオン抵抗に起因した（例えば０．４ｄＢ程度の）伝送損失が発生しない。

　またこのとき、スイッチ２５が導通状態となっているため、整合回路２０Ｒはキャパシタ２６とインダクタ２７とが並列接続されたＬＣ並列共振回路を構成している。これにより、整合回路２０Ｒは、端子７２ＤからバンドＡの信号を通過させない（反射する）特性となっている。よって、送信経路と受信経路とのアイソレーションが向上し、パワーアンプ３６から出力されたバンドＡの送信信号は、整合回路２０Ｒを通過することなく端子７２Ｄからフィルタ６６へと伝送される。

　また、バンドＤの受信信号は、アンテナ接続端子１００、スイッチ６１、フィルタ６７、端子７５Ｄ、インダクタ５７、端子８７Ｄ、およびローノイズアンプ４７を経由して出力端子１２２からＲＦＩＣ３へ出力される。このとき、スイッチ５５が非導通状態となっているため、バンドＤの受信信号は、スイッチ５５を通過せず、スイッチ５５のオン抵抗に起因した（例えば０．４ｄＢ程度の）伝送損失が発生しない。またこのとき、受信経路に直列配置されたインダクタ５７は、ローノイズアンプ４７の入力インピーダンスとフィルタ６７の出力インピーダンスとのインピーダンス整合（ゲインマッチおよびＮＦマッチ）をとるのに適している。

　図１５Ｂは、変形例３に係る高周波回路１Ｄの、バンドＡの信号を送信かつバンドＤの信号を受信する場合のクロスアイソレーション特性を示すグラフである。同図の（ａ）には、スイッチ２５が非導通状態（ＯＦＦ）である場合の、入力端子１１１－出力端子１２２間のクロスアイソレーション特性が示されている。一方、同図の（ｂ）には、スイッチ２５が導通状態（ＯＮ）である場合の、入力端子１１１－出力端子１２２間のクロスアイソレーション特性が示されている。

　スイッチ２５が非導通状態である場合、バンドＡの送信信号は整合回路２０Ｒのインダクタ２７に漏洩する。このとき、インダクタ２７とインダクタ５７とが電磁界結合すると、インダクタ２７がローノイズアンプ４６の整合素子として機能しており、バンドＡの送信信号がインダクタ２７および５７の電磁界結合を介してバンドＤの受信経路（ローノイズアンプ４７）に漏洩してしまう。これにより、図１５Ｂの（ａ）に示すように、入力端子１１１－出力端子１２２間のクロスアイソレーションが劣化し、出力端子１２２で検出されるバンドＤの受信信号の受信感度が低下することが懸念される。

　これに対して、スイッチ２５が導通状態である場合、整合回路２０ＲはバンドＡに対してオープン状態となり、インダクタ２７はローノイズアンプ４６の整合素子として機能していないのでバンドＡの送信信号は整合回路２０Ｒのインダクタ２７に漏洩しない。よって、インダクタ２７とインダクタ５７とが電磁界結合せず、バンドＡの送信信号はバンドＤの受信経路（ローノイズアンプ４７）に漏洩しない。これにより、図１５Ｂの（ｂ）に示すように、入力端子１１１－出力端子１２２間のクロスアイソレーションが向上し、出力端子１２２で検出されるバンドＤの受信信号の受信感度の低下が抑制される。

　つまり、変形例３に係る高周波回路１Ｄにおいて、バンドＡの信号の送信とバンドＤの信号の受信とを同時に実行する場合、スイッチ２５を導通状態とすることで、バンドＡの送信信号がバンドＤの受信経路に漏洩することを抑制でき、バンドＤの受信信号の受信感度の低下を抑制できる。

　［２．効果など］
　以上のように、本実施の形態に係る高周波回路１および変形例１に係る高周波回路１Ａは、パワーアンプ１１および１２と、入力側コイル１４１および出力側コイル１４２を有するトランス１４と、バンドＡを含む通過帯域を有するフィルタ６２と、バンドＢを含む通過帯域を有するフィルタ６３と、バンドＣを含む通過帯域を有するフィルタ６４と、出力側コイル１４２の一端とフィルタ６２との間に接続された整合回路２０と、出力側コイル１４２の一端とフィルタ６３との間に接続された整合回路３０と、出力側コイル１４２の他端とフィルタ６４との間に接続された整合回路４０と、を備え、パワーアンプ１１の出力端は入力側コイル１４１の一端に接続され、パワーアンプ１２の出力端は入力側コイル１４１の他端に接続されている。整合回路２０は、出力側コイル１４２の一端とフィルタ６２とを結ぶ第１経路に直列配置されたキャパシタ２３と、第１経路とグランドとの間に接続されたスイッチ２２と、互いに直列接続されたスイッチ２１およびインダクタ２４と、を有し、スイッチ２１とインダクタ２４との直列接続回路は、第１経路に並列接続されている。整合回路３０は、出力側コイル１４２の一端とフィルタ６３とを結ぶ第２経路に直列配置されたキャパシタ３３と、互いに直列接続されたスイッチ３１およびインダクタ３４と、を有し、スイッチ３１とインダクタ３４との直列接続回路は、第２経路に並列接続されている。整合回路４０は、出力側コイル１４２の他端とフィルタ６４とを結ぶ第３経路とグランドとの間に接続されたスイッチ４２を有する。

　これによれば、パワーアンプ１１および１２から出力されたバンドＡの信号は、整合回路２０において、直列配置されたスイッチを経由せずに、第１経路からフィルタ６２へと伝送できる。また、パワーアンプ１１および１２から出力されたバンドＢの信号は、整合回路３０において、直列配置されたスイッチを経由せずに、第２経路からフィルタ６３へと伝送できる。また、パワーアンプ１１および１２から出力されたバンドＣの信号は、整合回路４０において、直列配置されたスイッチを経由せずに、第３経路からフィルタ６４へと伝送できる。よって、複数の増幅素子およびトランスを有する高周波回路１および１Ａは、バンドＡ～バンドＣの高周波信号を低損失で伝送することが可能となる。

　また例えば、高周波回路１および高周波回路１Ａにおいて、バンドＡの信号を伝送する場合、スイッチ２１および２２は非導通状態であり、スイッチ３１および４２は導通状態であり、バンドＢの信号を伝送する場合、スイッチ３１は非導通状態であり、スイッチ２１、２２および４２は導通状態であり、バンドＣの信号を伝送する場合、スイッチ４２および２１は非導通状態であり、スイッチ２２および３１は導通状態であってもよい。

　これによれば、バンドＡの信号伝送時には、整合回路４０により出力側コイル１４２の他端の位相調整がなされ、整合回路３０がバンドＡの帯域除去フィルタとして機能するので、バンドＡの信号を直列配置されたスイッチを経由せずに、第１経路からフィルタ６２へと伝送できる。また、バンドＢの信号伝送時には、整合回路４０により出力側コイル１４２の他端の位相調整がなされ、整合回路２０がバンドＢの帯域除去フィルタとして機能するので、バンドＢの信号を直列配置されたスイッチを経由せずに、第２経路からフィルタ６３へと伝送できる。また、バンドＣの信号伝送時には、整合回路２０により出力側コイル１４２の一端の位相調整がなされるので、バンドＣの信号を直列配置されたスイッチを経由せずに、第３経路からフィルタ６４へと伝送できる。

　また例えば、高周波回路１および高周波回路１Ａにおいて、キャパシタ２３およびスイッチ２２のうちキャパシタ２３の方が出力側コイル１４２の一端に近く接続されていてもよい。

　これによれば、出力側コイル１４２の一端とスイッチ２２とを結ぶ接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の一端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また例えば、高周波回路１は、さらに、バンドＤを含む通過帯域を有するフィルタ６５と、出力側コイル１４２の他端とフィルタ６５との間に接続された整合回路５０と、を備える。整合回路３０、さらに、第２経路とグランドとの間に接続されたスイッチ３２を有し、整合回路４０は、さらに、第３経路に直列配置されたキャパシタ４３と、互いに直列接続されたスイッチ４１およびインダクタ４４と、を有し、スイッチ４１とインダクタ４４との直列接続回路は第３経路に並列接続され、整合回路５０は、出力側コイル１４２の他端とフィルタ６５とを結ぶ第４経路に直列配置されたキャパシタ５３と、第４経路とグランドとの間に接続されたスイッチ５２と、互いに直列接続されたスイッチ５１およびインダクタ５４と、を有し、スイッチ５１とインダクタ５４との直列接続回路は、第４経路に並列接続されていてもよい。

　これによれば、パワーアンプ１１および１２から出力されたバンドＡの信号は、整合回路２０において、直列配置されたスイッチを経由せずに、第１経路からフィルタ６２へと伝送できる。また、パワーアンプ１１および１２から出力されたバンドＢの信号は、整合回路３０において、直列配置されたスイッチを経由せずに、第２経路からフィルタ６３へと伝送できる。また、パワーアンプ１１および１２から出力されたバンドＣの信号は、整合回路４０において、直列配置されたスイッチを経由せずに、第３経路からフィルタ６４へと伝送できる。また、パワーアンプ１１および１２から出力されたバンドＤの信号は、整合回路５０において、直列配置されたスイッチを経由せずに、第４経路からフィルタ６５へと伝送できる。よって、複数の増幅素子およびトランスを有する高周波回路１は、バンドＡ～バンドＤの高周波信号を低損失で伝送することが可能となる。

　また例えば、高周波回路１において、バンドＡの信号を伝送する場合、スイッチ２１、２２および４１は非導通状態であり、スイッチ３１、３２、４２、５１および５２は導通状態であり、バンドＢの信号を伝送する場合、スイッチ３１、３２および５１は非導通状態であり、スイッチ２１、２２、４１、４２および５２は導通状態であり、バンドＣの信号を伝送する場合、スイッチ２１、４１および４２は非導通状態であり、スイッチ２２、３１、３２、５１および５２は導通状態であり、バンドＤの信号を伝送する場合、スイッチ３１、５１および５２は非導通状態であり、スイッチ２１、２２、３２、４１および４２は導通状態であってもよい。

　これによれば、バンドＡの信号伝送時には、整合回路４０により出力側コイル１４２の他端の位相調整がなされ、整合回路３０および５０がバンドＡの帯域除去フィルタとして機能するので、バンドＡの信号を直列配置されたスイッチを経由せずに、第１経路からフィルタ６２へと伝送できる。また、バンドＢの信号伝送時には、整合回路５０により出力側コイル１４２の他端の位相調整がなされ、整合回路２０および４０がバンドＢの帯域除去フィルタとして機能するので、バンドＢの信号を直列配置されたスイッチを経由せずに、第２経路からフィルタ６３へと伝送できる。また、バンドＣの信号伝送時には、整合回路２０により出力側コイル１４２の一端の位相調整がなされ、整合回路３０および５０がバンドＣの帯域除去フィルタとして機能するので、バンドＣの信号を直列配置されたスイッチを経由せずに、第３経路からフィルタ６４へと伝送できる。また、バンドＤの信号伝送時には、整合回路３０により出力側コイル１４２の一端の位相調整がなされ、整合回路２０および４０がバンドＤの帯域除去フィルタとして機能するので、バンドＤの信号を直列配置されたスイッチを経由せずに、第４経路からフィルタ６５へと伝送できる。

　また例えば、高周波回路１において、キャパシタ３３およびスイッチ３２のうちキャパシタ３３の方が出力側コイル１４２の一端に近く接続されており、キャパシタ４３およびスイッチ４２のうちキャパシタ４３の方が出力側コイル１４２の他端に近く接続されており、キャパシタ５３およびスイッチ５２のうちキャパシタ５３の方が出力側コイル１４２の他端に近く接続されていてもよい。

　これによれば、出力側コイル１４２の一端とスイッチ３２とを結ぶ接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の一端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。また、出力側コイル１４２の他端とスイッチ４２とを結ぶ接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。また、出力側コイル１４２の他端とスイッチ５２とを結ぶ接続配線のインダクタンス成分により短絡点からずれた出力側コイル１４２の他端におけるインピーダンスを、精度よく短絡状態とすることが可能となる。

　また例えば、高周波回路１において、バンドＡとバンドＢとは周波数が重ならず、バンドＣとバンドＤとは周波数が重ならなくてもよい。

　これによれば、同じ出力側コイル１４２の一端に接続された第１経路と第２経路とのアイソレーションが向上し、同じ出力側コイル１４２の他端に接続された第３経路と第４経路とのアイソレーションが向上する。

　また例えば、高周波回路１は、さらに、互いに対向する主面９０ａおよび９０ｂを有するモジュール基板９０を備え、主面９０ａには、パワーアンプ１１および１２、ならびにインダクタ２４、３４、４４および５４が配置され、主面９０ｂには、スイッチ２１、３１、４１および５１を含む半導体ＩＣ８１が配置されていてもよい。

　これによれば、高周波回路１を構成する回路部品が、主面９０ａおよび９０ｂに振り分けて配置されているので、高周波回路１を小型化できる。

　また例えば、高周波回路１において、モジュール基板９０を平面視した場合、インダクタ２４、３４、４４および５４と、半導体ＩＣ８１とは、少なくとも一部が重なっていてもよい。

　これによれば、整合回路２０においてインダクタ２４とスイッチ２１とを結ぶ配線を短くできる。また、整合回路３０においてインダクタ３４とスイッチ３１とを結ぶ配線を短くできる。また、整合回路４０においてインダクタ４４とスイッチ４１とを結ぶ配線を短くできる。また、整合回路５０においてインダクタ５４とスイッチ５１とを結ぶ配線を短くできる。よって、高周波回路１を小型化および低損失化できる。

　また例えば、高周波回路１において、インダクタ２４の磁束方向とインダクタ４４の磁束方向とは直交しており、インダクタ３４の磁束方向とインダクタ５４の磁束方向とは直交していてもよい。

　これによれば、バンドＡとバンドＣとの周波数が一部重複または近接している場合であっても、インダクタ２４および４４の磁界結合を介した信号漏洩を抑制できる。また、バンドＢとバンドＤとの周波数が一部重複または近接している場合であっても、インダクタ３４および５４の磁界結合を介した信号漏洩を抑制できる。

　また例えば、高周波回路１Ｃは、さらに、互いに対向する主面を有するモジュール基板９０を備え、当該主面には、パワーアンプ１１および１２と、インダクタ２４、３４、４４および５４と、スイッチ２１、３１、４１および５１を含む半導体ＩＣ８１と、が配置され、インダクタ２４、３４、４４および５４のそれぞれは、ボンディングワイヤを含んでもよい。

　これによれば、インダクタ２４、３４、４４および５４を配置する自由度が確保され、高周波回路１Ｃを小型化できる。

　また、本実施の形態の変形例２に係る高周波回路１Ｂは、パワーアンプ１５、１６、１７および１８と、第１入力側コイルおよび第１出力側コイルを有するトランス６８と、第２入力側コイルおよび第２出力側コイルを有するトランス６９と、バンドＡを含む通過帯域を有するフィルタ６２と、バンドＢを含む通過帯域を有するフィルタ６３と、バンドＣを含む通過帯域を有するフィルタ６４と、バンドＤを含む通過帯域を有するフィルタ６５と、第１出力側コイルの一端とフィルタ６２との間に接続された整合回路２０と、第１出力側コイルの一端とフィルタ６３との間に接続された整合回路３０と、第２出力側コイルの一端とフィルタ６４との間に接続された整合回路４０と、第２出力側コイルの一端とフィルタ６５との間に接続された整合回路５０と、を備え、パワーアンプ１５の出力端は第１入力側コイルの一端に接続され、パワーアンプ１６の出力端は第１入力側コイルの他端に接続され、パワーアンプ１７の出力端は第２入力側コイルの一端に接続され、パワーアンプ１８の出力端は第２入力側コイルの他端に接続され、第１出力側コイルの他端は第２出力側コイルの他端と接続されている。整合回路２０は、第１出力側コイルの一端とフィルタ６２とを結ぶ第１経路に直列配置されたキャパシタ２３と、第１経路とグランドとの間に接続されたスイッチ２２と、互いに直列接続されたスイッチ２１およびインダクタ２４と、を有し、スイッチ２１とインダクタ２４との直列接続回路は、第１経路に並列接続されている。整合回路３０は、第１出力側コイルの一端とフィルタ６３とを結ぶ第２経路に直列配置されたキャパシタ３３と、第２経路とグランドとの間に接続されたスイッチ３２と、互いに直列接続されたスイッチ３１およびインダクタ３４と、を有し、スイッチ３１とインダクタ３４との直列接続回路は、第２経路に並列接続されている。整合回路４０は、第２出力側コイルの一端とフィルタ６４とを結ぶ第３経路に直列配置されたキャパシタ４３と、第３経路とグランドとの間に接続されたスイッチ４２と、互いに直列接続されたスイッチ４１およびインダクタ４４と、を有し、スイッチ４１とインダクタ４４との直列接続回路は、第３経路に並列接続されている。整合回路５０は、第２出力側コイルの一端とフィルタ６５とを結ぶ第４経路に直列配置されたキャパシタ５３と、第４経路とグランドとの間に接続されたスイッチ５２と、互いに直列接続されたスイッチ５１およびインダクタ５４と、を有し、スイッチ５１とインダクタ５４との直列接続回路は、第４経路に並列接続されている。

　これによれば、パワーアンプ１５～１８から出力されたバンドＡの信号は、直列配置されたスイッチを経由せずに、第１経路からフィルタ６２へと伝送する。また、パワーアンプ１５～１８から出力されたバンドＢの信号は、直列配置されたスイッチを経由せずに、第２経路からフィルタ６３へと伝送する。また、パワーアンプ１５～１８から出力されたバンドＣの信号は、直列配置されたスイッチを経由せずに、第３経路からフィルタ６４へと伝送する。また、パワーアンプ１５～１８から出力されたバンドＤの信号は、直列配置されたスイッチを経由せずに、第４経路からフィルタ６５へと伝送する。よって、高周波回路１Ｂは、バンドＡ～バンドＤの高周波信号を低損失で伝送することが可能となる。

　また、本実施の形態の変形例３に係る高周波回路１Ｄは、パワーアンプ３６およびローノイズアンプ４６と、バンドＡを含む通過帯域を有するフィルタ６６と、パワーアンプ３６の出力端とフィルタ６６の一端との間に接続された整合回路２０Ｔと、ローノイズアンプ４６の入力端とフィルタ６６の一端との間に接続された整合回路２０Ｒと、を備え、整合回路２０Ｔは、パワーアンプ３６の出力端とフィルタ６６とを結ぶ第１経路に直列配置されたキャパシタ２３と、互いに直列接続されたスイッチ２１およびインダクタ２４を含み、キャパシタ２３と並列接続された第１直列接続回路と、を有し、整合回路２０Ｒは、ローノイズアンプ４６の入力端とフィルタ６６とを結ぶ第２経路に直列配置されたインダクタ２７と、互いに直列接続されたスイッチ２５およびキャパシタ２６を含み、インダクタ２７と並列接続された第２直列接続回路と、を有する。

　これによれば、スイッチ２１を非導通状態とすることで、バンドＡの送信時には、スイッチ２１のオン抵抗に起因した伝送損失を低減できる。また、スイッチ２５を導通状態とすることで、整合回路２０ＲをＬＣ並列共振回路として機能させ、バンドＡの信号が整合回路２０Ｒを通過させなくできる。よって、バンドＡの信号を送信する場合、スイッチ２１のオン抵抗に起因した伝送損失を低減でき、かつ、バンドＡの送信信号は整合回路２０Ｒを経由して受信経路に漏洩しないので、バンドＡの信号を低損失で送信することが可能となる。また、スイッチ２５を非導通状態とすることで、バンドＡの受信時には、スイッチ２５のオン抵抗に起因した伝送損失を低減でき、インダクタ２７によりローノイズアンプ４６とフィルタ６６とのインピーダンス整合をとることが可能となる。また、スイッチ２１を導通状態とすることで、整合回路２０ＴをＬＣ並列共振回路として機能させ、バンドＡの信号が整合回路２０Ｔを通過させなくできる。よって、バンドＡの信号を受信する場合、スイッチ２５のオン抵抗に起因した伝送損失を低減でき、かつ、バンドＡの受信送信信号は整合回路２０Ｔを経由して送信経路に漏洩しないので、バンドＡの信号を低損失で受信することが可能となる。

　よって、複数のバンドの高周波信号を低損失で伝送可能な、複数の増幅素子を有する高周波回路１Ｄを提供することが可能となる。

　また例えば、高周波回路１Ｄにおいて、バンドＡの信号を送信する場合、スイッチ２１は非導通状態であり、スイッチ２５は導通状態である。一方、バンドＡの信号を受信する場合、スイッチ２１は導通状態であり、スイッチ２５は非導通状態であってもよい。

　また例えば、高周波回路１Ｄにおいて、パワーアンプ３６は電力増幅器であり、ローノイズアンプ４６は低雑音増幅器であり、フィルタ６６はＴＤＤ用のフィルタであってもよい。

　これによれば、高周波回路１Ｄは、バンドＡの送信用のフィルタと受信用のフィルタとを個別に有さなくてよいので、高周波回路１Ｄを小型化できる。

　また例えば、高周波回路１Ｄは、さらに、ローノイズアンプ４７と、バンドＤを含む通過帯域を有するフィルタ６７と、ローノイズアンプ４７の入力端とフィルタ６７との間に接続された整合回路５０Ｒと、を備え、整合回路５０Ｒは、ローノイズアンプ４７の入力端とフィルタ６７とを結ぶ第３経路に直列配置されたインダクタ５７と、互いに直列接続されたスイッチ５５およびキャパシタ５６を含み、インダクタ５７と並列接続された第３直列接続回路と、を有してもよい。

　これによれば、スイッチ２５が導通状態である場合、整合回路２０ＲはバンドＡに対してオープン状態となり、インダクタ２７はローノイズアンプ４６の整合素子として機能していないのでバンドＡの送信信号は整合回路２０Ｒのインダクタ２７に漏洩しない。よって、インダクタ２７とインダクタ５７とが電磁界結合せず、バンドＡの送信信号はバンドＤの受信経路（ローノイズアンプ４７）に漏洩しない。これにより、バンドＡの送信経路－バンドＤの受信経路間のクロスアイソレーションが向上し、バンドＤの受信信号の受信感度の低下が抑制される。つまり、バンドＡの信号の送信とバンドＤの信号の受信とを同時に実行する場合、スイッチ２５を導通状態とすることで、バンドＡの送信信号がバンドＤの受信経路に漏洩することを抑制でき、バンドＤの受信信号の受信感度の低下を抑制できる。

　また例えば、高周波回路１Ｄにおいて、バンドＡの信号の送信とバンドＤの信号の受信とを同時に実行する場合、スイッチ２１は非導通状態であり、スイッチ２５は導通状態であり、スイッチ５５は非導通状態であってもよい。

　また例えば、高周波回路１Ｄにおいて、ローノイズアンプ４７は低雑音増幅器であり、フィルタ６７はＴＤＤ用のフィルタであってもよい。

　これによれば、高周波回路１Ｄは、バンドＤの送信用のフィルタと受信用のフィルタとを個別に有さなくてよいので、高周波回路１Ｄを小型化できる。

　また、本実施の形態に係る通信装置４は、高周波信号を処理するＲＦＩＣ３と、ＲＦＩＣ３とアンテナ２との間で高周波信号を伝送する高周波回路１と、を備える。

　これによれば、高周波回路１の効果を通信装置４で実現することができる。

　（その他の実施の形態など）
　以上、本発明の実施の形態に係る高周波回路および通信装置について、実施の形態、実施例および変形例を挙げて説明したが、本発明に係る高周波回路および通信装置は、上記実施の形態、実施例および変形例に限定されるものではない。上記実施の形態、実施例および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態、実施例および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波回路および通信装置を内蔵した各種機器も本発明に含まれる。

　例えば、上記実施の形態および変形例に係る高周波回路において、整合回路２０～５０のそれぞれは、キャパシタ、インダクタ、および２つのスイッチを有しているが、これに限定されない。整合回路２０～５０のそれぞれは、キャパシタ、インダクタ、および２つのスイッチのほかに回路素子を有していてもよい。

　また例えば、上記実施の形態、実施例および変形例に係る高周波回路および通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。

　本発明は、マルチバンド対応のフロントエンド部に配置される高周波回路として、携帯電話などの通信機器に広く利用できる。

　１、１Ａ、１Ｂ、１Ｃ、１Ｄ　　高周波回路
　２　　アンテナ
　３　　ＲＦ信号処理回路（ＲＦＩＣ）
　４、４Ｄ　　通信装置
　１０　　プリアンプ
　１１、１２、１５、１６、１７、１８、３６、３７　　パワーアンプ
　１３、１４、６８、６９　　トランス
　２０、２０Ｒ、２０Ｔ、３０、４０、４５、５０、５０Ｒ、５０Ｔ　　整合回路
　２１、２２、２５、３１、３２、４１、４２、５１、５２、５５、６０、６１　　スイッチ
　２３、２６、３３、４３、５３、５６　　キャパシタ
　２４、２７、３４、４４、５４、５７　　インダクタ
　４６、４７　　ローノイズアンプ
　６２、６３、６４、６５、６６、６７　　フィルタ
　７０、７０Ｄ　　ＩＣ
　７２、７２Ｄ、７３、７４、７５、７５Ｄ、７６、７６Ｄ、７７、７７Ｄ、７８、８６Ｄ、８７Ｄ　　端子
　８０、８１　　半導体ＩＣ
　９０　　モジュール基板
　９０ａ、９０ｂ　　主面
　１００　　アンテナ接続端子
　１１０、１１１、１１２　　入力端子
　１２１、１２２　　出力端子
　１３１　　一次側コイル
　１３２　　二次側コイル
　１４１　　入力側コイル
　１４２　　出力側コイル

Claims

　第１増幅素子および第２増幅素子と、
　入力側コイルおよび出力側コイルを有するトランスと、
　第１バンドを含む通過帯域を有する第１フィルタと、
　第２バンドを含む通過帯域を有する第２フィルタと、
　第３バンドを含む通過帯域を有する第３フィルタと、
　前記出力側コイルの一端と前記第１フィルタとの間に接続された第１回路と、
　前記出力側コイルの一端と前記第２フィルタとの間に接続された第２回路と、
　前記出力側コイルの他端と前記第３フィルタとの間に接続された第３回路と、を備え、
　前記第１増幅素子の出力端は前記入力側コイルの一端に接続され、
　前記第２増幅素子の出力端は前記入力側コイルの他端に接続され、
　前記第１回路は、
　　前記出力側コイルの一端と前記第１フィルタとを結ぶ第１経路に直列配置された第１キャパシタと、
　　前記第１経路とグランドとの間に接続された第１スイッチと、
　　互いに直列接続された第２スイッチおよび第１インダクタと、を有し、
　　前記第２スイッチと前記第１インダクタとの直列接続回路は、前記第１経路に並列接続され、
　前記第２回路は、
　　前記出力側コイルの一端と前記第２フィルタとを結ぶ第２経路に直列配置された第２キャパシタと、
　　互いに直列接続された第３スイッチおよび第２インダクタと、を有し、
　　前記第３スイッチと前記第２インダクタとの直列接続回路は、前記第２経路に並列接続され、
　前記第３回路は、
　　前記出力側コイルの他端および前記第３フィルタを結ぶ第３経路と、グランドとの間に接続された第４スイッチを有する、
　高周波回路。
　前記第１バンドの信号を伝送する場合、前記第１スイッチおよび前記第２スイッチは非導通状態であり、前記第３スイッチおよび前記第４スイッチは導通状態であり、
　前記第２バンドの信号を伝送する場合、前記第３スイッチは非導通状態であり、前記第１スイッチ、前記第２スイッチおよび前記第４スイッチは導通状態であり、
　前記第３バンドの信号を伝送する場合、前記第４スイッチおよび前記第２スイッチは非導通状態であり、前記第１スイッチおよび前記第３スイッチは導通状態である、
　請求項１に記載の高周波回路。
　前記第１キャパシタおよび前記第１スイッチのうち、前記第１キャパシタの方が前記出力側コイルの一端に近く接続されている、
　請求項１または２に記載の高周波回路。
　さらに、
　第４バンドを含む通過帯域を有する第４フィルタと、
　前記出力側コイルの他端と前記第４フィルタとの間に接続された第４回路と、を備え、
　前記第２回路は、さらに、
　　前記第２経路とグランドとの間に接続された第５スイッチを有し、
　前記第３回路は、さらに、
　　前記第３経路に直列配置された第３キャパシタと、
　　互いに直列接続された第６スイッチおよび第３インダクタと、を有し、
　　前記第６スイッチと前記第３インダクタとの直列接続回路は、前記第３経路に並列接続され、
　前記第４回路は、
　　前記出力側コイルの他端と前記第４フィルタとを結ぶ第４経路に直列配置された第４キャパシタと、
　　前記第４経路とグランドとの間に接続された第７スイッチと、
　　互いに直列接続された第８スイッチおよび第４インダクタと、を有し、
　　前記第８スイッチと前記第４インダクタとの直列接続回路は、前記第４経路に並列接続されている、
　請求項１～３のいずれか１項に記載の高周波回路。
　前記第１バンドの信号を伝送する場合、前記第１スイッチ、前記第２スイッチ、前記第６スイッチは非導通状態であり、前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、前記第７スイッチおよび前記第８スイッチは導通状態であり、
　前記第２バンドの信号を伝送する場合、前記第３スイッチ、前記第５スイッチ、前記第８スイッチは非導通状態であり、前記第１スイッチ、前記第２スイッチ、前記第４スイッチ、前記第６スイッチおよび前記第７スイッチは導通状態であり、
　前記第３バンドの信号を伝送する場合、前記第２スイッチ、前記第４スイッチ、前記第６スイッチは非導通状態であり、前記第１スイッチ、前記第３スイッチ、前記第５スイッチ、前記第７スイッチおよび前記第８スイッチは導通状態であり、
　前記第４バンドの信号を伝送する場合、前記第３スイッチ、前記第７スイッチ、前記第８スイッチは非導通状態であり、前記第１スイッチ、前記第２スイッチ、前記第４スイッチ、前記第５スイッチおよび前記第６スイッチは導通状態である、
　請求項４に記載の高周波回路。
　前記第２キャパシタおよび前記第５スイッチのうち、前記第２キャパシタの方が前記出力側コイルの一端に近く接続されており、
　前記第３キャパシタおよび前記第４スイッチのうち、前記第３キャパシタの方が前記出力側コイルの他端に近く接続されており、
　前記第４キャパシタおよび前記第７スイッチのうち、前記第４キャパシタの方が前記出力側コイルの他端に近く接続されている、
　請求項４または５に記載の高周波回路。
　前記第１バンドと前記第２バンドとは周波数が重ならず、
　前記第３バンドと前記第４バンドとは周波数が重ならない、
　請求項４～６のいずれか１項に記載の高周波回路。
　前記高周波回路は、さらに、互いに対向する第１主面および第２主面を有するモジュール基板を備え、
　前記第１主面には、前記第１増幅素子、前記第２増幅素子、前記第１インダクタ、前記第２インダクタ、前記第３インダクタおよび前記第４インダクタが配置され、
　前記第２主面には、前記第２スイッチ、前記第３スイッチ、前記第６スイッチおよび前記第８スイッチを含む半導体ＩＣが配置されている、
　請求項４～７のいずれか１項に記載の高周波回路。
　前記モジュール基板を平面視した場合、前記第１インダクタ、前記第２インダクタ、前記第３インダクタおよび前記第４インダクタと、前記半導体ＩＣとは少なくとも一部が重なっている、
　請求項８に記載の高周波回路。
　前記第１インダクタの磁束方向と、前記第３インダクタの磁束方向とは、直交しており、
　前記第２インダクタの磁束方向と、前記第４インダクタの磁束方向とは、直交している、
　請求項８または９に記載の高周波回路。
　前記高周波回路は、さらに、互いに対向する主面を有するモジュール基板を備え、
　前記主面には、前記第１増幅素子および前記第２増幅素子と、前記第１インダクタ、前記第２インダクタ、前記第３インダクタおよび前記第４インダクタと、前記第２スイッチ、前記第３スイッチ、前記第６スイッチおよび前記第８スイッチを含む半導体ＩＣと、が配置され、
　前記第１インダクタ、前記第２インダクタ、前記第３インダクタおよび前記第４インダクタのそれぞれは、ボンディングワイヤを含む、
　請求項４～７のいずれか１項に記載の高周波回路。
　第１増幅素子、第２増幅素子、第３増幅素子および第４増幅素子と、
　第１入力側コイルおよび第１出力側コイルを有する第１トランスと、
　第２入力側コイルおよび第２出力側コイルを有する第２トランスと、
　第１バンドを含む通過帯域を有する第１フィルタと、
　第２バンドを含む通過帯域を有する第２フィルタと、
　第３バンドを含む通過帯域を有する第３フィルタと、
　第４バンドを含む通過帯域を有する第４フィルタと、
　前記第１出力側コイルの一端と前記第１フィルタとの間に接続された第１回路と、
　前記第１出力側コイルの一端と前記第２フィルタとの間に接続された第２回路と、
　前記第２出力側コイルの一端と前記第３フィルタとの間に接続された第３回路と、
　前記第２出力側コイルの一端と前記第４フィルタとの間に接続された第４回路と、を備え、
　前記第１増幅素子の出力端は前記第１入力側コイルの一端に接続され、
　前記第２増幅素子の出力端は前記第１入力側コイルの他端に接続され、
　前記第３増幅素子の出力端は前記第２入力側コイルの一端に接続され、
　前記第４増幅素子の出力端は前記第２入力側コイルの他端に接続され、
　前記第１出力側コイルの他端は前記第２出力側コイルの他端と接続され、
　前記第１回路は、
　　前記第１出力側コイルの一端と前記第１フィルタとを結ぶ第１経路に直列配置された第１キャパシタと、
　　前記第１経路とグランドとの間に接続された第１スイッチと、
　　互いに直列接続された第２スイッチおよび第１インダクタと、を有し、
　　前記第２スイッチと前記第１インダクタとの直列接続回路は、前記第１経路に並列接続され、
　前記第２回路は、
　　前記第１出力側コイルの一端と前記第２フィルタとを結ぶ第２経路に直列配置された第２キャパシタと、
　　前記第２経路とグランドとの間に接続された第５スイッチと、
　　互いに直列接続された第３スイッチおよび第２インダクタと、を有し、
　　前記第３スイッチと前記第２インダクタとの直列接続回路は、前記第２経路に並列接続され、
　前記第３回路は、
　　前記第２出力側コイルの一端と前記第３フィルタとを結ぶ第３経路に直列配置された第３キャパシタと、
　　前記第３経路とグランドとの間に接続された第４スイッチと、
　　互いに直列接続された第６スイッチおよび第３インダクタと、を有し、
　　前記第６スイッチと前記第３インダクタとの直列接続回路は、前記第３経路に並列接続され、
　前記第４回路は、
　　前記第２出力側コイルの一端と前記第４フィルタとを結ぶ第４経路に直列配置された第４キャパシタと、
　　前記第４経路とグランドとの間に接続された第７スイッチと、
　　互いに直列接続された第８スイッチおよび第４インダクタと、を有し、
　　前記第８スイッチと前記第４インダクタとの直列接続回路は、前記第４経路に並列接続されている、
　高周波回路。
　第１増幅素子および第２増幅素子と、
　第１バンドを含む通過帯域を有する第１フィルタと、
　第１増幅素子の出力端と前記第１フィルタの一端との間に接続された第１回路と、
　第２増幅素子の入力端と前記第１フィルタの前記一端との間に接続された第２回路と、を備え、
　前記第１回路は、
　　前記第１増幅素子の出力端と前記第１フィルタとを結ぶ第１経路に直列配置された第１キャパシタと、
　　互いに直列接続された第１スイッチおよび第１インダクタを含み、前記第１キャパシタと並列接続された第１直列接続回路と、を有し、
　前記第２回路は、
　　前記第２増幅素子の入力端と前記第１フィルタとを結ぶ第２経路に直列配置された第２インダクタと、
　　互いに直列接続された第２スイッチおよび第２キャパシタを含み、前記第２インダクタと並列接続された第２直列接続回路と、を有する、
　高周波回路。
　前記第１バンドの信号を送信する場合、前記第１スイッチは非導通状態であり、前記第２スイッチは導通状態であり、
　前記第１バンドの信号を受信する場合、前記第１スイッチは導通状態であり、前記第２スイッチは非導通状態である、
　請求項１３に記載の高周波回路。
　前記第１増幅素子は、電力増幅器であり、
　前記第２増幅素子は、低雑音増幅器であり、
　前記第１フィルタは、時分割複信用のフィルタである、
　請求項１３または１４に記載の高周波回路。
　さらに、第３増幅素子と、
　第２バンドを含む通過帯域を有する第２フィルタと、
　前記第３増幅素子の入力端と前記第２フィルタとの間に接続された第３回路と、を備え、
　前記第３回路は、
　　前記第３増幅素子の入力端と前記第２フィルタとを結ぶ第３経路に直列配置された第３インダクタと、
　　互いに直列接続された第３スイッチおよび第３キャパシタを含み、前記第３インダクタと並列接続された第３直列接続回路と、を有する、
　請求項１３～１５のいずれか１項に記載の高周波回路。
　前記第１バンドの信号の送信と前記第２バンドの信号の受信とを同時に実行する場合、前記第１スイッチは非導通状態であり、前記第２スイッチは導通状態であり、前記第３スイッチは非導通状態である、
　請求項１６に記載の高周波回路。
　前記第３増幅素子は、低雑音増幅器であり、
　前記第２フィルタは、時分割複信用のフィルタである、
　請求項１６または１７に記載の高周波回路。
　高周波信号を処理する信号処理回路と、
　前記信号処理回路とアンテナとの間で前記高周波信号を伝送する、請求項１～１８のいずれか１項に記載の高周波回路と、を備える、
　通信装置。