JP3664657B2 - ローノイズアンプ回路 - Google Patents
ローノイズアンプ回路 Download PDFInfo
- Publication number
- JP3664657B2 JP3664657B2 JP2001044862A JP2001044862A JP3664657B2 JP 3664657 B2 JP3664657 B2 JP 3664657B2 JP 2001044862 A JP2001044862 A JP 2001044862A JP 2001044862 A JP2001044862 A JP 2001044862A JP 3664657 B2 JP3664657 B2 JP 3664657B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば無線ＬＡＮ（ローカル・エリア・ネットワーク）や携帯電話などの受信系回路部分に好適に利用可能なローノイズアンプ回路に関する。
【０００２】
【従来の技術】
従来より、ローノイズアンプ（ＬＮＡ：低雑音高周波増幅器）回路は、携帯電話などにおける受信系回路部分に使用されている。ＬＮＡ回路は、高周波信号を増幅するためのものであり、その回路特性として、雑音指数や相互変調ひずみ特性が良いことなどが要求される。ＬＮＡ回路は、回路素子を高周波領域で動作させるため、低周波回路では無視できた浮遊容量や寄生インダクタンスを考慮して回路設計を行う必要がある。特に、ＬＮＡ回路をＩＣ（integrated circuit：集積回路）化する場合には、ＩＣのパッケージを考慮する必要がある。具体的には、ボンディングワイヤーやリード成分などが寄生インダクタンスとなって回路に影響を与える。
【０００３】
【発明が解決しようとする課題】
従来、図１３（Ａ）に示したように、前段が不平衡出力型の回路１１１であり、かつ次段が不平衡入力型の回路１１２であれば、その間に配置されるＬＮＡ回路１１０は、入出力不平衡型の回路で構成される。
【０００４】
ここで、入出力不平衡型の回路としては、増幅用のトランジスタ１つをエミッタ接地で使用する構成（シングル回路）のものが考えられる。しかしながら、ＬＮＡ回路をＩＣで設計する際に、その回路構成をエミッタ接地のシングル回路とした場合、周波数が高くなると通常の技術では、ＩＣのパッケージを考慮すると、必要とするパワーゲインが得られなくなる場合がある。上述したように、ＩＣのパッケージを考慮すると、ボンディングワイヤーやリード成分などが寄生インダクタンスとなるためである。
【０００５】
具体的には、例えば２．５GHz帯用のＬＮＡ回路では、パワーゲインが１５dB必要とされる場合がある。そのパワーゲインを満たすようにＬＮＡ回路をエミッタ接地のシングル回路で構成するためには、ＩＣのパッケージの成分としてボンディングワイヤー成分とリード成分とを考慮して設計する必要がある。このとき、例えばパッケージのワイヤー成分とリード成分とのインダクタンスが、合計４nHだったとする。回路としては、エミッタ部に、パッケージのインダクタンスとして４nHを追加することになるが、通常の技術では、最先端のシリコンゲルマニウムのトランジスタを使用したとしてもパワーゲインが不足する場合がある。
【０００６】
そこで、入出力不平衡型のＬＮＡ回路として、デファレンシャルアンプ（差動増幅器）を用いた構成にすることが考えられる。この構成での従来の接地方式としては、コレクタ接地＋ベース接地の形をとる。しかしながら、この回路構成の場合、周波数が高くなると通常の技術では、ＩＣのパッケージを考慮すると、ひずみ特性が悪くなり回路が不安定になる場合がある。
【０００７】
具体的に、２．５GHz帯用のＬＮＡ回路を入出力不平衡型の差動増幅器を用いて設計する場合について考える。差動増幅器の接地方式は、コレクタ接地＋ベース接地の形とし、ＩＣのパッケージ成分としてワイヤー成分とリード成分とを考慮して設計するものとする。このとき、例えばパッケージのワイヤー成分とリード成分とのインダクタンスが、合計４nHだったとする。通常の技術では、パッケージのインダクタンスが４nHあるとコレクタ部分とベース部分とが完全には接地されない状態となるので、回路が不安定になり発振する可能性がある。また、ひずみ特性が悪くなり、ＬＮＡ回路に必要なひずみ特性を満たさなくなる場合がある。
【０００８】
このように、ＬＮＡ回路を入出力“不平衡”型の回路構成にすると、必要とされる回路特性が得られない場合があるので、前段が不平衡出力型の回路であり、かつ次段が不平衡入力型の回路であるにもかかわらず、ＬＮＡ回路を入出力“平衡”型の回路で構成する場合がある。入出力平衡型のＬＮＡ回路は、差動増幅器を用いた構成で実現できる。
【０００９】
従来、ＬＮＡ回路を入出力平衡型の回路で構成する場合、前段の不平衡出力型の回路と、次段の不平衡入力型の回路との間のモード変換のために、平衡／不平衡変換装置（Balance-to-unbalance transformer，通称バルン(Balun))が使用されている。バルンを使用することで、不平衡出力の回路から平衡入力の回路へと信号を伝送することができる。具体的には、例えば、バンドパスフィルタから１本の伝送線路で平衡入力のＬＮＡ回路に信号が伝送されてくるような場合は、バンドパスフィルタとＬＮＡ回路との間にバルンを使用することで問題なく信号を伝送することができる。また、バルンを使用することで、平衡出力の回路からの位相のずれた２つの信号を合成して不平衡入力の回路へと伝送することができる。具体的には、例えば、平衡出力のＬＮＡ回路から、２本の伝送線路で不平衡入力のバンドパスフィルタに信号が伝送されてくるような場合は、ＬＮＡ回路とバンドパスフィルタとの間にバルンを使用することで問題なく信号を伝送することができる。
【００１０】
図１３（Ｂ）は、入出力平衡型のＬＮＡ回路とバルンとを組み合わせた回路構成の例である。この例では、前段の不平衡出力型の回路１２１と、次段の不平衡入力型の回路１２４とを、それぞれバルン１２２，１２３を介して、入出力平衡型のＬＮＡ回路１２０に接続している。
【００１１】
図１４は、入出力平衡型のＬＮＡ回路のより詳細な回路構成を示している。この図に示したＬＮＡ回路１００は、２．５GHz帯用のものであり、入出力平衡型の差動増幅器を用いた回路構成となっている。このＬＮＡ回路１００には、入出力段に２つのバルンＢ１，Ｂ２が接続された構成となっている。バルンＢ１は、１次巻線１０１Ａと２次巻線１０１Ｂとが電磁誘導結合されて構成されている。バルンＢ１において、１次巻線１０１Ａの一端は入力端子１０１に接続され、他端は接地されている。２次巻線１０１Ｂの両端は、ＬＮＡ回路１００の入力段に接続されている。バルンＢ２も同様に、１次巻線１０２Ａと２次巻線１０２Ｂとが電磁誘導結合されて構成されている。バルンＢ２において、２次巻線１０２Ｂの一端は出力端子１０２に接続され、他端は接地されている。１次巻線１０２Ａの両端は、ＬＮＡ回路１００の出力段に接続されている。
【００１２】
ＬＮＡ回路１００は、差動増幅器を形成する一対のトランジスタＴ１１，Ｔ１２と、これらのトランジスタＴ１１，Ｔ１２にバイアス電圧を印加するためのバイアス回路１０３とを備えている。このＬＮＡ回路１００は、また、バイアス抵抗Ｒ１，Ｒ２と、コイルＬ１１，１２とを備えている。コイルＬ１１，Ｌ１２は、電源電圧Vccからの給電用として記述している。
【００１３】
トランジスタＴ１１，Ｔ１２のエミッタ端子は、共通接地されている。トランジスタＴ１１，Ｔ１２のベース端子は、バルンＢ１の２次巻線１０１Ｂに平衡接続されている。トランジスタＴ１１，Ｔ１２のコレクタ端子は、コイルＬ１１，１２に接続されている。トランジスタＴ１１，Ｔ１２のコレクタ端子とコイルＬ１１，１２との間の信号経路には、バルンＢ２の１次巻線１０２Ａが接続されている。バイアス抵抗Ｒ１，Ｒ２は、一端が、トランジスタＴ１１，Ｔ１２のベース端子とバルンＢ１との間の信号経路に接続され、他端が、バイアス回路１０３に接続されている。
【００１４】
以上のように構成された回路では、バルンＢ１を使用していることで、前段の不平衡出力の回路から、平衡入力のＬＮＡ回路１００へと入力信号を伝送することができる。このとき、１つの入力端子１０１からの入力信号は、バルンＢ１の機能により、位相が１８０°ずれた２つの信号に変換される。これら２つの信号が、それぞれトランジスタＴ１１，Ｔ１２のベース端子側に伝達される。トランジスタＴ１１，Ｔ１２は、その差動増幅器としての機能により、コレクタ端子側から、増幅された２つの信号を出力する。これら増幅された２つの信号は、バルンＢ２に平衡出力され、バルンＢ２の機能により合成されて、１つの出力端子１０２から出力される。このように、バルンＢ２を使用することで、平衡出力された２つの信号を合成し、それを出力信号として次段の不平衡入力の回路へと伝達することができる。
【００１５】
ところで、最近の入出力不平衡型のＬＮＡ回路には、バイパス機能を備えているものがある。この場合、バイパス機能を使用するか否かのモードを切り替えるバイパス・スイッチが回路内に存在する。ＬＮＡ回路は、信号を増幅するためのものであるが、入力信号のレベルが十分に大きいときには、信号を増幅する必要がない。バイパス機能は、レベルの大きい信号が入力されたときに、その信号を増幅せずにＬＮＡ回路内でバイパス（迂回）させるためのものである。バイパス機能を備えたＬＮＡ回路では、入力信号が小さいときには、増幅用のトランジスタに電流を流して信号を増幅させる。このときバイパス・スイッチはオフとなり、バイパス機能は使用されない。このモードを“バイパスオフ”という。逆に、入力信号が十分に大きいときには、増幅用のトランジスタに電流を流さないで信号を増幅させないようにする。すなわち、バイパス・スイッチをオンにし、信号をバイパス・スイッチが設けられたバイパス経路で増幅作用なしに通過させる。このモードを“バイパスオン”という。入出力不平衡型のＬＮＡ回路では、出力先は１つの信号経路のみであるから、バイパス機能を備え付けるためには必要とされるバイパス・スイッチの数は通常１つのみである。
【００１６】
一方、最近では入出力平衡型のＬＮＡ回路においてもバイパス機能を備え付ける必要があると考えられている。しかしながら、入出力平衡型の回路でバイパス機能を備え付けるには、出力経路が２つであるから、通常２つのバイパス・スイッチが必要となる。具体的には、例えば、図１４に示したように、トランジスタＴ１１，Ｔ１２の各信号経路に対してそれぞれバイパス・スイッチＳＷ１１，ＳＷ１２を設ける必要がある。
【００１７】
以上のことから、従来のＬＮＡ回路の問題点についてまとめると、以下のとおりである。まず、差動増幅器を用いて入出力不平衡型のＬＮＡ回路を構成した場合には、以下の問題点がある。
ＩＣのパッケージを考慮すると、ベース部分とコレクタ部分とが完全に接地されない場合があるため、
(i)ＬＮＡ回路の安定度が悪くなり発振する可能性がある。
(ii)ひずみ特性が悪くなり、ＬＮＡ回路に要求されるひずみ特性を満たさなくなるおそれがある。
【００１８】
一方、差動増幅器を用いた入出力平衡型のＬＮＡ回路とバルンとを組み合わせた構成では、上述の入出力不平衡型のＬＮＡ回路の問題点は少ないものの、以下の問題点がある。
(i)入出力不平衡型の回路に比べてバルン２個分の費用が余分にかかる。
(ii)バルン２個分の設置スペースが必要となり、製品全体の小型化がその分だけ実現できない。
(iii)高周波ではバルンによるエネルギー損失が生じてくる。
(iv)仮にバイパス機能を備え付けた場合、ＬＮＡ回路内にバイパス・スイッチが２個必要となり、それを設けるための回路スペースが必要となると共に、その分のコストが必要とされる。
【００１９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、バルンを設けることなく、バルンを使用したときと同等またはそれ以上の性能を維持することができるローノイズアンプ回路を提供することにある。
【００２０】
【課題を解決するための手段】
本発明によるローノイズアンプ回路は、一対のトランジスタを含んで構成された差動増幅器を備えたローノイズアンプ回路であって、個別部品として構成された複数のキャパシタおよび複数のコイルを有し、１つの入力端子から不平衡状態で入力された信号を、一対のトランジスタのそれぞれのベース端子に平衡状態の信号に位相変換して出力する入力回路と、個別部品として構成された複数のキャパシタおよび複数のコイルを有し、一対のトランジスタのそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して１つの出力端子に出力する出力回路との少なくとも一方を備えたものである。
そして、入力回路において、入力端子と差動増幅器の一方のトランジスタのベース端子との間に第１の信号入力経路が形成されていると共に、信号入力側に設けられたグランド端子と差動増幅器の他方のトランジスタのベース端子との間に第２の信号入力経路が形成されており、入力回路における第１および第２の信号入力経路間に１つのコイルが接続されていると共に、第１および第２の信号入力経路のそれぞれに、２つのキャパシタと他の１つのコイルとがその配置位置および回路定数が各信号入力経路間で互いに対称的になるように直列的に配置するようにしたものである。
また、出力回路において、差動増幅器の一方のトランジスタのコレクタ端子と信号出力側に設けられたグランド端子との間に第１の信号出力経路が形成されていると共に、差動増幅器の他方のトランジスタのコレクタ端子と出力端子との間に第２の信号出力経路が形成されており、出力回路における第１および第２の信号出力経路間に１つのコイルが接続されていると共に、第１および第２の信号出力経路のそれぞれに、各トランジスタのコレクタ端子側から順に他の１つのコイルと１つのキャパシタとがその配置位置および回路定数が各信号出力経路間で互いに対称的になるように直列的に配置するようにしたものである。
【００２１】
ここで、本発明によるローノイズアンプ回路における入力回路および出力回路の個別部品は、例えばＩＣのパッケージ成分（ワイヤー成分やリード成分）で構成されるものである。
【００２２】
本発明によるローノイズアンプ回路では、入力回路を備えた構成にした場合には、不平衡入力された信号が、バルンを使用したときと同等に、一対のトランジスタのそれぞれのベース端子に平衡状態で出力される。このとき、入力回路の各回路要素が、その回路定数が同一となるように対称的に配置されていることにより、バルンと同等の位相変換機能が実現されると共に、妨害信号が進入したときには、その妨害信号が打ち消されて削減される。
【００２３】
また、本発明によるローノイズアンプ回路では、出力回路を備えた構成にした場合には、平衡入力された信号が、バルンを使用したときと同等に、不平衡状態で出力される。このとき、出力回路の各回路要素が、その回路定数が同一となるように対称的に配置されていることにより、バルンと同等の位相変換機能が実現される。
【００２４】
本発明によるローノイズアンプ回路は、入力回路と出力回路との双方を備えた構成にした場合には、全体として入出力不平衡型の回路となる。このとき、本発明によるローノイズアンプ回路では、入出力不平衡型の回路であるにもかかわらず、その性能は、入出力平衡型のＬＮＡ回路とバルンとを組み合わせた回路に比べて同等またはそれ以上の性能が実現される。
【００２５】
なお、本発明によるローノイズアンプ回路は、差動増幅器の一方のトランジスタのベース端子と他方のトランジスタのコレクタ端子との間に差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス経路が形成され、バイパス経路中に、１つのキャパシタと１つのバイパス・スイッチとが直列的に配置されていても良い。このバイパス・スイッチは、例えば、入力信号のレベルが十分に大きいときには、その信号が差動増幅器によって増幅作用を受けないように迂回させるように作用する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
まず、図２を参照して、本発明の一実施の形態に係るＬＮＡ回路が利用される受信回路の例について説明する。図２に示した受信回路１は、例えば携帯電話などの受信系回路部分に使用されるものであり、信号の入力側から順に、アンテナ２と、フィルタ３と、ＬＮＡ回路４と、フィルタ５と、ミキサ（周波数混合器）６と、局部発振器７とを備えている。フィルタ３は、平衡出力型の回路であり、１本の伝送線路でＬＮＡ回路４に接続されている。フィルタ５は、平衡入力型の回路であり、１本の伝送線路でＬＮＡ回路４に接続されている。
【００２８】
アンテナ２は、電磁波信号（電波）を受信すると、それを電気的なＲＦ（Radio Frequency：高周波）信号に変換して出力する機能を有している。フィルタ３，５は、例えばバンドパスフィルタで構成され、不要な信号成分を除去する機能を有している。ＬＮＡ回路４は、ＲＦ信号を増幅して出力する機能を有している。ミキサ６は、周波数変換を行うものであり、ＲＦ信号を局部発振器７からの局部発振信号と混合してＩＦ（Intermediate Frequency：中間周波数）信号に変換する機能を有している。
【００２９】
次に、図１の回路図を参照して、本実施の形態の特徴部分であるＬＮＡ回路４の構成について詳細に説明する。図１に示したＬＮＡ回路４は、２．５GHz帯用に設計されたものであり、全体として入出力不平衡型の回路構成となっている。また、このＬＮＡ回路４は、信号のバイパス機能を有している。
【００３０】
このＬＮＡ回路４は、信号の増幅機能を有するＲＦ回路１６と、このＲＦ回路１６の入力側に配置された入力回路１４と、ＲＦ回路１６の出力側に配置された出力回路１５とを備えている。このＬＮＡ回路４は、また、ＲＦ回路１６にバイアス電圧を印加するためのバイアス回路１３を備えている。ＲＦ回路１６は、差動増幅器を形成する一対の増幅用トランジスタＴ３，Ｔ４を有し、入出力平衡型の構成となっている。入力回路１４は、平衡出力の回路（図１のフィルタ３）から平衡入力の回路（ＲＦ回路１６）へと信号を伝送する機能を有している。出力回路１５は、平衡出力の回路（ＲＦ回路１６）から不平衡入力の回路（図１のフィルタ５）へと信号を伝送する機能を有している。
【００３１】
ＬＮＡ回路４の各部の構成について説明すると、まず、バイアス回路１３は、トランジスタＴ１，Ｔ２と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、キャパシタＣ５と、スイッチＳＷ１とを有している。
【００３２】
バイアス回路１３のトランジスタＴ２とＲＦ回路１６のトランジスタＴ３とは、互いのベース端子同士が抵抗Ｒ３を介して接続され、カレントミラー回路を構成している。同様に、トランジスタＴ２とＲＦ回路１６のトランジスタＴ４も、互いのベース端子同士が抵抗Ｒ４を介して接続され、カレントミラー回路を構成している。トランジスタＴ１は、バイアス電流誤差を小さくするために使用されている。抵抗Ｒ１の一端は、ＲＦ回路１６にある電源電圧Vccに接続され、他端は、スイッチＳＷ１に接続されている。この抵抗Ｒ１は、トランジスタＴ２のコレクタ電流の調整用に設けられている。抵抗Ｒ１を調整することで、トランジスタＴ２のコレクタ電流が決定される。ＲＦ回路１６のトランジスタＴ３，Ｔ４は、それぞれトランジスタＴ２とカレントミラー回路を構成しているので、トランジスタＴ２のコレクタ電流が決定されることで、トランジスタＴ３，Ｔ４のコレクタ電流も決定される。
【００３３】
抵抗Ｒ２は、一端がトランジスタＴ２のエミッタ端子に接続され、他端が接地されている。この抵抗Ｒ２は、トランジスタＴ２，Ｔ３およびトランジスタＴ２，Ｔ４のトランジスタ対をそれぞれカレントミラーの構成にするための調整用に設けられている。抵抗Ｒ３，Ｒ４は、バイアス抵抗である。スイッチＳＷ１は、一端が抵抗Ｒ１に接続され、他端がトランジスタＴ２のコレクタ端子に接続されている。このスイッチＳＷ１は、本ＬＮＡ回路４において、バイパス機能をオフ（バイパスオフ）にするときにはオンの状態となりオン抵抗は小、バイパス機能をオン（バイパスオン）にするときにオフの状態となりオン抵抗は大、となるように使用される。スイッチＳＷ１は、例えばCMOSにより構成されている。キャパシタＣ５は、２．５GHz帯がショートとなるように使用している。キャパシタＣ５のキャパシタンス（容量）は、例えば３pFである。
【００３４】
次に、ＲＦ回路１６の構成について説明する。ＲＦ回路１６は、トランジスタＴ３，Ｔ４と、抵抗Ｒ５と、キャパシタＣ６，Ｃ９と、コイルＬ４，Ｌ５，Ｌ９と、バイパス・スイッチＳＷ１とを有している。
【００３５】
トランジスタＴ３，Ｔ４のエミッタ端子は、コイルＬ４，Ｌ５を介して互いに接続されている。トランジスタＴ３，Ｔ４のベース端子は、入力回路１４の出力端子に平衡接続されている。トランジスタＴ３，Ｔ４のコレクタ端子は、出力回路１５の入力端子に平衡接続されている。トランジスタＴ３のベース端子には、入力回路１４からの信号が伝送される。トランジスタＴ３は、その増幅機能により、コレクタ端子側から、増幅した信号を出力するようになっている。また、トランジスタＴ３のエミッタ端子からの信号は、コイルＬ４，Ｌ５を介してトランジスタＴ４のエミッタ端子に入力される。トランジスタＴ４にも同様に、入力回路１４からの信号が伝送され、その増幅機能により、コレクタ端子側から、増幅した信号を出力するようになっている。なお、トランジスタＴ３，Ｔ４のベース端子には、それぞれ逆位相の信号が入力される。また、トランジスタＴ３，Ｔ４は、互いに異なる位相の信号をコレクタ端子側から出力するようになっている。トランジスタＴ３，Ｔ４からの出力信号は、出力回路１５に伝送されるようになっている。
【００３６】
コイルＬ４，Ｌ５は、ノイズマッチング用の素子として設けられている。コイルＬ４，Ｌ５は、それぞれ同じ回路定数（例えば１nH）のもので構成されている。抵抗Ｒ５は、一端がコイルＬ４とコイルＬ５との間の信号経路に接続され、他端がバイアス回路１３に接続されている。この抵抗Ｒ５は、トランジスタＴ３，Ｔ４のコレクタ−エミッタ間電圧Vceを制御するために設けられている。抵抗Ｒ５の抵抗値は、例えば１１０Ωである。キャパシタＣ６は、ＤＣ（直流成分）カット用に設けられている。キャパシタＣ６のキャパシタンスは、例えば１．８pFとなっている。
【００３７】
バイパス・スイッチＳＷ２は、トランジスタＴ３のベース端子と、トランジスタＴ４のコレクタ端子とを結ぶ信号経路中に設けられている。バイパス・スイッチＳＷ２とトランジスタＴ３のベース端子との間には、キャパシタＣ６が直列接続されている。キャパシタＣ６は、ＤＣ（直流成分）カット用に設けられている。キャパシタＣ６のキャパシタンスは、例えば１．８pFとなっている。バイパス・スイッチＳＷ２は、バイパス機能を使用するか否かのモードを切り替えるためのものである。バイパス・スイッチＳＷ２は、バイパスオフのときはスイッチオフの状態となりオン抵抗は大、バイパスオンのときはスイッチオンの状態となりオン抵抗は小、となるように使用される。バイパス・スイッチＳＷ２は、例えばCMOSにより構成されている。
【００３８】
コイルＬ９は、トランジスタＴ３，Ｔ４への給電用として使用されており、２．５GHz帯でオープンとなるように設定されている。コイルＬ９のインダクタンスは、例えば１００nHである。キャパシタＣ７は、バイパス用に設けられている。キャパシタＣ７のキャパシタンスは、例えば１０００pFである。電源電圧Vccは、バイアス回路１３およびトランジスタＴ３，Ｔ４の電源である。
【００３９】
次に、入力回路１４の構成について説明する。入力回路１４は、すべてディスクリート部品（個別部品）で構成されている。この入力回路１４は、図３にも示したように、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４と、コイルＬ１，Ｌ２，Ｌ３とを有している。キャパシタＣ１、コイルＬ２およびキャパシタＣ３は、入力回路１４の入力端子１１とトランジスタＴ３のベース端子との間の信号経路中に、この順番で直列的に配置されている。キャパシタＣ２、コイルＬ３およびキャパシタＣ４は、入力側に設けられたグランド端子とトランジスタＴ４のベース端子との間の信号経路中に、この順番で直列的に配置されている。コイルＬ１は、一端がキャパシタＣ１とコイルＬ２との間の信号経路に接続され、他端がキャパシタＣ２とコイルＬ３との間の信号経路に接続されている。
【００４０】
キャパシタＣ１、コイルＬ２、キャパシタＣ３およびコイルＬ１（の半分）は、全体でマッチング回路を構成している。同様に、キャパシタＣ２、コイルＬ３、キャパシタＣ４およびコイルＬ１（の半分）も、全体でマッチング回路を構成している。これらマッチング回路は、各回路要素の配置位置および回路定数が互いに対称的になるように構成されている。
【００４１】
キャパシタＣ３，Ｃ４は、ＤＣカット用に設けられたものであり、それぞれ同じ回路定数（例えば２pF）のものを使用している。これらキャパシタＣ３，Ｃ４は、入力のインピーダンスマッチング用の素子でもある。コイルＬ２，Ｌ３は、それぞれ同じ回路定数（例えば４nH）のものを使用している。これらコイルＬ２，Ｌ３は、ＩＣのパッケージのワイヤー成分、リード成分および配線パターンの一部である。コイルＬ１は、入力のインピーダンスマッチング用の素子であると共に、ノイズマッチング用の素子でもある。コイルＬ１のインダクタンスは、例えば９．５nHに設定されている。キャパシタＣ１，Ｃ２は、それぞれ同じ回路定数（例えば３pF）のものを使用している。キャパシタＣ１，Ｃ２は、入力のインピーダンスマッチング用の素子であると共に、ノイズマッチング用の素子でもある。
【００４２】
入力回路１４における各回路要素の定数を左右対称的にしているのは、位相変換機能を持たせ、バルンと同等の機能を持たせるためであると共に、妨害信号が進入したときにその妨害信号を打ち消すためでもある。
【００４３】
次に、出力回路１５の構成について説明する。出力回路１５は、すべて個別部品で構成されている。この出力回路１５は、図４にも示したように、キャパシタＣ８，Ｃ９と、コイルＬ６，Ｌ７，Ｌ８とを有している。コイルＬ７およびキャパシタＣ９は、トランジスタＴ４のコレクタ端子と出力回路１５の出力端子１２との間の信号経路中に、この順番で直列的に配置されている。コイルＬ６およびキャパシタＣ８は、トランジスタＴ４のコレクタ端子と出力側に設けられたグランド端子との間の信号経路中に、この順番で直列的に配置されている。コイルＬ８は、一端がキャパシタＣ９とコイルＬ７との間の信号経路に接続され、他端がキャパシタＣ８とコイルＬ６との間の信号経路に接続されている。
【００４４】
キャパシタＣ８、コイルＬ６およびコイルＬ８（の半分）は、全体でマッチング回路を構成している。同様に、キャパシタＣ９、コイルＬ７およびコイルＬ８（の半分）も、全体でマッチング回路を構成している。これらマッチング回路は、各回路要素の配置位置および回路定数が互いに対称的になるように構成されている。
【００４５】
コイルＬ６，Ｌ７は、それぞれ同じ回路定数（例えば４nH）のもので構成されている。これらコイルＬ６，Ｌ７は、ＩＣのパッケージのワイヤー成分、リード成分および配線パターンの一部である。コイルＬ８は、出力のインピーダンスマッチング用の素子である。コイルＬ８のインダクタンスは、例えば９nHに設定されている。キャパシタＣ８，Ｃ９は、それぞれ同じ回路定数（例えば０．８pF）のもので構成されている。キャパシタＣ８，Ｃ９は、出力のインピーダンスマッチング用の素子である。
【００４６】
出力回路１５における各回路要素の定数を左右対称的にしているのは、位相変換機能を持たせ、バルンと同等の機能を持たせるためである。
【００４７】
次に、上述した構成の受信回路１およびＬＮＡ回路４の作用、動作について説明する。
【００４８】
まず、受信回路１（図１）の全体的な動作について説明する。アンテナ２は、電磁波信号（電波）を受信すると、それを電気的なＲＦ信号に変換して出力する。フィルタ３は、アンテナ２からのＲＦ信号に含まれる不要な信号成分を除去する。フィルタ３は、１本の伝送線路でＬＮＡ回路４にＲＦ信号を出力する。ＬＮＡ回路４は、フィルタ３を介して入力されたＲＦ信号を増幅して１本の伝送線路で出力する。フィルタ５は、ＬＮＡ回路４からのＲＦ信号に含まれる不要な信号成分を除去する。ミキサ６は、フィルタ５を介して入力されたＲＦ信号を局部発振器７からの局部発振信号と混合してＩＦ信号に変換して出力する。ミキサ６から出力されたＩＦ信号は、例えば、図示しないＩＦ増幅器によりさらに増幅され、モデムなどに入力されて復調処理を受ける。
【００４９】
次に、ＬＮＡ回路４の作用、動作について説明する。このＬＮＡ回路４では、不平衡状態で入力された信号が、入力回路１４の機能により、一対のトランジスタＴ３，Ｔ４のそれぞれのベース端子に平衡状態の信号に位相変換されて出力される。入力回路１４が設けられていることで、バルンを使用したときと同等またはそれ以上の性能で、前段の不平衡出力の回路（図１のフィルタ３）から、平衡入力の回路（ＲＦ回路１６）へと入力信号を良好に伝送することができる。このとき、入力信号は、入力回路１４の機能により、位相が１８０°ずれた２つの信号に変換される。これら２つの信号が、それぞれトランジスタＴ３，Ｔ４のベース端子側に伝達される。トランジスタＴ３，Ｔ４は、その差動増幅器としての機能により、コレクタ端子側から、増幅された２つの信号を出力する。これら増幅された２つの信号は、出力回路１５に平衡出力され、出力回路１５の機能により合成されて、１つの出力端子１２から出力される。このように出力回路１５は、トランジスタＴ３，Ｔ４のそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して出力する。出力回路１５が設けられていることで、バルンを使用したときと同等またはそれ以上の性能で、平衡出力の回路（ＲＦ回路１６）からの位相のずれた２つの信号を合成し、それを出力信号として次段の不平衡入力の回路（図１のフィルタ５）へと良好に伝送することができる。
【００５０】
本ＬＮＡ回路４では、バイパス・スイッチＳＷ２により、差動増幅器に対する信号経路が信号レベルに応じて切り替えられる。レベルの小さい信号が入力されたときには、バイパス・スイッチＳＷ２をオフ（バイアス回路１３のスイッチＳＷ１はオン）にして、トランジスタＴ３，Ｔ４の差動増幅器としての機能により、信号が増幅される。一方、レベルの大きい信号が入力されたときには、バイパス・スイッチＳＷ２をオン（スイッチＳＷ１はオフ）にして、トランジスタＴ３，Ｔ４の増幅作用が行われないように信号経路をバイパスさせる。このように、本ＬＮＡ回路４では、全体が不平衡入出力型の回路構成となっているので、差動増幅器側には１つのバイパス・スイッチＳＷ２を設けるだけで、バイパス機能が実現される。
【００５１】
図９は、入力回路１４（図３）の回路特性をシミュレーションした結果を示している。図９において、横軸は周波数（GHz）を、縦軸はパワーゲイン（dB）を示している。図９では、入力回路１４における共通入力端子Ｐ１から第１の出力端子Ｐ２へと伝送される信号Ｓ21の特性を実線で示し、共通入力端子Ｐ１から第２の出力端子Ｐ３へと伝送される信号Ｓ31の特性を破線で示している。図中、「●」，「×」で示した点は、これらの特性を得るために用いたサンプル点である。この図から、入力回路１４では、信号Ｓ21と信号Ｓ31とのパワーゲインの差は、２．５GHz帯付近において、約１５dBあり、共通入力端子Ｐ１から入力された信号のほとんどが第１の出力端子Ｐ２側に伝送されていることが分かる。
【００５２】
図１０は、出力回路１５（図４）の回路特性をシミュレーションした結果を示している。図１０において、横軸は周波数（GHz）を、縦軸は位相（deg）を示している。図１０では、出力回路１５における第１の入力端子Ｐ４から共通出力端子Ｐ６へと伝送される信号Ｓ64の特性を実線で示し、第２の入力端子Ｐ５から共通出力端子Ｐ６へと伝送される信号Ｓ65の特性を破線で示している。図中、「●」，「×」で示した点は、これらの特性を得るために用いたサンプル点である。この図から、出力回路１５では、２．５GHz帯付近において、信号Ｓ64の位相は−８０°であり、信号Ｓ65の位相は＋５０°である。よって、信号Ｓ64と信号Ｓ65との位相差は約１３０°となっていることが分かる。
【００５３】
図１１は、トランジスタＴ３，Ｔ４のコレクタ端子と出力回路１５との間の点ａ１，ａ２（図１参照）における電圧波形をシミュレーションした結果を示している。図１１において、横軸は時間（nsec）を、縦軸は電圧値（Ｖ）を示している。図１１では、点ａ１での電圧波形を破線で示し、点ａ２での電圧波形を実線で示している。なお、図中、「●」，「×」で示した点は、各電圧波形を得るために用いたサンプル点である。この図から、本ＬＮＡ回路４では、点ａ１での電圧の位相が点ａ２よりも１６０°進んでいることが分かる。
【００５４】
図１０および図１１の結果から、本ＬＮＡ回路４では、トランジスタＴ３，Ｔ４のコレクタ端子側から出力された２つの出力信号が、出力回路１５を通過して合成され、出力端子１２から出力されるときには、約３０°の位相差（１６０°―１３０°）となることが分かる。ここで、仮に、大きさが等しくて位相差が０°の信号が合成された場合と、大きさが等しくて位相差が３０°の信号が合成された場合とについて計算してみると、位相差が０°の場合は、パワー換算で約６.０dBの増加、位相差が３０°の場合は、パワー換算で約５.７dBの増加となる。よって、本ＬＮＡ回路４では、位相差が０°の場合と比較して、０.３dBのロスを生じたことになるが、これは実用上なんら問題ないロスレベルであり、本ＬＮＡ回路４が優れた信号特性を有したものであることが分かる。
【００５５】
次に、本ＬＮＡ回路４に対する比較例として、出力端子１２側の構成を種々変更した場合の回路特性について考察する。
【００５６】
図５は、本ＬＮＡ回路４における信号出力段の回路構成を簡略化して示したものである。ここでは、出力端子１２として５０Ωの端子を用いている。一方、図６〜図８は、図５の回路構成に対する第１〜第３の比較例を示している。まず、図６に示した回路は、図５の回路構成に対して、出力回路１５の後段にバルン２０を追加したものである。次に、図７に示した回路は、図５の回路構成に対して、出力端子１２とグランド端子とを逆の位置に設けたものである。次に、図８は、出力回路１５の２つの出力端に、等価的に２５Ωの抵抗となる端子を設け、そのうちの片側の端子を出力端子１２として信号を取りだすようにしたものである。
【００５７】
図１２は、図５〜図８に示した各回路構成におけるそれぞれの出力端子からの出力電圧波形（ＬＮＡ回路全体での信号出力特性）をシミュレーションした結果を示している。図１２において、横軸は時間（nsec）を、縦軸は電圧値（mV）を示している。図中、図５〜図８の回路構成によって得られた電圧波形を、それぞれ▲１▼〜▲４▼の符号を付して示す。なお、図中、「●」，「×」などで示した点は、各電圧波形を得るために用いたサンプル点である。この図から、本ＬＮＡ回路４（図５，▲１▼）に対して、バルン２０を追加した回路（図６，▲２▼）および出力端子１２とグランド端子とを逆にした回路（図７，▲３▼）の電圧振幅の大きさは、ほぼ一致していることが分かる。一方、２５Ωの端子を追加した回路（図８，▲４▼）の電圧振幅は、本ＬＮＡ回路４での電圧振幅の半分である。以上のことから、本ＬＮＡ回路４では、バルンを使用していないにも関わらず、バルンを使用したときと同等の優れた信号特性が得られていることが分かる。
【００５８】
以上説明したように、本ＬＮＡ回路４では、トランジスタＴ３，Ｔ４からの出力信号が出力回路１５により位相変換がかかることにより、結果として出力段にバルンを使用したときと同等の効果が得られる。また、入力回路１４における各回路要素の定数を左右対称的にしているので、回路に入力される妨害信号を削減できる。また、本ＬＮＡ回路４は、全体として入出力不平衡型の回路であるにもかかわらず、トランジスタＴ３，Ｔ４が、バルンを使用した入出力平衡型のＬＮＡ回路（図１３（Ｂ）、図１４参照）の場合と実質的に同じ動作をする。また、入出力不平衡型の回路であるにもかかわらず、グランド端子に直結するトランジスタＴ３，Ｔ４の端子が存在しない。また、本ＬＮＡ回路４は、入出力不平衡型の回路であるために、トランジスタＴ３，Ｔ４側に設けるバイパス・スイッチが１個のみでバイパス機能を実現できる。
【００５９】
このように、本ＬＮＡ回路４によれば、バルンを使用していないにも関わらず、バルンを使用したときと同等の優れた信号特性を得ることができるので、従来の回路（図１３（Ｂ））に比べて、バルン２個分の費用を削減することができる。また、バルン２個分の設置スペースを設ける必要が無くなり、製品の小型化が実現できる。さらに、バルンを使用していないので、バルンを使用した場合に生じる高周波でのエネルギー損失を除去できる。また、従来の入出力不平衡型のＬＮＡ回路では、ＩＣのパッケージの影響でＬＮＡ回路が不安定になる問題があったが、本ＬＮＡ回路４によれば、この問題が解決され、回路の安定化を図ることができる。さらに、従来の入出力不平衡型のＬＮＡ回路では、ＩＣのパッケージの影響で、ひずみ特性が悪化する問題があったが、本ＬＮＡ回路４によれば、この問題が解決され、ひずみ特性が改善される。
【００６０】
なお、本発明は、上記実施の形態に限定されず種々の変形実施が可能である。例えば、上記実施の形態では、回路の入力段と出力段の双方に、バルンと同等の機能を備えた回路（入力回路１４および出力回路１５）を設けた構成について説明したが、本発明のＬＮＡ回路は、この回路を入力段と出力段のいずれか一方にのみ設けた構成であっても良い。例えば、入力回路１４のみを設け、出力回路１５を省いた構成にしても良い。この場合は、ＬＮＡ回路全体としては、入力が不平衡に行われ、出力は平衡に行われる。なお、この場合は、出力段にインピーダンスマッチング用の回路を設けることが好ましい。入力回路１４を省いた構成にする場合も同様である。また、入力回路１４と出力回路１５とのいずれか一方をバルンに置き換えた構成にして、バルンを含めた全体で入出力不平衡型の回路の構成にしても良い。
【００６１】
また、本発明のＬＮＡ回路は、図２に示した構成の受信回路１に限定されず、高周波信号を増幅する必要のある機器に広く適用可能である。
【００６２】
【発明の効果】
以上説明したように、請求項１ないし３のいずれか１項に記載のローノイズアンプ回路によれば、少なくともコイルとキャパシタとを含む複数の個別部品によって、バルンと同等の機能を備えた入力回路および出力回路を構成し、その入力回路または出力回路の少なくとも一方を備えるようにしたので、バルンを設けることなく、バルンを使用したときと同等またはそれ以上の性能を維持することができる。
【００６３】
特に、請求項３記載のローノイズアンプ回路によれば、請求項１または２記載のローノイズアンプ回路において、差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス・スイッチを１つ設けるようにしたので、例えば、入力信号のレベルが十分に大きいときに、その信号が差動増幅器によって増幅作用を受けないように迂回させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＬＮＡ回路の詳細な構成を示す回路図である。
【図２】図１に示したＬＮＡ回路が適用される受信回路の概要を示すブロック図である。
【図３】図１に示したＬＮＡ回路における入力回路の構成を示す回路図である。
【図４】図１に示したＬＮＡ回路における出力回路の構成を示す回路図である。
【図５】図１に示したＬＮＡ回路における信号出力段の回路構成を簡略化して示した回路図である。
【図６】図５に示した回路構成に対する第１の比較例を示すものであり、出力回路の後段にバルンを追加した場合の構成を示す回路図である。
【図７】図５に示した回路構成に対する第２の比較例を示すものであり、出力端子とグランド端子とを逆の位置に設けた場合の構成を示す回路図である。
【図８】図５に示した回路構成に対する第３の比較例を示すものであり、出力回路の２つの出力端に、等価的に２５Ωの抵抗となる端子を設けた場合の構成を示す回路図である。
【図９】図３に示した入力回路の回路特性をシミュレーションした結果を示す特性図である。
【図１０】図４に示した出力回路の回路特性をシミュレーションした結果を示す特性図である。
【図１１】図１に示したＬＮＡ回路における増幅用トランジスタのコレクタ端子と出力回路との間の点における電圧波形をシミュレーションした結果を示す特性図である。
【図１２】図５〜図８に示した各回路構成におけるそれぞれの出力端子からの出力電圧波形をシミュレーションした結果を示す特性図である。
【図１３】従来のＬＮＡ回路の構成例を示すブロック図である。
【図１４】従来の平衡入出力型のＬＮＡ回路の構成例を示す回路図である。
【符号の説明】
ＳＷ２ バイパス・スイッチ
Ｔ３，Ｔ４ 増幅用トランジスタ
１ 受信回路
２ アンテナ
３，５ フィルタ
４ ローノイズアンプ（ＬＮＡ）回路
６ ミキサ
１３ バイアス回路
１４ 入力回路
１５ 出力回路
１６ ＲＦ回路
【発明の属する技術分野】
本発明は、例えば無線ＬＡＮ（ローカル・エリア・ネットワーク）や携帯電話などの受信系回路部分に好適に利用可能なローノイズアンプ回路に関する。
【０００２】
【従来の技術】
従来より、ローノイズアンプ（ＬＮＡ：低雑音高周波増幅器）回路は、携帯電話などにおける受信系回路部分に使用されている。ＬＮＡ回路は、高周波信号を増幅するためのものであり、その回路特性として、雑音指数や相互変調ひずみ特性が良いことなどが要求される。ＬＮＡ回路は、回路素子を高周波領域で動作させるため、低周波回路では無視できた浮遊容量や寄生インダクタンスを考慮して回路設計を行う必要がある。特に、ＬＮＡ回路をＩＣ（integrated circuit：集積回路）化する場合には、ＩＣのパッケージを考慮する必要がある。具体的には、ボンディングワイヤーやリード成分などが寄生インダクタンスとなって回路に影響を与える。
【０００３】
【発明が解決しようとする課題】
従来、図１３（Ａ）に示したように、前段が不平衡出力型の回路１１１であり、かつ次段が不平衡入力型の回路１１２であれば、その間に配置されるＬＮＡ回路１１０は、入出力不平衡型の回路で構成される。
【０００４】
ここで、入出力不平衡型の回路としては、増幅用のトランジスタ１つをエミッタ接地で使用する構成（シングル回路）のものが考えられる。しかしながら、ＬＮＡ回路をＩＣで設計する際に、その回路構成をエミッタ接地のシングル回路とした場合、周波数が高くなると通常の技術では、ＩＣのパッケージを考慮すると、必要とするパワーゲインが得られなくなる場合がある。上述したように、ＩＣのパッケージを考慮すると、ボンディングワイヤーやリード成分などが寄生インダクタンスとなるためである。
【０００５】
具体的には、例えば２．５GHz帯用のＬＮＡ回路では、パワーゲインが１５dB必要とされる場合がある。そのパワーゲインを満たすようにＬＮＡ回路をエミッタ接地のシングル回路で構成するためには、ＩＣのパッケージの成分としてボンディングワイヤー成分とリード成分とを考慮して設計する必要がある。このとき、例えばパッケージのワイヤー成分とリード成分とのインダクタンスが、合計４nHだったとする。回路としては、エミッタ部に、パッケージのインダクタンスとして４nHを追加することになるが、通常の技術では、最先端のシリコンゲルマニウムのトランジスタを使用したとしてもパワーゲインが不足する場合がある。
【０００６】
そこで、入出力不平衡型のＬＮＡ回路として、デファレンシャルアンプ（差動増幅器）を用いた構成にすることが考えられる。この構成での従来の接地方式としては、コレクタ接地＋ベース接地の形をとる。しかしながら、この回路構成の場合、周波数が高くなると通常の技術では、ＩＣのパッケージを考慮すると、ひずみ特性が悪くなり回路が不安定になる場合がある。
【０００７】
具体的に、２．５GHz帯用のＬＮＡ回路を入出力不平衡型の差動増幅器を用いて設計する場合について考える。差動増幅器の接地方式は、コレクタ接地＋ベース接地の形とし、ＩＣのパッケージ成分としてワイヤー成分とリード成分とを考慮して設計するものとする。このとき、例えばパッケージのワイヤー成分とリード成分とのインダクタンスが、合計４nHだったとする。通常の技術では、パッケージのインダクタンスが４nHあるとコレクタ部分とベース部分とが完全には接地されない状態となるので、回路が不安定になり発振する可能性がある。また、ひずみ特性が悪くなり、ＬＮＡ回路に必要なひずみ特性を満たさなくなる場合がある。
【０００８】
このように、ＬＮＡ回路を入出力“不平衡”型の回路構成にすると、必要とされる回路特性が得られない場合があるので、前段が不平衡出力型の回路であり、かつ次段が不平衡入力型の回路であるにもかかわらず、ＬＮＡ回路を入出力“平衡”型の回路で構成する場合がある。入出力平衡型のＬＮＡ回路は、差動増幅器を用いた構成で実現できる。
【０００９】
従来、ＬＮＡ回路を入出力平衡型の回路で構成する場合、前段の不平衡出力型の回路と、次段の不平衡入力型の回路との間のモード変換のために、平衡／不平衡変換装置（Balance-to-unbalance transformer，通称バルン(Balun))が使用されている。バルンを使用することで、不平衡出力の回路から平衡入力の回路へと信号を伝送することができる。具体的には、例えば、バンドパスフィルタから１本の伝送線路で平衡入力のＬＮＡ回路に信号が伝送されてくるような場合は、バンドパスフィルタとＬＮＡ回路との間にバルンを使用することで問題なく信号を伝送することができる。また、バルンを使用することで、平衡出力の回路からの位相のずれた２つの信号を合成して不平衡入力の回路へと伝送することができる。具体的には、例えば、平衡出力のＬＮＡ回路から、２本の伝送線路で不平衡入力のバンドパスフィルタに信号が伝送されてくるような場合は、ＬＮＡ回路とバンドパスフィルタとの間にバルンを使用することで問題なく信号を伝送することができる。
【００１０】
図１３（Ｂ）は、入出力平衡型のＬＮＡ回路とバルンとを組み合わせた回路構成の例である。この例では、前段の不平衡出力型の回路１２１と、次段の不平衡入力型の回路１２４とを、それぞれバルン１２２，１２３を介して、入出力平衡型のＬＮＡ回路１２０に接続している。
【００１１】
図１４は、入出力平衡型のＬＮＡ回路のより詳細な回路構成を示している。この図に示したＬＮＡ回路１００は、２．５GHz帯用のものであり、入出力平衡型の差動増幅器を用いた回路構成となっている。このＬＮＡ回路１００には、入出力段に２つのバルンＢ１，Ｂ２が接続された構成となっている。バルンＢ１は、１次巻線１０１Ａと２次巻線１０１Ｂとが電磁誘導結合されて構成されている。バルンＢ１において、１次巻線１０１Ａの一端は入力端子１０１に接続され、他端は接地されている。２次巻線１０１Ｂの両端は、ＬＮＡ回路１００の入力段に接続されている。バルンＢ２も同様に、１次巻線１０２Ａと２次巻線１０２Ｂとが電磁誘導結合されて構成されている。バルンＢ２において、２次巻線１０２Ｂの一端は出力端子１０２に接続され、他端は接地されている。１次巻線１０２Ａの両端は、ＬＮＡ回路１００の出力段に接続されている。
【００１２】
ＬＮＡ回路１００は、差動増幅器を形成する一対のトランジスタＴ１１，Ｔ１２と、これらのトランジスタＴ１１，Ｔ１２にバイアス電圧を印加するためのバイアス回路１０３とを備えている。このＬＮＡ回路１００は、また、バイアス抵抗Ｒ１，Ｒ２と、コイルＬ１１，１２とを備えている。コイルＬ１１，Ｌ１２は、電源電圧Vccからの給電用として記述している。
【００１３】
トランジスタＴ１１，Ｔ１２のエミッタ端子は、共通接地されている。トランジスタＴ１１，Ｔ１２のベース端子は、バルンＢ１の２次巻線１０１Ｂに平衡接続されている。トランジスタＴ１１，Ｔ１２のコレクタ端子は、コイルＬ１１，１２に接続されている。トランジスタＴ１１，Ｔ１２のコレクタ端子とコイルＬ１１，１２との間の信号経路には、バルンＢ２の１次巻線１０２Ａが接続されている。バイアス抵抗Ｒ１，Ｒ２は、一端が、トランジスタＴ１１，Ｔ１２のベース端子とバルンＢ１との間の信号経路に接続され、他端が、バイアス回路１０３に接続されている。
【００１４】
以上のように構成された回路では、バルンＢ１を使用していることで、前段の不平衡出力の回路から、平衡入力のＬＮＡ回路１００へと入力信号を伝送することができる。このとき、１つの入力端子１０１からの入力信号は、バルンＢ１の機能により、位相が１８０°ずれた２つの信号に変換される。これら２つの信号が、それぞれトランジスタＴ１１，Ｔ１２のベース端子側に伝達される。トランジスタＴ１１，Ｔ１２は、その差動増幅器としての機能により、コレクタ端子側から、増幅された２つの信号を出力する。これら増幅された２つの信号は、バルンＢ２に平衡出力され、バルンＢ２の機能により合成されて、１つの出力端子１０２から出力される。このように、バルンＢ２を使用することで、平衡出力された２つの信号を合成し、それを出力信号として次段の不平衡入力の回路へと伝達することができる。
【００１５】
ところで、最近の入出力不平衡型のＬＮＡ回路には、バイパス機能を備えているものがある。この場合、バイパス機能を使用するか否かのモードを切り替えるバイパス・スイッチが回路内に存在する。ＬＮＡ回路は、信号を増幅するためのものであるが、入力信号のレベルが十分に大きいときには、信号を増幅する必要がない。バイパス機能は、レベルの大きい信号が入力されたときに、その信号を増幅せずにＬＮＡ回路内でバイパス（迂回）させるためのものである。バイパス機能を備えたＬＮＡ回路では、入力信号が小さいときには、増幅用のトランジスタに電流を流して信号を増幅させる。このときバイパス・スイッチはオフとなり、バイパス機能は使用されない。このモードを“バイパスオフ”という。逆に、入力信号が十分に大きいときには、増幅用のトランジスタに電流を流さないで信号を増幅させないようにする。すなわち、バイパス・スイッチをオンにし、信号をバイパス・スイッチが設けられたバイパス経路で増幅作用なしに通過させる。このモードを“バイパスオン”という。入出力不平衡型のＬＮＡ回路では、出力先は１つの信号経路のみであるから、バイパス機能を備え付けるためには必要とされるバイパス・スイッチの数は通常１つのみである。
【００１６】
一方、最近では入出力平衡型のＬＮＡ回路においてもバイパス機能を備え付ける必要があると考えられている。しかしながら、入出力平衡型の回路でバイパス機能を備え付けるには、出力経路が２つであるから、通常２つのバイパス・スイッチが必要となる。具体的には、例えば、図１４に示したように、トランジスタＴ１１，Ｔ１２の各信号経路に対してそれぞれバイパス・スイッチＳＷ１１，ＳＷ１２を設ける必要がある。
【００１７】
以上のことから、従来のＬＮＡ回路の問題点についてまとめると、以下のとおりである。まず、差動増幅器を用いて入出力不平衡型のＬＮＡ回路を構成した場合には、以下の問題点がある。
ＩＣのパッケージを考慮すると、ベース部分とコレクタ部分とが完全に接地されない場合があるため、
(i)ＬＮＡ回路の安定度が悪くなり発振する可能性がある。
(ii)ひずみ特性が悪くなり、ＬＮＡ回路に要求されるひずみ特性を満たさなくなるおそれがある。
【００１８】
一方、差動増幅器を用いた入出力平衡型のＬＮＡ回路とバルンとを組み合わせた構成では、上述の入出力不平衡型のＬＮＡ回路の問題点は少ないものの、以下の問題点がある。
(i)入出力不平衡型の回路に比べてバルン２個分の費用が余分にかかる。
(ii)バルン２個分の設置スペースが必要となり、製品全体の小型化がその分だけ実現できない。
(iii)高周波ではバルンによるエネルギー損失が生じてくる。
(iv)仮にバイパス機能を備え付けた場合、ＬＮＡ回路内にバイパス・スイッチが２個必要となり、それを設けるための回路スペースが必要となると共に、その分のコストが必要とされる。
【００１９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、バルンを設けることなく、バルンを使用したときと同等またはそれ以上の性能を維持することができるローノイズアンプ回路を提供することにある。
【００２０】
【課題を解決するための手段】
本発明によるローノイズアンプ回路は、一対のトランジスタを含んで構成された差動増幅器を備えたローノイズアンプ回路であって、個別部品として構成された複数のキャパシタおよび複数のコイルを有し、１つの入力端子から不平衡状態で入力された信号を、一対のトランジスタのそれぞれのベース端子に平衡状態の信号に位相変換して出力する入力回路と、個別部品として構成された複数のキャパシタおよび複数のコイルを有し、一対のトランジスタのそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して１つの出力端子に出力する出力回路との少なくとも一方を備えたものである。
そして、入力回路において、入力端子と差動増幅器の一方のトランジスタのベース端子との間に第１の信号入力経路が形成されていると共に、信号入力側に設けられたグランド端子と差動増幅器の他方のトランジスタのベース端子との間に第２の信号入力経路が形成されており、入力回路における第１および第２の信号入力経路間に１つのコイルが接続されていると共に、第１および第２の信号入力経路のそれぞれに、２つのキャパシタと他の１つのコイルとがその配置位置および回路定数が各信号入力経路間で互いに対称的になるように直列的に配置するようにしたものである。
また、出力回路において、差動増幅器の一方のトランジスタのコレクタ端子と信号出力側に設けられたグランド端子との間に第１の信号出力経路が形成されていると共に、差動増幅器の他方のトランジスタのコレクタ端子と出力端子との間に第２の信号出力経路が形成されており、出力回路における第１および第２の信号出力経路間に１つのコイルが接続されていると共に、第１および第２の信号出力経路のそれぞれに、各トランジスタのコレクタ端子側から順に他の１つのコイルと１つのキャパシタとがその配置位置および回路定数が各信号出力経路間で互いに対称的になるように直列的に配置するようにしたものである。
【００２１】
ここで、本発明によるローノイズアンプ回路における入力回路および出力回路の個別部品は、例えばＩＣのパッケージ成分（ワイヤー成分やリード成分）で構成されるものである。
【００２２】
本発明によるローノイズアンプ回路では、入力回路を備えた構成にした場合には、不平衡入力された信号が、バルンを使用したときと同等に、一対のトランジスタのそれぞれのベース端子に平衡状態で出力される。このとき、入力回路の各回路要素が、その回路定数が同一となるように対称的に配置されていることにより、バルンと同等の位相変換機能が実現されると共に、妨害信号が進入したときには、その妨害信号が打ち消されて削減される。
【００２３】
また、本発明によるローノイズアンプ回路では、出力回路を備えた構成にした場合には、平衡入力された信号が、バルンを使用したときと同等に、不平衡状態で出力される。このとき、出力回路の各回路要素が、その回路定数が同一となるように対称的に配置されていることにより、バルンと同等の位相変換機能が実現される。
【００２４】
本発明によるローノイズアンプ回路は、入力回路と出力回路との双方を備えた構成にした場合には、全体として入出力不平衡型の回路となる。このとき、本発明によるローノイズアンプ回路では、入出力不平衡型の回路であるにもかかわらず、その性能は、入出力平衡型のＬＮＡ回路とバルンとを組み合わせた回路に比べて同等またはそれ以上の性能が実現される。
【００２５】
なお、本発明によるローノイズアンプ回路は、差動増幅器の一方のトランジスタのベース端子と他方のトランジスタのコレクタ端子との間に差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス経路が形成され、バイパス経路中に、１つのキャパシタと１つのバイパス・スイッチとが直列的に配置されていても良い。このバイパス・スイッチは、例えば、入力信号のレベルが十分に大きいときには、その信号が差動増幅器によって増幅作用を受けないように迂回させるように作用する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
まず、図２を参照して、本発明の一実施の形態に係るＬＮＡ回路が利用される受信回路の例について説明する。図２に示した受信回路１は、例えば携帯電話などの受信系回路部分に使用されるものであり、信号の入力側から順に、アンテナ２と、フィルタ３と、ＬＮＡ回路４と、フィルタ５と、ミキサ（周波数混合器）６と、局部発振器７とを備えている。フィルタ３は、平衡出力型の回路であり、１本の伝送線路でＬＮＡ回路４に接続されている。フィルタ５は、平衡入力型の回路であり、１本の伝送線路でＬＮＡ回路４に接続されている。
【００２８】
アンテナ２は、電磁波信号（電波）を受信すると、それを電気的なＲＦ（Radio Frequency：高周波）信号に変換して出力する機能を有している。フィルタ３，５は、例えばバンドパスフィルタで構成され、不要な信号成分を除去する機能を有している。ＬＮＡ回路４は、ＲＦ信号を増幅して出力する機能を有している。ミキサ６は、周波数変換を行うものであり、ＲＦ信号を局部発振器７からの局部発振信号と混合してＩＦ（Intermediate Frequency：中間周波数）信号に変換する機能を有している。
【００２９】
次に、図１の回路図を参照して、本実施の形態の特徴部分であるＬＮＡ回路４の構成について詳細に説明する。図１に示したＬＮＡ回路４は、２．５GHz帯用に設計されたものであり、全体として入出力不平衡型の回路構成となっている。また、このＬＮＡ回路４は、信号のバイパス機能を有している。
【００３０】
このＬＮＡ回路４は、信号の増幅機能を有するＲＦ回路１６と、このＲＦ回路１６の入力側に配置された入力回路１４と、ＲＦ回路１６の出力側に配置された出力回路１５とを備えている。このＬＮＡ回路４は、また、ＲＦ回路１６にバイアス電圧を印加するためのバイアス回路１３を備えている。ＲＦ回路１６は、差動増幅器を形成する一対の増幅用トランジスタＴ３，Ｔ４を有し、入出力平衡型の構成となっている。入力回路１４は、平衡出力の回路（図１のフィルタ３）から平衡入力の回路（ＲＦ回路１６）へと信号を伝送する機能を有している。出力回路１５は、平衡出力の回路（ＲＦ回路１６）から不平衡入力の回路（図１のフィルタ５）へと信号を伝送する機能を有している。
【００３１】
ＬＮＡ回路４の各部の構成について説明すると、まず、バイアス回路１３は、トランジスタＴ１，Ｔ２と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、キャパシタＣ５と、スイッチＳＷ１とを有している。
【００３２】
バイアス回路１３のトランジスタＴ２とＲＦ回路１６のトランジスタＴ３とは、互いのベース端子同士が抵抗Ｒ３を介して接続され、カレントミラー回路を構成している。同様に、トランジスタＴ２とＲＦ回路１６のトランジスタＴ４も、互いのベース端子同士が抵抗Ｒ４を介して接続され、カレントミラー回路を構成している。トランジスタＴ１は、バイアス電流誤差を小さくするために使用されている。抵抗Ｒ１の一端は、ＲＦ回路１６にある電源電圧Vccに接続され、他端は、スイッチＳＷ１に接続されている。この抵抗Ｒ１は、トランジスタＴ２のコレクタ電流の調整用に設けられている。抵抗Ｒ１を調整することで、トランジスタＴ２のコレクタ電流が決定される。ＲＦ回路１６のトランジスタＴ３，Ｔ４は、それぞれトランジスタＴ２とカレントミラー回路を構成しているので、トランジスタＴ２のコレクタ電流が決定されることで、トランジスタＴ３，Ｔ４のコレクタ電流も決定される。
【００３３】
抵抗Ｒ２は、一端がトランジスタＴ２のエミッタ端子に接続され、他端が接地されている。この抵抗Ｒ２は、トランジスタＴ２，Ｔ３およびトランジスタＴ２，Ｔ４のトランジスタ対をそれぞれカレントミラーの構成にするための調整用に設けられている。抵抗Ｒ３，Ｒ４は、バイアス抵抗である。スイッチＳＷ１は、一端が抵抗Ｒ１に接続され、他端がトランジスタＴ２のコレクタ端子に接続されている。このスイッチＳＷ１は、本ＬＮＡ回路４において、バイパス機能をオフ（バイパスオフ）にするときにはオンの状態となりオン抵抗は小、バイパス機能をオン（バイパスオン）にするときにオフの状態となりオン抵抗は大、となるように使用される。スイッチＳＷ１は、例えばCMOSにより構成されている。キャパシタＣ５は、２．５GHz帯がショートとなるように使用している。キャパシタＣ５のキャパシタンス（容量）は、例えば３pFである。
【００３４】
次に、ＲＦ回路１６の構成について説明する。ＲＦ回路１６は、トランジスタＴ３，Ｔ４と、抵抗Ｒ５と、キャパシタＣ６，Ｃ９と、コイルＬ４，Ｌ５，Ｌ９と、バイパス・スイッチＳＷ１とを有している。
【００３５】
トランジスタＴ３，Ｔ４のエミッタ端子は、コイルＬ４，Ｌ５を介して互いに接続されている。トランジスタＴ３，Ｔ４のベース端子は、入力回路１４の出力端子に平衡接続されている。トランジスタＴ３，Ｔ４のコレクタ端子は、出力回路１５の入力端子に平衡接続されている。トランジスタＴ３のベース端子には、入力回路１４からの信号が伝送される。トランジスタＴ３は、その増幅機能により、コレクタ端子側から、増幅した信号を出力するようになっている。また、トランジスタＴ３のエミッタ端子からの信号は、コイルＬ４，Ｌ５を介してトランジスタＴ４のエミッタ端子に入力される。トランジスタＴ４にも同様に、入力回路１４からの信号が伝送され、その増幅機能により、コレクタ端子側から、増幅した信号を出力するようになっている。なお、トランジスタＴ３，Ｔ４のベース端子には、それぞれ逆位相の信号が入力される。また、トランジスタＴ３，Ｔ４は、互いに異なる位相の信号をコレクタ端子側から出力するようになっている。トランジスタＴ３，Ｔ４からの出力信号は、出力回路１５に伝送されるようになっている。
【００３６】
コイルＬ４，Ｌ５は、ノイズマッチング用の素子として設けられている。コイルＬ４，Ｌ５は、それぞれ同じ回路定数（例えば１nH）のもので構成されている。抵抗Ｒ５は、一端がコイルＬ４とコイルＬ５との間の信号経路に接続され、他端がバイアス回路１３に接続されている。この抵抗Ｒ５は、トランジスタＴ３，Ｔ４のコレクタ−エミッタ間電圧Vceを制御するために設けられている。抵抗Ｒ５の抵抗値は、例えば１１０Ωである。キャパシタＣ６は、ＤＣ（直流成分）カット用に設けられている。キャパシタＣ６のキャパシタンスは、例えば１．８pFとなっている。
【００３７】
バイパス・スイッチＳＷ２は、トランジスタＴ３のベース端子と、トランジスタＴ４のコレクタ端子とを結ぶ信号経路中に設けられている。バイパス・スイッチＳＷ２とトランジスタＴ３のベース端子との間には、キャパシタＣ６が直列接続されている。キャパシタＣ６は、ＤＣ（直流成分）カット用に設けられている。キャパシタＣ６のキャパシタンスは、例えば１．８pFとなっている。バイパス・スイッチＳＷ２は、バイパス機能を使用するか否かのモードを切り替えるためのものである。バイパス・スイッチＳＷ２は、バイパスオフのときはスイッチオフの状態となりオン抵抗は大、バイパスオンのときはスイッチオンの状態となりオン抵抗は小、となるように使用される。バイパス・スイッチＳＷ２は、例えばCMOSにより構成されている。
【００３８】
コイルＬ９は、トランジスタＴ３，Ｔ４への給電用として使用されており、２．５GHz帯でオープンとなるように設定されている。コイルＬ９のインダクタンスは、例えば１００nHである。キャパシタＣ７は、バイパス用に設けられている。キャパシタＣ７のキャパシタンスは、例えば１０００pFである。電源電圧Vccは、バイアス回路１３およびトランジスタＴ３，Ｔ４の電源である。
【００３９】
次に、入力回路１４の構成について説明する。入力回路１４は、すべてディスクリート部品（個別部品）で構成されている。この入力回路１４は、図３にも示したように、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４と、コイルＬ１，Ｌ２，Ｌ３とを有している。キャパシタＣ１、コイルＬ２およびキャパシタＣ３は、入力回路１４の入力端子１１とトランジスタＴ３のベース端子との間の信号経路中に、この順番で直列的に配置されている。キャパシタＣ２、コイルＬ３およびキャパシタＣ４は、入力側に設けられたグランド端子とトランジスタＴ４のベース端子との間の信号経路中に、この順番で直列的に配置されている。コイルＬ１は、一端がキャパシタＣ１とコイルＬ２との間の信号経路に接続され、他端がキャパシタＣ２とコイルＬ３との間の信号経路に接続されている。
【００４０】
キャパシタＣ１、コイルＬ２、キャパシタＣ３およびコイルＬ１（の半分）は、全体でマッチング回路を構成している。同様に、キャパシタＣ２、コイルＬ３、キャパシタＣ４およびコイルＬ１（の半分）も、全体でマッチング回路を構成している。これらマッチング回路は、各回路要素の配置位置および回路定数が互いに対称的になるように構成されている。
【００４１】
キャパシタＣ３，Ｃ４は、ＤＣカット用に設けられたものであり、それぞれ同じ回路定数（例えば２pF）のものを使用している。これらキャパシタＣ３，Ｃ４は、入力のインピーダンスマッチング用の素子でもある。コイルＬ２，Ｌ３は、それぞれ同じ回路定数（例えば４nH）のものを使用している。これらコイルＬ２，Ｌ３は、ＩＣのパッケージのワイヤー成分、リード成分および配線パターンの一部である。コイルＬ１は、入力のインピーダンスマッチング用の素子であると共に、ノイズマッチング用の素子でもある。コイルＬ１のインダクタンスは、例えば９．５nHに設定されている。キャパシタＣ１，Ｃ２は、それぞれ同じ回路定数（例えば３pF）のものを使用している。キャパシタＣ１，Ｃ２は、入力のインピーダンスマッチング用の素子であると共に、ノイズマッチング用の素子でもある。
【００４２】
入力回路１４における各回路要素の定数を左右対称的にしているのは、位相変換機能を持たせ、バルンと同等の機能を持たせるためであると共に、妨害信号が進入したときにその妨害信号を打ち消すためでもある。
【００４３】
次に、出力回路１５の構成について説明する。出力回路１５は、すべて個別部品で構成されている。この出力回路１５は、図４にも示したように、キャパシタＣ８，Ｃ９と、コイルＬ６，Ｌ７，Ｌ８とを有している。コイルＬ７およびキャパシタＣ９は、トランジスタＴ４のコレクタ端子と出力回路１５の出力端子１２との間の信号経路中に、この順番で直列的に配置されている。コイルＬ６およびキャパシタＣ８は、トランジスタＴ４のコレクタ端子と出力側に設けられたグランド端子との間の信号経路中に、この順番で直列的に配置されている。コイルＬ８は、一端がキャパシタＣ９とコイルＬ７との間の信号経路に接続され、他端がキャパシタＣ８とコイルＬ６との間の信号経路に接続されている。
【００４４】
キャパシタＣ８、コイルＬ６およびコイルＬ８（の半分）は、全体でマッチング回路を構成している。同様に、キャパシタＣ９、コイルＬ７およびコイルＬ８（の半分）も、全体でマッチング回路を構成している。これらマッチング回路は、各回路要素の配置位置および回路定数が互いに対称的になるように構成されている。
【００４５】
コイルＬ６，Ｌ７は、それぞれ同じ回路定数（例えば４nH）のもので構成されている。これらコイルＬ６，Ｌ７は、ＩＣのパッケージのワイヤー成分、リード成分および配線パターンの一部である。コイルＬ８は、出力のインピーダンスマッチング用の素子である。コイルＬ８のインダクタンスは、例えば９nHに設定されている。キャパシタＣ８，Ｃ９は、それぞれ同じ回路定数（例えば０．８pF）のもので構成されている。キャパシタＣ８，Ｃ９は、出力のインピーダンスマッチング用の素子である。
【００４６】
出力回路１５における各回路要素の定数を左右対称的にしているのは、位相変換機能を持たせ、バルンと同等の機能を持たせるためである。
【００４７】
次に、上述した構成の受信回路１およびＬＮＡ回路４の作用、動作について説明する。
【００４８】
まず、受信回路１（図１）の全体的な動作について説明する。アンテナ２は、電磁波信号（電波）を受信すると、それを電気的なＲＦ信号に変換して出力する。フィルタ３は、アンテナ２からのＲＦ信号に含まれる不要な信号成分を除去する。フィルタ３は、１本の伝送線路でＬＮＡ回路４にＲＦ信号を出力する。ＬＮＡ回路４は、フィルタ３を介して入力されたＲＦ信号を増幅して１本の伝送線路で出力する。フィルタ５は、ＬＮＡ回路４からのＲＦ信号に含まれる不要な信号成分を除去する。ミキサ６は、フィルタ５を介して入力されたＲＦ信号を局部発振器７からの局部発振信号と混合してＩＦ信号に変換して出力する。ミキサ６から出力されたＩＦ信号は、例えば、図示しないＩＦ増幅器によりさらに増幅され、モデムなどに入力されて復調処理を受ける。
【００４９】
次に、ＬＮＡ回路４の作用、動作について説明する。このＬＮＡ回路４では、不平衡状態で入力された信号が、入力回路１４の機能により、一対のトランジスタＴ３，Ｔ４のそれぞれのベース端子に平衡状態の信号に位相変換されて出力される。入力回路１４が設けられていることで、バルンを使用したときと同等またはそれ以上の性能で、前段の不平衡出力の回路（図１のフィルタ３）から、平衡入力の回路（ＲＦ回路１６）へと入力信号を良好に伝送することができる。このとき、入力信号は、入力回路１４の機能により、位相が１８０°ずれた２つの信号に変換される。これら２つの信号が、それぞれトランジスタＴ３，Ｔ４のベース端子側に伝達される。トランジスタＴ３，Ｔ４は、その差動増幅器としての機能により、コレクタ端子側から、増幅された２つの信号を出力する。これら増幅された２つの信号は、出力回路１５に平衡出力され、出力回路１５の機能により合成されて、１つの出力端子１２から出力される。このように出力回路１５は、トランジスタＴ３，Ｔ４のそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して出力する。出力回路１５が設けられていることで、バルンを使用したときと同等またはそれ以上の性能で、平衡出力の回路（ＲＦ回路１６）からの位相のずれた２つの信号を合成し、それを出力信号として次段の不平衡入力の回路（図１のフィルタ５）へと良好に伝送することができる。
【００５０】
本ＬＮＡ回路４では、バイパス・スイッチＳＷ２により、差動増幅器に対する信号経路が信号レベルに応じて切り替えられる。レベルの小さい信号が入力されたときには、バイパス・スイッチＳＷ２をオフ（バイアス回路１３のスイッチＳＷ１はオン）にして、トランジスタＴ３，Ｔ４の差動増幅器としての機能により、信号が増幅される。一方、レベルの大きい信号が入力されたときには、バイパス・スイッチＳＷ２をオン（スイッチＳＷ１はオフ）にして、トランジスタＴ３，Ｔ４の増幅作用が行われないように信号経路をバイパスさせる。このように、本ＬＮＡ回路４では、全体が不平衡入出力型の回路構成となっているので、差動増幅器側には１つのバイパス・スイッチＳＷ２を設けるだけで、バイパス機能が実現される。
【００５１】
図９は、入力回路１４（図３）の回路特性をシミュレーションした結果を示している。図９において、横軸は周波数（GHz）を、縦軸はパワーゲイン（dB）を示している。図９では、入力回路１４における共通入力端子Ｐ１から第１の出力端子Ｐ２へと伝送される信号Ｓ21の特性を実線で示し、共通入力端子Ｐ１から第２の出力端子Ｐ３へと伝送される信号Ｓ31の特性を破線で示している。図中、「●」，「×」で示した点は、これらの特性を得るために用いたサンプル点である。この図から、入力回路１４では、信号Ｓ21と信号Ｓ31とのパワーゲインの差は、２．５GHz帯付近において、約１５dBあり、共通入力端子Ｐ１から入力された信号のほとんどが第１の出力端子Ｐ２側に伝送されていることが分かる。
【００５２】
図１０は、出力回路１５（図４）の回路特性をシミュレーションした結果を示している。図１０において、横軸は周波数（GHz）を、縦軸は位相（deg）を示している。図１０では、出力回路１５における第１の入力端子Ｐ４から共通出力端子Ｐ６へと伝送される信号Ｓ64の特性を実線で示し、第２の入力端子Ｐ５から共通出力端子Ｐ６へと伝送される信号Ｓ65の特性を破線で示している。図中、「●」，「×」で示した点は、これらの特性を得るために用いたサンプル点である。この図から、出力回路１５では、２．５GHz帯付近において、信号Ｓ64の位相は−８０°であり、信号Ｓ65の位相は＋５０°である。よって、信号Ｓ64と信号Ｓ65との位相差は約１３０°となっていることが分かる。
【００５３】
図１１は、トランジスタＴ３，Ｔ４のコレクタ端子と出力回路１５との間の点ａ１，ａ２（図１参照）における電圧波形をシミュレーションした結果を示している。図１１において、横軸は時間（nsec）を、縦軸は電圧値（Ｖ）を示している。図１１では、点ａ１での電圧波形を破線で示し、点ａ２での電圧波形を実線で示している。なお、図中、「●」，「×」で示した点は、各電圧波形を得るために用いたサンプル点である。この図から、本ＬＮＡ回路４では、点ａ１での電圧の位相が点ａ２よりも１６０°進んでいることが分かる。
【００５４】
図１０および図１１の結果から、本ＬＮＡ回路４では、トランジスタＴ３，Ｔ４のコレクタ端子側から出力された２つの出力信号が、出力回路１５を通過して合成され、出力端子１２から出力されるときには、約３０°の位相差（１６０°―１３０°）となることが分かる。ここで、仮に、大きさが等しくて位相差が０°の信号が合成された場合と、大きさが等しくて位相差が３０°の信号が合成された場合とについて計算してみると、位相差が０°の場合は、パワー換算で約６.０dBの増加、位相差が３０°の場合は、パワー換算で約５.７dBの増加となる。よって、本ＬＮＡ回路４では、位相差が０°の場合と比較して、０.３dBのロスを生じたことになるが、これは実用上なんら問題ないロスレベルであり、本ＬＮＡ回路４が優れた信号特性を有したものであることが分かる。
【００５５】
次に、本ＬＮＡ回路４に対する比較例として、出力端子１２側の構成を種々変更した場合の回路特性について考察する。
【００５６】
図５は、本ＬＮＡ回路４における信号出力段の回路構成を簡略化して示したものである。ここでは、出力端子１２として５０Ωの端子を用いている。一方、図６〜図８は、図５の回路構成に対する第１〜第３の比較例を示している。まず、図６に示した回路は、図５の回路構成に対して、出力回路１５の後段にバルン２０を追加したものである。次に、図７に示した回路は、図５の回路構成に対して、出力端子１２とグランド端子とを逆の位置に設けたものである。次に、図８は、出力回路１５の２つの出力端に、等価的に２５Ωの抵抗となる端子を設け、そのうちの片側の端子を出力端子１２として信号を取りだすようにしたものである。
【００５７】
図１２は、図５〜図８に示した各回路構成におけるそれぞれの出力端子からの出力電圧波形（ＬＮＡ回路全体での信号出力特性）をシミュレーションした結果を示している。図１２において、横軸は時間（nsec）を、縦軸は電圧値（mV）を示している。図中、図５〜図８の回路構成によって得られた電圧波形を、それぞれ▲１▼〜▲４▼の符号を付して示す。なお、図中、「●」，「×」などで示した点は、各電圧波形を得るために用いたサンプル点である。この図から、本ＬＮＡ回路４（図５，▲１▼）に対して、バルン２０を追加した回路（図６，▲２▼）および出力端子１２とグランド端子とを逆にした回路（図７，▲３▼）の電圧振幅の大きさは、ほぼ一致していることが分かる。一方、２５Ωの端子を追加した回路（図８，▲４▼）の電圧振幅は、本ＬＮＡ回路４での電圧振幅の半分である。以上のことから、本ＬＮＡ回路４では、バルンを使用していないにも関わらず、バルンを使用したときと同等の優れた信号特性が得られていることが分かる。
【００５８】
以上説明したように、本ＬＮＡ回路４では、トランジスタＴ３，Ｔ４からの出力信号が出力回路１５により位相変換がかかることにより、結果として出力段にバルンを使用したときと同等の効果が得られる。また、入力回路１４における各回路要素の定数を左右対称的にしているので、回路に入力される妨害信号を削減できる。また、本ＬＮＡ回路４は、全体として入出力不平衡型の回路であるにもかかわらず、トランジスタＴ３，Ｔ４が、バルンを使用した入出力平衡型のＬＮＡ回路（図１３（Ｂ）、図１４参照）の場合と実質的に同じ動作をする。また、入出力不平衡型の回路であるにもかかわらず、グランド端子に直結するトランジスタＴ３，Ｔ４の端子が存在しない。また、本ＬＮＡ回路４は、入出力不平衡型の回路であるために、トランジスタＴ３，Ｔ４側に設けるバイパス・スイッチが１個のみでバイパス機能を実現できる。
【００５９】
このように、本ＬＮＡ回路４によれば、バルンを使用していないにも関わらず、バルンを使用したときと同等の優れた信号特性を得ることができるので、従来の回路（図１３（Ｂ））に比べて、バルン２個分の費用を削減することができる。また、バルン２個分の設置スペースを設ける必要が無くなり、製品の小型化が実現できる。さらに、バルンを使用していないので、バルンを使用した場合に生じる高周波でのエネルギー損失を除去できる。また、従来の入出力不平衡型のＬＮＡ回路では、ＩＣのパッケージの影響でＬＮＡ回路が不安定になる問題があったが、本ＬＮＡ回路４によれば、この問題が解決され、回路の安定化を図ることができる。さらに、従来の入出力不平衡型のＬＮＡ回路では、ＩＣのパッケージの影響で、ひずみ特性が悪化する問題があったが、本ＬＮＡ回路４によれば、この問題が解決され、ひずみ特性が改善される。
【００６０】
なお、本発明は、上記実施の形態に限定されず種々の変形実施が可能である。例えば、上記実施の形態では、回路の入力段と出力段の双方に、バルンと同等の機能を備えた回路（入力回路１４および出力回路１５）を設けた構成について説明したが、本発明のＬＮＡ回路は、この回路を入力段と出力段のいずれか一方にのみ設けた構成であっても良い。例えば、入力回路１４のみを設け、出力回路１５を省いた構成にしても良い。この場合は、ＬＮＡ回路全体としては、入力が不平衡に行われ、出力は平衡に行われる。なお、この場合は、出力段にインピーダンスマッチング用の回路を設けることが好ましい。入力回路１４を省いた構成にする場合も同様である。また、入力回路１４と出力回路１５とのいずれか一方をバルンに置き換えた構成にして、バルンを含めた全体で入出力不平衡型の回路の構成にしても良い。
【００６１】
また、本発明のＬＮＡ回路は、図２に示した構成の受信回路１に限定されず、高周波信号を増幅する必要のある機器に広く適用可能である。
【００６２】
【発明の効果】
以上説明したように、請求項１ないし３のいずれか１項に記載のローノイズアンプ回路によれば、少なくともコイルとキャパシタとを含む複数の個別部品によって、バルンと同等の機能を備えた入力回路および出力回路を構成し、その入力回路または出力回路の少なくとも一方を備えるようにしたので、バルンを設けることなく、バルンを使用したときと同等またはそれ以上の性能を維持することができる。
【００６３】
特に、請求項３記載のローノイズアンプ回路によれば、請求項１または２記載のローノイズアンプ回路において、差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス・スイッチを１つ設けるようにしたので、例えば、入力信号のレベルが十分に大きいときに、その信号が差動増幅器によって増幅作用を受けないように迂回させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＬＮＡ回路の詳細な構成を示す回路図である。
【図２】図１に示したＬＮＡ回路が適用される受信回路の概要を示すブロック図である。
【図３】図１に示したＬＮＡ回路における入力回路の構成を示す回路図である。
【図４】図１に示したＬＮＡ回路における出力回路の構成を示す回路図である。
【図５】図１に示したＬＮＡ回路における信号出力段の回路構成を簡略化して示した回路図である。
【図６】図５に示した回路構成に対する第１の比較例を示すものであり、出力回路の後段にバルンを追加した場合の構成を示す回路図である。
【図７】図５に示した回路構成に対する第２の比較例を示すものであり、出力端子とグランド端子とを逆の位置に設けた場合の構成を示す回路図である。
【図８】図５に示した回路構成に対する第３の比較例を示すものであり、出力回路の２つの出力端に、等価的に２５Ωの抵抗となる端子を設けた場合の構成を示す回路図である。
【図９】図３に示した入力回路の回路特性をシミュレーションした結果を示す特性図である。
【図１０】図４に示した出力回路の回路特性をシミュレーションした結果を示す特性図である。
【図１１】図１に示したＬＮＡ回路における増幅用トランジスタのコレクタ端子と出力回路との間の点における電圧波形をシミュレーションした結果を示す特性図である。
【図１２】図５〜図８に示した各回路構成におけるそれぞれの出力端子からの出力電圧波形をシミュレーションした結果を示す特性図である。
【図１３】従来のＬＮＡ回路の構成例を示すブロック図である。
【図１４】従来の平衡入出力型のＬＮＡ回路の構成例を示す回路図である。
【符号の説明】
ＳＷ２ バイパス・スイッチ
Ｔ３，Ｔ４ 増幅用トランジスタ
１ 受信回路
２ アンテナ
３，５ フィルタ
４ ローノイズアンプ（ＬＮＡ）回路
６ ミキサ
１３ バイアス回路
１４ 入力回路
１５ 出力回路
１６ ＲＦ回路
Claims (3)
- 一対のトランジスタを含んで構成された差動増幅器を備えたローノイズアンプ回路であって、
個別部品として構成された複数のキャパシタおよび複数のコイルを有し、１つの入力端子から不平衡状態で入力された信号を、前記一対のトランジスタのそれぞれのベース端子に平衡状態の信号に位相変換して出力する入力回路と、
個別部品として構成された複数のキャパシタおよび複数のコイルを有し、前記一対のトランジスタのそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して１つの出力端子に出力する出力回路と
の少なくとも一方を備え、
前記入力回路において、前記入力端子と前記差動増幅器の一方のトランジスタのベース端子との間に第１の信号入力経路が形成されていると共に、信号入力側に設けられたグランド端子と前記差動増幅器の他方のトランジスタのベース端子との間に第２の信号入力経路が形成されており、
前記入力回路における前記第１および第２の信号入力経路間に１つのコイルが接続されていると共に、前記第１および第２の信号入力経路のそれぞれに、２つのキャパシタと他の１つのコイルとがその配置位置および回路定数が各信号入力経路間で互いに対称的になるように直列的に配置され、
前記出力回路において、前記差動増幅器の一方のトランジスタのコレクタ端子と信号出力側に設けられたグランド端子との間に第１の信号出力経路が形成されていると共に、前記差動増幅器の他方のトランジスタのコレクタ端子と前記出力端子との間に第２の信号出力経路が形成されており、
前記出力回路における前記第１および第２の信号出力経路間に１つのコイルが接続されていると共に、前記第１および第２の信号出力経路のそれぞれに、前記各トランジスタのコレクタ端子側から順に他の１つのコイルと１つのキャパシタとがその配置位置および回路定数が各信号出力経路間で互いに対称的になるように直列的に配置されている
ことを特徴とするローノイズアンプ回路。 - 前記入力回路および前記出力回路の個別部品の一部は、ＩＣのパッケージ成分であることを特徴とする請求項１記載のローノイズアンプ回路。
- 前記差動増幅器の一方のトランジスタのベース端子と他方のトランジスタのコレクタ端子との間に前記差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス経路が形成され、
前記バイパス経路中に、１つのキャパシタと１つのバイパス・スイッチとが直列的に配置されている
ことを特徴とする請求項１または２記載のローノイズアンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001044862A JP3664657B2 (ja) | 2001-02-21 | 2001-02-21 | ローノイズアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001044862A JP3664657B2 (ja) | 2001-02-21 | 2001-02-21 | ローノイズアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246855A JP2002246855A (ja) | 2002-08-30 |
| JP3664657B2 true JP3664657B2 (ja) | 2005-06-29 |
Family
ID=18906777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001044862A Expired - Fee Related JP3664657B2 (ja) | 2001-02-21 | 2001-02-21 | ローノイズアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664657B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954623B2 (en) * | 2003-03-18 | 2005-10-11 | Skyworks Solutions, Inc. | Load variation tolerant radio frequency (RF) amplifier |
| US6803821B1 (en) * | 2003-04-03 | 2004-10-12 | Fairchild Semiconductor Corporation | Switchable amplifier circuit having reduced shutdown current |
| US8149165B2 (en) * | 2009-07-30 | 2012-04-03 | Qualcomm, Incorporated | Configurable antenna interface |
-
2001
- 2001-02-21 JP JP2001044862A patent/JP3664657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002246855A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903827A (en) | Single balanced frequency downconverter for direct broadcast satellite transmissions and hybrid ring signal combiner | |
| US7170465B2 (en) | RF diversity antenna coupling structure | |
| CN102868419B (zh) | 收发器及集成电路 | |
| US7209727B2 (en) | Integrated circuit radio front-end architecture and applications thereof | |
| US8359067B2 (en) | Radio frequency device and mobile communication terminal using the same | |
| JP5461742B2 (ja) | 外部マッチングを必要としない差動増幅器のためのノイズキャンセリング | |
| US6545542B2 (en) | Power amplifier with coupler for cross-coupling amplifiers for reduction of differential frequency component | |
| US20040192230A1 (en) | Duplexer structure for coupling a transmitter and a receiver to a common antenna | |
| US7120399B2 (en) | High speed CMOS transmit-receive antenna switch | |
| US6922108B2 (en) | Active balun circuit for single-ended to differential RF signal conversion with enhanced common-mode rejection | |
| US10911016B2 (en) | Wideband balun | |
| JP2004534470A5 (ja) | ||
| JP2014514879A (ja) | 共存フィルタを有する電力増幅器 | |
| JP2004534470A (ja) | 低ノイズ増幅回路 | |
| KR20210003210A (ko) | 멀티-대역 밀리미터파 5g 통신을 위한 송신 및 수신 스위치 및 브로드밴드 전력 증폭기 매칭 네트워크 | |
| WO2008042550A2 (en) | Amplifier containing programmable impedance for harmonic termination | |
| JP2002076235A (ja) | 半導体装置 | |
| WO2002060077A1 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
| US11108372B2 (en) | Compact balanced radio frequency balun facilitating easy integration | |
| CN113992163A (zh) | 射频功率放大器及其功率放大方法、射频前端模组 | |
| JP3664657B2 (ja) | ローノイズアンプ回路 | |
| US6754478B1 (en) | CMOS low noise amplifier | |
| CN220210432U (zh) | 高频电路、高频模块以及通信装置 | |
| WO2022254875A1 (ja) | 高周波回路および通信装置 | |
| US20240113666A1 (en) | Amplifier module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |