JP3664657B2 - ローノイズアンプ回路 - Google Patents
ローノイズアンプ回路 Download PDFInfo
- Publication number
- JP3664657B2 JP3664657B2 JP2001044862A JP2001044862A JP3664657B2 JP 3664657 B2 JP3664657 B2 JP 3664657B2 JP 2001044862 A JP2001044862 A JP 2001044862A JP 2001044862 A JP2001044862 A JP 2001044862A JP 3664657 B2 JP3664657 B2 JP 3664657B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、例えば無線LAN(ローカル・エリア・ネットワーク)や携帯電話などの受信系回路部分に好適に利用可能なローノイズアンプ回路に関する。
【0002】
【従来の技術】
従来より、ローノイズアンプ(LNA:低雑音高周波増幅器)回路は、携帯電話などにおける受信系回路部分に使用されている。LNA回路は、高周波信号を増幅するためのものであり、その回路特性として、雑音指数や相互変調ひずみ特性が良いことなどが要求される。LNA回路は、回路素子を高周波領域で動作させるため、低周波回路では無視できた浮遊容量や寄生インダクタンスを考慮して回路設計を行う必要がある。特に、LNA回路をIC(integrated circuit:集積回路)化する場合には、ICのパッケージを考慮する必要がある。具体的には、ボンディングワイヤーやリード成分などが寄生インダクタンスとなって回路に影響を与える。
【0003】
【発明が解決しようとする課題】
従来、図13(A)に示したように、前段が不平衡出力型の回路111であり、かつ次段が不平衡入力型の回路112であれば、その間に配置されるLNA回路110は、入出力不平衡型の回路で構成される。
【0004】
ここで、入出力不平衡型の回路としては、増幅用のトランジスタ1つをエミッタ接地で使用する構成(シングル回路)のものが考えられる。しかしながら、LNA回路をICで設計する際に、その回路構成をエミッタ接地のシングル回路とした場合、周波数が高くなると通常の技術では、ICのパッケージを考慮すると、必要とするパワーゲインが得られなくなる場合がある。上述したように、ICのパッケージを考慮すると、ボンディングワイヤーやリード成分などが寄生インダクタンスとなるためである。
【0005】
具体的には、例えば2.5GHz帯用のLNA回路では、パワーゲインが15dB必要とされる場合がある。そのパワーゲインを満たすようにLNA回路をエミッタ接地のシングル回路で構成するためには、ICのパッケージの成分としてボンディングワイヤー成分とリード成分とを考慮して設計する必要がある。このとき、例えばパッケージのワイヤー成分とリード成分とのインダクタンスが、合計4nHだったとする。回路としては、エミッタ部に、パッケージのインダクタンスとして4nHを追加することになるが、通常の技術では、最先端のシリコンゲルマニウムのトランジスタを使用したとしてもパワーゲインが不足する場合がある。
【0006】
そこで、入出力不平衡型のLNA回路として、デファレンシャルアンプ(差動増幅器)を用いた構成にすることが考えられる。この構成での従来の接地方式としては、コレクタ接地+ベース接地の形をとる。しかしながら、この回路構成の場合、周波数が高くなると通常の技術では、ICのパッケージを考慮すると、ひずみ特性が悪くなり回路が不安定になる場合がある。
【0007】
具体的に、2.5GHz帯用のLNA回路を入出力不平衡型の差動増幅器を用いて設計する場合について考える。差動増幅器の接地方式は、コレクタ接地+ベース接地の形とし、ICのパッケージ成分としてワイヤー成分とリード成分とを考慮して設計するものとする。このとき、例えばパッケージのワイヤー成分とリード成分とのインダクタンスが、合計4nHだったとする。通常の技術では、パッケージのインダクタンスが4nHあるとコレクタ部分とベース部分とが完全には接地されない状態となるので、回路が不安定になり発振する可能性がある。また、ひずみ特性が悪くなり、LNA回路に必要なひずみ特性を満たさなくなる場合がある。
【0008】
このように、LNA回路を入出力“不平衡”型の回路構成にすると、必要とされる回路特性が得られない場合があるので、前段が不平衡出力型の回路であり、かつ次段が不平衡入力型の回路であるにもかかわらず、LNA回路を入出力“平衡”型の回路で構成する場合がある。入出力平衡型のLNA回路は、差動増幅器を用いた構成で実現できる。
【0009】
従来、LNA回路を入出力平衡型の回路で構成する場合、前段の不平衡出力型の回路と、次段の不平衡入力型の回路との間のモード変換のために、平衡/不平衡変換装置(Balance-to-unbalance transformer,通称バルン(Balun))が使用されている。バルンを使用することで、不平衡出力の回路から平衡入力の回路へと信号を伝送することができる。具体的には、例えば、バンドパスフィルタから1本の伝送線路で平衡入力のLNA回路に信号が伝送されてくるような場合は、バンドパスフィルタとLNA回路との間にバルンを使用することで問題なく信号を伝送することができる。また、バルンを使用することで、平衡出力の回路からの位相のずれた2つの信号を合成して不平衡入力の回路へと伝送することができる。具体的には、例えば、平衡出力のLNA回路から、2本の伝送線路で不平衡入力のバンドパスフィルタに信号が伝送されてくるような場合は、LNA回路とバンドパスフィルタとの間にバルンを使用することで問題なく信号を伝送することができる。
【0010】
図13(B)は、入出力平衡型のLNA回路とバルンとを組み合わせた回路構成の例である。この例では、前段の不平衡出力型の回路121と、次段の不平衡入力型の回路124とを、それぞれバルン122,123を介して、入出力平衡型のLNA回路120に接続している。
【0011】
図14は、入出力平衡型のLNA回路のより詳細な回路構成を示している。この図に示したLNA回路100は、2.5GHz帯用のものであり、入出力平衡型の差動増幅器を用いた回路構成となっている。このLNA回路100には、入出力段に2つのバルンB1,B2が接続された構成となっている。バルンB1は、1次巻線101Aと2次巻線101Bとが電磁誘導結合されて構成されている。バルンB1において、1次巻線101Aの一端は入力端子101に接続され、他端は接地されている。2次巻線101Bの両端は、LNA回路100の入力段に接続されている。バルンB2も同様に、1次巻線102Aと2次巻線102Bとが電磁誘導結合されて構成されている。バルンB2において、2次巻線102Bの一端は出力端子102に接続され、他端は接地されている。1次巻線102Aの両端は、LNA回路100の出力段に接続されている。
【0012】
LNA回路100は、差動増幅器を形成する一対のトランジスタT11,T12と、これらのトランジスタT11,T12にバイアス電圧を印加するためのバイアス回路103とを備えている。このLNA回路100は、また、バイアス抵抗R1,R2と、コイルL11,12とを備えている。コイルL11,L12は、電源電圧Vccからの給電用として記述している。
【0013】
トランジスタT11,T12のエミッタ端子は、共通接地されている。トランジスタT11,T12のベース端子は、バルンB1の2次巻線101Bに平衡接続されている。トランジスタT11,T12のコレクタ端子は、コイルL11,12に接続されている。トランジスタT11,T12のコレクタ端子とコイルL11,12との間の信号経路には、バルンB2の1次巻線102Aが接続されている。バイアス抵抗R1,R2は、一端が、トランジスタT11,T12のベース端子とバルンB1との間の信号経路に接続され、他端が、バイアス回路103に接続されている。
【0014】
以上のように構成された回路では、バルンB1を使用していることで、前段の不平衡出力の回路から、平衡入力のLNA回路100へと入力信号を伝送することができる。このとき、1つの入力端子101からの入力信号は、バルンB1の機能により、位相が180°ずれた2つの信号に変換される。これら2つの信号が、それぞれトランジスタT11,T12のベース端子側に伝達される。トランジスタT11,T12は、その差動増幅器としての機能により、コレクタ端子側から、増幅された2つの信号を出力する。これら増幅された2つの信号は、バルンB2に平衡出力され、バルンB2の機能により合成されて、1つの出力端子102から出力される。このように、バルンB2を使用することで、平衡出力された2つの信号を合成し、それを出力信号として次段の不平衡入力の回路へと伝達することができる。
【0015】
ところで、最近の入出力不平衡型のLNA回路には、バイパス機能を備えているものがある。この場合、バイパス機能を使用するか否かのモードを切り替えるバイパス・スイッチが回路内に存在する。LNA回路は、信号を増幅するためのものであるが、入力信号のレベルが十分に大きいときには、信号を増幅する必要がない。バイパス機能は、レベルの大きい信号が入力されたときに、その信号を増幅せずにLNA回路内でバイパス(迂回)させるためのものである。バイパス機能を備えたLNA回路では、入力信号が小さいときには、増幅用のトランジスタに電流を流して信号を増幅させる。このときバイパス・スイッチはオフとなり、バイパス機能は使用されない。このモードを“バイパスオフ”という。逆に、入力信号が十分に大きいときには、増幅用のトランジスタに電流を流さないで信号を増幅させないようにする。すなわち、バイパス・スイッチをオンにし、信号をバイパス・スイッチが設けられたバイパス経路で増幅作用なしに通過させる。このモードを“バイパスオン”という。入出力不平衡型のLNA回路では、出力先は1つの信号経路のみであるから、バイパス機能を備え付けるためには必要とされるバイパス・スイッチの数は通常1つのみである。
【0016】
一方、最近では入出力平衡型のLNA回路においてもバイパス機能を備え付ける必要があると考えられている。しかしながら、入出力平衡型の回路でバイパス機能を備え付けるには、出力経路が2つであるから、通常2つのバイパス・スイッチが必要となる。具体的には、例えば、図14に示したように、トランジスタT11,T12の各信号経路に対してそれぞれバイパス・スイッチSW11,SW12を設ける必要がある。
【0017】
以上のことから、従来のLNA回路の問題点についてまとめると、以下のとおりである。まず、差動増幅器を用いて入出力不平衡型のLNA回路を構成した場合には、以下の問題点がある。
ICのパッケージを考慮すると、ベース部分とコレクタ部分とが完全に接地されない場合があるため、
(i)LNA回路の安定度が悪くなり発振する可能性がある。
(ii)ひずみ特性が悪くなり、LNA回路に要求されるひずみ特性を満たさなくなるおそれがある。
【0018】
一方、差動増幅器を用いた入出力平衡型のLNA回路とバルンとを組み合わせた構成では、上述の入出力不平衡型のLNA回路の問題点は少ないものの、以下の問題点がある。
(i)入出力不平衡型の回路に比べてバルン2個分の費用が余分にかかる。
(ii)バルン2個分の設置スペースが必要となり、製品全体の小型化がその分だけ実現できない。
(iii)高周波ではバルンによるエネルギー損失が生じてくる。
(iv)仮にバイパス機能を備え付けた場合、LNA回路内にバイパス・スイッチが2個必要となり、それを設けるための回路スペースが必要となると共に、その分のコストが必要とされる。
【0019】
本発明はかかる問題点に鑑みてなされたもので、その目的は、バルンを設けることなく、バルンを使用したときと同等またはそれ以上の性能を維持することができるローノイズアンプ回路を提供することにある。
【0020】
【課題を解決するための手段】
本発明によるローノイズアンプ回路は、一対のトランジスタを含んで構成された差動増幅器を備えたローノイズアンプ回路であって、個別部品として構成された複数のキャパシタおよび複数のコイルを有し、1つの入力端子から不平衡状態で入力された信号を、一対のトランジスタのそれぞれのベース端子に平衡状態の信号に位相変換して出力する入力回路と、個別部品として構成された複数のキャパシタおよび複数のコイルを有し、一対のトランジスタのそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して1つの出力端子に出力する出力回路との少なくとも一方を備えたものである。
そして、入力回路において、入力端子と差動増幅器の一方のトランジスタのベース端子との間に第1の信号入力経路が形成されていると共に、信号入力側に設けられたグランド端子と差動増幅器の他方のトランジスタのベース端子との間に第2の信号入力経路が形成されており、入力回路における第1および第2の信号入力経路間に1つのコイルが接続されていると共に、第1および第2の信号入力経路のそれぞれに、2つのキャパシタと他の1つのコイルとがその配置位置および回路定数が各信号入力経路間で互いに対称的になるように直列的に配置するようにしたものである。
また、出力回路において、差動増幅器の一方のトランジスタのコレクタ端子と信号出力側に設けられたグランド端子との間に第1の信号出力経路が形成されていると共に、差動増幅器の他方のトランジスタのコレクタ端子と出力端子との間に第2の信号出力経路が形成されており、出力回路における第1および第2の信号出力経路間に1つのコイルが接続されていると共に、第1および第2の信号出力経路のそれぞれに、各トランジスタのコレクタ端子側から順に他の1つのコイルと1つのキャパシタとがその配置位置および回路定数が各信号出力経路間で互いに対称的になるように直列的に配置するようにしたものである。
【0021】
ここで、本発明によるローノイズアンプ回路における入力回路および出力回路の個別部品は、例えばICのパッケージ成分(ワイヤー成分やリード成分)で構成されるものである。
【0022】
本発明によるローノイズアンプ回路では、入力回路を備えた構成にした場合には、不平衡入力された信号が、バルンを使用したときと同等に、一対のトランジスタのそれぞれのベース端子に平衡状態で出力される。このとき、入力回路の各回路要素が、その回路定数が同一となるように対称的に配置されていることにより、バルンと同等の位相変換機能が実現されると共に、妨害信号が進入したときには、その妨害信号が打ち消されて削減される。
【0023】
また、本発明によるローノイズアンプ回路では、出力回路を備えた構成にした場合には、平衡入力された信号が、バルンを使用したときと同等に、不平衡状態で出力される。このとき、出力回路の各回路要素が、その回路定数が同一となるように対称的に配置されていることにより、バルンと同等の位相変換機能が実現される。
【0024】
本発明によるローノイズアンプ回路は、入力回路と出力回路との双方を備えた構成にした場合には、全体として入出力不平衡型の回路となる。このとき、本発明によるローノイズアンプ回路では、入出力不平衡型の回路であるにもかかわらず、その性能は、入出力平衡型のLNA回路とバルンとを組み合わせた回路に比べて同等またはそれ以上の性能が実現される。
【0025】
なお、本発明によるローノイズアンプ回路は、差動増幅器の一方のトランジスタのベース端子と他方のトランジスタのコレクタ端子との間に差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス経路が形成され、バイパス経路中に、1つのキャパシタと1つのバイパス・スイッチとが直列的に配置されていても良い。このバイパス・スイッチは、例えば、入力信号のレベルが十分に大きいときには、その信号が差動増幅器によって増幅作用を受けないように迂回させるように作用する。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0027】
まず、図2を参照して、本発明の一実施の形態に係るLNA回路が利用される受信回路の例について説明する。図2に示した受信回路1は、例えば携帯電話などの受信系回路部分に使用されるものであり、信号の入力側から順に、アンテナ2と、フィルタ3と、LNA回路4と、フィルタ5と、ミキサ(周波数混合器)6と、局部発振器7とを備えている。フィルタ3は、平衡出力型の回路であり、1本の伝送線路でLNA回路4に接続されている。フィルタ5は、平衡入力型の回路であり、1本の伝送線路でLNA回路4に接続されている。
【0028】
アンテナ2は、電磁波信号(電波)を受信すると、それを電気的なRF(Radio Frequency:高周波)信号に変換して出力する機能を有している。フィルタ3,5は、例えばバンドパスフィルタで構成され、不要な信号成分を除去する機能を有している。LNA回路4は、RF信号を増幅して出力する機能を有している。ミキサ6は、周波数変換を行うものであり、RF信号を局部発振器7からの局部発振信号と混合してIF(Intermediate Frequency:中間周波数)信号に変換する機能を有している。
【0029】
次に、図1の回路図を参照して、本実施の形態の特徴部分であるLNA回路4の構成について詳細に説明する。図1に示したLNA回路4は、2.5GHz帯用に設計されたものであり、全体として入出力不平衡型の回路構成となっている。また、このLNA回路4は、信号のバイパス機能を有している。
【0030】
このLNA回路4は、信号の増幅機能を有するRF回路16と、このRF回路16の入力側に配置された入力回路14と、RF回路16の出力側に配置された出力回路15とを備えている。このLNA回路4は、また、RF回路16にバイアス電圧を印加するためのバイアス回路13を備えている。RF回路16は、差動増幅器を形成する一対の増幅用トランジスタT3,T4を有し、入出力平衡型の構成となっている。入力回路14は、平衡出力の回路(図1のフィルタ3)から平衡入力の回路(RF回路16)へと信号を伝送する機能を有している。出力回路15は、平衡出力の回路(RF回路16)から不平衡入力の回路(図1のフィルタ5)へと信号を伝送する機能を有している。
【0031】
LNA回路4の各部の構成について説明すると、まず、バイアス回路13は、トランジスタT1,T2と、抵抗R1,R2,R3,R4と、キャパシタC5と、スイッチSW1とを有している。
【0032】
バイアス回路13のトランジスタT2とRF回路16のトランジスタT3とは、互いのベース端子同士が抵抗R3を介して接続され、カレントミラー回路を構成している。同様に、トランジスタT2とRF回路16のトランジスタT4も、互いのベース端子同士が抵抗R4を介して接続され、カレントミラー回路を構成している。トランジスタT1は、バイアス電流誤差を小さくするために使用されている。抵抗R1の一端は、RF回路16にある電源電圧Vccに接続され、他端は、スイッチSW1に接続されている。この抵抗R1は、トランジスタT2のコレクタ電流の調整用に設けられている。抵抗R1を調整することで、トランジスタT2のコレクタ電流が決定される。RF回路16のトランジスタT3,T4は、それぞれトランジスタT2とカレントミラー回路を構成しているので、トランジスタT2のコレクタ電流が決定されることで、トランジスタT3,T4のコレクタ電流も決定される。
【0033】
抵抗R2は、一端がトランジスタT2のエミッタ端子に接続され、他端が接地されている。この抵抗R2は、トランジスタT2,T3およびトランジスタT2,T4のトランジスタ対をそれぞれカレントミラーの構成にするための調整用に設けられている。抵抗R3,R4は、バイアス抵抗である。スイッチSW1は、一端が抵抗R1に接続され、他端がトランジスタT2のコレクタ端子に接続されている。このスイッチSW1は、本LNA回路4において、バイパス機能をオフ(バイパスオフ)にするときにはオンの状態となりオン抵抗は小、バイパス機能をオン(バイパスオン)にするときにオフの状態となりオン抵抗は大、となるように使用される。スイッチSW1は、例えばCMOSにより構成されている。キャパシタC5は、2.5GHz帯がショートとなるように使用している。キャパシタC5のキャパシタンス(容量)は、例えば3pFである。
【0034】
次に、RF回路16の構成について説明する。RF回路16は、トランジスタT3,T4と、抵抗R5と、キャパシタC6,C9と、コイルL4,L5,L9と、バイパス・スイッチSW1とを有している。
【0035】
トランジスタT3,T4のエミッタ端子は、コイルL4,L5を介して互いに接続されている。トランジスタT3,T4のベース端子は、入力回路14の出力端子に平衡接続されている。トランジスタT3,T4のコレクタ端子は、出力回路15の入力端子に平衡接続されている。トランジスタT3のベース端子には、入力回路14からの信号が伝送される。トランジスタT3は、その増幅機能により、コレクタ端子側から、増幅した信号を出力するようになっている。また、トランジスタT3のエミッタ端子からの信号は、コイルL4,L5を介してトランジスタT4のエミッタ端子に入力される。トランジスタT4にも同様に、入力回路14からの信号が伝送され、その増幅機能により、コレクタ端子側から、増幅した信号を出力するようになっている。なお、トランジスタT3,T4のベース端子には、それぞれ逆位相の信号が入力される。また、トランジスタT3,T4は、互いに異なる位相の信号をコレクタ端子側から出力するようになっている。トランジスタT3,T4からの出力信号は、出力回路15に伝送されるようになっている。
【0036】
コイルL4,L5は、ノイズマッチング用の素子として設けられている。コイルL4,L5は、それぞれ同じ回路定数(例えば1nH)のもので構成されている。抵抗R5は、一端がコイルL4とコイルL5との間の信号経路に接続され、他端がバイアス回路13に接続されている。この抵抗R5は、トランジスタT3,T4のコレクタ−エミッタ間電圧Vceを制御するために設けられている。抵抗R5の抵抗値は、例えば110Ωである。キャパシタC6は、DC(直流成分)カット用に設けられている。キャパシタC6のキャパシタンスは、例えば1.8pFとなっている。
【0037】
バイパス・スイッチSW2は、トランジスタT3のベース端子と、トランジスタT4のコレクタ端子とを結ぶ信号経路中に設けられている。バイパス・スイッチSW2とトランジスタT3のベース端子との間には、キャパシタC6が直列接続されている。キャパシタC6は、DC(直流成分)カット用に設けられている。キャパシタC6のキャパシタンスは、例えば1.8pFとなっている。バイパス・スイッチSW2は、バイパス機能を使用するか否かのモードを切り替えるためのものである。バイパス・スイッチSW2は、バイパスオフのときはスイッチオフの状態となりオン抵抗は大、バイパスオンのときはスイッチオンの状態となりオン抵抗は小、となるように使用される。バイパス・スイッチSW2は、例えばCMOSにより構成されている。
【0038】
コイルL9は、トランジスタT3,T4への給電用として使用されており、2.5GHz帯でオープンとなるように設定されている。コイルL9のインダクタンスは、例えば100nHである。キャパシタC7は、バイパス用に設けられている。キャパシタC7のキャパシタンスは、例えば1000pFである。電源電圧Vccは、バイアス回路13およびトランジスタT3,T4の電源である。
【0039】
次に、入力回路14の構成について説明する。入力回路14は、すべてディスクリート部品(個別部品)で構成されている。この入力回路14は、図3にも示したように、キャパシタC1,C2,C3,C4と、コイルL1,L2,L3とを有している。キャパシタC1、コイルL2およびキャパシタC3は、入力回路14の入力端子11とトランジスタT3のベース端子との間の信号経路中に、この順番で直列的に配置されている。キャパシタC2、コイルL3およびキャパシタC4は、入力側に設けられたグランド端子とトランジスタT4のベース端子との間の信号経路中に、この順番で直列的に配置されている。コイルL1は、一端がキャパシタC1とコイルL2との間の信号経路に接続され、他端がキャパシタC2とコイルL3との間の信号経路に接続されている。
【0040】
キャパシタC1、コイルL2、キャパシタC3およびコイルL1(の半分)は、全体でマッチング回路を構成している。同様に、キャパシタC2、コイルL3、キャパシタC4およびコイルL1(の半分)も、全体でマッチング回路を構成している。これらマッチング回路は、各回路要素の配置位置および回路定数が互いに対称的になるように構成されている。
【0041】
キャパシタC3,C4は、DCカット用に設けられたものであり、それぞれ同じ回路定数(例えば2pF)のものを使用している。これらキャパシタC3,C4は、入力のインピーダンスマッチング用の素子でもある。コイルL2,L3は、それぞれ同じ回路定数(例えば4nH)のものを使用している。これらコイルL2,L3は、ICのパッケージのワイヤー成分、リード成分および配線パターンの一部である。コイルL1は、入力のインピーダンスマッチング用の素子であると共に、ノイズマッチング用の素子でもある。コイルL1のインダクタンスは、例えば9.5nHに設定されている。キャパシタC1,C2は、それぞれ同じ回路定数(例えば3pF)のものを使用している。キャパシタC1,C2は、入力のインピーダンスマッチング用の素子であると共に、ノイズマッチング用の素子でもある。
【0042】
入力回路14における各回路要素の定数を左右対称的にしているのは、位相変換機能を持たせ、バルンと同等の機能を持たせるためであると共に、妨害信号が進入したときにその妨害信号を打ち消すためでもある。
【0043】
次に、出力回路15の構成について説明する。出力回路15は、すべて個別部品で構成されている。この出力回路15は、図4にも示したように、キャパシタC8,C9と、コイルL6,L7,L8とを有している。コイルL7およびキャパシタC9は、トランジスタT4のコレクタ端子と出力回路15の出力端子12との間の信号経路中に、この順番で直列的に配置されている。コイルL6およびキャパシタC8は、トランジスタT4のコレクタ端子と出力側に設けられたグランド端子との間の信号経路中に、この順番で直列的に配置されている。コイルL8は、一端がキャパシタC9とコイルL7との間の信号経路に接続され、他端がキャパシタC8とコイルL6との間の信号経路に接続されている。
【0044】
キャパシタC8、コイルL6およびコイルL8(の半分)は、全体でマッチング回路を構成している。同様に、キャパシタC9、コイルL7およびコイルL8(の半分)も、全体でマッチング回路を構成している。これらマッチング回路は、各回路要素の配置位置および回路定数が互いに対称的になるように構成されている。
【0045】
コイルL6,L7は、それぞれ同じ回路定数(例えば4nH)のもので構成されている。これらコイルL6,L7は、ICのパッケージのワイヤー成分、リード成分および配線パターンの一部である。コイルL8は、出力のインピーダンスマッチング用の素子である。コイルL8のインダクタンスは、例えば9nHに設定されている。キャパシタC8,C9は、それぞれ同じ回路定数(例えば0.8pF)のもので構成されている。キャパシタC8,C9は、出力のインピーダンスマッチング用の素子である。
【0046】
出力回路15における各回路要素の定数を左右対称的にしているのは、位相変換機能を持たせ、バルンと同等の機能を持たせるためである。
【0047】
次に、上述した構成の受信回路1およびLNA回路4の作用、動作について説明する。
【0048】
まず、受信回路1(図1)の全体的な動作について説明する。アンテナ2は、電磁波信号(電波)を受信すると、それを電気的なRF信号に変換して出力する。フィルタ3は、アンテナ2からのRF信号に含まれる不要な信号成分を除去する。フィルタ3は、1本の伝送線路でLNA回路4にRF信号を出力する。LNA回路4は、フィルタ3を介して入力されたRF信号を増幅して1本の伝送線路で出力する。フィルタ5は、LNA回路4からのRF信号に含まれる不要な信号成分を除去する。ミキサ6は、フィルタ5を介して入力されたRF信号を局部発振器7からの局部発振信号と混合してIF信号に変換して出力する。ミキサ6から出力されたIF信号は、例えば、図示しないIF増幅器によりさらに増幅され、モデムなどに入力されて復調処理を受ける。
【0049】
次に、LNA回路4の作用、動作について説明する。このLNA回路4では、不平衡状態で入力された信号が、入力回路14の機能により、一対のトランジスタT3,T4のそれぞれのベース端子に平衡状態の信号に位相変換されて出力される。入力回路14が設けられていることで、バルンを使用したときと同等またはそれ以上の性能で、前段の不平衡出力の回路(図1のフィルタ3)から、平衡入力の回路(RF回路16)へと入力信号を良好に伝送することができる。このとき、入力信号は、入力回路14の機能により、位相が180°ずれた2つの信号に変換される。これら2つの信号が、それぞれトランジスタT3,T4のベース端子側に伝達される。トランジスタT3,T4は、その差動増幅器としての機能により、コレクタ端子側から、増幅された2つの信号を出力する。これら増幅された2つの信号は、出力回路15に平衡出力され、出力回路15の機能により合成されて、1つの出力端子12から出力される。このように出力回路15は、トランジスタT3,T4のそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して出力する。出力回路15が設けられていることで、バルンを使用したときと同等またはそれ以上の性能で、平衡出力の回路(RF回路16)からの位相のずれた2つの信号を合成し、それを出力信号として次段の不平衡入力の回路(図1のフィルタ5)へと良好に伝送することができる。
【0050】
本LNA回路4では、バイパス・スイッチSW2により、差動増幅器に対する信号経路が信号レベルに応じて切り替えられる。レベルの小さい信号が入力されたときには、バイパス・スイッチSW2をオフ(バイアス回路13のスイッチSW1はオン)にして、トランジスタT3,T4の差動増幅器としての機能により、信号が増幅される。一方、レベルの大きい信号が入力されたときには、バイパス・スイッチSW2をオン(スイッチSW1はオフ)にして、トランジスタT3,T4の増幅作用が行われないように信号経路をバイパスさせる。このように、本LNA回路4では、全体が不平衡入出力型の回路構成となっているので、差動増幅器側には1つのバイパス・スイッチSW2を設けるだけで、バイパス機能が実現される。
【0051】
図9は、入力回路14(図3)の回路特性をシミュレーションした結果を示している。図9において、横軸は周波数(GHz)を、縦軸はパワーゲイン(dB)を示している。図9では、入力回路14における共通入力端子P1から第1の出力端子P2へと伝送される信号S21の特性を実線で示し、共通入力端子P1から第2の出力端子P3へと伝送される信号S31の特性を破線で示している。図中、「●」,「×」で示した点は、これらの特性を得るために用いたサンプル点である。この図から、入力回路14では、信号S21と信号S31とのパワーゲインの差は、2.5GHz帯付近において、約15dBあり、共通入力端子P1から入力された信号のほとんどが第1の出力端子P2側に伝送されていることが分かる。
【0052】
図10は、出力回路15(図4)の回路特性をシミュレーションした結果を示している。図10において、横軸は周波数(GHz)を、縦軸は位相(deg)を示している。図10では、出力回路15における第1の入力端子P4から共通出力端子P6へと伝送される信号S64の特性を実線で示し、第2の入力端子P5から共通出力端子P6へと伝送される信号S65の特性を破線で示している。図中、「●」,「×」で示した点は、これらの特性を得るために用いたサンプル点である。この図から、出力回路15では、2.5GHz帯付近において、信号S64の位相は−80°であり、信号S65の位相は+50°である。よって、信号S64と信号S65との位相差は約130°となっていることが分かる。
【0053】
図11は、トランジスタT3,T4のコレクタ端子と出力回路15との間の点a1,a2(図1参照)における電圧波形をシミュレーションした結果を示している。図11において、横軸は時間(nsec)を、縦軸は電圧値(V)を示している。図11では、点a1での電圧波形を破線で示し、点a2での電圧波形を実線で示している。なお、図中、「●」,「×」で示した点は、各電圧波形を得るために用いたサンプル点である。この図から、本LNA回路4では、点a1での電圧の位相が点a2よりも160°進んでいることが分かる。
【0054】
図10および図11の結果から、本LNA回路4では、トランジスタT3,T4のコレクタ端子側から出力された2つの出力信号が、出力回路15を通過して合成され、出力端子12から出力されるときには、約30°の位相差(160°―130°)となることが分かる。ここで、仮に、大きさが等しくて位相差が0°の信号が合成された場合と、大きさが等しくて位相差が30°の信号が合成された場合とについて計算してみると、位相差が0°の場合は、パワー換算で約6.0dBの増加、位相差が30°の場合は、パワー換算で約5.7dBの増加となる。よって、本LNA回路4では、位相差が0°の場合と比較して、0.3dBのロスを生じたことになるが、これは実用上なんら問題ないロスレベルであり、本LNA回路4が優れた信号特性を有したものであることが分かる。
【0055】
次に、本LNA回路4に対する比較例として、出力端子12側の構成を種々変更した場合の回路特性について考察する。
【0056】
図5は、本LNA回路4における信号出力段の回路構成を簡略化して示したものである。ここでは、出力端子12として50Ωの端子を用いている。一方、図6〜図8は、図5の回路構成に対する第1〜第3の比較例を示している。まず、図6に示した回路は、図5の回路構成に対して、出力回路15の後段にバルン20を追加したものである。次に、図7に示した回路は、図5の回路構成に対して、出力端子12とグランド端子とを逆の位置に設けたものである。次に、図8は、出力回路15の2つの出力端に、等価的に25Ωの抵抗となる端子を設け、そのうちの片側の端子を出力端子12として信号を取りだすようにしたものである。
【0057】
図12は、図5〜図8に示した各回路構成におけるそれぞれの出力端子からの出力電圧波形(LNA回路全体での信号出力特性)をシミュレーションした結果を示している。図12において、横軸は時間(nsec)を、縦軸は電圧値(mV)を示している。図中、図5〜図8の回路構成によって得られた電圧波形を、それぞれ▲1▼〜▲4▼の符号を付して示す。なお、図中、「●」,「×」などで示した点は、各電圧波形を得るために用いたサンプル点である。この図から、本LNA回路4(図5,▲1▼)に対して、バルン20を追加した回路(図6,▲2▼)および出力端子12とグランド端子とを逆にした回路(図7,▲3▼)の電圧振幅の大きさは、ほぼ一致していることが分かる。一方、25Ωの端子を追加した回路(図8,▲4▼)の電圧振幅は、本LNA回路4での電圧振幅の半分である。以上のことから、本LNA回路4では、バルンを使用していないにも関わらず、バルンを使用したときと同等の優れた信号特性が得られていることが分かる。
【0058】
以上説明したように、本LNA回路4では、トランジスタT3,T4からの出力信号が出力回路15により位相変換がかかることにより、結果として出力段にバルンを使用したときと同等の効果が得られる。また、入力回路14における各回路要素の定数を左右対称的にしているので、回路に入力される妨害信号を削減できる。また、本LNA回路4は、全体として入出力不平衡型の回路であるにもかかわらず、トランジスタT3,T4が、バルンを使用した入出力平衡型のLNA回路(図13(B)、図14参照)の場合と実質的に同じ動作をする。また、入出力不平衡型の回路であるにもかかわらず、グランド端子に直結するトランジスタT3,T4の端子が存在しない。また、本LNA回路4は、入出力不平衡型の回路であるために、トランジスタT3,T4側に設けるバイパス・スイッチが1個のみでバイパス機能を実現できる。
【0059】
このように、本LNA回路4によれば、バルンを使用していないにも関わらず、バルンを使用したときと同等の優れた信号特性を得ることができるので、従来の回路(図13(B))に比べて、バルン2個分の費用を削減することができる。また、バルン2個分の設置スペースを設ける必要が無くなり、製品の小型化が実現できる。さらに、バルンを使用していないので、バルンを使用した場合に生じる高周波でのエネルギー損失を除去できる。また、従来の入出力不平衡型のLNA回路では、ICのパッケージの影響でLNA回路が不安定になる問題があったが、本LNA回路4によれば、この問題が解決され、回路の安定化を図ることができる。さらに、従来の入出力不平衡型のLNA回路では、ICのパッケージの影響で、ひずみ特性が悪化する問題があったが、本LNA回路4によれば、この問題が解決され、ひずみ特性が改善される。
【0060】
なお、本発明は、上記実施の形態に限定されず種々の変形実施が可能である。例えば、上記実施の形態では、回路の入力段と出力段の双方に、バルンと同等の機能を備えた回路(入力回路14および出力回路15)を設けた構成について説明したが、本発明のLNA回路は、この回路を入力段と出力段のいずれか一方にのみ設けた構成であっても良い。例えば、入力回路14のみを設け、出力回路15を省いた構成にしても良い。この場合は、LNA回路全体としては、入力が不平衡に行われ、出力は平衡に行われる。なお、この場合は、出力段にインピーダンスマッチング用の回路を設けることが好ましい。入力回路14を省いた構成にする場合も同様である。また、入力回路14と出力回路15とのいずれか一方をバルンに置き換えた構成にして、バルンを含めた全体で入出力不平衡型の回路の構成にしても良い。
【0061】
また、本発明のLNA回路は、図2に示した構成の受信回路1に限定されず、高周波信号を増幅する必要のある機器に広く適用可能である。
【0062】
【発明の効果】
以上説明したように、請求項1ないし3のいずれか1項に記載のローノイズアンプ回路によれば、少なくともコイルとキャパシタとを含む複数の個別部品によって、バルンと同等の機能を備えた入力回路および出力回路を構成し、その入力回路または出力回路の少なくとも一方を備えるようにしたので、バルンを設けることなく、バルンを使用したときと同等またはそれ以上の性能を維持することができる。
【0063】
特に、請求項3記載のローノイズアンプ回路によれば、請求項1または2記載のローノイズアンプ回路において、差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス・スイッチを1つ設けるようにしたので、例えば、入力信号のレベルが十分に大きいときに、その信号が差動増幅器によって増幅作用を受けないように迂回させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るLNA回路の詳細な構成を示す回路図である。
【図2】図1に示したLNA回路が適用される受信回路の概要を示すブロック図である。
【図3】図1に示したLNA回路における入力回路の構成を示す回路図である。
【図4】図1に示したLNA回路における出力回路の構成を示す回路図である。
【図5】図1に示したLNA回路における信号出力段の回路構成を簡略化して示した回路図である。
【図6】図5に示した回路構成に対する第1の比較例を示すものであり、出力回路の後段にバルンを追加した場合の構成を示す回路図である。
【図7】図5に示した回路構成に対する第2の比較例を示すものであり、出力端子とグランド端子とを逆の位置に設けた場合の構成を示す回路図である。
【図8】図5に示した回路構成に対する第3の比較例を示すものであり、出力回路の2つの出力端に、等価的に25Ωの抵抗となる端子を設けた場合の構成を示す回路図である。
【図9】図3に示した入力回路の回路特性をシミュレーションした結果を示す特性図である。
【図10】図4に示した出力回路の回路特性をシミュレーションした結果を示す特性図である。
【図11】図1に示したLNA回路における増幅用トランジスタのコレクタ端子と出力回路との間の点における電圧波形をシミュレーションした結果を示す特性図である。
【図12】図5〜図8に示した各回路構成におけるそれぞれの出力端子からの出力電圧波形をシミュレーションした結果を示す特性図である。
【図13】従来のLNA回路の構成例を示すブロック図である。
【図14】従来の平衡入出力型のLNA回路の構成例を示す回路図である。
【符号の説明】
SW2 バイパス・スイッチ
T3,T4 増幅用トランジスタ
1 受信回路
2 アンテナ
3,5 フィルタ
4 ローノイズアンプ(LNA)回路
6 ミキサ
13 バイアス回路
14 入力回路
15 出力回路
16 RF回路
Claims (3)
- 一対のトランジスタを含んで構成された差動増幅器を備えたローノイズアンプ回路であって、
個別部品として構成された複数のキャパシタおよび複数のコイルを有し、1つの入力端子から不平衡状態で入力された信号を、前記一対のトランジスタのそれぞれのベース端子に平衡状態の信号に位相変換して出力する入力回路と、
個別部品として構成された複数のキャパシタおよび複数のコイルを有し、前記一対のトランジスタのそれぞれのコレクタ端子から平衡状態で出力された信号を、不平衡状態の信号に位相変換して1つの出力端子に出力する出力回路と
の少なくとも一方を備え、
前記入力回路において、前記入力端子と前記差動増幅器の一方のトランジスタのベース端子との間に第1の信号入力経路が形成されていると共に、信号入力側に設けられたグランド端子と前記差動増幅器の他方のトランジスタのベース端子との間に第2の信号入力経路が形成されており、
前記入力回路における前記第1および第2の信号入力経路間に1つのコイルが接続されていると共に、前記第1および第2の信号入力経路のそれぞれに、2つのキャパシタと他の1つのコイルとがその配置位置および回路定数が各信号入力経路間で互いに対称的になるように直列的に配置され、
前記出力回路において、前記差動増幅器の一方のトランジスタのコレクタ端子と信号出力側に設けられたグランド端子との間に第1の信号出力経路が形成されていると共に、前記差動増幅器の他方のトランジスタのコレクタ端子と前記出力端子との間に第2の信号出力経路が形成されており、
前記出力回路における前記第1および第2の信号出力経路間に1つのコイルが接続されていると共に、前記第1および第2の信号出力経路のそれぞれに、前記各トランジスタのコレクタ端子側から順に他の1つのコイルと1つのキャパシタとがその配置位置および回路定数が各信号出力経路間で互いに対称的になるように直列的に配置されている
ことを特徴とするローノイズアンプ回路。 - 前記入力回路および前記出力回路の個別部品の一部は、ICのパッケージ成分であることを特徴とする請求項1記載のローノイズアンプ回路。
- 前記差動増幅器の一方のトランジスタのベース端子と他方のトランジスタのコレクタ端子との間に前記差動増幅器に対する信号経路を信号レベルに応じて切り替えるためのバイパス経路が形成され、
前記バイパス経路中に、1つのキャパシタと1つのバイパス・スイッチとが直列的に配置されている
ことを特徴とする請求項1または2記載のローノイズアンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001044862A JP3664657B2 (ja) | 2001-02-21 | 2001-02-21 | ローノイズアンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001044862A JP3664657B2 (ja) | 2001-02-21 | 2001-02-21 | ローノイズアンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246855A JP2002246855A (ja) | 2002-08-30 |
JP3664657B2 true JP3664657B2 (ja) | 2005-06-29 |
Family
ID=18906777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001044862A Expired - Fee Related JP3664657B2 (ja) | 2001-02-21 | 2001-02-21 | ローノイズアンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3664657B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6954623B2 (en) * | 2003-03-18 | 2005-10-11 | Skyworks Solutions, Inc. | Load variation tolerant radio frequency (RF) amplifier |
US6803821B1 (en) * | 2003-04-03 | 2004-10-12 | Fairchild Semiconductor Corporation | Switchable amplifier circuit having reduced shutdown current |
US8149165B2 (en) * | 2009-07-30 | 2012-04-03 | Qualcomm, Incorporated | Configurable antenna interface |
-
2001
- 2001-02-21 JP JP2001044862A patent/JP3664657B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002246855A (ja) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5903827A (en) | Single balanced frequency downconverter for direct broadcast satellite transmissions and hybrid ring signal combiner | |
US7170465B2 (en) | RF diversity antenna coupling structure | |
CN102868419B (zh) | 收发器及集成电路 | |
US7209727B2 (en) | Integrated circuit radio front-end architecture and applications thereof | |
US8359067B2 (en) | Radio frequency device and mobile communication terminal using the same | |
JP5461742B2 (ja) | 外部マッチングを必要としない差動増幅器のためのノイズキャンセリング | |
US6545542B2 (en) | Power amplifier with coupler for cross-coupling amplifiers for reduction of differential frequency component | |
US20040192230A1 (en) | Duplexer structure for coupling a transmitter and a receiver to a common antenna | |
US7120399B2 (en) | High speed CMOS transmit-receive antenna switch | |
US6922108B2 (en) | Active balun circuit for single-ended to differential RF signal conversion with enhanced common-mode rejection | |
US10911016B2 (en) | Wideband balun | |
JP2004534470A5 (ja) | ||
JP2014514879A (ja) | 共存フィルタを有する電力増幅器 | |
JP2004534470A (ja) | 低ノイズ増幅回路 | |
KR20210003210A (ko) | 멀티-대역 밀리미터파 5g 통신을 위한 송신 및 수신 스위치 및 브로드밴드 전력 증폭기 매칭 네트워크 | |
WO2008042550A2 (en) | Amplifier containing programmable impedance for harmonic termination | |
JP2002076235A (ja) | 半導体装置 | |
WO2002060077A1 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
US11108372B2 (en) | Compact balanced radio frequency balun facilitating easy integration | |
CN113992163A (zh) | 射频功率放大器及其功率放大方法、射频前端模组 | |
JP3664657B2 (ja) | ローノイズアンプ回路 | |
US6754478B1 (en) | CMOS low noise amplifier | |
CN220210432U (zh) | 高频电路、高频模块以及通信装置 | |
WO2022254875A1 (ja) | 高周波回路および通信装置 | |
US20240113666A1 (en) | Amplifier module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |