JPH02206208A - 電流制御回路 - Google Patents
電流制御回路Info
- Publication number
- JPH02206208A JPH02206208A JP1026144A JP2614489A JPH02206208A JP H02206208 A JPH02206208 A JP H02206208A JP 1026144 A JP1026144 A JP 1026144A JP 2614489 A JP2614489 A JP 2614489A JP H02206208 A JPH02206208 A JP H02206208A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- mirror circuit
- base
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 244000201986 Cassia tora Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明はバイアス電流を制御する電流制御回路に関す
るものである。
るものである。
[従来の技術]
第2図は従来の電流制御回路の回路図で、トランジスタ
Trlのベース電圧を制御することによりトランジスタ
Tr2のエミッタ電位を変える。
Trlのベース電圧を制御することによりトランジスタ
Tr2のエミッタ電位を変える。
NPNミラー回路(1)のダイオードと、このエミッタ
電位との間の電位差をVdとすると、ミラーバイアス電
流はI=Vd/R3で決まる。
電位との間の電位差をVdとすると、ミラーバイアス電
流はI=Vd/R3で決まる。
制御端子電圧が0のときミラー電流Iが0となり、制御
端子電圧が増加すればミラー電流Iは増加することにな
る。
端子電圧が増加すればミラー電流Iは増加することにな
る。
第3図は従来のもう1つの電流制御回路の回路図で、第
1図のトランジスタTr2のコレクタと抵抗R4の接続
をPNP電流ミラー回路(2)に置き換えたものである
。
1図のトランジスタTr2のコレクタと抵抗R4の接続
をPNP電流ミラー回路(2)に置き換えたものである
。
なお、基本動作は第2図の場合と同一だが、PNPミラ
ー回路(2)の働きで、トランジスタTrl 、ダイオ
ードDに流れる電流とトランジスタTr2.抵抗Ra、
NPNミラー回路(1)に流れる電流か常に等しい為、
vBEの変化は等しく制御電圧とトランジスタTr2の
エミッタ電位は正確に1:1に対応して変化する為、制
御端子電位とバイアス電流はリニアに変化する。
ー回路(2)の働きで、トランジスタTrl 、ダイオ
ードDに流れる電流とトランジスタTr2.抵抗Ra、
NPNミラー回路(1)に流れる電流か常に等しい為、
vBEの変化は等しく制御電圧とトランジスタTr2の
エミッタ電位は正確に1:1に対応して変化する為、制
御端子電位とバイアス電流はリニアに変化する。
[発明が解決しようとする課題]
第2図の電流制御回路では端子電圧の変化により抵抗R
4の両端の電圧が変化する為、抵抗R4,ダイオードD
+、 トランジスタTrtに流れる電流が変化してし
まい、ダイオードD+、 hランジスタTr、のベー
ス、エミッタ間電位差v8):は、この電流により第4
図(a)に示すように指数関数的に変化する為、トラン
ジスタTr2のエミッタ電位と端子電圧とはリニアに変
化せず、従って端子電位とバイアス電流はリニアに変化
しない。
4の両端の電圧が変化する為、抵抗R4,ダイオードD
+、 トランジスタTrtに流れる電流が変化してし
まい、ダイオードD+、 hランジスタTr、のベー
ス、エミッタ間電位差v8):は、この電流により第4
図(a)に示すように指数関数的に変化する為、トラン
ジスタTr2のエミッタ電位と端子電圧とはリニアに変
化せず、従って端子電位とバイアス電流はリニアに変化
しない。
さらに、端子電圧−〇の時でも同じ理由で抵抗R3の両
端にわずかな電位差が残る為、端子電圧0で微小なバイ
アス電流が流れてしまう(第4図(b))という欠点が
あった。
端にわずかな電位差が残る為、端子電圧0で微小なバイ
アス電流が流れてしまう(第4図(b))という欠点が
あった。
また第3図の電流制御回路ではPNPミラー回路のミラ
ー動作の為に上記の様な問題はないが、端子電圧を0に
するとトランジスタTr2、PNPミラー回路共に口F
Ft、、次に端子電圧を上げてもトランジスタTr2を
ONさせるべくベース電流源がない為、第5図に示すよ
うにバイアス電流と端子電圧か微小電流領域で起動動作
しなくなるという欠点があった。
ー動作の為に上記の様な問題はないが、端子電圧を0に
するとトランジスタTr2、PNPミラー回路共に口F
Ft、、次に端子電圧を上げてもトランジスタTr2を
ONさせるべくベース電流源がない為、第5図に示すよ
うにバイアス電流と端子電圧か微小電流領域で起動動作
しなくなるという欠点があった。
以上のようにトランジスタTr2を起動するベース電流
は極微小なリーク電流に依存しており、特に低温時にお
いては、トランジスタTr2のhfeが下がる為、より
多くのベース起動電流が必要となるという問題点があっ
た。
は極微小なリーク電流に依存しており、特に低温時にお
いては、トランジスタTr2のhfeが下がる為、より
多くのベース起動電流が必要となるという問題点があっ
た。
この発明は−F記の様な問題点を解決する為になされた
もので、端子電圧が0でI=0、かつバイアス電流をリ
ニアに復起させることが出来る電流制御回路を得ること
を目的とする。
もので、端子電圧が0でI=0、かつバイアス電流をリ
ニアに復起させることが出来る電流制御回路を得ること
を目的とする。
[課題を解決する為の手段]
この発明に係る電流制御回路はダーリントン接続をした
NPN トランジスタのベースをPNPミラー回路に接
続するようにしたものである。
NPN トランジスタのベースをPNPミラー回路に接
続するようにしたものである。
[作用]
この発明におけるNPNダーリントン回路はこの回路に
よる極微小ベース電流をPNPミラー回路により常時流
出させることにより、このミラー回路が完全にOFFす
ることがない様にする。
よる極微小ベース電流をPNPミラー回路により常時流
出させることにより、このミラー回路が完全にOFFす
ることがない様にする。
[実施例]
以丁、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例を示す電流制御回路の回路図で
ある。
図はこの発明の一実施例を示す電流制御回路の回路図で
ある。
図において、(1)はNPNミラー回路、(2)はPN
Pミラー回路、(3)はNPN )−ランジスタTrの
ダーリントン接続回路で、R6はPNPミラー回路に常
時流すアイドル電流■8を決める抵抗である。
Pミラー回路、(3)はNPN )−ランジスタTrの
ダーリントン接続回路で、R6はPNPミラー回路に常
時流すアイドル電流■8を決める抵抗である。
次に動作について説明する。
なお、基本的な動作は前記第3図の従来の場合と同じで
あり、制御端子電圧とバイアス電流はリニアに変化し、
かつ端子電圧が0でI=0が得られる。ここではPNP
ミラー回路(1)が完全にOFFすることがない様に極
微小アイドル電流I8を流す。
あり、制御端子電圧とバイアス電流はリニアに変化し、
かつ端子電圧が0でI=0が得られる。ここではPNP
ミラー回路(1)が完全にOFFすることがない様に極
微小アイドル電流I8を流す。
IBは次(1)式で示される。
ここで、Val:+、Vag2ハNPN タ!J ’J
ト’、/ トラ’:/ シスタTrのV8E+V[I
E(PlはPNPミラー回路のPNP TrのVIL!
である。
ト’、/ トラ’:/ シスタTrのV8E+V[I
E(PlはPNPミラー回路のPNP TrのVIL!
である。
端子電圧=0でバイアス電流=OTr2→OFF状態後
もTr、が動作状態に入るに必要なベース起動電流IB
がPNPミラー回路(1)を介してトランジスタTr2
ベースに供給される為に、バイアス電流の微小制御領域
でもリニアな制御が可能となる。
もTr、が動作状態に入るに必要なベース起動電流IB
がPNPミラー回路(1)を介してトランジスタTr2
ベースに供給される為に、バイアス電流の微小制御領域
でもリニアな制御が可能となる。
なお、上記実施′例では制御電圧に対し微小電流領域ま
でリニアに制御可能な電流制御回路の場合について説明
したが、単なるバイアス制御回路としてだけでなく、ギ
ルバートアンプ、その他、ゲインを0から幅広く可変す
る必要のある総ての増幅器についても適用が可能である
。
でリニアに制御可能な電流制御回路の場合について説明
したが、単なるバイアス制御回路としてだけでなく、ギ
ルバートアンプ、その他、ゲインを0から幅広く可変す
る必要のある総ての増幅器についても適用が可能である
。
[発明の効果]
以上の様にこの発明によれば、PNPミラー回路に微小
なアイドル電流を流すNPN トランジスタダーリント
ン回路を接続するようにしたので、端子電圧が0でバイ
アス電流がOかつ微小バイアス電流をリニアに制御出来
ないという効果がある。
なアイドル電流を流すNPN トランジスタダーリント
ン回路を接続するようにしたので、端子電圧が0でバイ
アス電流がOかつ微小バイアス電流をリニアに制御出来
ないという効果がある。
第1図はこの発明の一実施例を示す電流制御回路の回路
図、第2図、第3図は従来の電流制御回路の回路図、第
4図、第5図は第2図、第3図のそれぞれ電流、電圧特
性を示す曲線図である。 (1)−NPNミラー回路、(2)・−PNPミラー回
路、(3)・−NPNダーリントン回路。 なお、図中、同一符号は同一 または相当部分を示す。
図、第2図、第3図は従来の電流制御回路の回路図、第
4図、第5図は第2図、第3図のそれぞれ電流、電圧特
性を示す曲線図である。 (1)−NPNミラー回路、(2)・−PNPミラー回
路、(3)・−NPNダーリントン回路。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 PNPミラー回路のダイオード側およびコレクタ側にそ
れぞれコレクタおよびベースが接続されたNPNトラン
ジスタのエミッタがNPNミラー回路のダイオード側と
抵抗を介して接続され、 前記NPNトランジスタがダイオードを介し、前記PN
Pトランジスタのエミッタに接続され、ベース電圧を制
御することにより前記NPNミラー電流を制御する回路
において、 前記PNPミラー回路のダイオード側にNPNダーリン
トン回路を付加したことを特徴とする電流制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1026144A JPH02206208A (ja) | 1989-02-03 | 1989-02-03 | 電流制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1026144A JPH02206208A (ja) | 1989-02-03 | 1989-02-03 | 電流制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02206208A true JPH02206208A (ja) | 1990-08-16 |
Family
ID=12185351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1026144A Pending JPH02206208A (ja) | 1989-02-03 | 1989-02-03 | 電流制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02206208A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006522570A (ja) * | 2003-04-03 | 2006-09-28 | フェアチャイルド・セミコンダクター・コーポレーション | 低シャットダウン電流を有する切替自在な増幅回路 |
-
1989
- 1989-02-03 JP JP1026144A patent/JPH02206208A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006522570A (ja) * | 2003-04-03 | 2006-09-28 | フェアチャイルド・セミコンダクター・コーポレーション | 低シャットダウン電流を有する切替自在な増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4806791A (en) | Differential comparator | |
JPS6091425A (ja) | 定電圧電源回路 | |
JPH02206208A (ja) | 電流制御回路 | |
JP2533201B2 (ja) | Am検波回路 | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JPH0230902Y2 (ja) | ||
US20010050595A1 (en) | Single-ended push-pull amplifier circuit | |
JP3349334B2 (ja) | 差動増幅器 | |
JP2550830Y2 (ja) | 演算増幅回路 | |
JP2567241B2 (ja) | 定電流回路 | |
JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
JPH0744094Y2 (ja) | 差動増幅器 | |
JPS63182723A (ja) | 基準電圧発生回路 | |
JP4646470B2 (ja) | コンパレータ回路 | |
JPH04369012A (ja) | バイアス回路 | |
JPH04329707A (ja) | 利得切換増幅器 | |
JPH0677799A (ja) | アナログスイッチ回路 | |
JPS6130767B2 (ja) | ||
JPH0570970B2 (ja) | ||
JPH0498683A (ja) | 差動増幅回路 | |
JPS62281019A (ja) | 安定化電源回路 | |
JPH01183207A (ja) | 差動増幅回路 | |
JPS6149682B2 (ja) | ||
JPH04223509A (ja) | 定電圧回路 | |
JPH0561654B2 (ja) |