JPH0498683A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0498683A JPH0498683A JP2213779A JP21377990A JPH0498683A JP H0498683 A JPH0498683 A JP H0498683A JP 2213779 A JP2213779 A JP 2213779A JP 21377990 A JP21377990 A JP 21377990A JP H0498683 A JPH0498683 A JP H0498683A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- whose
- power supply
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体集積回路に関し、特に差動増幅回路に
関する。
関する。
（従来の技術）
第３図はよく用いられる差動増幅回路の回路図を示す。
この回路は、定電流源１０１と、この定電流源１０１に
エミッタが接続された２つのＰＮＰＩ−ランジスタ１０
７，１０９と、２つのＮＰＮトランジスタ１１１，１１
３で構成されＰＮＰトランジスタ１０７のコレクタ電流
が折り返されるカレントミラー回路と、トランジスタ１
０９のコレクタにそのベースが接続された出力トランジ
スタ１１７とからなっている。比較する２つの人力信号
は、ＰＮＰ ）ランジスタ１０７，１０９の夫々のベー
スに与えられ、それに応じたコレクタ電流が流れカレン
トミラー回路でトランジスタ１０７の電流が折り返され
る。又、トランジスタ１１３のコレクタは出力トランジ
スタ１１７のヘスへ接続されている。
エミッタが接続された２つのＰＮＰＩ−ランジスタ１０
７，１０９と、２つのＮＰＮトランジスタ１１１，１１
３で構成されＰＮＰトランジスタ１０７のコレクタ電流
が折り返されるカレントミラー回路と、トランジスタ１
０９のコレクタにそのベースが接続された出力トランジ
スタ１１７とからなっている。比較する２つの人力信号
は、ＰＮＰ ）ランジスタ１０７，１０９の夫々のベー
スに与えられ、それに応じたコレクタ電流が流れカレン
トミラー回路でトランジスタ１０７の電流が折り返され
る。又、トランジスタ１１３のコレクタは出力トランジ
スタ１１７のヘスへ接続されている。
入力端子Ａの電位か入力端子Ｂの電位よりも低いと、ト
ランジスタ１０７のコレクタ電流がトランジスタ１０９
のコレクタ電流よりも大きくなる。
ランジスタ１０７のコレクタ電流がトランジスタ１０９
のコレクタ電流よりも大きくなる。
トランジスタ１０７の電流はカレントミラーて折返され
るためトランジスタ１１３のコレクタ電流がトランジス
タ１０９のコレクタ電流よりも太きい、よってトランジ
スタ１１７へのベース電流は減少しトランジスタ１１７
を流れる出力信号は小さくなる。反対にトランジスタ１
０７のコレクタ電流が、トランジスタ１０９のコレクタ
電流よりも小さいと、トランジスタ１０９のコレクタ電
流は、その分出力トランジスタ１１７のベース電流とな
って流れる。
るためトランジスタ１１３のコレクタ電流がトランジス
タ１０９のコレクタ電流よりも太きい、よってトランジ
スタ１１７へのベース電流は減少しトランジスタ１１７
を流れる出力信号は小さくなる。反対にトランジスタ１
０７のコレクタ電流が、トランジスタ１０９のコレクタ
電流よりも小さいと、トランジスタ１０９のコレクタ電
流は、その分出力トランジスタ１１７のベース電流とな
って流れる。
第４図に別の従来例を掲げる。この例は、第３図の定電
流源の下流に相互にベースとコレクタが接続された２つ
のトランジスタを設けて、ヒステリシスをもつコンバー
タ動作をする様にしている。
流源の下流に相互にベースとコレクタが接続された２つ
のトランジスタを設けて、ヒステリシスをもつコンバー
タ動作をする様にしている。
信号が変化する場合にこれら２つのトランジスタによっ
てヒステリシス特性を示す以外、その動作は第３図の回
路と基本的に同じである。
てヒステリシス特性を示す以外、その動作は第３図の回
路と基本的に同じである。
（発明が解決しようとする課題）
これらの従来例では、人力が接地レベルとなった場合、
トランジスタ１０７はＯＮとなり、そのエミッタ電位は
ＶＢＥである。この場合、もしトランジスタ１０７のＶ
ＢＥがトランジスタ１１１のＶＢＥよりも小さいと、カ
レントミラー回路は正確に動作せず、トランジスタ１０
９のコレクタ電流はトランジスタ１１７のベースに不当
に供給されてしまう。従って、一般に同相入力電圧は設
置電圧よりもトランジスタ１１１又は１１３よりもその
ＶＢＥ分たけ高く規定している。これは、入力側に対し
て制限を設けることになり、その応用範囲か狭まってし
まう。
トランジスタ１０７はＯＮとなり、そのエミッタ電位は
ＶＢＥである。この場合、もしトランジスタ１０７のＶ
ＢＥがトランジスタ１１１のＶＢＥよりも小さいと、カ
レントミラー回路は正確に動作せず、トランジスタ１０
９のコレクタ電流はトランジスタ１１７のベースに不当
に供給されてしまう。従って、一般に同相入力電圧は設
置電圧よりもトランジスタ１１１又は１１３よりもその
ＶＢＥ分たけ高く規定している。これは、入力側に対し
て制限を設けることになり、その応用範囲か狭まってし
まう。
第５図では、入力側にトランジスタ１１９及び１２１を
設け、上記欠点を除いている。しかし、こんどは電源電
圧ＶＣＣと入力端子の間に、このトランジスタのＶＢＥ
の電位差が介在してしまい、その分だけやはり入力範囲
に制限が加わる。
設け、上記欠点を除いている。しかし、こんどは電源電
圧ＶＣＣと入力端子の間に、このトランジスタのＶＢＥ
の電位差が介在してしまい、その分だけやはり入力範囲
に制限が加わる。
［発明の構成］
（課題を解決するための手段）
上記課題を解決するために、本発明による差動増幅回路
は、第２電源に接続された第１の定電流源と、この電流
源にエミッタが接続され、一方のベースが他方のコレク
タに夫々接続された第１及び第２のトランジスタと、エ
ミッタが前記第１のトランジスタのコレクタに第１の抵
抗を介して接続され、コレクタが第１電源に接続された
第３のトランジスタと、エミッタが前記第２のトランジ
スタのコレクタに第２の抵抗を介して接続され、コレク
タが前記第１電源に接続された第４のトランジスタとか
らなり、前記第３及び第４のトランジスタのベースに、
一対の入力信号が与えられる初段差動回路と、 前記第２電源に接続された第２の定電流源と、この第２
の定電流源にエミッタが接続された第５及び第６のトラ
ンジスタと、コレクタ及びベースが前記第５のトランジ
スタのコレクタに接続され、エミッタが前記第１電源に
接続された第７のトランジスタと、コレクタが前記第６
のトランジスタのコレクタに接続され、ベースが前記第
７のトランジスタのベースに接続され、エミッタが前記
第１電源に接続された第８のトランジスタとからなり、
前記第１及び第２のトランジスタのベースが、前記第５
及び第６のトランジスタのベースに夫々接続されている
次段差動回路とから構成されている。
は、第２電源に接続された第１の定電流源と、この電流
源にエミッタが接続され、一方のベースが他方のコレク
タに夫々接続された第１及び第２のトランジスタと、エ
ミッタが前記第１のトランジスタのコレクタに第１の抵
抗を介して接続され、コレクタが第１電源に接続された
第３のトランジスタと、エミッタが前記第２のトランジ
スタのコレクタに第２の抵抗を介して接続され、コレク
タが前記第１電源に接続された第４のトランジスタとか
らなり、前記第３及び第４のトランジスタのベースに、
一対の入力信号が与えられる初段差動回路と、 前記第２電源に接続された第２の定電流源と、この第２
の定電流源にエミッタが接続された第５及び第６のトラ
ンジスタと、コレクタ及びベースが前記第５のトランジ
スタのコレクタに接続され、エミッタが前記第１電源に
接続された第７のトランジスタと、コレクタが前記第６
のトランジスタのコレクタに接続され、ベースが前記第
７のトランジスタのベースに接続され、エミッタが前記
第１電源に接続された第８のトランジスタとからなり、
前記第１及び第２のトランジスタのベースが、前記第５
及び第６のトランジスタのベースに夫々接続されている
次段差動回路とから構成されている。
又、この次段差動回路として、前記第２電源にコレクタ
か接続された第５及び第６のトランジスタと、コレクタ
及びベースが前記第５のトランジスタのコレクタに第３
の抵抗を介して接続され、エミッタが前記第１電源に接
続された第７のトランジスタと、コレクタか前記第６の
トランジスタのコレクタに第４の抵抗を介して接続され
、へ−スが前記第７のトランジスタのベースに接続され
、エミッタか前記第１電源に接続された第８のトランジ
スタとからなる回路を用いてもよい。
か接続された第５及び第６のトランジスタと、コレクタ
及びベースが前記第５のトランジスタのコレクタに第３
の抵抗を介して接続され、エミッタが前記第１電源に接
続された第７のトランジスタと、コレクタか前記第６の
トランジスタのコレクタに第４の抵抗を介して接続され
、へ−スが前記第７のトランジスタのベースに接続され
、エミッタか前記第１電源に接続された第８のトランジ
スタとからなる回路を用いてもよい。
（作用）
この構成によれば、入力トランジスタのコレクタが直接
第２電源へ接続されているので、入力信号を第２電源レ
ベルと等しくしても、回路は正常に動作する。
第２電源へ接続されているので、入力信号を第２電源レ
ベルと等しくしても、回路は正常に動作する。
（実施例）
第１図は、本発明の第１実施例による差動増幅回路の回
路図である。この回路は、第２電源（例えば１２Ｖ）１
に接続された初段及び次段の差動回路からなっている。
路図である。この回路は、第２電源（例えば１２Ｖ）１
に接続された初段及び次段の差動回路からなっている。
初段の差動回路は、定電流源３と、この定電流源３から
一定の電流が供給され互いにコレクタとベースが接続さ
れた一対のＰＮＰ ）ランジスタ５，７と、これらＰＮ
Ｐトランジスタ５，７のコレクタと夫々抵抗を介してエ
ミッタが接続されたＰＮＰ ）ランジスタ９，１１で構
成されている。ＰＮＰ ｌ−ランジスタ９，１１は、コ
レクタが第１電源（例えば０Ｖ）１３に接続されており
、ベースに２つの入力信号Ａ、 Ｂが与えられる。
一定の電流が供給され互いにコレクタとベースが接続さ
れた一対のＰＮＰ ）ランジスタ５，７と、これらＰＮ
Ｐトランジスタ５，７のコレクタと夫々抵抗を介してエ
ミッタが接続されたＰＮＰ ）ランジスタ９，１１で構
成されている。ＰＮＰ ｌ−ランジスタ９，１１は、コ
レクタが第１電源（例えば０Ｖ）１３に接続されており
、ベースに２つの入力信号Ａ、 Ｂが与えられる。
次段の差動回路は、定電流源１５と、この定電流源１５
から一定の電流が供給されトランジスタ５．７のコレク
タに夫々ベースが接続された一対のＰＮＰ ）ランジス
タ１７，１９と、これらＰＮＰトランジスタ１７．１９
のコレクタと夫々コレクタが接続された２つのＮＰＮ
）ランジスタ２１゜２３からなるカレントミラー回路で
構成されている。ＮＰＮ トランジスタ２１．２３のエ
ミッタは第１電源１５に接続されており、トランジスタ
２３のコレクタが出力トランジスタ２５のベースへ接続
されている。
から一定の電流が供給されトランジスタ５．７のコレク
タに夫々ベースが接続された一対のＰＮＰ ）ランジス
タ１７，１９と、これらＰＮＰトランジスタ１７．１９
のコレクタと夫々コレクタが接続された２つのＮＰＮ
）ランジスタ２１゜２３からなるカレントミラー回路で
構成されている。ＮＰＮ トランジスタ２１．２３のエ
ミッタは第１電源１５に接続されており、トランジスタ
２３のコレクタが出力トランジスタ２５のベースへ接続
されている。
この差動増幅回路の動作は次の様に行われる。
入力信号Ａが入力信号Ｂに対し充分低い状態では、定電
流３は全てトランジスタ７のエミッターコレクタを経て
、抵抗を介し、トランジスタ１１のエミッターコレクタ
を経て第１電源へ流れる。このとき、トランジスタ７は
充分飽和しており、エミッターコレクタ間電圧は０■に
近くなる故にトランジスタ５はカットオフしている。こ
こでトランジスタ７のベース電流を無視すると、次式が
成り立つ。
流３は全てトランジスタ７のエミッターコレクタを経て
、抵抗を介し、トランジスタ１１のエミッターコレクタ
を経て第１電源へ流れる。このとき、トランジスタ７は
充分飽和しており、エミッターコレクタ間電圧は０■に
近くなる故にトランジスタ５はカットオフしている。こ
こでトランジスタ７のベース電流を無視すると、次式が
成り立つ。
ＶＢ＋ ＶＢ、、、、）＋ １．３．、 、ｘ Ｒ＋
ＶｃＥ、、。
ＶｃＥ、、。
”” Ｖ ＢＥ（７１＋ ＶＡ
（ＶＡ：入力Ａの電位、ＶＢ ＝入力Ｂ（７）電位）コ
コテ■ＢＥ、、Ｉ、−ｖＢＥ、７．トスルトＶＡ−ＶＢ
＋ １ 、、、ｘＲ （Ｖ ＣＥ（７） ’＝ ０ ） となる。
コテ■ＢＥ、、Ｉ、−ｖＢＥ、７．トスルトＶＡ−ＶＢ
＋ １ 、、、ｘＲ （Ｖ ＣＥ（７） ’＝ ０ ） となる。
次にｖＡがｖ、ｌｌに対し上がっていく場合、■８より
も１．、、ＸＲ分だけ高い点を越えた時に、初段は反転
しトランジスタ５のエミッターコレクタ、抵抗、トラン
ジスタ９のエミッターコレクタを経て定電流３は全て第
１電源へ流れる。このとき次式か成り立つ。
も１．、、ＸＲ分だけ高い点を越えた時に、初段は反転
しトランジスタ５のエミッターコレクタ、抵抗、トラン
ジスタ９のエミッターコレクタを経て定電流３は全て第
１電源へ流れる。このとき次式か成り立つ。
Ｖ＾＋Ｖ ＢＥ（９＋ ＋ Ｉ ＋３） Ｘ Ｒ＋ Ｖ
ＣＥ（５＋−ＶＢ詳、、＋ＶＢ ここでＶ Ｉ！ＥＬ９） ＝Ｖ Ｂｉ（５）とすると。
ＣＥ（５＋−ＶＢ詳、、＋ＶＢ ここでＶ Ｉ！ＥＬ９） ＝Ｖ Ｂｉ（５）とすると。
ＶＡ ＝ ＶＢ −Ｉ Ｌ３１ Ｘ Ｒ（ＶＢＥ（５）
−〇 ） となる。
−〇 ） となる。
次にＶＡがＶ、に対し下がっていく場合、ＶＢよりもＩ
Ｃ３ｊＸＲ分たけ低い点を越えた時に上述の始めの状態
に戻る。
Ｃ３ｊＸＲ分たけ低い点を越えた時に上述の始めの状態
に戻る。
つまり、ＶＢに対し！、３．ＸＲ分だけ上下各々にヒス
テリシス分をもつのである。これに従い、初めの状態で
はトランジスタ１７のベースとトランジスタ１９０ベー
スの電位関係は、 Ｖ Ｂ ａ ＊ ｅ Ｌ ＋ ７ 、ＣＶ ａ ＊ ＋
ｅ ＋ １９１となるため、トランジスタ２５はオフ
する。
テリシス分をもつのである。これに従い、初めの状態で
はトランジスタ１７のベースとトランジスタ１９０ベー
スの電位関係は、 Ｖ Ｂ ａ ＊ ｅ Ｌ ＋ ７ 、ＣＶ ａ ＊ ＋
ｅ ＋ １９１となるため、トランジスタ２５はオフ
する。
２番目の状態では、ＶＢａ＊ｅ＋＋７＋）Ｖ Ｂｏｎｅ
（１９１となるためトランジスタ２５はオンする。
（１９１となるためトランジスタ２５はオンする。
この回路が正常に動作するためには、入力電位Ａ（又は
Ｂ）が低い場合にトランジスタ９（又は１１）が常にＯ
Ｎでなければならない。その最低電位は、シリコントラ
ンジスタを用いた場合、コレクタ電位即ち第１電源より
も０．３Ｖ低い電位である。つまり、第１電源がＯｖの
場合、入力電位がＯＶであっても、この回路は余裕をも
って正常に動作するのである。
Ｂ）が低い場合にトランジスタ９（又は１１）が常にＯ
Ｎでなければならない。その最低電位は、シリコントラ
ンジスタを用いた場合、コレクタ電位即ち第１電源より
も０．３Ｖ低い電位である。つまり、第１電源がＯｖの
場合、入力電位がＯＶであっても、この回路は余裕をも
って正常に動作するのである。
第２図に、第２実施例を示す。この実施例では、先の実
施例で使用した定電流源に接続した２つのＰＮＰ ）ラ
ンジスタ１７，１９のかわりに２つのエミッタフォロワ
が用いられている。即ち、第２電源にコレクタが直接接
続されたＮＰＮ トランジスタ２７，２９が、抵抗３１
．３３を介してカレントミラー回路に接続している。夫
々のベースは、先の実施例同様トランジスタ５，７に接
続されている。この場合、ＮＰＮ ）ランジスタを用い
ているので、初段差動回路と次段差動回路間でのコレク
タ電流の大きさの関係は先の実施例とは反対になり、入
力Ａが大きいと出力トランジスタ２５はオフする。
施例で使用した定電流源に接続した２つのＰＮＰ ）ラ
ンジスタ１７，１９のかわりに２つのエミッタフォロワ
が用いられている。即ち、第２電源にコレクタが直接接
続されたＮＰＮ トランジスタ２７，２９が、抵抗３１
．３３を介してカレントミラー回路に接続している。夫
々のベースは、先の実施例同様トランジスタ５，７に接
続されている。この場合、ＮＰＮ ）ランジスタを用い
ているので、初段差動回路と次段差動回路間でのコレク
タ電流の大きさの関係は先の実施例とは反対になり、入
力Ａが大きいと出力トランジスタ２５はオフする。
［発明の効果］
以上の様に本発明によれば、入力トランジスタのコレク
タが直接第２電源へ接続されているので、入力信号が第
２電源レベルと等しくなっても、回路は正常に動作でき
る。従って、広い同相入力電圧の設定か可能である。
タが直接第２電源へ接続されているので、入力信号が第
２電源レベルと等しくなっても、回路は正常に動作でき
る。従って、広い同相入力電圧の設定か可能である。
第１図は、本発明の第１実施例による差動増幅回路を示
す回路図である。 第２図は、本発明の第２実施例による差動増幅回路を示
す回路である。 第３図乃至第５図は、従来の差動増幅回路を示す回路図
である。
す回路図である。 第２図は、本発明の第２実施例による差動増幅回路を示
す回路である。 第３図乃至第５図は、従来の差動増幅回路を示す回路図
である。
Claims (2)
- （１）第２電源に接続された第１の定電流源と、この電
流源にエミッタが接続され、一方のベースが他方のコレ
クタに夫々接続された第１及び第２のトランジスタと、
エミッタが前記第１のトランジスタのコレクタに第１の
抵抗を介して接続され、コレクタが第１電源に接続され
た第３のトランジスタと、エミッタが前記第２のトラン
ジスタのコレクタに第２の抵抗を介して接続され、コレ
クタが前記第１電源に接続された第４のトランジスタと
からなり、前記第３及び第４のトランジスタのベースに
、一対の入力信号が与えられる初段差動回路と、 前記第２電源に接続された第２の定電流源と、この第
２の定電流源にエミッタが接続された第５及び第６のト
ランジスタと、コレクタ及びベースが前記第５のトラン
ジスタのコレクタに接続され、エミッタが前記第１電源
に接続された第７のトランジスタと、コレクタが前記第
６のトランジスタのコレクタに接続され、ベースが前記
第７のトランジスタのベースに接続され、エミッタが前
記第１電源に接続された第８のトランジスタとからなり
、前記第１及び第２のトランジスタのベースが、前記第
５及び第６のトランジスタのベースに夫々接続されてい
る次段差動回路と、を具備したことを特徴とする差動増
幅回路。 - （２）第２電源に接続された第１の定電流源と、この電
流源にエミッタが接続され、一方のベースが他方のコレ
クタに夫々接続された第１及び第２のトランジスタと、
エミッタが前記第１のトランジスタのコレクタに第１の
抵抗を介して接続され、コレクタが第１電源に接続され
た第３のトランジスタと、エミッタが前記第２のトラン
ジスタのコレクタに第２の抵抗を介して接続され、コレ
クタが前記第１電源に接続された第４のトランジスタと
からなり、前記第３及び第４のトランジスタのベースに
、一対の入力信号が与えられる初段差動回路と、 前記第２電源にコレクタが接続された第５及び第６のト
ランジスタと、コレクタ及びベースが前記第５のトラン
ジスタのコレクタに第３の抵抗を介して接続され、エミ
ッタが前記第１電源に接続された第７のトランジスタと
、コレクタが前記第６のトランジスタのコレクタに第４
の抵抗を介して接続され、ベースが前記第７のトランジ
スタのベースに接続され、エミッタが前記第１電源に接
続された第８のトランジスタとからなる次段差動回路と
、を具備したことを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213779A JPH0498683A (ja) | 1990-08-14 | 1990-08-14 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213779A JPH0498683A (ja) | 1990-08-14 | 1990-08-14 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0498683A true JPH0498683A (ja) | 1992-03-31 |
Family
ID=16644900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213779A Pending JPH0498683A (ja) | 1990-08-14 | 1990-08-14 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0498683A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606288A (en) * | 1995-08-08 | 1997-02-25 | Harris Corporation | Differential transimpedance amplifier |
| EP2683080A1 (en) * | 2012-07-06 | 2014-01-08 | Nxp B.V. | Operational transconductance amplifier |
-
1990
- 1990-08-14 JP JP2213779A patent/JPH0498683A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606288A (en) * | 1995-08-08 | 1997-02-25 | Harris Corporation | Differential transimpedance amplifier |
| EP2683080A1 (en) * | 2012-07-06 | 2014-01-08 | Nxp B.V. | Operational transconductance amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US4654602A (en) | Current mirror circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPS62196714A (ja) | 定電流供給回路 | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| KR920002974Y1 (ko) | 차동증폭기의 오프셋전압 제어회로 | |
| JPH0685536A (ja) | 電圧制御発振器 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPH05108182A (ja) | 電流ミラー回路 | |
| JPH0564486B2 (ja) | ||
| JPH0738546B2 (ja) | 補償回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPH0514075A (ja) | 差動増幅回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH09260971A (ja) | 差動増幅器 | |
| JPH10270955A (ja) | 半導体装置 | |
| JPH01272306A (ja) | 電流源回路用起動回路 | |
| JPH0420209B2 (ja) |