JP2809157B2 - 電圧−電流変換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧−電流変換回
路に関し、特に、入力電圧の極性にかかわらず同一
（正）極性の電流に変換する電圧−電流変換回路に関す
る。

【０００２】

【従来の技術】従来、電圧−電流変換回路としては、実
開昭５６−９５７４８号公報、特開昭６１−４５３１４
号公報等で提案されているものがあった。特開昭６１−
４５３１４号公報で提案されている電圧−電流変換回路
を図３を参照して説明する。

【０００３】図３において、抵抗Ｒ３は、一端が入力電
圧端子１１に接続されるとともに、他端が差動増幅器Ａ
１の逆相入力に接続されている。差動増幅器Ａ１の正相
入力端子は基準電圧端子１３（本実施例においては接
地）に接続されている。また、差動増幅器Ａ１の逆相入
力は、ｎｐｎトランジスタＱ１３のコレクタ及びベース
に接続されるとともに、ｎｐｎトランジスタＱ１５のエ
ミッタに接続されている。トランジスタＱ１３のベース
は、ｎｐｎトランジスタＱ１４のベースと共通接続さ
れ、トランジスタＱ１３及びトランジスタＱ１４にてカ
レントミラー回路を構成している。

【０００４】差動増幅器Ａ１の出力は、トランジスタＱ
１３、Ｑ１４のエミッタ（カレントミラーの共通端）に
接続され、トランジスタＱ１５のベースに接続されてい
る。トランジスタＱ１４のコレクタ（カレントミラーの
出力）とトランジスタＱ１５のコレクタが共通接続され
て出力端１２に接続されている。

【０００５】この絶対値電圧−電流変換回路において、
入力電圧端子１１に正の入力電圧Ｖinが印加されると、
トランジスタＱ１３、Ｑ１４のカレントミラーが動作状
態となり、トランジスタＱ１５はベース・エミッタ接合
が逆バイアスされるため動作しない。ここで、差動増幅
器Ａ１は、トランジスタＱ１３を介して負帰還がかかる
ため、トランジスタＱ１３のコレクタに流れる電流ＩC1
は、Ｖin／Ｒ３となる。さらに、トランジスタＱ１３と
トランジスタＱ１４はカレントミラーを構成しているた
め、トランジスタＱ１４のコレクタを流れる電流ＩC2は
ＩC1と等しくなり、出力電流Ｉoutとなる。

【０００６】入力電圧端子１１に負の入力電圧Ｖinが入
力されると、トランジスタＱ１５が動作状態になり、ト
ランジスタＱ１３、Ｑ１４が逆バイアスのため動作しな
くなる。ここで、差動増幅器Ａ１は、トランジスタＱ１
５を介して負帰還がかかるため、トランジスタＱ１５に
流れる電流ＩC3は、Ｖin／Ｒ３となり、出力電流Ｉout
となる。

【０００７】以上のように、入力電圧の極性がどちらで
あっても出力電流ＩoutはＶin／Ｒ３となるので、Ｖin
とＩoutの関係は次式に示す通り、 Ｉout＝｜Ｖin｜／Ｒ３・・・・（１） となる。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来の電圧−電流変換回路は回路構成にオペアンプを
使用しているため種々の問題があり、好ましいものでな
かった。第１の問題点は、回路を構成する素子数が多く
なることである。すなわち、オペアンプ１つを構成する
素子の数は、十数個のトランジスタと抵抗及びコンデン
サがさらに十数個必要で合計２０〜３０個となり、電圧
−電流変換回路全体では、３０個前後の素子が必要とな
ることである。

【０００９】第２の問題点は、回路の応答速度が遅いこ
とである。すなわち、回路全体の応答速度がオペアンプ
の応答速度に左右され、このオペアンプの応答速度は、
オペアンプのゼロクロス周波数と初段トランジスタの特
性によって決まるスリューレートによる。一般に、スリ
ューレートはゼロクロス周波数が高いほど大きくなり、
オペアンプの応答が速くなる。汎用のオペアンプでは、
回路全体の応答速度はトランジスタのみで構成された回
路の１／１０程度となっている。

【００１０】発明は上記問題点にかんがみてなされたも
のであり、多素子数及び応答速度を改善し、少素子数で
応答の速い高集積化に適した電圧−電流変換回路の提供
を目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
本発明の請求項１記載の電圧−電流変換回路は、入力端
子及び出力端子が共通接続された第１回路及び第二回路
からなり、第１回路は、ベースが基準電圧端子にエミッ
タが抵抗にコレクタが出力端子に接続された第１ｎｐｎ
トランジスタと、ベースが入力端子に接続されコレクタ
が前記第１トランジスタのコレクタとともに出力端子に
共通接続された第２ｎｐｎトランジスタと、エミッタが
前記抵抗の他端にコレクタがカレントミラー回路の入力
に接続された第３ｐｎｐトランジスタと、ベースが前記
第３トランジスタのベースに、コレクタが前記カレント
ミラー回路の出力及びベースに、エミッタが前記第２ト
ランジスタのエミッタに接続された第４ｐｎｐトランジ
スタとを有し、第２回路は、前記第１回路の入力端子と
基準電圧端子とが入れ替えられた構成としてある。

【００１２】また、請求項２記載の電圧−電流変換回路
は、請求項１記載の構成において、ｎｐｎトランジスタ
をｐｎｐトランジスタに、ｐｎｐトランジスタをｎｐｎ
トランジスタに置き換えた構成としてある。

【００１３】上記構成からなる本発明の電圧−電流変換
回路によれば、オペアンプとトランジスタで構成してい
たフィードバックループを省き、トランジスタ６個のル
ープを２回路構成することにより、回路全体の素子数を
削減している。

【００１４】

【発明の実施の形態】以下、本発明による電圧−電流変
換回路の一実施形態について図面を参照して説明する。
図１において、１は第１回路、２は第２回路で、これら
の第１回路１と第２回路２とは、入力端子３と出力端子
４とが共通接続されている。第１回路１は、ベースが基
準電圧端子（接地）５に、エミッタが抵抗Ｒ１に、コレ
クタが出力端子にそれぞれ接続された第１ｎｐｎトラン
ジスタ（以下、第１トランジスタという）Ｑ１と、ベー
スが入力端子３に接続され、コレクタが前記第１トラン
ジスタＱ１のコレクタとともに出力端子４に共通接続さ
れた第２ｎｐｎトランジスタ（以下、第２トランジスタ
という）Ｑ２と、エミッタが前記抵抗Ｒ１の他端に、コ
レクタがカレントミラー回路６の入力に接続された第３
ｐｎｐトランジスタ（以下、第３トランジスタという）
Ｑ３と、ベースが前記第３トランジスタＱ３のベース
に、コレクタが前記カレントミラー回路６の出力及びベ
ースに、エミッタが前記第２トランジスタＱ２のエミッ
タにそれぞれ接続された第４ｐｎｐトランジスタ（以
下、第４トランジスタという）Ｑ４とから構成されてい
る。

【００１５】また、前記カレントミラー回路６は、ｎｐ
ｎトランジスタＱ９とｎｐｎトランジスタＱ１０から構
成されている。

【００１６】第２回路２は、ベースが入力端子３に、エ
ミッタが抵抗Ｒ２に、コレクタが出力端子４にそれぞれ
接続された第５ｎｐｎトランジスタ（以下、第５トラン
ジスタという）Ｑ５と、ベースが基準電圧端子（接地）
７に接続され、コレクタが前記第５トランジスタＱ５の
コレクタとともに出力端子４に共通接続された第６ｎｐ
ｎトランジスタ（以下、第６トランジスタという）Ｑ６
と、エミッタが前記抵抗Ｒ２の他端に、コレクタがカレ
ントミラー回路８の入力に接続された第７ｐｎｐトラン
ジスタ（以下、第七トランジスタという）Ｑ７と、ベー
スが前記第７トランジスタＱ７のベースに、コレクタが
前記カレントミラー回路８の出力及びベースに、エミッ
タが前記第６トランジスタＱ６のエミッタに接続された
第８ｐｎｐトランジスタ（以下、第８トランジスタとい
う）Ｑ８とから構成されている。

【００１７】また、前記カレントミラー回路８は、ｎｐ
ｎトランジスタＱ１１とｎｐｎトランジスタＱ１２から
構成されている。

【００１８】次に、本発明の電圧−電流変換回路の動作
について説明する。まず、入力端子３に正の電圧Ｖinを
入力した場合、Ｖinからみて第４トランジスタＱ４のベ
ースの電位は、第２トランジスタＱ２と第４トランジス
タＱ４のベース−エミッタ間電圧の和である、−２×｜
ＶBE｜となる。しかしながら、第１トランジスタＱ１の
ベースが接地しているため、第１トランジスタＱ１のベ
ースと第４トランジスタＱ４のベースとの電位差は２×
｜ＶBE｜に達しない。そのため、第１トランジスタＱ１
及び第３トランジスタＱ３に流れる電流は０となる。し
たがって、トランジスタＱ９のコレクタには電流が流れ
ずＩ11＝０となり、トランジスタＱ９とトランジスタＱ
１０はカレントミラーを構成しているため、トランジス
タＱ１０のコレクタにも電流は流れない（Ｉ01＝０）。
これにより、第１回路１の出力端９には電流は流れな
い。

【００１９】一方、第２回路２は、第６トランジスタＱ
６のベースからみた第８トランジスタＱ８のベースの電
位は、第１回路１と同様に、−２×｜ＶBE｜となる。こ
のとき、入力端子３と第８トランジスタＱ８との電位差
が、Ｖin＋２×｜ＶBE｜となるので、抵抗Ｒ２に掛かる
電圧はＶinとなる。そのため、トランジスタＱ１１のコ
レクタに流れる電流Ｉ12は、Ｉ12＝Ｖin／Ｒ２となる。
また、トランジスタＱ１１とＱ１２でカレントミラー回
路８を構成しているため、トランジスタＱ１２のコレク
タに流れる電流Ｉ02もＶin／Ｒ２となり、第２回路２の
出力端１０に流れる電流は２×Ｖin／Ｒ２となる。した
がって、回路全体の出力電流Ｉoutは、Ｉout＝２×Ｖin
／Ｒ２となる。

【００２０】次に、入力端子３に負の電圧−Ｖinを入力
した場合、入力端子３を基準にとれば基準電圧端子（接
地）５、７に正の電圧Ｖinを印加していると考えられる
ので、正の電圧を入力端子３入力した場合と同様に考え
れば、第１回路１の出力端９に２×Ｖin／Ｒ１の電流が
流れ、第２回路２には電流が流れないことになる。以上
のことにより、Ｒ１＝Ｒ２＝Ｒとすれば、入力電圧が正
であっても負であっても、Ｉoutは以下のようになる。 Ｉout＝２×｜ｖin｜／Ｒ・・・（２） このときのＶin−Ｉout特性を図２に示す。

【００２１】

【発明の効果】以上説明したように本発明の電圧−電流
変換回路によれば、オペアンプを使用せずにトランジス
タと抵抗のみで回路を簡素化して構成したので、少ない
素子数で回路を構成でき、ＩＣの高集積化を可能にする
とともに、応答速度を速くすることができる。

【図面の簡単な説明】

【図１】本発明の電圧−電流変換回路の一実施例の回路
図を示す。

【図２】本発明の電圧−電流変換回路の一実施例の入出
力特性を示す。

【図３】従来の電圧−電流変換回路の回路図を示す。

【符号の説明】

１ 第１回路 ２ 第２回路 ３ 入力端子 ４ 出力端子 ５，６ 基準電圧端子（接地） ７，８ カレントミラー回路 Ｑ１，Ｑ２，Ｑ５，Ｑ６，Ｑ１０，Ｑ１１，Ｑ１２ ｎ
ｐｎトランジスタ Ｑ３，Ｑ４，Ｑ７，Ｑ８ ｐｎｐトランジスタ Ｒ１，Ｒ２ 抵抗 Ｖin 入力電圧 Ｉout 出力電流

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力端子及び出力端子が共通接続された
   第１回路及び第２回路からなり、 第１回路は、 ベースが基準電圧端子に、エミッタが抵抗に、コレクタ
   が出力端子に接続された第１ｎｐｎトランジスタと、 ベースが入力端子に接続され、コレクタが前記第１トラ
   ンジスタのコレクタとともに出力端子に共通接続された
   第２ｎｐｎトランジスタと、 エミッタが前記抵抗の他端に、コレクタがカレントミラ
   ー回路の入力に接続された第３ｐｎｐトランジスタと、 ベースが前記第３トランジスタのベースに、コレクタが
   前記カレントミラー回路の出力及びベースに、エミッタ
   が前記第２トランジスタのエミッタに接続された第４ｐ
   ｎｐトランジスタとを有し、 第２回路は、前記第１回路の入力端子と基準電圧端子と
   が入れ替えられたものであることを特徴とする電圧−電
   流変換回路。
2. 【請求項２】 ｎｐｎトランジスタをｐｎｐトランジス
   タに、ｐｎｐトランジスタをｎｐｎトランジスタに置き
   換えた請求項１記載の電圧−電流変換回路。