KR920002974Y1 - 차동증폭기의 오프셋전압 제어회로 - Google Patents

차동증폭기의 오프셋전압 제어회로 Download PDF

Info

Publication number
KR920002974Y1
KR920002974Y1 KR2019890019304U KR890019304U KR920002974Y1 KR 920002974 Y1 KR920002974 Y1 KR 920002974Y1 KR 2019890019304 U KR2019890019304 U KR 2019890019304U KR 890019304 U KR890019304 U KR 890019304U KR 920002974 Y1 KR920002974 Y1 KR 920002974Y1
Authority
KR
South Korea
Prior art keywords
differential amplifier
transistor
control circuit
emitter
output signal
Prior art date
Application number
KR2019890019304U
Other languages
English (en)
Other versions
KR910012402U (ko
Inventor
김재휘
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR2019890019304U priority Critical patent/KR920002974Y1/ko
Publication of KR910012402U publication Critical patent/KR910012402U/ko
Application granted granted Critical
Publication of KR920002974Y1 publication Critical patent/KR920002974Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

차동증폭기의 오프셋전압 제어회로
제1도는 종래 차동증폭기의 오프셋전압 제어회로도.
제2도는 본 고안 차동증폭기의 오프셋전압 제어회로도이다.
* 도면의 주요부분에 대한 부호의 설명
D1, D2: 다이오드 QA, QBQ1∼Q6: 트랜지스터
본 고안은 차동증폭기의 오프셋전압에 의해 발생하는 직류출력전압의 변동을 감소시켜주는 차동증폭기의 오프셋전압 제어회로에 관한 것이다.
일반적으로 종래 차동증폭기의 오프셋전압 제어회로는 제1도에 도시한 바와같이 저항(R1∼R12)과 다이오드(D1, D2) 및 트랜지스터(Q1∼Q6)로 구성되어 있다. 즉 저항(R1∼R3)이 차동증폭기를 이루는 트랜지스터(Q1∼Q3)의 에미터 부하저항으로 작용하고, 저항(R11∼R12)이 출력부하저항으로 작용 하도록 구성되어 있어서, 트랜지스터(Q1∼Q3)의 베이스로 각각 신호(V1, V2)인 교류신호가 입력되면, 증폭도(AV1)로서 증폭되어 출력신호(A1)가 출력되게 되는바, 이때 증폭도(AV1)는되고, 신호(V1, V2)가 같은 경우(이상적인 경우)에 출력신호(V1)는로 된다.
한편, 신호(V2)가 신호(V1)보다 높은 바이어스 전압인 경우, 즉 V2〉V1일 경우에는 전류가 저항(R11)을 통해 트랜지스터(Q6)로 오프셋 전류만큼 흐르게 되므로 출력신호(V1)의 전위가 낮아지게 된다.
이때 신호(V1, V2)의 차가 저항(R3)을 무시하면,로 되므로로 되어 출력신호(V1)의 전위는 ΔI×R11만큼 낮아지게 된다.
이와같이 종래의 증폭기는 오프셋전압에 의해 출력신호(V1)의 직류출력전압이 심하게 변동하게 되므로 이러한 출력신호(V1)를 사용하는 회로 및 소자는 정상적으로 동작하지 않고 오동작하는 등 결점을 갖게된다.
본 고안은 상기한 종래 차동증폭기가 갖는 결점을 제거하고자 제안된 것으로서, 차동증폭기의 두 입력차를 부하단에서 서로 감소시켜 줌으로서 출력전압의 변동이 적은 차동증폭기의 오프셋전압 제어회로를 제공함에 그 목적이 있다.
이하 본 고안의 구성 및 작용, 효과를 첨부도면을 참조하여 상세하게 설명한다.
상기한 목적을 달성하기 위한 본 고안 차동증폭기의 오프셋전압제어회로는 저항(R1∼R12)과 다이오드(D1, D2) 및 트랜지스터(Q1∼Q6)로 구성된 차동증폭기에 있어서, 상기 차동증폭기에 있는 저항(R1, R3)의 접속점에다 트랜지스터(QA)의 에미터를 연결하고, 트랜지스터(QA)의 컬렉터를 트랜지스터(Q1, Q2)의 에미터와 컬렉터 접속점에 연결함과 더불어 트랜지스터(QB)의 베이스를 연결하며, 상기 트랜지스터(QA)의 베이스와 에미터가 저항(R2, R3)의 접속점에 연결된 트랜지스터(QB)의 컬렉터를 트랜지스터(Q3, Q4)의 에미터와 컬렉터 접속점에다 연결한 구성을 갖는다.
제2도는 본 고안 차동증폭기의 오프셋전압 제어회로인바, 트랜지스터(Q1, Q3)의 베이스로 각각 신호(V3, V4)가 입력되면, 증폭도(AV2)로서 증폭되는데, 이때 증폭도(AV2)는 (AV1)는로 되고,이면, 증폭도와는 무관하지만 부하저항이 작으면 증폭도가 (+reA)만큼 떨어지게 된다.
여기서 신호(V3, V4)가 같을 때는 상기한 종래 경우와 마찬 가지로 출력신호(V2)는로 된다.
한편 V4〉V3일 경우에는 트랜지스터(QA, QB)에 의해 차전류(I1-I2)가 종래의 경우와는 반대로 저항(R12)을 통해 흐르게 된다. 따라서로 되고,로 되어 출력신호(V2)는 R12×ΔI만큼 높아지게 되는데, 트랜지스터(Q1)의 에미터전위가 상대적으로 떨어질 때 트랜지스터(QB)의 베이스·에미터간 전압(VBEB)도 낮아지게 되므로(트랜지스터(Q3)도 동일함) 트랜지스터(QA, QB)의 에미터전압이 서로 거의 같게 된다.
이상과 같이 동작하는 본 고안의 출력신호(V2)의 변동을 종래의 출력신호(V1)의 비교하여 표 1에 나타냈다.
[표 1. 입력신호에 따른 출력신호의 변화]
표 1에서 보는 바와같이 종래의 경우에는 출력신호(V1)의 변동량(ΔV1)이 ΔV2=-1.31V이므로 본 고안은 출력신호의 변동이 종래보다 매우 적음을 알 수 있다.
상기한 바와같이 작용하는 본 고안은 차동증폭기의 두 입력이 차이가 나더라도 다이오드동작 특성을 갖는 간단한 트랜지스터 구성으로 출력전압의 변화를 감소시켜 안정된 출력신호를 얻을 수 있는 장점이 있다.

Claims (1)

  1. 저항(R1∼R12)과 다이오드(D1, D2) 및 트랜지스터(Q1∼Q6)로 구성된 차동증폭기에 있어서, 상기 차동증폭기에 있는 저항(R1, R3)의 접속점에다 트랜지스터(QA)의 에미터를 연결하고, 트랜지스터(QA)의 컬렉터를 트랜지스터(Q1, Q2)의 에미터와 컬렉터 접속점에 연결함과 더불어 트랜지스터(QB)의 컬렉터를 트랜지스터(Q3, Q4)의 에미터와 켈렉터 접속점에다 연결한 차동증폭기의 오프셋전압 제어회로.
KR2019890019304U 1989-12-19 1989-12-19 차동증폭기의 오프셋전압 제어회로 KR920002974Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019304U KR920002974Y1 (ko) 1989-12-19 1989-12-19 차동증폭기의 오프셋전압 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019304U KR920002974Y1 (ko) 1989-12-19 1989-12-19 차동증폭기의 오프셋전압 제어회로

Publications (2)

Publication Number Publication Date
KR910012402U KR910012402U (ko) 1991-07-30
KR920002974Y1 true KR920002974Y1 (ko) 1992-05-11

Family

ID=19293457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019304U KR920002974Y1 (ko) 1989-12-19 1989-12-19 차동증폭기의 오프셋전압 제어회로

Country Status (1)

Country Link
KR (1) KR920002974Y1 (ko)

Also Published As

Publication number Publication date
KR910012402U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
EP0108428B1 (en) Differential amplifier circuit with rail-to-rail capability
US4462005A (en) Current mirror circuit
US4961046A (en) Voltage-to-current converter
US4636744A (en) Front end of an operational amplifier
US4636743A (en) Front end stage of an operational amplifier
US4833424A (en) Linear amplifier with transient current boost
US5166636A (en) Dynamic biasing for class a amplifier
KR900005552B1 (ko) 전류미러회로
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
US4928073A (en) DC amplifier
US5113146A (en) Amplifier arrangement
CA1208313A (en) Differential amplifier
KR920002974Y1 (ko) 차동증폭기의 오프셋전압 제어회로
US5124586A (en) Impedance multiplier
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
US6339319B1 (en) Cascoded current mirror circuit
JPS6154286B2 (ko)
US6559706B2 (en) Mixer circuitry
US6246290B1 (en) High gain, current driven, high frequency amplifier
US5122759A (en) Class-A differential amplifier and method
JP2896029B2 (ja) 電圧電流変換回路
KR900008754B1 (ko) 차동증폭회로
EP0486986B1 (en) Buffer circuit
US4783637A (en) Front end stage of an operational amplifier
US5278516A (en) Buffer circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010409

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee