JPH0420209B2 - - Google Patents
Info
- Publication number
- JPH0420209B2 JPH0420209B2 JP370082A JP370082A JPH0420209B2 JP H0420209 B2 JPH0420209 B2 JP H0420209B2 JP 370082 A JP370082 A JP 370082A JP 370082 A JP370082 A JP 370082A JP H0420209 B2 JPH0420209 B2 JP H0420209B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- pair
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000003503 early effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
発明の技術分野
この発明は半導体集積回路化に好適する定電流
回路の改良に関する。
回路の改良に関する。
発明の技術的背景
従来、各種の半導体集積回路に用いられる定電
流回路として第１図に示すように構成されたもの
が知られている。
流回路として第１図に示すように構成されたもの
が知られている。
すなわち、これは電源VCCと接地間にカレント
ミラー対トランジスタQ1，Q2およびQ3，Q4を直
列に接続し、上側カレントミラー対トランジスタ
Q3，Q4に接続されるトランジスタQ5から定電流
出力I0を得るようにしたものである。なお、図中
１１は電源投入時に電流を流して主回路（この場
合定電流回路）をスタートさせ、主回路が定常状
態になつた時点で電流が零となる如くしたスター
ト回路である。
ミラー対トランジスタQ1，Q2およびQ3，Q4を直
列に接続し、上側カレントミラー対トランジスタ
Q3，Q4に接続されるトランジスタQ5から定電流
出力I0を得るようにしたものである。なお、図中
１１は電源投入時に電流を流して主回路（この場
合定電流回路）をスタートさせ、主回路が定常状
態になつた時点で電流が零となる如くしたスター
ト回路である。
この場合、定電流出力I0は下側カレントミラー
対トランジスタQ1，Q2のエミツタ面積比をＮ：
１としたとき I0＝VT／R1lnN（但しVT：熱電圧）……(1) で与えられる。
対トランジスタQ1，Q2のエミツタ面積比をＮ：
１としたとき I0＝VT／R1lnN（但しVT：熱電圧）……(1) で与えられる。
そして、この(1)式は各トランジスタQ1〜Q5の
電流増幅率が無限大で且つコレクタ・エミツタ間
電圧VCEの変動によつてコレクタ電流がベース電
流一定の場合で変化してしまう如くしたいわゆる
アーリー効果のない理想化した状態で得られるも
のである。
電流増幅率が無限大で且つコレクタ・エミツタ間
電圧VCEの変動によつてコレクタ電流がベース電
流一定の場合で変化してしまう如くしたいわゆる
アーリー効果のない理想化した状態で得られるも
のである。
また、このような定電流回路は約0.8〜1V程度
まで動作し得る如く可及的な定電圧動作化が確保
されているものである。
まで動作し得る如く可及的な定電圧動作化が確保
されているものである。
背景技術の問題点
ところで、第１図の如き定電流回路を半導体集
積回路化する場合についてみてみると、上側カレ
ントミラー対トランジスタQ3，Q4および出力用
トランジスタは、その構成上NPNトランジスタ
に比して極端に電流増幅率が低い（10〜50程度）
ばかりかアーリー効果による影響も大きい
（NPNの２〜５倍）というラテラルPNPトラン
ジスタを用いることが余儀なくされている。
積回路化する場合についてみてみると、上側カレ
ントミラー対トランジスタQ3，Q4および出力用
トランジスタは、その構成上NPNトランジスタ
に比して極端に電流増幅率が低い（10〜50程度）
ばかりかアーリー効果による影響も大きい
（NPNの２〜５倍）というラテラルPNPトラン
ジスタを用いることが余儀なくされている。
このため、実際上は定電流出力I0が各トランジ
スタ（特にはQ3〜Q5）の電流増幅率のばらつき
の影響を受け易くなつてしまうという問題を有し
ている。
スタ（特にはQ3〜Q5）の電流増幅率のばらつき
の影響を受け易くなつてしまうという問題を有し
ている。
また、カレントミラー対トランジスタQ1，Q2
およびQ3，Q4のコレクタ・エミツタ間電圧VCEが
電源VCC電圧によつて変化するために、上述した
如きアーリー効果を生じて定電流出力I0が電源
VCC電圧の影響を受けしまうという問題もあつ
た。
およびQ3，Q4のコレクタ・エミツタ間電圧VCEが
電源VCC電圧によつて変化するために、上述した
如きアーリー効果を生じて定電流出力I0が電源
VCC電圧の影響を受けしまうという問題もあつ
た。
そして、上述の如き問題点について簡易な構成
でしかも可及的に低電圧動作化が可能ように対策
したものは未だ実現されていないという情況にあ
る。
でしかも可及的に低電圧動作化が可能ように対策
したものは未だ実現されていないという情況にあ
る。
発明の目的
そこで、この発明は以上のような点に鑑みてな
されたもので、定電流出力が使用するトランジス
タの電流増幅率、アーリー効果および電源電圧の
影響を可及的に受けないようにし得、しかも簡易
な構成で低電圧動作を可能とし得るように改良し
た極めて良好なる定電流回路を提供することを目
的としている。
されたもので、定電流出力が使用するトランジス
タの電流増幅率、アーリー効果および電源電圧の
影響を可及的に受けないようにし得、しかも簡易
な構成で低電圧動作を可能とし得るように改良し
た極めて良好なる定電流回路を提供することを目
的としている。
発明の概要
すなわち、この発明による定電流回路は互いの
ベースが直結され且つ入力側がダイオード接続さ
れると共に出力側より大なるエミツタ面積となさ
れたエミツタに抵抗を接続してなるカレントミラ
ー対トランジスタと、このカレントミラー対トラ
ンジスタの各コレクタにそれぞれのコレクタが接
続された一対の電流源用トランジスタと、上記カ
レントミラー対トランジスタのうち出力側トラン
ジスタのコレクタにベースが接続された電流増幅
器用トランジスタと、この電流増幅器用トランジ
スタのコレクタおよび上記一対の電流源用トラン
ジスタの各ベースにベースが接続され且つコレク
タから定電流出力を生じる出力回路用トランジス
タとを具備してなることを特徴としている。
ベースが直結され且つ入力側がダイオード接続さ
れると共に出力側より大なるエミツタ面積となさ
れたエミツタに抵抗を接続してなるカレントミラ
ー対トランジスタと、このカレントミラー対トラ
ンジスタの各コレクタにそれぞれのコレクタが接
続された一対の電流源用トランジスタと、上記カ
レントミラー対トランジスタのうち出力側トラン
ジスタのコレクタにベースが接続された電流増幅
器用トランジスタと、この電流増幅器用トランジ
スタのコレクタおよび上記一対の電流源用トラン
ジスタの各ベースにベースが接続され且つコレク
タから定電流出力を生じる出力回路用トランジス
タとを具備してなることを特徴としている。
発明の実施例
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第２図においてQ11，Q12は互いの
ベースが直結され且つ入力側となる一方がダイオ
ード接続されると共に出力側となる他方よりＮ倍
だけ大なるエミツタ面積となされたカレントミラ
ー対トランジスタであつて、入力側Q11のエミツ
タは抵抗R11を介して接地され且つ出力側Q12の
エミツタは直接的に接地されている。そして、こ
のカレントミラー対トランジスタQ11，Q12の各
コレクタはそれぞれ制御入力端を有した一対の電
流源となるトランジスタQ13，Q14の各コレクタ
ーエミツタ通路を介して電源VCCに接続されてい
る。
ベースが直結され且つ入力側となる一方がダイオ
ード接続されると共に出力側となる他方よりＮ倍
だけ大なるエミツタ面積となされたカレントミラ
ー対トランジスタであつて、入力側Q11のエミツ
タは抵抗R11を介して接地され且つ出力側Q12の
エミツタは直接的に接地されている。そして、こ
のカレントミラー対トランジスタQ11，Q12の各
コレクタはそれぞれ制御入力端を有した一対の電
流源となるトランジスタQ13，Q14の各コレクタ
ーエミツタ通路を介して電源VCCに接続されてい
る。
また、上記カレントミラー対トランジスタ
Q11，Q12における出力側Q12のコレクタにベース
が接続された電流増幅器用のトランジスタQ15
は、そのエミツタが直接的に接地され、且つその
コレクタが前記一対の電流源の各制御入力端とな
るトランジスタQ13，Q14の各ベースに共通に接
続されると共に出力回路用トランジスタQ16のベ
ースに接続されている。
Q11，Q12における出力側Q12のコレクタにベース
が接続された電流増幅器用のトランジスタQ15
は、そのエミツタが直接的に接地され、且つその
コレクタが前記一対の電流源の各制御入力端とな
るトランジスタQ13，Q14の各ベースに共通に接
続されると共に出力回路用トランジスタQ16のベ
ースに接続されている。
ここで、出力回路用トランジスタQ16はそのエ
ミツタが直接的に電源VCCに接続され、且つその
コレクタが定電流出力端として図示しない負荷回
路に接続されている。
ミツタが直接的に電源VCCに接続され、且つその
コレクタが定電流出力端として図示しない負荷回
路に接続されている。
なお、図中電流増幅器用トランジスタQ15のコ
レクタすなわち一対の電流源用トランジスタ
Q13，Q14の共通ベースと接地間にはスタート回
路１１が接続されている。これは第２図の回路に
おいても第１図の場合と同様に正帰還回路と負帰
還回路とが混在していることによるもので、スタ
ート回路１１自体は第１図のそれと同様なのでそ
の説明を省略するものとする。
レクタすなわち一対の電流源用トランジスタ
Q13，Q14の共通ベースと接地間にはスタート回
路１１が接続されている。これは第２図の回路に
おいても第１図の場合と同様に正帰還回路と負帰
還回路とが混在していることによるもので、スタ
ート回路１１自体は第１図のそれと同様なのでそ
の説明を省略するものとする。
而して、以上の構成において電源投入時にスタ
ート回路１１が動作して、先ず一対の電流源用ト
ランジスタQ13，Q14にそれぞれベース電流が流
される。すると、一対の電流源用トランジスタ
Q13，Q14はそれらの各コレクタに電流増幅され
たIC3，IC4なるコレクタ電流を生じるようになる。
この場合、トランジスタQ13，Q14のペア性が確
保されていれば、IC3＝IC4となる。
ート回路１１が動作して、先ず一対の電流源用ト
ランジスタQ13，Q14にそれぞれベース電流が流
される。すると、一対の電流源用トランジスタ
Q13，Q14はそれらの各コレクタに電流増幅され
たIC3，IC4なるコレクタ電流を生じるようになる。
この場合、トランジスタQ13，Q14のペア性が確
保されていれば、IC3＝IC4となる。
これによつて、カレントミラー対トランジスタ
Q11，Q12にもIC1，IC2なるコレクタ電流が流れる
ようになるものであるが、それらの値は微小電流
領域では互いのエミツタ面積比（Ｎ：１）に対応
して IC1：IC2＝Ｎ：１ ∴IC2＝１／ＮIC1 ……(1) なる関係を有したものとなる。
Q11，Q12にもIC1，IC2なるコレクタ電流が流れる
ようになるものであるが、それらの値は微小電流
領域では互いのエミツタ面積比（Ｎ：１）に対応
して IC1：IC2＝Ｎ：１ ∴IC2＝１／ＮIC1 ……(1) なる関係を有したものとなる。
また、カレントミラー対トランジスタQ11，
Q12のベース電流が無視し得るとすれば IC1＝IC3＝IC4 なる関係にある。
Q12のベース電流が無視し得るとすれば IC1＝IC3＝IC4 なる関係にある。
そして、この状態において電流増幅器用トラン
ジスタQ15のベースには IB5＝IC4−IC2＝（１−１／Ｎ）IC1 ……(2) なるベース電流が流れていることになり、この電
流は該トランジスタQ15により電流増幅されて、
上記一対の電流源用トランジスタQ13，Q14およ
び出力回路用トランジスタQ16のベース電流とし
て供されることになる。
ジスタQ15のベースには IB5＝IC4−IC2＝（１−１／Ｎ）IC1 ……(2) なるベース電流が流れていることになり、この電
流は該トランジスタQ15により電流増幅されて、
上記一対の電流源用トランジスタQ13，Q14およ
び出力回路用トランジスタQ16のベース電流とし
て供されることになる。
つまり、一対の電流源用トランジスタQ13，
Q14のベースに微小電流が供給されれば、回路全
体は正帰還状態に入り、一対の定電流源用トラン
ジスタQ13，Q14の各コレクタ電流IC3，IC4および
出力回路トランジスタQ16からの出力電流I0が増
大方向に向うことになる（この場合IC3＝IC4＝I0
の関係にある）。
Q14のベースに微小電流が供給されれば、回路全
体は正帰還状態に入り、一対の定電流源用トラン
ジスタQ13，Q14の各コレクタ電流IC3，IC4および
出力回路トランジスタQ16からの出力電流I0が増
大方向に向うことになる（この場合IC3＝IC4＝I0
の関係にある）。
しかるに、この過程でIC3（≒IC1）が増えてくる
と抵抗R11での電圧降下が増大するので、上述の
(1)式の関係は IC2＞１／ＮIC1 なる状態となると共に、上述の(2)式の関係も IB5＜（１−１／Ｎ）IC2 となつてくる。
と抵抗R11での電圧降下が増大するので、上述の
(1)式の関係は IC2＞１／ＮIC1 なる状態となると共に、上述の(2)式の関係も IB5＜（１−１／Ｎ）IC2 となつてくる。
これによつて、上述のIC3，IC3の増加傾向が次
第に抑制されることになり IC4＝IC2 となつた時点で回路全体が安定状態に達すること
になる。但し、この状態における電流増幅器用ト
ランジスタQ15のベース電流は無視し得るものと
している。
第に抑制されることになり IC4＝IC2 となつた時点で回路全体が安定状態に達すること
になる。但し、この状態における電流増幅器用ト
ランジスタQ15のベース電流は無視し得るものと
している。
そして、かかる安定状態時にあつては
IC1＝IC3＝IC5
であるから、IC1＝IC2である。
また、このときカレントミラー対トランジスタ
Q11，Q12のエミツタ電流密度比は、Q12がQ11に
対してＮ倍となるから、各ベース・エミツタ間電
圧VBE1，VBE2の電位差ΔVBEは ΔVBE＝VBE2−VBE1＝VTloＮ となり、これは抵抗R11の両端電圧VR11に等しい。
Q11，Q12のエミツタ電流密度比は、Q12がQ11に
対してＮ倍となるから、各ベース・エミツタ間電
圧VBE1，VBE2の電位差ΔVBEは ΔVBE＝VBE2−VBE1＝VTloＮ となり、これは抵抗R11の両端電圧VR11に等しい。
さらに、この場合一対の電流源トランジスタ
Q13，Q14および出力回路用トランジスタQ16のペ
ア性が確保されていれば I0＝IC3＝IC4＝IC1 となるので、結局のところ I0＝IC1＝VR11／R11＝VT／R11lnN となる。
Q13，Q14および出力回路用トランジスタQ16のペ
ア性が確保されていれば I0＝IC3＝IC4＝IC1 となるので、結局のところ I0＝IC1＝VR11／R11＝VT／R11lnN となる。
そして、以上のような定電流回路によれば、一
対の電流源用トランジスタQ13，Q14および出力
回路用トランジスタQ16としてPNP形トランジス
タを用いたとしても、それらの電流増幅率のばら
つきの影響を電流増幅器用トランジスタQ15とし
て用いるNPN形トランジスタの電流増幅率βNPN
分の１つまり１／βNPNとして実用上問題とならな
いように軽減することができる。
対の電流源用トランジスタQ13，Q14および出力
回路用トランジスタQ16としてPNP形トランジス
タを用いたとしても、それらの電流増幅率のばら
つきの影響を電流増幅器用トランジスタQ15とし
て用いるNPN形トランジスタの電流増幅率βNPN
分の１つまり１／βNPNとして実用上問題とならな
いように軽減することができる。
また、カレントミラー対トランジスタQ11，
Q12および一対の電流源用トランジスタQ13，Q14
の各コレクタ・エミツタ間電圧VCE1〜VCE4は電源
VCC電圧が変化しても略々等しくなつてアーリー
効果による影響を無視し得るから、出力電流I0の
電源VCC電圧依存性を従来の場合に比して大幅に
改善することができるようになる。
Q12および一対の電流源用トランジスタQ13，Q14
の各コレクタ・エミツタ間電圧VCE1〜VCE4は電源
VCC電圧が変化しても略々等しくなつてアーリー
効果による影響を無視し得るから、出力電流I0の
電源VCC電圧依存性を従来の場合に比して大幅に
改善することができるようになる。
これは、前者が
VCE1＝VBE1，VCE2＝VBE5
で、VBE1≒VBE5であるから
∴VCE1≒VCE2
となり、且つ後者が
VCE3＝−（VCC−VBE2）
VCE4＝−（VCC−VBE5）
で、VBE2≒VBE5であるから
∴VCE3≒VCE4
となるからである。
さらに、低電圧動作についても従来のそれと同
じく約0.8〜1V程度まで動作可能である如く可及
的な低電圧動作化が確保されていると共に、従来
に比して１個の素子を追加するだけの簡易な構成
であり、半導体集積回路化に好適するものとして
広範な用途に供し得るものである。
じく約0.8〜1V程度まで動作可能である如く可及
的な低電圧動作化が確保されていると共に、従来
に比して１個の素子を追加するだけの簡易な構成
であり、半導体集積回路化に好適するものとして
広範な用途に供し得るものである。
なお、この発明は上記し且つ図示した実施例の
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
発明の効果
従つて、以上詳述したようにこの発明によれ
ば、定電流出力が使用するトランジスタの電流増
幅率、アーリー効果および電源電圧の影響を可及
的に受けないようにし得、しかも簡易な構成で低
電圧動作性を確保し得るように改良した極めて良
好なる定電流回路を提供することが可能となる。
ば、定電流出力が使用するトランジスタの電流増
幅率、アーリー効果および電源電圧の影響を可及
的に受けないようにし得、しかも簡易な構成で低
電圧動作性を確保し得るように改良した極めて良
好なる定電流回路を提供することが可能となる。
第１図は従来の定電流回路を示す構成図、第２
図はこの発明に係る定電流回路の一実施例を示す
構成図である。 Q11，Q12……カレントミラー対トランジスタ、
Q13，Q14……（一対の電流源用）トランジスタ、
Q15……（電流増幅器用）トランジスタ、Q16…
…（出力回路用）トランジスタ。
図はこの発明に係る定電流回路の一実施例を示す
構成図である。 Q11，Q12……カレントミラー対トランジスタ、
Q13，Q14……（一対の電流源用）トランジスタ、
Q15……（電流増幅器用）トランジスタ、Q16…
…（出力回路用）トランジスタ。
Claims (1)
- １ 互いのベースが直結され且つ入力側がダイオ
ード接続されると共に出力側より大なるエミツタ
面積となされたエミツタに抵抗を接続してなるカ
レントミラー対トランジスタと、このカレントミ
ラー対トランジスタの各コレクタにそれぞれのコ
レクタが接続された一対の電流源用トランジスタ
と、上記カレントミラー対トランジスタのうち出
力側トランジスタのコレクタにベースが接続され
且つエミツタが基準電位点に接続された電流増幅
器用トランジスタと、この電流増幅器用トランジ
スタのコレクタおよび上記一対の電流源用トラン
ジスタのベースにベースが接続され且つコレクタ
から定電流出力を生じる出力回路用トランジスタ
とを具備してなることを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP370082A JPS58121424A (ja) | 1982-01-13 | 1982-01-13 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP370082A JPS58121424A (ja) | 1982-01-13 | 1982-01-13 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58121424A JPS58121424A (ja) | 1983-07-19 |
| JPH0420209B2 true JPH0420209B2 (ja) | 1992-04-02 |
Family
ID=11564642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP370082A Granted JPS58121424A (ja) | 1982-01-13 | 1982-01-13 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121424A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0816855B2 (ja) * | 1984-07-17 | 1996-02-21 | ロ−ム株式会社 | 定電流発生回路 |
-
1982
- 1982-01-13 JP JP370082A patent/JPS58121424A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58121424A (ja) | 1983-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPS61230411A (ja) | 電気回路 | |
| JPS6354006A (ja) | 電流ミラ−回路 | |
| JPH07152445A (ja) | 電圧発生回路 | |
| US5164658A (en) | Current transfer circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| JPS62196714A (ja) | 定電流供給回路 | |
| JPH0420209B2 (ja) | ||
| JPH0471364B2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPH0477329B2 (ja) | ||
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH0623940B2 (ja) | 定電流回路 | |
| JPH09260971A (ja) | 差動増幅器 | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 | |
| JPH01147908A (ja) | 差動増幅器 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPS6350105A (ja) | バツフア回路 | |
| JPH06309053A (ja) | レギュレータ回路 |